CN111834381B - 阵列基板、显示面板、显示装置及阵列基板的制作方法 - Google Patents

阵列基板、显示面板、显示装置及阵列基板的制作方法 Download PDF

Info

Publication number
CN111834381B
CN111834381B CN202010751811.0A CN202010751811A CN111834381B CN 111834381 B CN111834381 B CN 111834381B CN 202010751811 A CN202010751811 A CN 202010751811A CN 111834381 B CN111834381 B CN 111834381B
Authority
CN
China
Prior art keywords
layer
substrate
buffer layer
insulating layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010751811.0A
Other languages
English (en)
Other versions
CN111834381A (zh
Inventor
王明
宋威
胡迎宾
宋星星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010751811.0A priority Critical patent/CN111834381B/zh
Publication of CN111834381A publication Critical patent/CN111834381A/zh
Application granted granted Critical
Publication of CN111834381B publication Critical patent/CN111834381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本申请涉及显示领域，提供一种阵列基板、显示面板、显示装置及阵列基板的制作方法，该阵列基板包括衬底基板和设置在衬底基板上的多个子像素单元，每个子像素单元包括多个薄膜晶体管，每个薄膜晶体管包括沿远离衬底基板的方向依次设置的有源层、绝缘层及栅极层，且至少一个薄膜晶体管的有源层与绝缘层之间设置有第一缓冲层，第一缓冲层用于增大有源层与栅极层之间的距离。应用本申请，可以减少或避免产品在进行电学补偿后出现线性不良的现象，提高顶栅产品的良率。

Description

阵列基板、显示面板、显示装置及阵列基板的制作方法
技术领域
本发明涉及显示装置技术领域，具体地，涉及一种阵列基板、显示面板、显示装置及阵列基板的制作方法。
背景技术
目前，由于顶栅结构的TFT器件电极电阻率较低、响应速度较快、成本较低等优点，无论是在LCD(Liquid Crystal Display，液晶显示器)器件还是OLED(OrganicLight-Emitting Diode，有机发光二极管)器件中都有广泛应用。但是，在实际应用过程中，某些包括顶栅结构的模组产品经常在进行电学补偿后出现线性不良的现象，影响产品的良率。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板、显示面板、显示装置及阵列基板的制作方法，可以减少或避免产品在进行电学补偿后出现线性不良的现象，提高顶栅产品的良率。
为实现本申请的目的，第一方面提供一种阵列基板，包括衬底基板和设置在所述衬底基板上的多个子像素单元，每个所述子像素单元包括多个薄膜晶体管，每个所述薄膜晶体管包括沿远离所述衬底基板的方向依次设置的有源层、绝缘层及栅极层，且至少一个所述薄膜晶体管的所述有源层与所述绝缘层之间设置有第一缓冲层，所述第一缓冲层用于增大所述有源层与所述栅极层之间的距离。
可选地，对于每个所述子像素单元，所述薄膜晶体管包括三个，分别为一个驱动晶体管和两个开关晶体管，其中，至少一个所述开关晶体管的所述有源层与所述绝缘层之间设置有所述第一缓冲层。
可选地，所述第一缓冲层在所述衬底基板上的投影覆盖三个所述薄膜晶体管在所述衬底基板上的投影，所述驱动晶体管的所述有源层设置在所述第一缓冲层远离所述衬底基板的一侧，两个所述开关晶体管的所述有源层均设置在所述第一缓冲层靠近所述衬底基板的一侧。
可选地，每个所述薄膜晶体管还包括层间绝缘层和源极漏极层，所述层间绝缘层设置在所述第一缓冲层上，且覆盖所述栅极层、所述绝缘层及所述开关晶体管的所述有源层；
所述源极漏极层包括主体部和连接部，所述主体部设置在所述层间绝缘层上，所述连接部从所述主体部向下延伸，穿过所述层间绝缘层与所述有源层连接。
可选地，每个所述薄膜晶体管还包括第二缓冲层和遮光层，所述第二缓冲层位于所述第一缓冲层靠近所述衬底基板的一侧，且所述第二缓冲层在所述衬底基板上的投影与所述第一缓冲层在所述衬底基板上的投影重合；所述开关晶体管的所述有源层设置在所述第二缓冲层上；
所述遮光层位于所述第二缓冲层靠近所述衬底基板的一侧，用于对所述有源层和所述栅极层进行遮光。
可选地，所述第一缓冲层与所述绝缘层的材质均为透明的绝缘材料。
为实现本申请的目的，第二方面提供一种显示面板，包括发光基板和阵列基板，所述阵列基板为第一方面所述的阵列基板。
为实现本申请的目的，第二方面提供一种显示装置，包括显示面板和向所述显示面板提供控制信号的集成电路，所述显示面板为第二方面所述的显示面板。
为实现本申请的目的，第三方面提供一种阵列基板的制作方法，包括在衬底基板上形成多个子像素单元，每个所述子像素单元包括多个薄膜晶体管，所述薄膜晶体管的制作包括：
在所述衬底基板上形成至少一个所述薄膜晶体管的有源层；
在所述有源层上形成第一缓冲层；
在所述第一缓冲层上，或者在所述衬底基板上形成其余所述薄膜晶体管的所述有源层；
在位于所述第一缓冲层上的所述有源层上，及所述第一缓冲层上对应下层的所述有源层的位置形成绝缘层；
在所述绝缘层上形成栅极层。
为实现本申请的目的，第四方面提供一种阵列基板的制作方法，包括在衬底基板上形成多个子像素单元，每个所述子像素单元包括三个薄膜晶体管，分别为一个驱动晶体管和两个开关晶体管，所述薄膜晶体管的制作包括：
在所述衬底基板上形成至少一个所述开关晶体管的有源层；
在所述有源层上形成第一缓冲层，所述第一缓冲层在所述衬底基板上的投影覆盖三个所述薄膜晶体管在所述衬底基板上的投影；
在所述第一缓冲层上形成所述驱动晶体管的所述有源层；
在所述驱动晶体管的所述有源层上形成所述驱动晶体管的绝缘层，在所述第一缓冲层上对应所述开关晶体管的所述有源层的位置形成所述开关晶体管的所述绝缘层；
在所述绝缘层上形成栅极层。
本申请具有以下有益效果：
本实施例提供的阵列基板，其薄膜晶体管包括沿远离衬底基板的方向依次设置的有源层、绝缘层及栅极层，且至少有一个薄膜晶体管的有源层与绝缘层之间设置有第一缓冲层，通过设置第一缓冲层可以增大有源层与栅极层之间的距离，使得有源层下侧(靠近衬底基板的一侧)存在颗粒时，颗粒即使将有源层顶起，也不会使有源层与栅极层接触，从而可以有效防止由于有源层与栅极层接触而形成的短路，防止包括顶栅结构的模组产品在进行电学补偿后产生点线不良等，进而可以提高顶栅产品的良率。
附图说明
图1为本申请实施例提供的一种阵列基板的单个子像素单元的剖视结构示意图；
图2为本申请实施例提供的一种阵列基板的制作方法流程示意图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例对包括顶栅结构的产品在进行电学补偿后出现线性不良现象的原因进行了研究和分析，结果发现：顶栅产品中，因为有源层10与栅极层40之间的绝缘层30较薄，当有源层10下侧存在颗粒时，颗粒将其上面的有源层10及绝缘层30顶起，绝由于缘层很薄，被颗粒挤压后可能会发生破坏，导致有源层10与栅极层40接触，形成短路，产生点线不良。同时，OLED产品通常有3个TFT(Thin Film Transistor，薄膜晶体管)，当感应(sense)开关TFT出现短路时，整条Sense线的电压被拉低，模组端进行电学补偿后会表现为暗点和一条暗线不良。
基于上述分析结果，本实施例提供一种阵列基板，以有效减少甚至避免包括顶栅结构的产品在进行电学补偿后出现线性不良的现象发生。如图1所示(图中衬底基板未示出)，为本实施例提供的一种阵列基板的单各子像素单元的剖视结构示意图，该阵列基板可以包括衬底基板和设置在衬底基板上的多个子像素单元，每个子像素单元可以包括多个薄膜晶体管，每个薄膜晶体管可以包括沿远离衬底基板的方向依次设置的有源层10、绝缘层30及栅极层40，且至少一个薄膜晶体管的有源层10与绝缘层30之间设置有第一缓冲层20，第一缓冲层20用于增大有源层10与栅极层40之间的距离。
本实施例提供的阵列基板，其薄膜晶体管包括沿远离衬底基板的方向依次设置的有源层10、绝缘层30及栅极层40，且至少有一个薄膜晶体管的有源层10与绝缘层30之间设置有第一缓冲层20，通过设置第一缓冲层20可以增大有源层10与栅极层40之间的距离，使得有源层10下侧(靠近衬底基板的一侧)存在颗粒时，颗粒即使将有源层10顶起，也不会使有源层10与栅极层40接触，从而可以有效防止由于有源层10与栅极层40接触而形成的短路，防止包括顶栅结构的模组产品在进行电学补偿后产生点线不良等，进而可以提高顶栅产品的良率。
可以理解的是，上述薄膜晶体管的结构仅包括部分结构，其还可以包括层间绝缘层50和源极漏极层60，层间绝缘层50设置在第一缓冲层20上，且覆盖栅极层40、绝缘层30及开关晶体管的有源层10；源极漏极层60包括主体部和连接部，主体部设置在层间绝缘层50上，连接部从主体部向下延伸，穿过层间绝缘层50与有源层10连接，如此，层间绝缘层50在实现其绝缘的基础上，还实现了平坦化的目的，使整体工艺更加简单。具体地，可先形成整层层间绝缘层50，然后采用合适的掩膜对整层层间绝缘层50(及第一缓冲层20)进行刻蚀，以形成源极漏极层60与有源层10连接的通道，然后在通道内及层间绝缘层50之上沉积源极漏极层60。需要说明的是，上述层间绝缘层50和源极漏极层60的设置方式仅是本实施例的一种实施方式，本实施例并不以此为限，例如，也可以现在栅极层40上设置层间绝缘层50，该绝缘层30能覆盖栅极层40即可，然后再形成一层平坦化层，该平坦化层覆盖栅极层40、绝缘层30及开关晶体管的有源层10。
于本申请一具体实施方式中，对于每个子像素单元，薄膜晶体管包括可以三个，分别为一个驱动晶体管和两个开关晶体管，其中，至少一个开关晶体管的有源层11与其绝缘层31之间设置有第一缓冲层20。
可以理解的是，图1中(图中衬底基板未示出)示出了一个驱动晶体管和一个开关晶体管，仅表示在剖视平面中仅有一个驱动晶体管和一个开关晶体管(另外一个晶体管未在剖视平面上)，而另外一个开关晶体管的结构可以与图1示中的开关晶体管的设置方式一致，也可以与图1中驱动晶体管的设置方式一致，本实施例对此不做具体限定，可优选与开关晶体管的设置方式一致。
在本实施例中，有源层10与栅极层40之间的非导电层(在本实施例中可以理解为绝缘层30和第一缓冲层20)的厚度对TFT的特性影响较大，当非导电层的厚度增加时，颗粒导致的短路概率会降低，但是TFT的电流也会下降。而OLED产品中驱动晶体管往往对电流要求更高，开关晶体管则对电流要求较低，则当在开关晶体管的有源层11和绝缘层31之间添加第一缓冲层20时，对开关晶体管的影响较小，对驱动晶体管的影响较大，甚至可能影响驱动晶体管的正常工作，所以，本实施例可以仅在开关晶体管的有源层11与绝缘层31之间设置有第一缓冲层20，既能减少包括顶栅结构的模组产品在进行电学补偿后产生点线不良的情况发生，又不会影响驱动晶体管的性能，进而提高了包括顶栅结构的模组产品的良率。
进一步地，第一缓冲层20在衬底基板上的投影可以覆盖三个薄膜晶体管在衬底基板上的投影，驱动晶体管的有源层12设置在第一缓冲层20远离衬底基板的一侧，两个开关晶体管的有源层11均设置在第一缓冲层20靠近衬底基板的一侧。即，第一缓冲层20为整层设置，而非仅在开关晶体管的有源层11上设置，如此，可以直接沉积整层第一缓冲层20，无需对第一缓冲层20进行刻蚀，可防止过多的刻蚀导致第一缓冲层20(第一缓冲层20与绝缘层30材质一样时，也可以是绝缘层30)界面变差，继而使薄膜晶体管性能变差等。
于本申请另一具体实施方式中，薄膜晶体管还可以包括第二缓冲层70和遮光层80，第二缓冲层70位于第一缓冲层20靠近衬底基板的一侧，且第二缓冲层70在衬底基板上的投影与第一缓冲层20在衬底基板上的投影重合；开关晶体管的有源层10设置在第二缓冲层70上；遮光层80位于第二缓冲层70靠近衬底基板的一侧，用于对有源层10和栅极层40进行遮光。在衬底基板与有源层10之间设置第二绝缘层30，可以对衬底基板进行保护，防止在形成有源层10时对于衬底基板造成损伤。在第二缓冲层70靠近衬底基板的一侧，设置遮光层80以对有源层10和栅极层40进行遮光，防止有源层10及栅极层40受到光照对薄膜晶体管的性能产生影响。可以理解的是，图1中仅示出了部分遮光层80，其可以对应有源层10和栅极层40设置多处。
其中，第一缓冲层20、第二缓冲层70及绝缘层30的材质均可以为透明的绝缘材料，如氧化硅(SiOx)，以在阵列基板与发光基板结合时，保证发光基板发出光线的透过率。另外，第一缓冲层20和第二缓冲层70的厚度可以相当，绝缘层30的厚度通常较薄，例如当绝缘层30的厚度可以为1500A(埃，1埃等于10-10毫米)，第一缓冲层20和第二缓冲层70的厚度可以均为2000A左右。当然，上述第一缓冲层20、第二缓冲层70及绝缘层30的厚度只是本实施例的一种实施方式，本实施例并不以此为限。
基于上述阵列基板相同的构思，本实施例还提供一种显示面板，该显示面板包括发光基板和阵列基板，阵列基板可以上述任一实施方式的阵列基板。
本实施例提供的显示面板，包括上述任一实施方式的阵列基板，至少可以实现上述阵列基板可以实现的有益效果，在此不再赘述。
基于上述显示面板相同的构思，本实施例还提供一种显示装置，该显示装置包括显示面板和向显示面板提供控制信号的集成电路，显示面板为上述任一实施方式的的显示面板。
本实施例提供的显示装置，包括显示面板，而显示面板包括上述任一实施方式的阵列基板，所以该显示装置也至少可以实现上述阵列基板可以实现的有益效果，在此不再赘述。
基于上述显示面板相同的构思，本实施例还提供一种阵列基板的制作方法，包括在衬底基板上形成多个子像素单元，每个子像素单元包括多个薄膜晶体管，薄膜晶体管的制作可以包括：
在衬底基板上形成至少一个薄膜晶体管的有源层10；
在有源层10上形成第一缓冲层20；
在第一缓冲层20上，或者在衬底基板上形成其余薄膜晶体管的有源层10；
在位于第一缓冲层20上的有源层10上，及第一缓冲层20上对应下层的有源层10的位置形成绝缘层30；
在绝缘层30上形成栅极层40。
除此之外，还包括形成层间绝缘层50和源极漏极层60的步骤，具体可以先在第一缓冲层20上形成层间绝缘层50，且层间绝缘层50覆盖栅极层40、绝缘层30及第一缓冲层20上的有源层10。然后形成源极漏极层60，源极漏极层60包括主体部和连接部，主体部设置在层间绝缘层50上，连接部从主体部向下延伸，穿过层间绝缘层50及第一缓冲层20与有源层10连接。
本实施例提供的阵列基板的制作方法，制作的薄膜晶体管包括沿远离衬底基板的方向依次设置的有源层10、绝缘层30及栅极层40，且至少有一个薄膜晶体管的有源层10与绝缘层30之间设置有第一缓冲层20，通过设置第一缓冲层20可以增大有源层10与栅极层40之间的距离，使得有源层10下侧(靠近衬底基板的一侧)存在颗粒时，颗粒即使将有源层10顶起，也不会使有源层10与栅极层40接触，从而可以有效防止由于有源层10与栅极层40接触而形成短路，防止包括顶栅结构的模组产品在进行电学补偿后产生点线不良等，进而可以提高顶栅产品的良率。
基于上述显示面板相同的构思，本实施例还提供一种阵列基板的制作方法，包括在衬底基板上形成多个子像素单元，每个子像素单元包括三个薄膜晶体管，分别为一个驱动晶体管和两个开关晶体管，如图2所示，薄膜晶体管的制作可以包括：
在衬底基板上形成至少一个开关晶体管的有源层11；
在开关晶体管的有源层11上形成第一缓冲层20，第一缓冲层20在衬底基板上的投影覆盖三个薄膜晶体管在衬底基板上的投影；
在第一缓冲层20上形成驱动晶体管的有源层12；
在驱动晶体管的有源层12上形成驱动晶体管的绝缘层32，在第一缓冲层20上对应开关晶体管的有源层11的位置形成开关晶体管的绝缘层31；
在绝缘层30(包括31和32)上形成栅极层40。
其中，在衬底基板上可以表示直接在衬底基板上，也可以表示在衬底基板上的其它层上，在本实施例中，如图2所示(图中衬底基板未示出)，通常在衬底基板之间还设置有第二缓冲层70，且第二缓冲层70下面(靠近衬底基板的一侧)设置有遮光层80，有源层10设置在第二缓冲层70上。
除此之外，还包括形成层间绝缘层50和源极漏极层60的步骤，具体可以先在第一缓冲层20上形成层间绝缘层50，且层间绝缘层50覆盖栅极层40、绝缘层30及开关晶体管的有源层10。然后形成源极漏极层60，源极漏极层60包括主体部和连接部，主体部设置在层间绝缘层50上，连接部从主体部向下延伸，穿过层间绝缘层50及第一缓冲层20与有源层10连接。
本实施例提供的阵列基板的制作方法，制作的薄膜晶体管包括一个驱动晶体管和两个开关晶体管，每个薄膜晶体管均包括沿远离衬底基板的方向依次设置的有源层10、绝缘层30及栅极层40，且至少有一个开关晶体管的有源层10与绝缘层30之间设置有第一缓冲层20，通过设置第一缓冲层20可以增大有源层10与栅极层40之间的距离，使得有源层10下侧(靠近衬底基板的一侧)存在颗粒时，颗粒即使将有源层10顶起，也不会使有源层10与栅极层40接触，从而可以有效防止由于有源层10与栅极层40接触而形成的短路，防止包括顶栅结构的模组产品在进行电学补偿后产生点线不良等。且仅在开关晶体管的有源层10与绝缘层30之间设置有第一缓冲层20，可以防止设置第一缓冲层20对驱动晶体管的驱动性能造成影响，进而进一步提高产品的良率。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种阵列基板，包括衬底基板和设置在所述衬底基板上的多个子像素单元，每个所述子像素单元包括多个薄膜晶体管，其特征在于，每个所述薄膜晶体管包括沿远离所述衬底基板的方向依次设置的有源层、绝缘层及栅极层，且至少一个所述薄膜晶体管的所述有源层与所述绝缘层之间设置有第一缓冲层，所述第一缓冲层用于增大所述有源层与所述栅极层之间的距离；
对于每个所述子像素单元，所述薄膜晶体管包括三个，分别为一个驱动晶体管和两个开关晶体管，其中，至少一个所述开关晶体管的所述有源层与所述绝缘层之间设置有所述第一缓冲层；
所述第一缓冲层的厚度大于所述绝缘层的厚度；
每个所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层设置在所述第一缓冲层上，且覆盖所述栅极层、所述绝缘层及所述开关晶体管的所述有源层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一缓冲层在所述衬底基板上的投影覆盖三个所述薄膜晶体管在所述衬底基板上的投影，所述驱动晶体管的所述有源层设置在所述第一缓冲层远离所述衬底基板的一侧，两个所述开关晶体管的所述有源层均设置在所述第一缓冲层靠近所述衬底基板的一侧。
3.根据权利要求1所述的阵列基板，其特征在于，每个所述薄膜晶体管还包括源极漏极层；
所述源极漏极层包括主体部和连接部，所述主体部设置在所述层间绝缘层上，所述连接部从所述主体部向下延伸，穿过所述层间绝缘层与所述有源层连接。
4.根据权利要求2所述的阵列基板，其特征在于，每个所述薄膜晶体管还包括第二缓冲层和遮光层，所述第二缓冲层位于所述第一缓冲层靠近所述衬底基板的一侧，且所述第二缓冲层在所述衬底基板上的投影与所述第一缓冲层在所述衬底基板上的投影重合；所述开关晶体管的所述有源层设置在所述第二缓冲层上；
所述遮光层位于所述第二缓冲层靠近所述衬底基板的一侧，用于对所述有源层和所述栅极层进行遮光。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述第一缓冲层与所述绝缘层的材质均为透明的绝缘材料。
6.一种显示面板，包括发光基板和阵列基板，其特征在于，所述阵列基板为权利要求1-5任一项所述的阵列基板。
7.一种显示装置，包括显示面板和向所述显示面板提供控制信号的集成电路，其特征在于，所述显示面板为权利要求6所述的显示面板。
8.一种阵列基板的制作方法，包括在衬底基板上形成多个子像素单元，每个所述子像素单元包括三个薄膜晶体管，分别为一个驱动晶体管和两个开关晶体管，其特征在于，所述薄膜晶体管的制作包括：
在所述衬底基板上形成至少一个所述开关晶体管的有源层；
在所述有源层上形成第一缓冲层，所述第一缓冲层在所述衬底基板上的投影覆盖三个所述薄膜晶体管在所述衬底基板上的投影；
在所述第一缓冲层上形成所述驱动晶体管的所述有源层；
在所述驱动晶体管的所述有源层上形成所述驱动晶体管的绝缘层，在所述第一缓冲层上对应所述开关晶体管的所述有源层的位置形成所述开关晶体管的所述绝缘层；所述第一缓冲层的厚度大于所述绝缘层的厚度；
在所述绝缘层上形成栅极层；
在所述第一缓冲层上形成层间绝缘层，且所述层间绝缘层覆盖所述栅极层、所述绝缘层及所述所述第一缓冲层上的所述有源层。
CN202010751811.0A 2020-07-30 2020-07-30 阵列基板、显示面板、显示装置及阵列基板的制作方法 Active CN111834381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010751811.0A CN111834381B (zh) 2020-07-30 2020-07-30 阵列基板、显示面板、显示装置及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010751811.0A CN111834381B (zh) 2020-07-30 2020-07-30 阵列基板、显示面板、显示装置及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN111834381A CN111834381A (zh) 2020-10-27
CN111834381B true CN111834381B (zh) 2023-10-27

Family

ID=72920593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010751811.0A Active CN111834381B (zh) 2020-07-30 2020-07-30 阵列基板、显示面板、显示装置及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN111834381B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612165A (zh) * 2021-01-06 2021-04-06 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN114141842B (zh) * 2021-11-29 2023-05-09 深圳市华星光电半导体显示技术有限公司 阵列基板和柔性显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN107170759A (zh) * 2017-05-27 2017-09-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示装置
CN109148482A (zh) * 2018-08-21 2019-01-04 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
CN109273404A (zh) * 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456765B (zh) * 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN107170759A (zh) * 2017-05-27 2017-09-15 武汉华星光电技术有限公司 一种阵列基板及其制作方法、显示装置
CN109273404A (zh) * 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN109148482A (zh) * 2018-08-21 2019-01-04 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111834381A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US8318521B2 (en) Organic light emitting display and method of manufacturing the same
US20100176394A1 (en) Thin film transistor and flat panel display device having the same
US10861916B2 (en) Display substrate, manufacturing method thereof and display panel
EP2182564A1 (en) Organic light emitting display device
US20200350341A1 (en) Display device and production method therefor
KR20150020446A (ko) 가요성 표시 장치의 제조 방법
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN110707098B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR101614398B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
WO2021169571A1 (zh) 显示面板和电子装置
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
CN111834381B (zh) 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN105355633A (zh) 制作阵列基板的方法和阵列基板
US20160293642A1 (en) Tft array substrate, method of manufacturing the same and display device
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
TWI392096B (zh) 薄膜電晶體陣列面板
CN111682033A (zh) 显示面板及其制作方法
US8748892B2 (en) Thin film transistor and method for fabricating the same
US9608009B2 (en) Display device and method of fabricating the same
US9153632B2 (en) Organic light emitting device display and manufacturing method thereof
CN111863839B (zh) 一种阵列基板、其制备方法及显示面板
CN110190091A (zh) 显示面板及其制作方法
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
CN113281943A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant