CN111326079A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111326079A
CN111326079A CN201910768417.5A CN201910768417A CN111326079A CN 111326079 A CN111326079 A CN 111326079A CN 201910768417 A CN201910768417 A CN 201910768417A CN 111326079 A CN111326079 A CN 111326079A
Authority
CN
China
Prior art keywords
region
dummy
semiconductor patterns
disposed
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910768417.5A
Other languages
English (en)
Other versions
CN111326079B (zh
Inventor
朴宪光
朴钟赞
严玹哲
李台源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111326079A publication Critical patent/CN111326079A/zh
Application granted granted Critical
Publication of CN111326079B publication Critical patent/CN111326079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。该显示装置包括显示区域和边框区域，显示装置包括：设置在边框区域的第三区域中的多个半导体图案；绝缘层，其设置在多个半导体图案上并包括多个接触孔和多个虚设孔；电源电极，其设置在边框区域的第三区域中，与半导体图案交叠，其间具有绝缘层，并且通过多个接触孔连接到多个半导体图案；多条虚设选通线，其设置在半导体图案和电源电极之间，与半导体图案交叠以形成第一补偿电容并与电源电极交叠以形成第二补偿电容；以及多个虚设半导体图案，其设置在边框区域的第三区域中并且通过多个虚设孔连接到电源电极。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着信息社会的发展，对显示图像的显示装置的需求以各种形式增加。例如，作为具有大体积的阴极射线管(CRT)的替代，薄、轻且大的显示装置已经快速发展。作为这样的显示装置，已经开发并利用了包括液晶显示器(LCD)、诸如有机发光显示器(OLED)和量子点发光显示器(QLED)之类的电致发光显示器(EL)、场发射显示器(FED)和电泳显示器(ED)在内的各种显示装置。
显示装置包括显示面板，该显示面板包括用于显示信息的显示元件、用于驱动显示面板的驱动单元、产生要提供给显示面板和驱动单元的电力的电源单元等。
显示装置可以依据使用环境或目的而设计成具有各种设计，因此显示图像的显示面板相应地改变为具有从典型的单个矩形形状到圆形形状和椭圆形形状以及具有诸如部分弯曲表面或凹口之类的自由形式部分的形状的各种形状。
由具有自由形式部分或被实现为具有圆形形状或椭圆形状的显示面板形成的显示装置可以增加产品设计的自由度，从而可以有利地吸引注重设计方面的消费者。
然而，设置在具有弯曲表面或凹口的显示面板的自由形式部分的每行(例如，水平行)中的像素数量可以与显示面板的非自由形式部分的每行中的像素数量不同。此外，由于设置在自由形式部分和非自由形式部分的每行中的像素数量的不同，导致电阻器-电容器负载(RC负载)的变化，使得可能产生行间的信号延迟。因此，可能导致显示面板的亮度不均匀并且显示质量可能劣化。
发明内容
本公开的一个目的是提供一种显示装置，该显示装置依据由于显示面板的包括自由形式部分的区域与不包括自由形式部分的区域中的像素数量的不同而导致的RC负载差异来对自由形式部分的RC负载进行补偿，从而改善亮度不均匀性。
根据本公开的一个方面，一种显示装置包括显示区域和边框区域，显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，边框区域包括与第一区域相邻并具有自由形式部分的第三区域以及与第二区域相邻并且不具有自由形式部分的第四区域，该显示装置包括：设置在边框区域的第三区域中的多个半导体图案；电源电极，其设置在边框区域的第三区域中，与半导体图案交叠，其间具有绝缘层，并且通过绝缘层的多个接触孔连接到多个半导体图案；多条虚设选通线，其设置在半导体图案和电源电极之间，与半导体图案交叠以形成第一补偿电容并与电源电极交叠以形成第二补偿电容；以及多个虚设半导体图案，其与显示区域的第一区域中具有圆弧形状的弯曲部分相邻地设置在边框区域的第三区域中并且具有比多个半导体图案的面积小的面积，并且通过绝缘层的多个虚设孔连接到电源电极。
根据本公开的另一方面，一种显示装置包括：包括显示区域和设置为与显示区域相邻的边框区域的基板，该显示区域包括具有圆弧形状的弯曲部分、一侧被去除的凹口部分、以及显示画面并且被所述凹口部分划分为左部和右部的第一子显示区域和第二子显示区域；设置在位于第一子显示区域和第二子显示区域之间的边框区域中的补偿单元的多个半导体图案；设置在第一子显示区域和补偿单元之间的第一虚设接触单元的多个第一虚设半导体图案和设置在第二子显示区域和补偿单元之间的第二虚设接触单元的多个第二虚设半导体图案，多个第一虚设半导体图案和多个第二虚设半导体图案与弯曲部分相邻地设置在边框区域中；电源线，其与多个半导体图案、多个第一虚设半导体图案和多个第二虚设半导体图案交叠，其间具有绝缘层；以及第一虚设选通线和第二虚设选通线，其与多个半导体图案和电源线交叠，并且不与多个第一虚设半导体图案和多个第二虚设半导体图案交叠。
根据本公开的另一方面，一种显示装置包括：包括显示区域和边框区域的基板，显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，边框区域包括与第一区域相邻并具有自由形式部分的第三区域以及与第二区域相邻并且不具有自由形式部分的第四区域；位于基板上并设置在边框区域的第三区域中的多个半导体图案；与多个半导体图案设置在相同的层上并且具有比多个半导体图案的面积小的面积的多个虚设半导体图案；位于多个半导体图案和多个虚设半导体图案上的栅极绝缘层；位于栅极绝缘层上的第一层间绝缘层；位于第一层间绝缘层上的多条虚设选通线；设置在第一层间绝缘层上并覆盖多条虚设选通线的第二层间绝缘层；以及设置在第二层间绝缘层上并与多条虚设选通线交叠以形成第一补偿电容的电源线。
根据本公开的显示装置，至少一个补偿单元设置在显示面板的具有自由形式部分的边框区域中，以增加每条选通线的RC负载，其可以被补偿为接近非自由形式部分的每条选通线的RC负载。因此，可以改善显示面板的亮度不均匀性。
根据本公开的显示装置，为了补偿在显示面板的自由形式部分中产生的亮度不均匀性，补偿单元可以设置在与自由形式部分对应的边框区域中。此外，可以在补偿单元中设置接触孔以确保电容。本公开的发明人确认，当接触孔仅形成在边框区域的设置有补偿单元的特定区域中时，对显示区域的每个像素的电压进行充电的时间改变。此外，确认了由于每个像素中的对电压进行充电的时间变化，因此在显示区域的自由形式部分中产生亮度不均匀性。本发明的发明人发现，像素的亮度受设置在边框区域中的接触孔的密度的影响。此外，确认了在显示区域中在具有圆弧形状的弯曲表面处也容易产生亮度不均匀性。因此，在本公开的显示装置中，在与显示区域的弯曲表面相邻的边框区域中形成虚设孔，以改善由孔的密度不均匀性引起的显示面板的亮度不均匀性。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的上述和其他方面、特征和其他优点，在附图中：
图1是例示了根据本公开的示例性实施方式的显示装置的框图；
图2是示意性地例示了图1中所例示的显示面板的形状的平面图；
图3是例示了图2中所例示的R1的平面图；
图4是例示了图1中所例示的像素P中的结构的截面图；
图5是放大了图3的第一补偿单元的局部区域的平面图；
图6A是沿图5的线A-A'提取的截面图；
图6B是沿图5的线B-B'提取的截面图；
图7是放大了图3的第三补偿单元的局部区域的平面图；
图8A是沿图7的线A-A'截取的截面图；
图8B是沿图7的线B-B'提取的截面图；
图9是通过比较补偿前的亮度和根据本公开的示例性实施方式的补偿后的显示装置的亮度而获得的曲线图；
图10是放大了图3的第一补偿单元的局部区域的平面图；
图11是沿图10的线C-C'提取的截面图；
图12是放大了图3的第三补偿单元的局部区域的平面图；
图13是沿图12的线C-C'提取的截面图；
图14是示意性地例示了图2中所例示的R1的平面图；
图15是放大了图14的第三补偿单元、第三虚设接触单元和第四虚设接触单元的区域的平面图；
图16A是沿图15的线D-D'提取的截面图；
图16B是沿图15的线E-E'提取的截面图；
图16C是沿图15的线F-F'提取的截面图；
图17是放大了图14的第一补偿单元、第一虚设接触单元和第二虚设接触单元的区域的平面图；
图18A是沿图17的线G-G'提取的截面图；
图18B是沿图17的线H-H'提取的截面图；以及
图18C是沿图17中的线I-I'提取的截面图。
具体实施方式
通过参照下面结合附图详细描述的示例性实施方式，本公开的优点和特征以及实现优点和特征的方法将变得清楚。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。示例性实施方式仅作为示例提供，使得本领域技术人员可以充分理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围限定。
在用于描述本公开的示例性实施方式的附图中示出的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，相似的附图标记通常表示相似的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由......组成”之类的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。
即使没有明确说明，组件也被解释为包括普通的误差范围。
当使用诸如“上”、“上方”、“下方”和“下一个”之类的术语描述两个部件之间的位置关系时，一个或更多个部件可以位于这两个部件之间，除非这些术语与术语“立即”或“直接”一起使用。
当元件或层设置在另一元件或另一层“上”时，又一层或又一元件可直接置于该另一元件上或他们之间。
尽管术语“第一”、“第二”等用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于将一个组件与其他组件区分开。因此，下面提到的第一组件在本公开的技术构思中可以是第二组件。
在整个说明书中，相似的附图标记通常表示相似的元件。
为了便于描述，例示出了附图中所例示的每个组件的尺寸和厚度，并且本公开不限于所例示的组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或完全地彼此附着或组合，并且可以以技术上的各种方式互锁和操作，并且实施方式可以彼此独立地或相互关联地实施。
在下文中，将参照图1至图3描述根据本公开的示例性实施方式的显示装置。
图1是例示了根据本公开的示例性实施方式的显示装置的框图，图2是示意性地例示了图1中所例示的显示面板的形状的平面图，而图3是例示了图2中所例示的显示面板的局部区域R1的平面图。
参照图1，根据本公开的示例性实施方式的显示装置可以包括显示面板10、数据驱动单元、GIP(面板内选通)型选通驱动单元、电源单元PS和定时控制器TS。
显示面板10可以包括显示信息的显示区域AA和不显示信息的边框区域BA。
显示区域AA是显示输入的图像并且以矩阵方式设置有多个像素P的区域。
边框区域BA可以是设置有选通驱动电路的移位寄存器SRa和SRb、选通链接信号线GL1至GLn、数据链接信号线DL1至DLn、第一链接电源线VDL1和VDL2、第二链接电源线VSL1和VSL2以及电源电极VDLa和VDLb(也称作电源线VDLa和VDLb)。在显示区域AA中，多条数据线D1至Dn和多条选通线G1至Gn设置为彼此交叉，并且像素P以矩阵形式设置在每个交叉处。
每个像素P包括发光二极管LED、控制流入发光二极管LED的电流量的驱动薄膜晶体管DT(下文中，称为驱动TFT)、以及用于设置驱动TFT(DT)的栅极-源极电压的编程单元SC。显示面板10的像素P可以从电源单元PS通过第一电源线VD1至VDm被提供有作为高电位电压的第一电源Vdd，并且通过第二链接电源线VSL1和VSL2被提供有作为低电位电压的第二电源Vss。
第一电源线VD1至VDm可以通过设置在膜上芯片30所附接于的一侧上的边框区域BA中的下侧第一电源电极VLDa以及设置于相对边框区域中的上侧第一电源电极VDLb二者从电源单元PS被提供有第一电源Vdd。下侧第一电源电极VDLa和上侧第一电源电极VDLb的两端可以通过第一链接电源线VDL1和VDL2彼此连接。然而，本公开不限于此，并且下侧第一电源电极VDLa和上侧第一电源电极VDLb可以通过第一电源线VD1至VDm彼此连接，而不形成将两端彼此连接的第一链接电源线VDL1和VDL2。因此，可以使由于根据设置于显示区域AA中的像素的位置而增加的RC导致的显示质量的劣化最小化。
编程单元SC可以包括至少一个开关TFT和至少一个存储电容器。开关TFT响应于来自选通线G1至Gn的扫描信号而导通，以将来自数据线D1至Dn的数据电压施加到存储电容器的一个电极。驱动TFT(DT)可以根据存储电容器中所充入的电压的幅值来控制提供给发光二极管LED的电流量，以控制发光二极管LED的发光量。发光二极管LED的发光量可以与从驱动TFT(DT)提供的电流量成比例。
构成像素P的TFT可以实现为p型或n型。此外，构成像素P的TFT的半导体层可以包括非晶硅、多晶硅和氧化物半导体材料中的至少一种。发光二极管LED可以包括阳极电极、阴极电极和介于阳极电极和阴极电极之间的发光结构。阳极电极可以连接到驱动TFT(DT)。发光结构可以包括发光层(EML)，空穴注入层(HIL)和空穴传输层(HTL)可以设置在发光层的一侧并且电子传输层(ETL)和电子注入层(EIL)可以设置在另一侧，其间具有发光层。
在数据驱动单元中，可以安装数据IC(SD)。数据IC的一侧可以连接到源印刷电路板20的一端。
数据IC(SD)可以将从定时控制器TS输入的数字视频数据转换为模拟伽马补偿电压以产生数据电压。从数据IC(SD)输出的数据电压可以提供给数据线D1至Dn。
GIP型选通驱动单元可以包括安装在源印刷电路板20上的电平移位器LSa和LSb以及形成在显示板10的边框区域BA中的移位寄存器SRa和SRb，以接收从电平移位器LSa和LSb提供的信号。
电平移位器LSa和LSb可以从定时控制器TS接收信号，诸如起始脉冲ST、选通移位时钟GCLK和闪烁信号FLK。此外，电平移位器LSa和LSb可以被提供有诸如选通高电压VGH和选通低电压VGL之类的驱动电压。起始脉冲ST、选通移位时钟GCLK和闪烁信号FLK可以在约0V和约3.3V之间摆动。选通移位时钟GCLK1至GCLKn可以是具有预定相位差的n相时钟信号。选通高电压VGH是高于形成在显示面板10的薄膜晶体管阵列中的薄膜晶体管TFT的阈值电压的电压，并且可以是大约28V。选通低电压VGL是低于形成在显示面板10的薄膜晶体管阵列中的薄膜晶体管TFT的阈值电压的电压，并且可以是大约-5V，但不限于此。
电平移位器LSa和LSb可以输出通过将从定时控制器TS输入的起始脉冲ST和选通移位时钟GCLK的电平移位到选通高电压VGH和选通低电压VGL而获得的移位时钟信号CLK。因此，从电平移位器LSa和LSb输出的起始脉冲VST和移位时钟信号CLK中的每一个可以在选通高电压VGH和选通低电压VGL之间摆动。电平移位器LSa和LSb可以根据闪烁信号FLK降低选通高电压，以降低液晶单元的反冲电压(kickback voltage)ΔVp，从而减少闪烁。
电平移位器LSa和LSb的输出信号可以通过形成在设置有数据IC(也称作源驱动IC)(SD)的膜上芯片30上的线和形成在显示面板10的基板上的玻璃上线LOG线提供给移位寄存器SRa和SRb。移位寄存器SRa和SRb可以通过GIP工艺直接形成在显示面板10的边框区域BA上。
移位寄存器SRa和SRb可以根据选通移位时钟信号CLK1至CLKn移位从电平移位器LSa和LSb输入的起始脉冲VST，以顺序地产生在选通高电压和选通低电压VGL之间摆动的选通脉冲。从移位寄存器SRa和SRb输出的选通脉冲被顺序提供给选通线G1至Gn。
定时控制器TS接收从主机系统输入的诸如垂直同步信号、水平同步信号、数据使能信号和主时钟之类的定时信号，以同步数据IC(SD)和选通驱动单元LSa、LSb、SRa和SRb的操作定时。用于控制数据IC(SD)的数据定时控制信号可以包括源采样时钟SSC和源输出使能信号SOE。用于控制选通驱动单元LSa、LSb、SRa和SRb的选通定时控制信号可以包括选通起始脉冲GSP、选通移位时钟GSC和选通输出使能信号GOE。
在图1中，例示了移位寄存器SRa和SRb设置在显示区域AA外侧的两侧，以将选通脉冲提供给显示区域AA两端的选通线G1至Gn，但是本发明不限于此。因此，移位寄存器可以仅设置在显示区域AA的一侧，以将选通脉冲提供给显示区域AA的一侧的选通线G1至Gn。当移位寄存器SRa和SRb设置在显示区域AA的外侧的两侧时，具有相同相位和相同幅度的选通脉冲可以通过选通线提供给设置在同一水平行上的像素P。
参照图2，根据本公开的显示面板10可以包括显示区域AA和位于显示区域AA附近的边框区域BA。
显示区域AA是设置有像素P的区域，并且包括具有自由形式部分的第一区域(从线b到线d的区域和从线e到线f的区域)以及不具有自由形式部分的第二区域(从线d到线e的区域)。具有自由形式部分的第一区域可以包括第1a区域和第1b区域，第1a区域是从线b到线d的区域，第1b区域是从线e到线f的区域。例如，如图2所例示，在显示面板10中具有自由形式部分的第一区域中，第1a区域可以是具有弯曲部分RO和凹口部分NO的区域，而第1b区域可以是仅具有弯曲部分RO的区域。
边框区域BA是在显示区域AA的外侧围绕显示区域AA的区域，并且包括与显示区域AA类似的具有自由形式部分的第三区域(从线a到线d的区域和从线e到线g的区域)以及不具有自由形式部分的第四区域(从线d到线e的区域)。具有自由形式部分的第三区域可以包括第3a区域和第3b区域，第3a区域是从线a到线d的区域，第3b区域是从线e到线g的区域。例如，如图2所例示的，在显示面板10中边框区域BA的具有自由形式部分的第三区域中，第3a区域可以是具有弯曲部分RO和凹口部分NO的区域，而第3b区域可以是仅具有弯曲部分RO的区域。
自由形式部分可以具有在显示面板10的角部处具有圆弧形状的弯曲部分RO和沿着显示面板10的一侧去除了预定区域的凹口部分NO中的至少一个。
在图2的示例中，例示了自由形式部分具有弯曲部分RO和凹口部分NO二者，并且凹口部分NO形成在显示面板10的一侧的中部，但是本公开不限于此。例如，自由形式部分可以包括弯曲部分和凹口部分中的仅一个，并且凹口部分也可以形成在角部。因此，图2的示例不应解释为缩窄本公开的范围。
如图2所例示，显示区域AA可以包括包含自由形式部分的第一区域和不包含自由形式部分的第二区域。第一区域(从线b到线d的区域和从线e到线f的区域)可以包括第1a区域(从线b到线d的区域)和第1b区域(从线e到线f的区域)。设置在显示区域AA的第一区域中的每一水平行上的像素P的数量应该小于设置在不具有自由形式部分的第二区域(从线d到线e的区域)中的每一水平行上的像素的数量。例如，如图3所例示，与设置在第一区域的第1a区域中的选通线G4a和G4b相对应的像素P的数量可以小于与设置在第二区域中的选通线G6相对应的像素P的数量。因此，R-C负载(电阻器-电容器负载)的差异是由像素数量的不同引起的，因此可能存在亮度不均匀的问题。因此，显示质量可能劣化。
在本公开中，为了解决亮度不均匀的问题，如图3所例示，在未形成有像素的边框区域BA的第三区域中设置有第一负载补偿单元至第三负载补偿单元DCA1、DCA2和DCA3中的至少一个，以补偿第一区域和第二区域的亮度不均匀性。
在图3中，例示了第一子显示区域和第二子显示区域通过由显示面板10中的凹口部分NO将显示区域AA的第1a区域左右分开而形成，但是本公开不限于此。例如，凹口部分NO可以设置在显示区域AA的左侧和右侧中的任何一个中，或者多个凹口部分可以设置在中心部分处。因此，图3的示例不应解释为缩窄本公开的范围。
参照图3，根据本公开的显示面板10可以包括显示区域AA和边框区域BA。显示区域AA可以包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域。第一区域可以包括第1a区域和第1b区域，第1a区域包括凹口部分NO和弯曲部分RO，第1b区域包括弯曲部分RO。边框区域BA位于与显示区域AA相邻并且被设置为围绕显示区域AA。边框区域BA可以包括具有自由形式部分的第三区域和不具有自由形式部分的第四区域。第三区域可以包括第3a区域和第3b区域，第3a区域包括凹口部分NO和弯曲部分RO，第3b区域包括弯曲部分RO。边框区域BA的第3a区域可以设置为与显示区域AA的第1a区域相邻，并且边框区域BA的第3b区域可以设置为与显示区域AA的第1b区域相邻。此外，边框区域BA的第3a区域可以具有与显示区域AA的第1a区域相同的自由形式部分，并且边框区域BA的第3b区域可以具有与显示区域AA的第1b区域相同的自由形式部分。
参照图3，将描述显示区域AA的第1a区域和第二区域以及边框区域BA的第3a区域和第四区域。此外，参照图3，将描述在水平方向上延伸以与第一电源线VD1至VDm交叉的四条选通线平行设置在图2的显示区域AA中的第一区域的第1a区域中的示例，但本公开不限于此。例如，可以在第1a区域中设置三条或更少条的选通线或者五条或更多条选通线。
此外，将描述像素P在对应于第1a区域和第二区域的显示区域AA中具有相同尺寸的示例。
当四条选通线设置在第一区域的第1a区域中时，设置在第1a区域的上部区域中的第一选通线和第二选通线包括从左移位寄存器SRa顺序提供第一选通脉冲和第二选通脉冲的第1a选通线G1a和第2a选通线G2a、以及从右移位寄存器SRb顺序提供第一选通脉冲和第二选通脉冲的第1b选通线G1b和第2b选通线G2b。
参照图3，显示区域AA的第1a区域可以包括第一子显示区域和第二子显示区域，第一子显示区域和第二子显示区域被凹口部分NO划分为左部和右部。设置在位于第1a区域的左侧的第一子显示区域中的第1a选通线G1a和第2a选通线G2a从第一子显示区域延伸到边框区域BA的第3a区域。例如，设置在第1a区域的第一子显示区域中的第1a选通线G1a和第2a选通线G2a从第一子显示区域延伸到位于第3a区域的左侧的第一补偿区域。第1a选通线G1a和第2a选通线G2a可以连接到第1a虚设选通线GD1a和第2a虚设选通线GD2a，第1a虚设选通线GD1a和第2a虚设选通线GD2a在边框区域BA的第一补偿区域中形成在与第1a选通线G1a和第2a选通线G2a不同的层上。第1a选通线G1a和第1a虚设选通线GD1a连接以形成“倒C”形状。此外，第2a选通线G2a和第2a虚设选通线GD2a连接以形成“倒C”形状。
设置在位于第1a区域的右侧的第二子显示区域中的第1b选通线G1b和第2b选通线G2b可以从第二子显示区域延伸到边框区域BA的第3a区域。例如，设置在第1a区域的第二子显示区域中的第1b选通线G1b和第2b选通线G2b从第二子显示区域延伸到位于第3a区域的右侧的第二补偿区域。第1b选通线G1b和第2b选通线G2b可以连接到第1b虚设选通线GD1b和第2b虚设选通线GD2b，第1b虚设选通线GD1b和第2b虚设选通线GD2b在边框区域BA的第二补偿区域中形成在与第1b选通线G1b和第2b选通线G2b不同的层上。第1b选通线G1b和第1b虚设选通线GD1b连接以形成“C”形状。此外，第2b选通线G2b和第2b虚设选通线GD2b连接以形成“C”形状。
在边框区域BA中，显示面板10可以包括第一补偿单元DCA1和第二补偿单元DCA2，第一补偿单元DCA1是通过将设置在位于第3a区域的左侧的第一补偿区域中的第1a虚设选通线GD1a和第2a虚设选通线GD2a与第一电源电极VDLb交叠而形成的，第二补偿单元DCA2是通过将设置在位于第3a区域的右侧的第二补偿区域中的第1b虚设选通线GD1b和第2b虚设选通线GD2b与第一电源电极VDLb交叠形成的。
当四条选通线设置在第一区域的第1a区域中时，设置在第1a区域的下部区域中的第三选通线和第四选通线可以包括从左移位寄存器SRa顺序提供第三选通脉冲和第四选通脉冲的第3a选通线G3a和第4a选通线G4a以及从右移位寄存器SRb顺序提供第三选通脉冲和第四选通脉冲的第3b选通线G3b和第4b选通线G4b。
例如，当四条选通线设置在第一区域的第1a区域中时，设置在第1a区域的第一子显示区域的下部区域中的两条选通线第3a选通线G3a和第4a选通线G4a和设置在第1a区域的第二子显示区域的下部区域中的两条选通线第3b选通线G3b和第4b选通线G4b可以通过第三虚设选通线GD3和第四虚设选通线GD4彼此连接，第三虚设选通线GD3和第四虚设选通线GD4设置在边框区域BA的位于凹口部分NO中的第3a区域中。
参照图3，第一子显示区域的第3a选通线G3a和第4a选通线G4a以及第二子显示区域的第3b选通线G3b和第4b选通线G4b可以通过第三虚设选通线GD3和第四虚设选通线GD4彼此连接，第三虚设选通线GD3和第四虚设选通线GD4设置在边框区域BA的第3a区域的位于第一子显示区域和第二子显示区域之间的第三补偿区域中。
显示面板10可以包括第三补偿单元DCA3，第三补偿单元DCA3是通过将设置在第3a区域的中部处的第三补偿区域中的第三虚设选通线GD3和第四虚设选通线GD4与第一电源电极VDLb交叠而形成的。
将参照图5、图6A和图6B更详细地描述显示面板10的第一补偿单元DCA1和第二补偿单元DCA2。将参照图7、图8A和图8B更详细地描述第三补偿单元DCA3。
第一补偿单元DCA1和第二补偿单元DCA2设置在不同的位置，但是具有基本相同的结构，使得在参照图5、图6A和图6B的以下描述中，将描述第一补偿单元DCA1作为与第二补偿单元DCA2一起的示例。
在描述第一补偿单元至第三补偿单元DCA1、DCA2和DCA3之前，将参照图4描述显示区域AA中的像素P的截面结构。
图4是例示了图1所例示的像素P中的薄膜晶体管TFT、存储电容器Cst和发光二极管LED的结构的截面图。
参照图4，具有单层或多层结构的缓冲层BUF可以设置在基板SUB上。基板SUB可以由柔性半透明材料形成。当基板SUB由诸如聚酰亚胺之类的材料形成时，缓冲层BUF可以由由无机材料和有机材料中的任何一种构成的单层形成，以抑制由在随后工序中从基板SUB泄漏的诸如碱离子之类的杂质引起的发光二极管的损坏。此外，缓冲层BUF可以由由不同无机材料形成的多层形成。此外，缓冲层BUF可以由由有机材料层和无机材料层形成的多层形成。无机材料层可以包括硅氧化物膜SiOx和硅氮化物层SiNx中的任何一种，但不限于此。有机材料可以包括光丙烯，但不限于此。
半导体层A可以布置在缓冲层BUF上。半导体层A可以包括彼此间隔开且其间具有沟道区域CA的源极区域SA和漏极区域DA。源极区域SA和漏极区域DA可以是导电区域。可以使用非晶硅或通过使非晶硅结晶获得的多晶硅来形成半导体层A。另选地，半导体层A可以由氧化锌ZnO、氧化铟锌InZnO、氧化铟镓锌InGaZnO和氧化锌锡ZnSnO中的任何一种形成，但不限于此。此外，半导体层(A)可以由低分子量或高分子量有机材料(诸如部花青(melodrama)、酞菁、并五苯和噻吩聚合物)形成，但不限于此。
栅极绝缘层GI可以设置在上面设置有半导体层A的缓冲层BUF上以覆盖半导体层A。栅极绝缘层GI可以由由无机材料形成的单层或由不同无机材料形成的多层形成。例如，栅极绝缘层GI可以由硅氧化物膜SiOx、硅氮化物层SiNx或其多层形成，但不限于此。
薄膜晶体管TFT的栅电极GE和连接到栅电极GE的选通线可以设置在栅极绝缘层GI上，以便与半导体层A的沟道区域CA部分交叠。存储电容器Cst的第一电极C1可以设置在栅极绝缘层GI上。栅电极GE、选通线和第一电极C1可以是钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)或其合金中任意一种并且形成为单层或多层，但不限于此。
第一层间绝缘层INT1可以设置在上面设置有栅电极GE、选通线和存储电容器Cst的第一电极C1的栅极绝缘层GI上，以覆盖这些组件。第一层间绝缘层INT1可以由由无机材料形成的单层或由不同无机材料形成的多层形成。例如，第一层间绝缘层INT1可以由硅氧化物膜SiOx或硅氮化物层SiNx形成，但不限于此。
存储电容器Cst的第二电极C2可以设置在第一层间绝缘层INT1上，以与第一电极C1交叠。第二电极C2可以是钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)或其合金中的任何一种并形成作为单层或多层，但不限于此。
此外，第二层间绝缘层INT2可以设置为覆盖存储电容器Cst的第二电极C2。第二层间绝缘层INT2可以由由无机材料形成的单层或由不同无机材料形成的多层形成。例如，第二层间绝缘层INT2可以由硅氧化物膜SiOx、硅氮化物层SiNx或其双层形成，但不限于此。
薄膜晶体管TFT的源电极SE和漏电极DE可以设置在第二层间绝缘层INT2上。第三电极C3可以设置在第二层间绝缘层INT2上，以便与存储电容器Cst的第二电极C2交叠。源电极SE和漏电极DE可以分别连接到半导体层的通过穿过栅极绝缘层GI、第一层间绝缘层INT1和第二层间绝缘层INT2的接触孔露出的源极区域SA和漏极区域DA。存储电容器Cst的第三电极C3可以连接到通过第二层间绝缘层INT2的接触孔露出的第二电极C2。源电极SE、漏电极DE和存储电容器Cst的第三电极C3可以是钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)或其合金中的任何一种并形成为单层或多层，但不限于此。
钝化层PAS可以设置为覆盖源电极SE、漏电极DE和存储电容器Cst的第三电极C3。钝化层PAS可以由由无机材料形成的单层或由不同无机材料形成的多层形成。例如，钝化层PAS可以由硅氧化物膜SiOx、硅氮化物层SiNx或其双层形成，但不限于此。
第一平坦化层PLN1可以设置在钝化层PAS上。第一平坦化层PLN1形成为减轻下部结构的台阶并保护下部结构，并由有机材料层形成。例如，第一平坦化层PLN1可以由光丙烯酸层形成。将下面将描述的发光二极管LED的阳极ANO连接到漏电极DE的连接电极CN可以设置在第一平坦化层PLN1上。此外，连接到存储电容器Cst的第三电极C3的第四电极C4可以设置在第一平坦化层PL1上。连接电极CN连接到薄膜晶体管TFT的通过第一平坦化层PLN1和钝化层PAS的接触孔露出的漏电极DE。存储电容器Cst的第四电极C4可以连接到存储电容器Cst的通过第一平坦化层PLN1和钝化层PAS的接触孔露出的第三电极C3。连接电极CN和存储电容器Cst的第四电极C4可以是钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)以及铜(Cu)或其合金中的任何一种，并形成为单层或多层，但不限于此。
第二平坦化层PLN2可以设置在第一平坦化层PLN1上，以覆盖连接电极CN和存储电容器Cst的第四电极C4。第二平坦化层PLN2可以是平坦化层，其进一步保护下部结构，同时进一步减轻由于第一平坦化层PL上的连接电极CN和存储电容器的第四电极C4导致的下部结构的台阶。第二平坦化层PLN2可以由有机材料层形成。例如，第二平坦化层PLN2可以由硅氧烷基有机材料形成，但不限于此。
阳极ANO可以设置在第二平坦化层PLN2上。阳极ANO连接到通过穿过第二平坦化层PLN2的接触孔露出的连接电极CN。阳极ANO可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锌(ZnO)之类的透明导电材料形成，但不限于此。
具有露出阳极ANO的开口的堤层BN可以形成在第二平坦化层PLN2上。
堤层BN的开口可以是限定发光区域的区域。发光叠层LES和阴极CAT可以层叠在通过堤层BN的开口露出的阳极ANO上。发光叠层LES可以包括空穴传输层、发光层和电子传输层。阴极CAT可以由具有低功函数的镁(Mg)、钙(Ca)、铝(Al)或银(Ag)或其合金形成，但不限于此。在本公开中，描述了发光叠层LES设置在阳极ANO上，并且阴极CAT设置在发光叠层LES上。然而，在其它实施方式中，发光叠层LES可以设置在阴极CAT上，并且阳极ANO可以设置在发光叠层LES上。
封装层ENC(未示出)可以设置在第二平坦化层PLN2上，以覆盖阴极电极CAT和堤层BN。封装层ENC设置为抑制来自外部的湿气或氧气渗透到位于封装层ENC中的发光叠层LES中，并且可以形成为具有无机材料层和有机材料层交替设置的多层结构。
接下来，将参考图3、图5、图6A和图6B更详细地描述显示面板10的第一补偿单元DCA1和第二补偿单元DCA2。图5是放大了图3的第一补偿单元DCA1的局部区域的平面图，图6A是沿图5的线A-A'提取的截面图，而图6B是沿图5的线B-B'提取的截面图。然而，要注意的是参照图5、图6A和图6B描述的第一补偿单元DCA1和第二补偿单元DCA2的布置和结构仅仅是为了示例性目的而示出的，并且本申请不限于此。
参照图5、图6A和图6B，显示面板10的第一补偿单元DCA1可以包括设置在基板SUB上的缓冲层BUF和设置在缓冲层BUF上的半导体图案ACT。第一补偿单元DCA1的半导体图案ACT可以与薄膜晶体管TFT的半导体层A在相同的层上通过相同工序形成。第一补偿单元DCA1的半导体图案ACT可以由与薄膜晶体管TFT的半导体层A相同的材料形成。第一补偿单元DCA1的半导体图案ACT可以是通过使半导体材料导电而形成的层。当使薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA导电时，可以一起执行第一补偿单元DCA1的半导体图案ACT的导电。第一补偿单元DCA1的半导体图案ACT可以包括多个半导体图案(例如，ACT1至ACT3)。栅极绝缘层GI可以设置在缓冲层BUF上以覆盖半导体图案ACT。
参照图5、图6A和6B，第2a选通线G2a和第1a选通线G1a可以在栅极绝缘层GI上彼此平行设置。
此外，第一层间绝缘层INT1可以设置在栅极绝缘层GI上，以覆盖第2a选通线G2a和第1a选通线G1a。第2a虚设选通线GD2a和第1a虚设选通线GD1a可以彼此平行地设置在第一层间绝缘层INT1上，以至少与第2a选通线G2a和第1a选通线G1a部分交叠。第2a虚设选通线GD2a通过穿过第一层间绝缘层INT1的第二接触孔CH2连接到第2a选通线G2a。第1a虚设选通线GD1a通过穿过第一层间绝缘层INT1的第一接触孔CH1连接到第1a选通线G1a。参照图6A和图6B，第2a选通线G2a和第1a选通线G1a可以通过与薄膜晶体管TFT的栅电极GE相同的工艺形成在相同层上。第2a选通线G2a和第1a选通线G1a可以由与薄膜晶体管TFT的栅电极GE相同的材料形成。第1a虚设选通线GD1a和第2a虚设选通线GD2a可以通过与存储电容器Cst的第二电极C2相同的工艺形成在相同层上。第1a虚设选通线GD1a和第2a虚设选通线GD2a可以由与存储电容器Cst的第二电极C2相同的材料形成。
参照图5、图6A和图6B，第1a虚设选通线GD1a和第2a虚设选通线GD2a可以设置为与多个半导体图案(例如ACT1、ACT2和ACT3)交叠。为了补偿由显示区域AA中具有自由形式部分的第一区域的第1a区域中的像素数量与不具有自由形式部分的第二区域中的像素数量之间的不同引起的电容差异，可以变化多个半导体图案ACT1、ACT2和ACT3与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积。例如，半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积可以使用半导体图案ACT的数量或尺寸而变化。另选地，半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积可以通过调整第1a虚设选通线GD1a和第2a虚设选通线GD2a中的至少一个的宽度或长度而变化。具体地，在图5中，即使第1a虚设选通线GD1a和第2a虚设选通线GD2a被例示为直线，第1a虚设选通线GD1a和第2a虚设选通线GD2a也可以形成为具有凹凸形状，该凹凸形状具有曲线形状或阶梯形状。如上所述，当第1a虚设选通线GD1a和第2a虚设选通线GD2a形成为具有凹凸形状或阶梯形状时，长度可以比如图5所例示地形成为直线的第1a虚设选通线GD1a和第2a虚设选通线GD2a的长度长。因此，可以增加半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积。此外，可以增加用于补偿的电容。
第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第1a虚设选通线GD1a和第2a虚设选通线GD2a。
与第2a虚设选通线GD2a和第1a虚设选通线GD1a交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以通过穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的第三接触孔CH3和第四接触孔CH4连接到半导体图案ACT。第一电源电极VDLb可以与多个半导体图案ACT1、ACT2和ACT3交叠。第一电源电极VDLb可以设置为与显示区域AA的第1a区域相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。
第一平坦化层PLN1、第二平坦化层PLN2和封装层ENC中的至少一个可以形成在钝化层PAS上。
第二补偿单元DCA2可以形成为类似于第一补偿单元DCA1并且以与第一补偿单元DCA1相同的方式形成，因此将省略相同的描述。
接下来，将参照图3、图7、图8A和图8B更详细地描述显示面板10的第三补偿单元DCA3。然而，要注意的是参照图7、图8A和图8B描述的第三补偿单元DCA3的布置和结构仅仅是为了示例性目的而示出的，并且本申请不限于此。
图7是放大了图3的第三补偿单元DCA3的局部区域的平面图，图8A是沿图7的线A-A'提取的截面图并且图8B是沿线B-B'的截面图。
参照图7、图8A和8B，显示面板10的第三补偿单元DCA3可以包括设置在基板SUB上的缓冲层BUF和设置在缓冲层BUF上的多个半导体图案(例如，ACT5、ACT6和ACT7)。第三补偿单元DCA3的半导体图案ACT可以通过与薄膜晶体管TFT的半导体层A相同的工艺形成在相同层上。第三补偿单元DCA3的半导体图案ACT可以由与薄膜晶体管TFT的半导体层A相同的材料形成。第三补偿单元DCA3的半导体图案ACT可以是通过使半导体材料导电而形成的层。当使薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA导电时，可以一起执行第三补偿单元DCA3的半导体图案ACT的导电。栅极绝缘层GI可以设置在缓冲层BUF上，以覆盖半导体图案ACT5、ACT6和ACT7。
参照图3、图7、图8A和图8B，第3a选通线G3a和第3b选通线G3b可以设置为在栅极绝缘层GI上的相同行上彼此分开。此外，第4a选通线G4a和第4b选通线G4b可以设置为彼此分开。第3a选通线G3a和第4a选通线G4a可以彼此平行设置。此外，第3b选通线G3b和第4b选通线G4b可以彼此平行设置。
第一层间绝缘层INT1可以设置在栅极绝缘层GI上，以覆盖第3a选通线G3a、第3b选通线G3b、第4a选通线G4a和第4b选通线G4b。在第一层间绝缘层INT1上，第三虚设选通线GD3可以设置为与第3a选通线G3a的一端和第3b选通线G3b的一端交叠，第四虚设选通线GD4可以设置为与第4a选通线G4a的一端和第4b选通线G4b的一端交叠。
第三虚设选通线GD3可以通过穿过第一层间绝缘层INT1的第五接触孔CH5分别连接到第3a选通线G3a和第3b选通线G3b。第四虚设选通线GD4可以通过穿过第一层间绝缘层INT1的第六接触孔CH6分别连接到第4a选通线G4a和第4b选通线G4b。
第3a选通线G3a、第3b选通线G3b、第4a选通线G4a和第4b选通线G4b可以通过与薄膜晶体管TFT的栅电极GE相同的工艺形成在相同的层上。第3a选通线G3a、第3b选通线G3b、第4a选通线G4a和第4b选通线G4b可以由与薄膜晶体管TFT的栅电极GE相同的材料形成。第三虚设选通线GD3和第四虚设选通线GD4可以通过与存储电容器Cst的第二电极C2相同的工艺形成在相同的层上。第三虚设选通线GD3和第四虚设选通线GD4可以由与存储电容器Cst的第二电极C2相同的材料形成。
参照图7、图8A和图8B，第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第三虚设选通线GD3和第四虚设选通线GD4。
与第三虚设选通线GD3和第四虚设选通线GD4交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以通过第七接触孔CH7和第八接触孔CH8连接到半导体图案ACT5和ACT6，第七接触孔CH7和第八接触孔CH8穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI以露出半导体图案ACT5和ACT6。第一电源电极VDLb可以与多个半导体图案ACT5、ACT6和ACT7交叠。第一电源电极VDLb可以设置为与显示区域AA的第1a区域相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。
根据上述配置的第一补偿单元DCA1可以如图5、图6A和图6B中所例示的包括由每条虚设选通线GD1a或GD2a和第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由每条虚设选通线GD1a或GD2a和多个半导体图案ACT1、ACT2和ACT3形成的第二补偿电容DC2的第二补偿分量。
类似于第一补偿单元DCA1，第二补偿单元DCA2可以包括由每条虚设选通线GD1b或GD2b和第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由每条虚设选通线GD1b或GD2b和多个半导体图案形成的第二补偿电容DC2的第二补偿分量。
第三补偿单元DCA3可以如图7、图8A和图8B例示的包括由每条虚设选通线GD3或GD4和第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由每条虚设选通线GD3或GD4和多个半导体图案ACT5、ACT6和ACT7形成的第二补偿电容DC2的第二补偿分量。
因此，在根据本公开的示例性实施方式的显示装置中，显示面板10可以通过具有第一电容C1和第二电容C2的双补偿电容器结构的第一补偿单元DCA1和第二补偿单元DCA2，使补偿电容在位于边框区域BA的与第一子显示区域和第二子显示区域相邻的第3a区域的有限空间中最大化。此外，第三补偿单元DCA3也具有类似于第一补偿单元DCA1的双补偿电容器结构，使得补偿电容可以在位于与显示区域AA的凹口部分NO相邻的第3a区域的有限空间中最大化。例如，第三补偿单元DCA3也具有类似于第一补偿单元DCA1的双补偿电容器结构，使得补偿电容可以在边框区域BA的对应于第一补偿单元和第一补偿单元之间的区域的第3a区域中最大化。因此，可以通过位于边框区域BA的第3a区域中的第一补偿单元DCA1、第二补偿单元DCA2和第三补偿单元DCA3来增加每像素行的RC负载，以补偿为接近于设置在第二区域中的每像素行的RC负载，第二区域是显示区域AA的非自由形式部分。因此，可以改善显示面板的亮度不均匀性。
接下来，将参照图9描述由根据本公开的示例性实施方式的显示装置所实现的亮度改善效果。
图9是示出未形成有补偿单元的显示装置的亮度变化和形成有根据本公开的示例性实施方式的补偿单元的显示装置的亮度变化的曲线图。在图9中，实线表示未形成有补偿单元的显示装置的亮度变化，两条虚线表示形成有根据本公开的示例性实施方式的补偿单元的显示装置的亮度变化。两条虚线中的一条虚线表示形成有不具有虚设孔的补偿单元的显示装置的亮度变化。两条虚线中的另一条虚线表示形成有包括虚设孔的补偿单元的显示装置的亮度变化。在图9中，显示装置的基准亮度设定为150尼特。
在图9中，水平轴表示与图2所示的显示装置的第1a区域的b-c部分对应的选通线(第1行至第30行)、对应于第1a区域的c-d部分的选通线(第三十行至第九十行)和对应于第二区域的d-e部分的一部分的选通线(第九十行至第一百二十行)。此外，垂直轴表示显示装置的亮度变化。在垂直轴上，0％表示与基准亮度150nit相比，显示装置没有亮度变化。
参照图9，从表示未形成有补偿单元的显示装置的亮度变化的实线中，确认在作为具有非自由形式部分的显示区域的第二区域的d-e部分中没有亮度变化，但是在作为具有自由形式部分的显示区域的第1a区域的b-c部分和c-d部分中存在亮度变化。因此，可以理解，亮度的变化量相对于基准亮度约为6％至18％。
在图9中，从两条虚线中表示形成有不具有虚设孔的补偿单元的显示装置的亮度变化的一条虚线中，确认在作为具有非自由形式部分的显示区域的第二区域的d-e部分中没有亮度变化。此外，在作为具有自由形式部分的显示区域的第1a区域的b-c部分和c-d部分中，通过所形成的补偿单元改善了显示面板的亮度均匀性，其将相对于基准亮度的亮度变化量从约6％至18％降至约1％至2％。
在图9中，从两条虚线中表示形成有包括虚设孔的补偿单元的显示装置的亮度变化的另一条虚线中，可理解：不仅在作为具有自由形式部分的显示区域的第二区域的d-e部分中没有亮度变化，而且在作为具有非自由形式部分的显示区域的第1a区域的b-c部分和c-d部分中也没有亮度变化。因此，能够通过形成包括虚设孔的补偿单元来进一步改善显示面板的亮度均匀性。
在图9中，可以确认：通过位于边框区域BA的第3a区域中的第一补偿单元DCA1、第二补偿单元DCA2和第三补偿单元DCA3，位于显示区域AA的包括自由形式部分的第1a区域中的选通线的RC负载增加，以被补偿为接近位于显示区域AA的具有非自由形式部分的第二区域中的每条选通线的RC负载。
通过边框区域BA的位于邻近第1a区域的第3a区域中的第一补偿单元DCA1、第二补偿单元DCA2和第三补偿单元DCA3，可以增加第1a区域的每条选通线的RC负载，以被补偿为接近显示区域AA中的第二区域的每条选通线的RC负载。因此，可以改善显示面板的亮度不均匀性。
图10是放大了图3的第一补偿单元DCA1的局部区域的平面图，而图11是沿图10的线C-C'提取的截面图。将参照图3、图5、图6A和6B来描述图10和图11，可以省略或简要描述重复部分。
参照图10和图11，显示面板10的第一补偿单元DCA1可以包括设置在基板SUB上的缓冲层BUF和设置在缓冲层BUF上的半导体图案ACT。第一补偿单元DCA1的半导体图案ACT可以通过与薄膜晶体管TFT的半导体层A相同的工艺形成在相同的层上。第一补偿单元DCA1的半导体图案ACT可以由与薄膜晶体管TFT的半导体层A相同的材料形成。第一补偿单元DCA1的半导体图案ACT可以是通过使半导体材料导电而形成的层。当使薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA导电时，可以一起执行第一补偿单元DCA1的半导体图案ACT的导电。第一补偿单元DCA1的半导体图案ACT可以包括多个半导体图案(例如，ACT1至ACT3)。
参照图10，第1a虚设选通线GD1a和第2a虚设选通线GD2a可以设置为与多个半导体图案(例如ACT1、ACT2和ACT3)交叠。为了补偿由显示区域AA中具有自由形式部分的第一区域的第1a区域中的像素数量与不具有自由形式部分的第二区域中的像素数量之间的不同引起的电容差异，可以变化多个半导体图案ACT1、ACT2和ACT3与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积。
例如，半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积可以使用半导体图案ACT的数量或尺寸来改变。此外，半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积可以通过调整第1a虚设选通线GD1a和第2a虚设选通线GD2a中的至少一个的宽度或长度而改变。
例如，半导体图案ACT与第1a虚设选通线GD1a和第2a虚设选通线GD2a的交叠面积可以通过在半导体图案ACT中形成第一开口OP1而改变。例如，如图10和图11所例示，去除半导体图案ACT的与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠的部分区域，以形成第一开口OP1。第一开口OP1的宽度可以大于第1a虚设选通线GD1a和第2a虚设选通线GD2a的宽度。
对应于用于补偿的电容的值，第一开口OP1的宽度可以形成为小于第1a虚设选通线GD1a和第2a虚设选通线GD2a的宽度。
参照图10，第一开口OP1位于半导体图案ACT中，并且可以形成多个第一开口OP1。
栅极绝缘层GI和第一层间绝缘层INT1可以设置在缓冲层BUF上，以覆盖半导体图案ACT和第一开口OP1。此外，第1a虚设选通线GD1a和第2a虚设选通线GD2a可以设置在第一层间绝缘层INT1上，以与半导体图案ACT和第一开口OP1交叠。
第1a虚设选通线GD1a和第2a虚设选通线GD2a可以通过与存储电容器Cst的第二电极C2相同的工艺形成在相同的层上。第1a虚设选通线GD1a和第2a虚设选通线GD2a可以由与存储电容器Cst的第二电极C2相同的材料形成。
参照图11，第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第1a虚设选通线GD1a和第2a虚设选通线GD2a。
与第2a虚设选通线GD2a和第1a虚设选通线GD1a交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以通过穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的第三接触孔CH3连接到半导体图案ACT。第一电源电极VDLb可以与多个半导体图案ACT1、ACT2和ACT3交叠。此外，去除第一电源电极VDLb的与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠的部分区域，以形成第二开口OP2。第二开口OP2的宽度可以形成为大于第1a虚设选通线GD1a和第2a虚设选通线GD2a的宽度。取决于用于补偿的电容，第二开口OP2的宽度可以形成为小于第1a虚设选通线GD1a和第2a虚设选通线GD2a的宽度。第二开口OP2可以设置为与半导体图案ACT交叠。
参照图11，穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI以露出半导体图案ACT的第三接触孔CH3可以设置在第1a虚设选通线GD1a和第2a虚设选通线GD2a的两侧，并且可以设置为不与第一开口OP1交叠。例如，第3a接触孔CH3a和第3b接触孔CH3b可以设置在第2a虚设选通线GD2a的两侧，并且第3b接触孔CH3b和第3c接触孔CH3c可以设置在第1a虚设选通线GD1a的两侧。此外，第3a接触孔CH3a、第3b接触孔CH3b和第3c接触孔CH3c可以设置为不与半导体图案ACT的第一开口OP1交叠。
第一电源电极VDLb的第二开口OP2可以设置为与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠。第一电源电极VDLb的第二开口OP2可以设置为不与半导体图案ACT的第一开口OP1交叠。此外，第一电源电极VDLb的第二开口OP2可以设置为不与第三接触孔CH3交叠。
第一电源电极VDLb可以与半导体图案ACT的第一开口OP1交叠。
如图3所例示，第一电源电极VDLb可以设置为与显示区域AA的第1a区域相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。
第一电源电极VDLb可以通过与薄膜晶体管TFT的源电极SE和漏电极DE相同的工艺形成在相同的层上。第一电源电极VDLb可以由与薄膜晶体管TFT的源电极SE和漏电极DE相同的材料形成。
半导体图案ACT的第一开口OP1与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠，并且与第一电源电极VDLb交叠。因此，形成第一开口OP1的区域具有仅包括第一补偿电容DC1的第一补偿分量的单补偿电容器结构。第一补偿电容DC1可以具有这样的结构，其中第1a虚设选通线GD1a和第2a虚设选通线GD2a与第一电源电极VDLb交叠，其间具有第二层间绝缘层INT2。
此外，第一电源电极VDLb的第二开口OP2与半导体图案ACT交叠并且与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠。因此，形成第二开口OP2的区域具有仅包括第二补偿电容DC2的第二补偿分量的单补偿电容器结构。第二补偿电容DC2可以具有这样的结构，其中第1a虚设选通线GD1a和第2a虚设选通线GD2a与半导体图案ACT交叠，其间具有栅极绝缘层GI和第一层间绝缘层INT1。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。
第一平坦化层PLN1、第二平坦化层PLN2和封装层ENC中的至少一个可以形成在钝化层PAS上。
第二补偿单元DCA2可以形成为类似于第一补偿单元DCA1并且以与第一补偿单元DCA1相同的方式形成，因此将省略其描述。
图12是放大了图3的第三补偿单元DCA3的局部区域的平面图，而图13是沿图12的线C-C'提取的截面图。将参考图3、图7、图8A和图8B描述图12和图13，并且可以省略或简要描述重复部分。
参照图12，显示面板10的第三补偿单元DCA3可以包括设置在基板SUB上的缓冲层BUF和设置在缓冲层BUF上的多个半导体图案(例如，ACT5、ACT6和ACT7)。第三补偿单元DCA3的半导体图案ACT可以通过与薄膜晶体管TFT的半导体层A相同的工艺形成在相同的层上。第三补偿单元DCA3的半导体图案ACT可以由与薄膜晶体管TFT的半导体层A相同的材料形成。第三补偿单元DCA3的半导体图案ACT可以是通过使半导体材料导电而形成的层。当使薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA导电时，可以一起执行第三补偿单元DCA3的半导体图案ACT的导电。栅极绝缘层GI可以设置在缓冲层BUF上以覆盖半导体图案ACT5、ACT6和ACT7。
参照图12，第三虚设选通线GD3和第四虚设选通线GD4可以设置为与多个半导体图案(例如，ACT5、ACT6和ACT7)交叠。为了补偿由显示区域AA中具有自由形式部分的第一区域的第1a区域中的像素数量与不具有自由形式部分的第二区域中的像素数量的不同引起的电容差异，多个半导体图案ACT5、ACT6和ACT7与第三虚设选通线GD3和第四虚设选通线GD4的交叠面积可以变化。
例如，半导体图案ACT与第三虚设选通线GD3和第四虚设选通线GD4的交叠面积可以使用半导体图案ACT的数量或尺寸而改变。此外，半导体图案ACT与第三虚设选通线GD3和第四虚设选通线GD4的交叠面积可以通过调整第三虚设选通线GD3和第四虚设选通线GD4中的至少一个的宽度或长度而改变。
此外，半导体图案ACT与第三虚设选通线GD3和第四虚设选通线GD4的交叠面积可以通过在半导体图案ACT中形成第三开口OP3而改变。例如，如图12和图13所例示，半导体图案ACT的与第三虚设选通线GD3和第四虚设选通线GD4交叠的部分区域被去除以形成第三开口OP3。第三开口OP3的宽度可以形成为大于第三虚设选通线GD3和第四虚设选通线GD4的宽度。
对应于用于补偿的电容的值，第三开口OP3的宽度可以形成为小于第三虚设选通线GD3和第四虚设选通线GD4的宽度。
参照图12，第三开口OP3位于半导体图案ACT中，并且可以形成有多个第三开口OP3。
参照图13，栅极绝缘层GI和第一层间绝缘层INT1可以设置在缓冲层BUF上，以覆盖半导体图案ACT和第三开口OP3。此外，第三虚设选通线GD3和第四虚设选通线GD4可以设置在第一层间绝缘层INT1上，以与半导体图案ACT和第三开口OP3交叠。
第三虚设选通线GD3和第四虚设选通线GD4可以通过与存储电容器Cst的第二电极C2相同的工艺形成在相同的层上。第三虚设选通线GD3和第四虚设选通线GD4可以由与存储电容器Cst的第二电极C2相同的材料形成。
此外，第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第三虚设选通线GD3和第四虚设选通线GD4。
与第三虚设选通线GD3和第四虚设选通线GD4交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以通过第七接触孔CH7和第八接触孔CH8连接到半导体图案ACT5和ACT6，第七接触孔CH7和第八接触孔CH8穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI以露出半导体图案ACT5和ACT6。第一电源电极VDLb可以与多个半导体图案ACT5、ACT6和ACT7交叠。第一电源电极VDLb可以设置为与显示区域AA的第1a区域相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。
此外，第一电源电极VDLb的与第三虚设选通线GD3和第四虚设选通线GD4交叠的部分区域被去除以形成第四开口OP4。第四开口OP4的宽度可以形成为大于第三虚设选通线GD3和第四虚设选通线GD4的宽度。取决于用于补偿的电容，第四开口OP4的宽度可以形成为小于第三虚设选通线GD3和第四虚设选通线GD4的宽度。第四开口OP4可以设置为与半导体图案ACT交叠。
参照图13，穿过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI以露出半导体图案ACT的第七接触孔CH7可以设置在第三虚设选通线GD3和第四虚设选通线GD4的两侧并且可以设置为不与第三开口OP3交叠。例如，第7a接触孔CH7a和第7b接触孔CH7b可以设置在第三虚设选通线GD3的两侧，并且第7b接触孔CH7b和第7c接触孔CH7c可以设置在第四虚设选通线GD4的两侧。此外，第7a接触孔CH7a、第7b接触孔CH7b和第7c接触孔CH7c可以设置为不与半导体图案ACT的第三开口OP3交叠。
第一电源电极VDLb的第四开口OP4可以设置为与第三虚设选通线GD3和第四虚设选通线GD4交叠。第一电源电极VDLb的第四开口OP4可以设置为不与半导体图案ACT的第三开口OP3交叠。此外，第一电源电极VDLb的第四开口OP4可以设置为不与第七接触孔CH7交叠。
第一电源电极VDLb可以与半导体图案ACT的第三开口OP3交叠。
半导体图案ACT的第三开口OP3与第三虚设选通线GD3和第四虚设选通线GD4交叠并且与第一电源电极VDLb交叠。因此，形成第三开口OP3的区域具有仅包括第一补偿电容DC1的第一补偿分量的单补偿电容器结构。第一补偿电容DC1可以具有这样的结构，其中第三虚设选通线GD3和第四虚设选通线GD4与第一电源电极VDLb交叠，其间具有第二层间绝缘层INT2。
此外，第一电源电极VDLb的第四开口OP4与半导体图案ACT交叠并且与第三虚设选通线GD3和第四虚设选通线GD4交叠。因此，形成第四开口OP4的区域具有仅包括第二补偿电容DC2的第二补偿分量的单补偿电容器结构。第二补偿电容DC2可以具有这样的结构，其中第三虚设选通线GD3和第四虚设选通线GD4与半导体图案ACT交叠，其间具有第一层间绝缘层INT1。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。此外，第一平坦化层PLN1、第二平坦化层PLN2和封装层ENC中的至少一个可以形成在钝化层PAS上。
根据上述配置的第一补偿单元DCA1可以如图5、图6A和6B所例示的包括由每条虚设选通线GD1a或GD2a与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量以及由每条虚设选通线GD1a或GD2a与多个半导体图案ACT1、ACT2和ACT3形成的第二补偿电容DC2的第二补偿分量。
类似于第一补偿单元DCA1，第二补偿单元DCA2可以包括由每条虚设选通线GD1b或GD2b与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量以及由每条虚设选通线GD1b或GD2b和多个半导体图案形成的第二补偿电容DC2的第二补偿分量。
第三补偿单元DCA3可以如图7、图8A和图8B所例示的包括由每条虚设选通线GD3或GD4与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量以及由每条虚设选通线GD3或GD4与多个半导体图案ACT5、ACT6和ACT7形成的第二补偿电容DC2的第二补偿分量。
因此，在根据本公开的示例性实施方式的显示装置中，显示面板10可以通过具有第一电容C1和第二电容C2的双补偿电容器结构的第一补偿单元DCA1和第二补偿单元DCA2，使边框区域BA的位于与第一子显示区域和第二子显示区域相邻的第3a区域的有限空间中的补偿电容最大化。此外，第三补偿单元DCA3也具有类似于第一补偿单元DCA1的双补偿电容器结构，使得补偿电容可以在与显示区域AA的凹口部分NO相邻的第3a区域中的有限空间中最大化。例如，第三补偿单元DCA3也具有类似于第一补偿单元DCA1的双补偿电容器结构，使得补偿电容可以在边框区域BA的与第一子显示区域和第二子显示区域之间的区域对应的第3a区域中最大化。因此，可以通过位于边框区域的第3a区域中的第一补偿单元DCA1、第二补偿单元DCA2和第三补偿单元DCA3来增加每像素行的RC负载，以被补偿为接近设置在作为显示区域AA的非自由形式部分的第二区域中的每像素行的RC负载。因此，可以改善显示面板的亮度不均匀性。
图14是示意性地例示了图2中所示的R1的平面图。图15是放大了图14的第三补偿单元、第三虚设接触单元和第四虚设接触单元的区域的平面图。图16A是沿图15的线D-D'提取的截面图。图16B是沿图15的线E-E'提取的截面图。图16C是沿图15的线F-F'提取的截面图。图17是放大了图14的第一补偿单元、第一虚设接触单元和第二虚设接触单元的区域的平面图。图18A是沿图17的线G-G'提取的截面图。图18B是沿图17的线H-H'提取的截面图。图18C是沿图17中的线I-I'提取的截面图。将参考图3描述图14并且将省略或简要描述重复部分的描述。将参考图7描述图15，将参考图5描述图17并且将省略或简要描述重复部分的描述。
参照图14，为了补偿显示区域AA的第一区域和显示区域AA的第二区域的亮度不均匀性，第一补偿单元DCA1至第三补偿单元DCA3中的至少一个可以设置在边框区域BA的第三区域中。此外，第一虚设接触单元DCH1至第六虚设接触单元DCH6中的至少一个可以与在显示区域AA的第一区域中具有圆弧形状的弯曲部分RO相邻地设置在边框区域BA的第三区域中。
参照图14，显示区域AA的第1a区域可以包括第一子显示区域和第二子显示区域，第一子显示区域和第二子显示区域被显示面板10中的凹口部分NO分成左部和右部。
根据本公开的示例性实施方式的显示面板10可以包括显示区域AA和边框区域BA。显示区域AA可以包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域。第一区域可以包括第1a区域和第1b区域，第1a区域包括凹口部分NO和弯曲部分RO，第1b区域包括弯曲部分RO。边框区域BA位于与显示区域AA相邻并且被设置为围绕显示区域AA。边框区域BA可以包括具有自由形式部分的第三区域和不具有自由形式部分的第四区域。第三区域可以包括第3a区域和第3b区域，第3a区域包括凹口部分NO和弯曲部分RO，第3b区域包括弯曲部分RO。边框区域BA的第3a区域可以设置为与显示区域AA的第1a区域相邻，并且边框区域BA的第3b区域可以设置为与显示区域AA的第1b区域相邻。此外，边框区域BA的第3a区域可以具有形状与显示区域AA的第1a区域的形状相对应的自由形式部分，并且边框区域BA的第3b区域可以具有形状与显示区域AA的第1b区的形状相对应的自由形式部分。
在图14中，将描述显示区域AA的第1a区和边框区域BA的第3a区域。为了简化描述，在图14中，将省略设置在图2的显示区域AA中的第一电源线VD1至VDm、选通线G1至Gn以及数据线D1至Dm。
显示面板10可以包括第一补偿单元DCA1和第二补偿单元DCA2，第一补偿单元DCA1是通过设置在位于第三区域的第3a区域的左侧的第一补偿区域中的第1a虚设选通线GD1a和第2a虚设选通线GD2a与第一电源电极VDLb交叠形成的，第二补偿单元DCA2是通过设置在第3a区域右侧的第二补偿区域中的第1b虚设选通线GD1b和第2b虚设选通线GD2b与第一电源电极VDLb交叠形成的。显示面板10可以包括第三补偿单元DCA3，第三补偿单元DCA3是通过设置在第3a区域的中部处的第三补偿区域中的第三选通线GD3和第四选通线GD4与第一电源电极VDLb交叠形成的。例如，显示区域AA的第1a区域可以包括第一子显示区域和第二子显示区域，第一子显示区域和第二子显示区域被凹口部分NO分成左部和右部。第一补偿单元DCA1可以设置在与位于第1a区域的左侧的第一子显示区域相邻的边框区域BA中。此外，第二补偿单元DCA2可以设置在与位于第1a区域右侧的第二子显示区域相邻的边框区域BA中。第三补偿单元DCA3可以设置在与第1a区域的凹口部分NO相邻的边框区域BA中。
参照图14，第三补偿单元DCA3可以设置在边框区域BA的位于第一子显示区域和第二子显示区域之间的第三区域中。第三虚设接触单元DCH3可以设置在边框区域BA的位于第一子显示区域和第三补偿单元DCA3之间的第三区域中。此外，第四虚设接触单元DCH4可以设置在边框区域BA的位于第三补偿单元DCA3和第二子显示区域之间的第三区域中。
如图14中所例示，根据本公开的示例性实施方式的显示装置可以在边框区域BA中具有与显示区域AA的第1a区域中的具有圆弧形状的弯曲部分RO相邻的第一虚设接触单元DCH1至第六虚设接触单元DCH6。例如，第一虚设接触单元DCH1和第二虚设接触单元DCH2可以设置在边框区域BA中与位于第1a区域的左侧的第一子显示区域的弯曲部分RO相邻。此外，第五虚设接触单元DCH5和第六虚设接触单元DCH6可以设置在边框区域BA中与位于第1a区域右侧的第二子显示区域的弯曲部分RO相邻。此外，第三虚设接触单元DCH3和第四虚设接触单元DCH4可以设置在边框区域BA中与设置在第1a区域的凹口部分NO中的弯曲部分RO相邻。在根据本公开的示例性实施方式的显示装置中，虚设接触单元还可以设置在边框区域BA中与显示区域AA的第1b区域中具有圆弧形状的弯曲部分RO相邻。像如上所述根据本公开的示例性实施方式的显示装置一样，为了补偿在显示面板10的自由形式部分中产生的亮度不均匀性，补偿单元可以设置在与自由形式部分对应的边框区域BA中。此外，可以在补偿单元中设置接触孔以确保电容。本公开的发明人发现：当仅在边框区域BA的设置有补偿单元的特定区域中形成接触孔时，用于对显示区域AA中的每个像素P的电压进行充电的时间改变。此外，确认了由于每个像素中的对电压进行充电的时间变化，因此在显示区域AA的自由形式部分中产生亮度不均匀性。本发明的发明人进一步发现像素P的亮度受设置在边框区域BA中的接触孔的数量密度的影响。此外，确认了在显示区域AA中具有圆弧形状的弯曲部分RO处也容易产生亮度不均匀性。本文中所用的孔或接触孔的密度或数量密度可以指代在单位区域(例如，1mm乘以1mm的区域，但本公开不限于此)中形成的孔或接触孔的数量。
在根据本公开的示例性实施方式的显示装置中，在与显示区域AA的弯曲部分RO相邻的边框区域BA中形成虚设孔，以减小在显示面板10中由于孔的数量密度不均匀性而产生的亮度不均匀性。
接下来，将参照图15、图16A、图16B和图16C，更详细地描述设置在显示面板10的边框区域BA中的第三补偿单元DCA3、第三虚设接触单元DCH3和第四虚设接触单元DCH4。图15是放大了图14的第三补偿单元DCA3、第三虚设接触单元DCH3和第四虚设接触单元DCH4的区域的平面图。图16A是与图15的第三虚设接触单元DCH3对应的区域中的D-D'线的截面图。图16B是与图15的第三补偿单元DCA3对应的区域中的E-E'线的截面图。图16C是与图15的第四虚设接触单元DCH4对应的区域中的F-F'线的截面图。
参照图15、图16A、图16B和图16C，设置在边框区域BA的第3a区域中的第三虚设接触单元DCH3、第三补偿单元DCA3和第四虚设接触单元DCH4包括在基板SUB上的缓冲层BUF以及设置在缓冲层BUF上的半导体图案ACT和虚设半导体图案DACT3和DACT4。第三补偿单元DCA3的半导体图案ACT、第三虚设接触单元DCH3的第三虚设半导体图案DACT3和第四虚设接触单元DCH4的第四虚设半导体图案DACT4可以设置在与薄膜晶体管TFT的半导体层A相同的层上并由相同材料形成。
栅极绝缘层GI可以设置在缓冲层BUF上，以覆盖半导体图案ACT和虚设半导体图案DACT3和DACT4。
第一层间绝缘层INT1可以设置在栅极绝缘层GI上。
连接彼此间隔开的第3a选通线G3a和第3b选通线G3b的第三虚设选通线GD3可以设置在第一层间绝缘层INT1上。此外，可以设置连接第4a选通线G4a和第4b选通线G4b的第四虚设选通线GD4。第三虚设选通线GD3和第四虚设选通线GD4可以设置在与存储电容器Cst的第二电极C2相同的层上并且由相同材料形成。
参照图16A和图16C，第三虚设选通线GD3和第四虚设选通线GD4被设置为不与虚设半导体图案DACT3和DACT4交叠。例如，第三虚设选通线GD3和第四虚设选通线GD4可以被设置为不与第三虚设接触单元DCH3的第三虚设半导体图案DACT3和第四虚设接触单元DCH4的第四虚设半导体图案DACT4交叠。参照图16B，第三补偿单元DCA3的设置在缓冲层BUF上的半导体图案ACT可以形成为与第三虚设选通线GD3和第四虚设选通线GD4交叠。半导体图案ACT可以由多个图案形成。多个半导体图案ACT当中的至少一个半导体图案ACT可以与第三虚设选通线GD3和第四虚设选通线GD4二者交叠。例如，参照图15和图16B，作为多个半导体图案ACT之一的第五半导体图案ACT5与第三虚设选通线GD3和第四虚设选通线GD4二者交叠。然而，如图15所例示，第三虚设半导体图案DACT3和第四虚设半导体图案DACT4中的每一个被设置为不与第三虚设选通线GD3和第四虚设选通线GD4交叠。
参照图16A、图16B和图16C，第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第三虚设选通线GD3和第四虚设选通线GD4。此外，栅极绝缘层GI、第一层间绝缘层INT1和第二层间绝缘层INT2可以包括露出半导体图案ACT和虚设半导体图案DACT3和DACT4的开口。例如，设置在半导体图案ACT、第三虚设半导体图案DACT3和第四虚设半导体图案DACT4上的栅极绝缘层GI、第一层间绝缘层INT1和第二层间绝缘层INT2可以包括露出半导体图案ACT的上表面的接触孔CH、露出第三虚设半导体图案DACT3的上表面的第三虚设孔DH3、以及露出第四虚设半导体图案DACT4的上表面的第四虚设孔DH4。如图15中所例示，多个第三虚设半导体图案DACT3可以分别与多个第三虚设孔DH3交叠。此外，多个第四虚设半导体图案DACT4可以分别与多个第四虚设孔DH4交叠。此外，虚设孔DH3和DH4可以以与设置在第三补偿单元DCA3中的接触孔CH相同的密度设置在虚设接触单元DCH3和DCH4中。第三补偿单元DCA3的半导体图案ACT可以形成为与多个接触孔CH交叠。半导体图案ACT可以由多个图案形成。多个半导体图案ACT当中的至少一个半导体图案ACT与至少两个接触孔CH交叠。例如，参照图15和图16B，作为多个半导体图案ACT之一的第五半导体图案ACT5可以与至少两个第七接触孔CH7交叠。参照图15、图16A和图16C，多个虚设半导体图案DACT4和DACT3可以与多个虚设孔DH3和DH4一一对应地交叠。多个第三虚设半导体图案DACT3可以与多个第三虚设孔DH3一一对应地交叠。此外，多个第四虚设半导体图案DACT4可以与多个第四虚设孔DH4一一对应地交叠。
多个虚设半导体图案DACT4和DACT3中的一个图案的面积小于多个半导体图案ACT中的一个图案的面积。例如，设置在第三虚设接触单元DCH3中的第三虚设半导体图案DACT3的面积小于设置在第三补偿单元DCA3中的第五半导体图案ACT5的面积。
与半导体图案ACT、第三虚设半导体图案DACT3和第四虚设半导体图案DACT4交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以与第三虚设选通线GD3和第四虚设选通线GD4交叠。
第一电源电极VDLb可以通过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的露出半导体图案ACT的接触孔CH连接到半导体图案ACT。第一电源电极VDLb可以连接到多个半导体图案ACT。此外，第一电源电极VDLb可以通过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的露出虚设半导体图案DACT3和DACT4的虚设孔DH3和DH4连接到虚设半导体图案DACT3和DACT4。例如，如图16A和16C所例示，第三虚设半导体图案DACT3可以通过第三虚设孔DH3连接到第一电源电极VDLb。第四虚设半导体图案DACT4可以通过第四虚设孔DH4连接到第一电源电极VDLb。此外，参照图16B，第五半导体图案ACT5可以通过第七接触孔CH7连接到第一电源电极VDLb。
第一电源电极VDLb可以设置为与显示区域AA的第1a区域相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。第一电源电极VDLb可以设置在与薄膜晶体管TFT的源电极SE和漏电极DE相同的层上，并且可以由相同材料形成。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。
接下来，将参照17、图18A至图18C更详细地描述设置在显示面板10的边框区域BA中的第一补偿单元DCA1、第一虚设接触单元DCH1和第二虚设接触单元DCH2。图17是放大了图14的第一补偿单元DCA1、第一虚设接触单元DCH1和第二虚设接触单元DCH2的区域的平面图。图18A是与图17的第二虚设接触单元DCH2对应的区域中的G-G'线的截面图。图18B是与图17的第一补偿单元DCA1对应的区域中的H-H'线的截面图。图18C是与图17的第一虚设接触单元DCH1对应的区域中的I-I'线的截面图。
参照图17、图18A至图18C，设置在边框区域BA的第3a区域中的第一虚设接触单元DCH1、第一补偿单元DCA1和第二虚设接触单元DCH2包括在基板SUB上的缓冲层BUF和设置在缓冲层BUF上的半导体图案ACT与虚设半导体图案DACT1和DACT2。第一补偿单元DCA1的半导体图案ACT、第一虚设接触单元DCH1的第一虚设半导体图案DACT1和第二虚设接触单元DCH2的第二虚设半导体图案DACT2可以设置在与薄膜晶体管TFT的半导体层A相同的层上并由相同材料形成。
栅极绝缘层GI可以设置在缓冲层BUF上，以覆盖半导体图案ACT和虚设半导体图案DACT1和DACT2。
第一层间绝缘层INT1可以设置在栅极绝缘层GI上。
连接到第2a选通线G2a的第2a虚设选通线GD2a和连接到第1a选通线G1a的第1a虚设选通线GD1a可以设置在第一层间绝缘层INT1上。第1a虚设选通线GD1a和第2a虚设选通线GD2a可以设置在与存储电容器Cst的第二电极C2相同的层上，并且可以由相同材料形成。
参照图18A和图18C，第1a虚设选通线GD1a和第2a虚设选通线GD2a设置为不与虚设半导体图案DACT1和DACT2交叠。例如，第1a虚设选通线GD1a和第2a虚设选通线GD2a可以设置为不与设置在第一虚设接触单元DCH1中的第一虚设半导体图案DACT1和设置在第二虚设接触单元DCH2中的第二虚设半导体图案DACT2交叠。
参照图18B，第一补偿单元DCA1的设置在缓冲层BUF上的半导体图案ACT可以设置为与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠。半导体图案ACT可以由多个图案形成。多个半导体图案ACT当中的至少一个半导体图案ACT可以与第1a虚设选通线GD1a和第2a虚设选通线GD2a二者交叠。例如，参照图17和图18B，作为多个半导体图案ACT之一的第一半导体图案ACT1与第1a虚设选通线GD1a和第2a虚设选通线GD2a二者交叠。然而，如图17所例示，多个第一虚设半导体图案DACT1和多个第二虚设半导体图案DACT2中的每一个被设置为不与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠。
参照图18A至图18C，第二层间绝缘层INT2可以设置在第一层间绝缘层INT1上，以覆盖第1a虚设选通线GD1a和第2a虚设选通线GD2a。
此外，栅极绝缘层GI、第一层间绝缘层INT1和第二层间绝缘层INT2可以包括露出半导体图案ACT和虚设半导体图案DACT1和DACT2的开口。例如，设置在半导体图案ACT、第一虚设半导体图案DACT1和第二虚设半导体图案DACT2上的栅极绝缘层GI、第一层间绝缘层INT1和第二层间绝缘层INT2可以包括露出半导体图案ACT的上表面的接触孔CH、露出第一虚设半导体图案DACT1的上表面的第一虚设孔DH1、以及露出第二虚设半导体图案DACT2的上表面的第二虚设孔DH2。如图17中所例示，多个第一虚设半导体图案DACT1可以分别与多个第一虚设孔DH1交叠。此外，多个第二虚设半导体图案DACT2可以分别与多个第二虚设孔DH2交叠。此外，虚设孔DH1和DH2可以以与设置在第一补偿单元DCA1中的接触孔CH相同的密度设置在虚设接触单元DCH1和DCH2中。第一补偿单元DCA1的半导体图案ACT可以形成为与多个接触孔CH交叠。半导体图案ACT可以由多个图案形成。多个半导体图案ACT当中的至少一个半导体图案ACT与至少两个接触孔CH交叠。例如，参照图17和18B，作为多个半导体图案ACT之一的第一半导体图案ACT1可以与第一补偿单元DCA1中的至少两个第七接触孔CH7交叠。参照图17、图18A和图18C，多个虚设半导体图案DACT1和DACT2可以分别与多个虚设孔DH1和DH2一一对应地交叠。多个第一虚设半导体图案DACT1可以与多个第一虚设孔DH1一一对应地交叠。此外，多个第二虚设半导体图案DACT2可以与多个第二虚设孔DH2一一对应地交叠。
多个虚设半导体图案DACT1和DACT2中的一个图案的面积小于多个半导体图案ACT中的一个图案的面积。例如，设置在第一虚设接触单元DCH1中的第一虚设半导体图案DACT1的面积小于设置在第一补偿单元DCA1中的第一半导体图案ACT1的面积。
与半导体图案ACT、第一虚设半导体图案DACT1和第二虚设半导体图案DACT2交叠的第一电源电极VDLb可以设置在第二层间绝缘层INT2上。第一电源电极VDLb可以与第1a虚设选通线GD1a和第2a虚设选通线GD2a交叠。
第一电源电极VDLb可以通过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的露出半导体图案ACT的接触孔CH连接到半导体图案ACT。第一电源电极VDLb可以连接到多个半导体图案ACT。此外，第一电源电极VDLb可以通过第二层间绝缘层INT2、第一层间绝缘层INT1和栅极绝缘层GI的露出虚设半导体图案DACT1和DACT2的虚设孔DH1和DH2连接到虚设半导体图案DACT1和DACT2。例如，如图18A和图18C所例示，第一虚设半导体图案DACT1可以通过第一虚设孔DH1连接到第一电源电极VDLb。第二虚设半导体图案DACT2可以通过第二虚设孔DH2连接到第一电源电极VDLb。此外，参照图18B，第一半导体图案ACT1可以通过第三接触孔CH3连接到第一电源电极VDLb。
第一电源电极VDLb可以设置在的边框区域BA与显示区域AA的第1a区相邻。第一电源电极VDLb可以设置在边框区域BA的第3a区域中。第一电源电极VDLb可以设置在与薄膜晶体管TFT的源电极SE和漏电极DE相同的层上，并且可以由相同材料形成。
钝化层PAS可以设置在第一电源电极VDLb上以保护第一电源电极VDLb。
第二补偿单元DCA2可以形成为类似于第一补偿单元DCA1并且通过与第一补偿单元DCA1相同的方式形成，因此将省略相同的描述。此外，第五虚设接触单元DCH5和第六虚设接触单元DCH6形成为类似于第一虚设接触单元DCH1和第二虚设接触单元DCH2，并且通过与第一虚设接触单元DCH1和第二虚设接触单元DCH2相同的方式形成，因此将省略相同的描述。
为了补偿在根据本公开的示例性实施方式的具有自由形式部分的显示面板10的自由形式部分中产生的亮度不均匀性，可以在边框区域BA的对应于显示面板10的自由形式部分的第三区域中设置至少一个补偿单元DCA1至DCA3。在补偿单元DCA1至DCA3中，可以设置多个接触孔CH以确保补偿电容。此外，设置在边框区域BA的第三区域中的接触孔CH仅设置在作为特定区域的补偿单元DCA1至DCA3中，使得接触孔CH的密度可以在边框区域BA的第三区域中变化。此外，为了改善由于设置在边框区域BA的第三区域中的接触孔CH的密度差异而在像素P之间产生的亮度差异，可以在边框区域BA的第三区域中进一步设置虚设孔。在本公开中，虚设孔可以设置在边框区域BA的第三区域中与显示区域AA的具有圆弧形状的弯曲部分RO相邻。虚设孔设置在边框区域BA中与显示区域AA的弯曲部分RO相邻，以降低由于孔的密度不均匀性而在显示面板10中产生的亮度不均匀性。
本公开的示例性实施方式还可以描述如下：
根据本公开的一方面，提供了一种显示装置。该显示装置包括显示区域和边框区域，显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，边框区域包括与第一区域相邻并具有自由形式部分的第三区域和与第二区域相邻且不具有自由形式部分的第四区域，显示装置包括：设置在边框区域的第三区域中的多个半导体图案；绝缘层，其设置在多个半导体图案上，由多个层制成，并包括多个接触孔和多个虚设孔；电源电极，其设置在边框区域的第三区域中，与半导体图案交叠，其间具有绝缘层，并且通过绝缘层的多个接触孔连接到多个半导体图案；多条虚设选通线，其设置在半导体图案和电源电极之间，与半导体图案交叠以形成第一补偿电容并与第一电源电极交叠以形成第二补偿电容；以及多个虚设半导体图案，其设置在边框区域的第三区域中与显示区域的第一区域中具有圆弧形状的弯曲部分相邻，并且具有比所述多个半导体图案的面积小的面积，并且通过绝缘层的多个虚设孔连接到电源电极。
显示区域的第一区域可以包括第1a区域和第1b区域，该第1a区域包括弯曲部分和去除了一侧的凹口部分，该第1b区域仅包括弯曲部分。
边框区域的第三区域可以包括与第1a区域相邻的第3a区域和与第1b区域相邻的第3b区域。
包括凹口部分的第1a区域可以包括被凹口部分划分为左部和右部的第一子显示区域和第二子显示区域。
显示装置还可以包括：设置在第一子显示区域中的第1a选通线和第2a选通线；以及设置在第二子显示区域中的第1b选通线和第2b选通线。
多条虚设选通线可以包括第一虚设选通线和第二虚设选通线，并且第一虚设选通线和第二虚设选通线可以设置在边框区域的设置在第一子显示区域和第二子显示区域之间的第三区域中。
第一虚设选通线可以连接到设置在第一子显示区域中的第1a选通线和设置在第二子显示区域中的第1b选通线；并且第二虚设选通线可以连接到设置在第一子显示区域中的第2a选通线和设置在第二子显示区域中的第2b选通线。
多个半导体图案中的一个可以与多个接触孔中的至少两个接触孔交叠，并且多个虚设半导体图案分别与多个虚设孔交叠。
根据本公开的另一方面，提供了一种显示装置。该显示装置包括：基板，其包括显示区域和设置为与显示区域相邻的边框区域，该显示区域包括具有圆弧形状的弯曲部分、一侧被去除的凹口部分、以及第一子显示区域和第二子显示区域，该第一子显示区域和第二子显示区域显示画面并且被凹口部分划分为左部和右部；设置在位于第一子显示区域和第二子显示区域之间的边框区域中的补偿单元的多个半导体图案；设置在第一子显示区域和补偿单元之间的第一虚设接触单元的多个第一虚设半导体图案和设置在第二子显示区域和补偿单元之间的第二虚设接触单元的多个第二虚设半导体图案，多个第一虚设半导体图案和多个第二虚设半导体图案设置在边框区域中与弯曲部分相邻；电源线，其与多个半导体图案、多个第一虚设半导体图案和多个第二虚设半导体图案交叠，其间具有绝缘层；以及第一虚设选通线和第二虚设选通线，其与多个半导体图案和电源线交叠，并且不与多个第一虚设半导体图案和多个第二虚设半导体图案交叠。
第一虚设选通线和第二虚设选通线可以设置在位于第一子显示区域和第二子显示区域之间的边框区域中。
多个第一虚设半导体图案和多个第二虚设半导体图案的面积可以小于多个半导体图案的面积。
绝缘层可以包括露出多个半导体图案的接触孔、露出多个第一虚设半导体图案的多个第一虚设孔、以及露出多个第二虚设半导体图案的多个第二虚设孔。
电源线可以通过多个接触孔连接到多个半导体图案，电源线可以通过多个第一虚设孔连接到多个第一虚设半导体图案，并且电源线可以通过多个第二虚设孔连接到多个第二虚设半导体图案。
多个半导体图案中的每一个可以与多个接触孔中的至少两个交叠，多个第一虚设半导体图案与多个第一虚设孔一一对应地交叠；并且多个第二虚设半导体图案可以与多个第二虚设孔一一对应地交叠。
根据本公开的又一方面，提供了一种显示装置。该显示装置包括：基板，其包括显示区域和边框区域，该显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，该边框区域包括与第一区域相邻并具有自由形式部分的第三区域和与第二区域相邻并且不具有自由形式部分的第四区域；多个半导体图案，其位于基板上并设置在边框区域的第三区域中；多个虚设半导体图案，其设置在与多个半导体图案相同的层上，并且具有比多个半导体图案的面积小的面积；位于多个半导体图案和多个虚设半导体图案上的栅极绝缘层；位于栅极绝缘层上的第一层间绝缘层；位于第一层间绝缘层上的多条虚设选通线；第二层间绝缘层，其设置在第一层间绝缘层上并覆盖多条虚设选通线；以及电源线，其设置在第二层间绝缘层上并与多条虚设选通线交叠，以形成第一补偿电容。
多条虚设选通线可以与多个半导体图案交叠，其间具有栅极绝缘层和第一层间绝缘层，以形成第二补偿电容，并且多条虚设选通线可以不与多个虚设半导体图案交叠。
栅极绝缘层、第一层间绝缘层和第二层间绝缘层可以包括露出多个半导体图案的多个接触孔和露出多个虚设半导体图案的多个虚设孔，并且电源线可以通过多个接触孔连接到半导体图案，并且可以通过多个虚设孔连接到虚设半导体图案。
多个虚设半导体图案可以设置在边框区域的第三区域中与显示区域的第一区域中的具有圆弧形状的弯曲部分相邻。
多个半导体图案中的每一个可以与至少两个接触孔交叠，并且多个虚设半导体图案可以与多个虚设孔一一对应地交叠。
显示区域的第一区域可以包括一侧被去除的凹口部分，并且显示区域的第一区域可以包括第一子显示区域和第二子显示区域，该第一子显示区域和第二子显示区域被凹口部分分为左部和右部。
多个半导体图案可以设置在边框区域的位于第一子显示区域和第二子显示区域之间的第三区域中，并且多个虚设半导体图案可以设置在边框区域的位于多个半导体图案和第一子显示区域之间以及多个半导体图案和第二子显示区域之间的第三区域中。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实施。因此，提供本公开的示例性实施方式仅用于示例性目的，并非旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应该理解，上述示例性实施方式在所有方面都是示例性的，并非限制本公开。本公开的保护范围应基于所附权利要求来解释，并且在其等同范围内的所有技术构思应被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2018年12月17日在韩国知识产权局提交的韩国专利申请No.10-2018-0163104的优先权，其公开内容通过引用合并于此。

Claims (24)

1.一种显示装置，该显示装置包括显示区域和边框区域，所述显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，所述边框区域包括与所述第一区域相邻并具有自由形式部分的第三区域以及与所述第二区域相邻并不具有自由形式部分的第四区域，该显示装置包括：
多个半导体图案，所述多个半导体图案设置在所述边框区域的所述第三区域中；
绝缘层，所述绝缘层设置在所述多个半导体图案上，由多个层制成，并包括多个接触孔和多个虚设孔；
电源电极，所述电源电极设置在所述边框区域的所述第三区域中，与所述半导体图案交叠且所述绝缘层在所述电源电极和所述半导体图案之间，并且通过所述绝缘层的所述多个接触孔连接到所述多个半导体图案；
多条虚设选通线，所述多条虚设选通线设置在所述半导体图案和所述电源电极之间，与所述半导体图案交叠以形成第一补偿电容并与所述电源电极交叠以形成第二补偿电容；以及
多个虚设半导体图案，所述多个虚设半导体图案设置在所述边框区域的所述第三区域中，并且通过所述绝缘层的所述多个虚设孔连接到所述电源电极。
2.根据权利要求1所述的显示装置，其中，所述多个虚设半导体图案中的每一个具有比所述多个半导体图案中的每一个的面积小的面积。
3.根据权利要求1所述的显示装置，其中，所述多个虚设半导体图案包括设置在所述边框区域的所述第三区域中并与所述显示区域的所述第一区域中具有圆弧形状的弯曲部分相邻的至少一个虚设半导体图案。
4.根据权利要求1所述的显示装置，其中，所述显示区域的所述第一区域包括第1a区域和第1b区域，所述第1a区域包括具有圆弧形状的弯曲部分和去除了一侧的凹口部分，所述第1b区域仅包括所述弯曲部分，并且
所述边框区域的所述第三区域包括与所述第1a区域相邻的第3a区域以及与所述第1b区域相邻的第3b区域。
5.根据权利要求4所述的显示装置，其中，包括所述凹口部分的所述第1a区域包括被所述凹口部分划分为左部和右部的第一子显示区域和第二子显示区域。
6.根据权利要求5所述的显示装置，该显示装置还包括：
设置在所述第一子显示区域中的第1a选通线和第2a选通线；以及
设置在所述第二子显示区域中的第1b选通线和第2b选通线。
7.根据权利要求6所述的显示装置，其中，所述多条虚设选通线包括第一虚设选通线和第二虚设选通线，并且所述第一虚设选通线和所述第二虚设选通线设置在所述边框区域的设置在所述第一子显示区域和所述第二子显示区域之间的所述第三区域中。
8.根据权利要求7所述的显示装置，其中，所述第一虚设选通线连接到设置在所述第一子显示区域中的所述第1a选通线和设置在所述第二子显示区域中的所述第1b选通线，并且所述第二虚设选通线连接到设置在所述第一子显示区域中的所述第2a选通线和设置在所述第二子显示区域中的所述第2b选通线。
9.根据权利要求1所述的显示装置，其中，所述多个半导体图案中的一个与所述多个接触孔中的至少两个接触孔交叠，并且所述多个虚设半导体图案分别与所述多个虚设孔交叠。
10.一种显示装置，该显示装置包括：
基板，所述基板包括显示区域和设置为与所述显示区域相邻的边框区域，所述显示区域包括一侧被去除的凹口部分以及第一子显示区域和第二子显示区域，所述第一子显示区域和所述第二子显示区域显示画面并且被所述凹口部分划分为左部和右部；
补偿单元的多个半导体图案，所述补偿单元的多个半导体图案设置在位于所述第一子显示区域和所述第二子显示区域之间的边框区域中；
第一虚设接触单元的多个第一虚设半导体图案和第二虚设接触单元的多个第二虚设半导体图案，所述第一虚设接触单元的多个第一虚设半导体图案设置在所述第一子显示区域和所述补偿单元之间，所述第二虚设接触单元的多个第二虚设半导体图案设置在所述第二子显示区域和所述补偿单元之间；
电源线，所述电源线与所述多个半导体图案、所述多个第一虚设半导体图案和所述多个第二虚设半导体图案交叠并且绝缘层在所述电源线与所述多个半导体图案、所述多个第一虚设半导体图案和所述多个第二虚设半导体图案之间；以及
至少一条虚设选通线，所述至少一条虚设选通线与所述多个半导体图案和所述电源线交叠，并且不与所述多个第一虚设半导体图案和所述多个第二虚设半导体图案交叠。
11.根据权利要求10所述的显示装置，其中，所述多个第一虚设半导体图案和所述多个第二虚设半导体图案被设置为与所述凹口部分相邻。
12.根据权利要求10所述的显示装置，其中，所述至少一条虚设选通线设置在位于所述第一子显示区域和所述第二子显示区域之间的边框区域中。
13.根据权利要求10所述的显示装置，其中，所述多个第一虚设半导体图案中的每一个和所述多个第二虚设半导体图案中的每一个具有比所述多个半导体图案中的每一个的面积小的面积。
14.根据权利要求10所述的显示装置，其中，所述绝缘层包括露出所述多个半导体图案的多个接触孔、露出所述多个第一虚设半导体图案的多个第一虚设孔、以及露出所述多个第二虚设半导体图案的多个第二虚设孔。
15.根据权利要求14所述的显示装置，其中，所述电源线通过所述多个接触孔连接到所述多个半导体图案；所述电源线通过所述多个第一虚设孔连接到所述多个第一虚设半导体图案；并且所述电源线通过所述多个第二虚设孔连接到所述多个第二虚设半导体图案。
16.根据权利要求14所述的显示装置，其中，所述多个半导体图案中的每一个与所述多个接触孔中的至少两个交叠，所述多个第一虚设半导体图案与所述多个第一虚设孔一一对应地交叠；并且所述多个第二虚设半导体图案与所述多个第二虚设孔一一对应地交叠。
17.一种显示装置，该显示装置包括：
基板，所述基板包括显示区域和边框区域，所述显示区域包括具有自由形式部分的第一区域和不具有自由形式部分的第二区域，所述边框区域包括与所述第一区域相邻并具有自由形式部分的第三区域和与所述第二区域相邻并不具有自由形式部分的第四区域；
多个半导体图案，所述多个半导体图案位于所述基板上并设置在所述边框区域的所述第三区域中；
多个虚设半导体图案，所述多个虚设半导体图案设置在与所述多个半导体图案相同的层上；
栅极绝缘层，所述栅极绝缘层位于所述多个半导体图案和所述多个虚设半导体图案上；
第一层间绝缘层，所述第一层间绝缘层位于所述栅极绝缘层上；
多条虚设选通线，所述多条虚设选通线位于所述第一层间绝缘层上；
第二层间绝缘层，所述第二层间绝缘层设置在所述第一层间绝缘层上并覆盖所述多条虚设选通线；以及
电源线，所述电源线设置在所述第二层间绝缘层上并与所述多条虚设选通线交叠以形成第一补偿电容。
18.根据权利要求17所述的显示装置，其中，所述多个虚设半导体图案中的每一个具有比所述多个半导体图案中的每一个的面积小的面积。
19.根据权利要求17所述的显示装置，其中，所述多条虚设选通线与所述多个半导体图案交叠且所述栅极绝缘层和所述第一层间绝缘层在所述多条虚设选通线和所述多个半导体图案之间以形成第二补偿电容，并且所述多条虚设选通线不与所述多个虚设半导体图案交叠。
20.根据权利要求17所述的显示装置，其中，所述栅极绝缘层、所述第一层间绝缘层和所述第二层间绝缘层包括露出所述多个半导体图案的多个接触孔和露出所述多个虚设半导体图案的多个虚设孔，并且
其中，所述电源线通过所述多个接触孔连接到所述半导体图案，并通过所述多个虚设孔连接到所述虚设半导体图案。
21.根据权利要求17所述的显示装置，其中，所述多个虚设半导体图案设置在所述边框区域的所述第三区域中并与所述显示区域的所述第一区域中的具有圆弧形状的弯曲部分相邻。
22.根据权利要求20所述的显示装置，其中，所述多个半导体图案中的每一个与至少两个接触孔交叠，并且所述多个虚设半导体图案与所述多个虚设孔一一对应地交叠。
23.根据权利要求17所述的显示装置，其中，所述显示区域的所述第一区域包括一侧被去除的凹口部分，并且所述显示区域的所述第一区域包括被所述凹口部分划分为左部和右部的第一子显示区域和第二子显示区域。
24.根据权利要求23所述的显示装置，其中，所述多个半导体图案设置在所述边框区域的位于所述第一子显示区域和所述第二子显示区域之间的所述第三区域中，并且所述多个虚设半导体图案设置在所述边框区域的位于所述多个半导体图案和所述第一子显示区域之间以及所述多个半导体图案和所述第二子显示区域之间的所述第三区域中。
CN201910768417.5A 2018-12-17 2019-08-20 显示装置 Active CN111326079B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180163104A KR102578624B1 (ko) 2018-12-17 2018-12-17 표시장치
KR10-2018-0163104 2018-12-17

Publications (2)

Publication Number Publication Date
CN111326079A true CN111326079A (zh) 2020-06-23
CN111326079B CN111326079B (zh) 2022-02-15

Family

ID=71072913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910768417.5A Active CN111326079B (zh) 2018-12-17 2019-08-20 显示装置

Country Status (3)

Country Link
US (1) US11075222B2 (zh)
KR (1) KR102578624B1 (zh)
CN (1) CN111326079B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
KR102453082B1 (ko) * 2017-12-28 2022-10-12 삼성전자주식회사 홀 영역을 포함하는 디스플레이 및 상기 디스플레이를 포함하는 전자 장치
CN110459572B (zh) * 2019-08-19 2023-01-06 京东方科技集团股份有限公司 显示面板
US11444132B2 (en) 2019-11-29 2022-09-13 Hefei Boe Joint Technology Co., Ltd. Display substrate having gate extension portion protruding from gate electrode of first transistor, display device and manufacturing method the same thereof
CN115776830A (zh) * 2019-11-29 2023-03-10 京东方科技集团股份有限公司 显示基板及显示装置
US11476310B2 (en) 2019-11-29 2022-10-18 Hefei Boe Joint Technology Co., Ltd. Display substrate having first via hole region shifted with respect to body region of active layer, and display device
WO2021102989A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115843200A (zh) * 2021-08-16 2023-03-24 群创光电股份有限公司 显示面板
KR20230036012A (ko) * 2021-09-06 2023-03-14 엘지디스플레이 주식회사 표시 장치 및 표시 패널
KR20230083369A (ko) * 2021-12-02 2023-06-12 삼성디스플레이 주식회사 표시 장치
WO2023105599A1 (ja) * 2021-12-07 2023-06-15 シャープディスプレイテクノロジー株式会社 表示デバイス

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495915B (en) * 2000-06-28 2002-07-21 Samsung Electronics Co Ltd Method for forming conductive contact body of semiconductor device
CN104681565A (zh) * 2013-11-29 2015-06-03 乐金显示有限公司 阵列基板及其制造方法
CN107004617A (zh) * 2014-12-10 2017-08-01 乐金显示有限公司 具有桥接配线迹线的柔性显示装置
CN107134473A (zh) * 2016-02-29 2017-09-05 三星显示有限公司 显示装置
KR20170102147A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
CN107204354A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 有机发光显示装置
CN107301831A (zh) * 2016-04-15 2017-10-27 三星显示有限公司 显示装置
CN107452771A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 显示装置
US20180090061A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device
CN107871766A (zh) * 2016-09-22 2018-04-03 三星显示有限公司 显示装置
US20180129106A1 (en) * 2017-09-11 2018-05-10 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display device
CN108073323A (zh) * 2016-11-10 2018-05-25 三星显示有限公司 显示装置
CN108122956A (zh) * 2016-11-29 2018-06-05 三星显示有限公司 显示设备
US20180158417A1 (en) * 2017-09-08 2018-06-07 Wuhan Tianma Micro-Electronics Co.,Ltd. Display panel and display device
US20180248045A1 (en) * 2017-02-27 2018-08-30 Samsung Display Co., Ltd. Semiconductor device
CN108933159A (zh) * 2017-05-23 2018-12-04 三星显示有限公司 显示装置
CN109727997A (zh) * 2017-10-30 2019-05-07 乐金显示有限公司 显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605283B1 (ko) * 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495915B (en) * 2000-06-28 2002-07-21 Samsung Electronics Co Ltd Method for forming conductive contact body of semiconductor device
CN104681565A (zh) * 2013-11-29 2015-06-03 乐金显示有限公司 阵列基板及其制造方法
CN107004617A (zh) * 2014-12-10 2017-08-01 乐金显示有限公司 具有桥接配线迹线的柔性显示装置
CN107134473A (zh) * 2016-02-29 2017-09-05 三星显示有限公司 显示装置
KR20170102147A (ko) * 2016-02-29 2017-09-07 삼성디스플레이 주식회사 표시 장치
CN107204354A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 有机发光显示装置
CN107301831A (zh) * 2016-04-15 2017-10-27 三星显示有限公司 显示装置
CN107452771A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 显示装置
CN107871766A (zh) * 2016-09-22 2018-04-03 三星显示有限公司 显示装置
US20180090061A1 (en) * 2016-09-23 2018-03-29 Samsung Display Co., Ltd. Display device
CN107871767A (zh) * 2016-09-23 2018-04-03 三星显示有限公司 显示装置
CN108073323A (zh) * 2016-11-10 2018-05-25 三星显示有限公司 显示装置
CN108122956A (zh) * 2016-11-29 2018-06-05 三星显示有限公司 显示设备
US20180248045A1 (en) * 2017-02-27 2018-08-30 Samsung Display Co., Ltd. Semiconductor device
CN108933159A (zh) * 2017-05-23 2018-12-04 三星显示有限公司 显示装置
US20180158417A1 (en) * 2017-09-08 2018-06-07 Wuhan Tianma Micro-Electronics Co.,Ltd. Display panel and display device
US20180129106A1 (en) * 2017-09-11 2018-05-10 Shanghai Tianma AM-OLED Co., Ltd. Display panel and display device
CN109727997A (zh) * 2017-10-30 2019-05-07 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US20200194461A1 (en) 2020-06-18
CN111326079B (zh) 2022-02-15
US11075222B2 (en) 2021-07-27
KR20200074566A (ko) 2020-06-25
KR102578624B1 (ko) 2023-09-13

Similar Documents

Publication Publication Date Title
CN111326079B (zh) 显示装置
CN109727997B (zh) 显示装置
KR102652982B1 (ko) 표시장치
JP7053444B2 (ja) 表示装置
US11842660B2 (en) Display apparatus
KR20230038441A (ko) 표시장치
CN115617210A (zh) 具有触摸屏的显示设备
CN113129835A (zh) 显示面板和使用该显示面板的显示装置
KR20200036462A (ko) 표시장치
KR102571021B1 (ko) 표시장치
KR102520698B1 (ko) Oled 표시패널
TW202218150A (zh) 顯示面板及使用該顯示面板的顯示裝置
KR20200046800A (ko) 표시장치
CN117456926A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant