CN111324237B - 电子装置及其制作方法 - Google Patents

电子装置及其制作方法 Download PDF

Info

Publication number
CN111324237B
CN111324237B CN202010138999.1A CN202010138999A CN111324237B CN 111324237 B CN111324237 B CN 111324237B CN 202010138999 A CN202010138999 A CN 202010138999A CN 111324237 B CN111324237 B CN 111324237B
Authority
CN
China
Prior art keywords
layer
spacer
conductive material
electronic device
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010138999.1A
Other languages
English (en)
Other versions
CN111324237A (zh
Inventor
李志宗
柯聪盈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN111324237A publication Critical patent/CN111324237A/zh
Application granted granted Critical
Publication of CN111324237B publication Critical patent/CN111324237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种电子装置及其制作方法。该电子装置包括第一层体、第二层体、第一间隙物、填充物以及导电材料。第一层体具有第一元件。第二层体设置于第一层体之上，并具有第二元件。第一间隙物设置于第一层体与第二层体之间，并具有接触洞。填充物设置于第一层体与第二层体之间，且填充物的材质不同于第一间隙物的材质。导电材料位于接触洞内，且第一元件与第二元件通过导电材料电性连接。

Description

电子装置及其制作方法
技术领域
本公开内容涉及一种电子装置及其制作方法。
背景技术
随着科技的发展，各种商用或家用的设备已逐渐电子化。举例来说，在家用电器方面的各式消费性电子产品之中，显示面板由于可提供显示影像及操作界面，故已被广泛地应用在不同的产品之中。显示面板包括了多个电子元件以及连接这些电子元件的线路。例如，在应用像素阵列的显示面板中，可通过线路传输信号至像素阵列的薄膜晶体管，以施加电压于连接薄膜晶体管的像素电极。
对于显示面板的线路配置来说，其可通过形成多层的线路层来完成电性连接，例如可在介电层上形成接触洞来完成不同层体之间的电性连接，因此，形成接触洞的过程将会影响到显示面板的良率。也因此，如何能提升接触洞的工艺良率，已成为相关领域的重要议题之一。
发明内容
本公开内容的一实施方式提供一种电子装置，包括第一层体、第二层体、第一间隙物、填充物以及导电材料。第一层体具有第一元件。第二层体设置于第一层体之上，并具有第二元件。第一间隙物设置于第一层体与第二层体之间，并具有接触洞。填充物设置于第一层体与第二层体之间，且填充物的材质不同于第一间隙物的材质。导电材料位于接触洞内，且第一元件与第二元件通过导电材料电性连接。
于部分实施方式中，电子装置还包括第二间隙物。第二间隙物设置于第一层体与第二层体之间，并与第一层体及第一间隙物通过填充物完全分隔开来。
于部分实施方式中，第二间隙物沿着第一方向延伸，使得第二间隙物在第一方向上的长度大于第一间隙物在第一方向上的长度。
于部分实施方式中，电子装置还包括导电焊盘。导电焊盘设置于导电材料与第二层体之间，且导电材料与第二元件通过导电焊盘电性连接。
于部分实施方式中，第一元件及第二元件各自为薄膜晶体管、无机发光二极管、有机发光二极管、扇出型走线、触控线路或其组合。
于部分实施方式中，第一间隙物的宽度在厚度方向为渐缩、垂直或渐扩。
于部分实施方式中，第二元件包括导电层，且导电材料穿过导电层。
于部分实施方式中，导电材料自第一层体内延伸至超过第二层体与填充物之间的交界面。
本公开内容的一实施方式提供一种电子装置的制作方法，包括以下步骤。于第一层体上形成第一间隙物。在第一间隙物形成后，于第一层体的上配置填充物。将第二层体覆盖至第一间隙物及填充物之上。形成穿过第一间隙物的导电材料。
于部分实施方式中，形成导电材料的步骤进行于将第二层体覆盖至第一间隙物及填充物之上的步骤之后。
通过上述配置，在电子装置的制作流程中，可以是在确定第一层体与第二层体的距离后，才形成接触洞并接着于其内形成导电材料，如此一来，接触洞可以是在其预计深度能被确定的情况下形成，因此可使接触洞具有稳定的穿孔尺寸，并也能提升接触洞的穿孔品质，并也，从而连带提升后续所形成的导电材料的可靠度。
附图说明
图1为根据本公开内容的第一实施方式示出电子装置的侧剖面示意图。
图2为根据本公开内容的第二实施方式示出电子装置的侧剖面示意图。
图3为根据本公开内容的第三实施方式示出电子装置的侧剖面示意图。
图4为根据本公开内容的第四实施方式示出电子装置的侧剖面示意图。
图5为根据本公开内容的第五实施方式示出电子装置的侧剖面示意图
图6A至图6D分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。
图7A至图7D分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。
图8A至图8E分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。
图9A至图9C分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图。
图10A至图10C分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图
图11A至图11G分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的示意图。
图12A为根据本公开内容的第六实施方式示出电子装置的侧剖面示意图。
图12B示出电子装置应用成可伸展性结构的侧剖面示意图。
图12C示出电子装置的结构的俯视示意图。
图12D示出电子装置的结构于伸展后的俯视示意图。
图13A至图13C分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图。
附图标记说明如下：
100A、100B、100C、100D、100E、100F 电子装置
102 第一承载基板
108 第二承载基板
109 第三承载基板
110 第一层体
111 第一基板
112 第一栅极绝缘层
113 第一介电层
114 第一薄膜晶体管
115 第一栅极电极
116 第一源极电极
117 第一漏极电极
118 第一通道层
119 平坦层
120、210 填充物
130 第二层体
131 第二基板
132 第二栅极绝缘层
133 第二介电层
134 第二薄膜晶体管
135 第二栅极电极
136 第二源极电极
137 第二漏极电极
138 第二通道层
140、140’、140A、140B、140C 第一间隙物
142、142A、142B、142C、182、184、222 接触洞
150、150’、150A、150B、150C、172、230 导电材料
152 凹槽
154、232 侧壁
160、167 介电层体结构
162A、162B、162C、164A、164B 走线层
166、244 像素定义层
168A、168B 触控线路层
170、246 发光元件
174 导电焊盘
180、180’ 延伸间隙物
190 辅助间隙物
192 辅助接触洞
200 第二间隙物
220 第三间隙物
240 第三层体
242 第三基板
248 驱动电极
250 第三介电层
260 岛状结构
262 数据线
264 扫描线
D1 第一方向
D2 第二方向
W1 底部宽度
W2 顶部宽度
具体实施方式
以下将以附图公开本公开内容的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本公开内容。也就是说，在本公开内容部分实施方式中，这些实务上的细节为非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式示出之。
当一个元件被称为“在……上”时，可指元件直接连接在其他元件上，也可以是有其他元件存在于两者之中，以达成间接连接。在本文中，使用第一与第二等词汇，来描述各种元件与/或层是可以被理解的，这些词汇是用来辨别单一元件与/或层。因此，在下文中的第一元件与/或层也可被称为第二元件与/或层，而不脱离本公开内容的本意。
本公开内容的电子装置可将其内部层叠结构相互电性连接，以利进行元件之间的电路布局。请参照图1，图1为根据本公开内容的第一实施方式示出电子装置100A的侧剖面示意图。电子装置100A包括第一层体110、填充物120、第二层体130、第一间隙物140以及导电材料150，其中第二层体130设置于第一层体110之上，而填充物120及第一间隙物140设置于第一层体110与第二层体130之间。
第一层体110可具有第一元件，而第二层体130可具有第二元件，其中第一元件及第二元件各自可为薄膜晶体管、无机发光二极管、有机发光二极管、扇出型走线、触控线路或其组合，以使电子装置100A能应用成为显示面板、触控面板或其他装置，关于此些元件的进一步结构细节将于后文说明。
第一间隙物140可用来支撑第二层体130，并定义出第一层体110与第二层体130之间的距离。具体来说，第一间隙物140的底面为朝向并接触第一层体110，而第一间隙物140的顶面则朝向并接触第二层体130。如此一来，第一层体110与第二层体130之间的距离可以是由第一间隙物140的高度决定，使得第一层体110与第二层体130之间的距离可等于或近似于第一间隙物140的厚度，此将利于提升电子装置100A于制造工艺期间的良率。
第一间隙物140可具有接触洞142，且第一间隙物140的接触洞142可自第一层体110连通至第二层体130。导电材料150可穿过第二层体130并位于接触洞142内，使得第一层体110的第一元件与第二层体130的第二元件能通过导电材料150达成电性连接。导电材料150可形成为柱状结构，或是形成为具有凹槽，像是导电材料150’，此些差异可视后续工艺而定。例如，若后续工艺的需求为要在第二层体130上层叠具有突出状的层体时，可通过导电材料150’的凹槽152来符合所层叠的层体形貌。
填充物120的材质可不同于第一间隙物140的材质。具体来说，填充物120可包括环氧树脂、胶材、液态材料、可固化材料或其组合，而第一间隙物140则可包括压克力材料、聚酰亚胺、光感应树脂或其组合，且第一间隙物140可通过光掩模工艺来形成。举例来说，可先形成一层聚酰亚胺膜，并通过光掩模工艺来图案化此聚酰亚胺膜，从而形成第一间隙物140。如此一来，可使所形成的第一间隙物140能具有良好的成膜品质，借以减少于其内形成接触洞142的工艺变异，从而提升形成接触洞142的工艺良率。由光掩模工艺形成的第一间隙物140可具有渐变的宽度，举例来说，第一间隙物140的宽度在其厚度方向(即沿着自第一层体110指向第二层体130的方向)会是渐缩的，使得第一间隙物140的底部宽度W1会大于顶部宽度W2。本公开内容不以此为限，虽本实施方式的第一间隙物140的宽度在其厚度方向为渐缩，然而，于其他实施方式中，第一间隙物140的宽度在其厚度方向也可以是垂直或是渐扩。
再者，由于用来使第一层体110的第一元件能电性连接至第二层体130的第二元件的导电材料150是形成在接触洞142内，故提升接触洞142的制造工艺良率也可连带提升将第一元件电性连接至第二元件的可靠度。更进一步来说，在所形成的第一间隙物140能具有良好的成膜品质的情况下，可提升其定义出接触洞142边界的侧壁品质，从而减少形成导电材料150时的工艺变异。
另一方面，在采用上述配置的情况下，若对填充物120的材料有更换需求时，由于接触洞142是形成在第一间隙物140内，故即使更换了填充物120的材料，像是更换成液晶材料或是液态散热材料等，也不会对接触洞142的形成过程造成影响。
上述结构可应用至采用不同配置方式的第一元件及第二元件，以应用成为不同用途的电子装置，也就是说，上述结构具有高度结构相容性，以下将对此做说明。请看到图2，图2为根据本公开内容的第二实施方式示出电子装置100B的侧剖面示意图。本实施方式中，第一层体110的第一元件及第二层体130的第二元件各自形成为薄膜晶体管。
具体来说，第一层体110可包括第一基板111、第一栅极绝缘层112、第一介电层113以及第一薄膜晶体管114，其中第一薄膜晶体管114包括第一栅极电极115、第一源极电极116、第一漏极电极117以及第一通道层118，且第一薄膜晶体管可视为是第一层体110的第一元件。本文中，所述的“介电材料”、“介电层”、“绝缘层”及“平坦层”各自可包括有机材料或无机材料，像是环氧树脂、氧化硅(SiOx)、氮化硅(SiNx)、由氧化硅及氮化硅共同组成的复合层或是其他合适的介电材料。所述的“通道层”可包括硅，像是单晶硅材料、多晶硅材料或其他适合的材料。
第一基板111可以是介电材料、透光基板、软性基板或其组合。第一通道层118与第一栅极绝缘层112可设置在第一基板111的上表面，且第一栅极绝缘层112覆盖住第一通道层118。第一栅极电极115与第一介电层113可设置在第一栅极绝缘层112的上表面，其中第一介电层113覆盖住第一栅极电极115，且第一栅极电极115位于第一通道层118的正上方。第一源极电极116与第一漏极电极117可设置在第一介电层113的上表面，且第一介电层113与第一栅极绝缘层112可共同具有对应第一通道层118的两个通孔，使得第一源极电极116与第一漏极电极117可分别通过此些通孔电性连接至第一通道层118。
第二层体130可包括第二基板131、第二栅极绝缘层132、第二介电层133以及第二薄膜晶体管134，其中第二薄膜晶体管134包括第二栅极电极135、第二源极电极136、第二漏极电极137以及第二通道层138，且第二薄膜晶体管134可视为是第二层体130的第二元件。
第二基板131可以是介电材料、透光基板、软性基板或其组合。第二通道层138与第二栅极绝缘层132可设置在第二基板131的下表面，且第二栅极绝缘层132覆盖住第二通道层138。第二栅极电极135与第二介电层133可设置在第二栅极绝缘层132的下表面，其中第二介电层133覆盖住第二栅极电极135，且第二栅极电极135位于第二通道层138的正下方。第二源极电极136与第二漏极电极137可设置在第二介电层133的下表面，且第二介电层133与第二栅极绝缘层132可共同具有对应第二通道层138的两个通孔，使得第二源极电极136与第二漏极电极137可分别通过此些通孔电性连接至第二通道层138。
同样地，填充物120及第一间隙物140设置于第一层体110与第二层体130之间，更进一步来说，第一间隙物140的底面会是设置在第一层体110的第一介电层113上，并可位于第一源极电极116与第一漏极电极117之间，而第一间隙物1140的顶面则可接触第二层体130的第二漏极电极137。
导电材料150可穿过第二层体130，例如穿过第二层体130的第二基板131、第二栅极绝缘层132、第二介电层133以及第二漏极电极137，借以延伸进入至第一间隙物140的接触洞142内，并进一步地穿过第一层体110的第一介电层113，直至接触第一栅极电极115。换言之，导电材料150可自第一层体110内延伸至超过第二层体130与填充物120之间的交界面。
在此配置下，导电材料150会与第一薄膜晶体管114的第一栅极电极115形成交界面，以电性连接第一薄膜晶体管114。导电材料150的侧壁154的至少一部分会由第二层体130的导电层围绕且接触，以电性连接至第二层体130的第二元件。具体来说，第二层体130的第二漏极电极137可围绕且接触导电材料150的侧壁154，如此一来，可使导电材料150电性连接至第二薄膜晶体管134，并使得第一层体110的第一薄膜晶体管114能通过导电材料150电性连接第二层体130的第二薄膜晶体管134。
请再看到图3，图3为根据本公开内容的第三实施方式示出电子装置100C的侧剖面示意图。本实施方式中，第一层体110的第一元件及第二层体130的第二元件各自形成为薄膜晶体管，而本实施方式与第二实施方式的至少一个差异点在于，本实施方式的第二层体130具有不同的层体配置。
具体来说，在第二层体130中，第二薄膜晶体管134的第二源极电极136及第二漏极电极137为完全地位于第二栅极绝缘层132之上，且第二漏极电极137除了围绕并接触导电材料150的侧壁154的至少一部分之外，尚通过其部分的上表面接触导电材料150。此外，第一间隙物140的顶面则是接触第二层体130的第二介电层133，并形成交界面。
请再看到图4，图4为根据本公开内容的第四实施方式示出电子装置100D的侧剖面示意图。本实施方式中，第一层体110的第一元件形成为薄膜晶体管，而第二层体130的第二元件形成为扇出型走线，而本实施方式与第二实施方式的至少一个差异点在于，本实施方式对第一间隙物140A、140B、140C及导电材料150A、150B、150C的配置方式不同。
具体来说，第二层体130可包括介电层体结构160以及多个走线层162A、162B、162C，且走线层162A-162C可延伸至进入电子装置100D的扇出型走线区。走线层162A、162C可位于介电层体结构160内，而走线层162B则可位于介电层体结构160上，且走线层162A-162C各自相对第一层体110的高度可不相同，此可通过将介电层体结构160配置成复合层体来实现。举例来说，形成走线层162A-162C的工艺可穿插至形成介电层体结构160的复合层体的工艺之中，例如可在形成介电层体结构160的第一层结构后，先形成走线层162C，而接着在形成介电层体结构160的第二层结构后，再形成走线层162A。
走线层162A-162C可分别位于第一源极电极116、第一栅极电极115及第一漏极电极117上方，其中第一间隙物140A位于走线层162A与第一源极电极116之间；第一间隙物140B位于走线层162B与第一栅极电极115之间；第一间隙物140C位于走线层162C与第一漏极电极117之间。
导电材料150A-150C可穿过介电层体结构160，并穿过不同的走线层162A-162C，直至接触到第一层体110之中对应的电极。具体来说，导电材料150A可穿过介电层体结构160及走线层162A，借以延伸进入至第一间隙物140A的接触洞142A内，并接触第一层体110的第一源极电极116；导电材料150B可穿过介电层体结构160及走线层162B，借以延伸进入至第一间隙物140B的接触洞142B内，并进一步地穿过第一层体110的第一介电层113，直至接触第一层体110的第一栅极电极115；导电材料150C可穿过介电层体结构160及走线层162C，借以延伸进入至第一间隙物140C的接触洞142C内，并接触第一层体110的第一漏极电极117。
同样地，对于由导电材料150A-150C穿过的走线层162A-162C而言，其可通过围绕且接触对应导电材料150A-150C的侧壁的至少一部分，以电性连接对应导电材料150A-150C。因此，第一薄膜晶体管114的第一源极电极116、第一栅极电极115及第一漏极电极117可分别通过导电材料150A-150C分别电性连接走线层162A-162C，从而能更进一步地电性连接至扇出型走线区。
请再看到图5，图5为根据本公开内容的第五实施方式示出电子装置100E的侧剖面示意图。本实施方式中，第一层体110的第一元件形成为包括薄膜晶体管、扇出型走线、发光二极管，而第二层体130的第二元件形成为触控线路，且本实施方式与第二实施方式的至少一个差异点在于，本实施方式对第一间隙物140A、140B及导电材料150A、150B的配置方式不同。
具体来说，第一层体110除了包括前述的第一基板111、第一栅极绝缘层112、第一介电层113以及第一薄膜晶体管114以外，还包括了走线层164A、164B、平坦层119、像素定义层166及发光元件170。走线层164A设置在第一栅极绝缘层112与第一介电层113之间，而走线层164B则设置在第一介电层113与平坦层119之间，且走线层164A、164B可延伸至进入电子装置100E的扇出型走线区(未示出)。平坦层119设置在第一介电层113上，而像素定义层166设置在平坦层119上。像素定义层166可定义出配置发光元件170的位置，例如像素定义层166可具有开口，而发光元件170可设置在平坦层119上并位于开口内，且第一薄膜晶体管114的第一漏极电极117可穿过平坦层119，以电性连接发光元件170。于部分实施方式中，发光元件170包括上电极及发光层，其中发光层设置于第一漏极电极117与上电极之间，使得第一漏极电极117与上电极可共同施加偏压予发光层。此外，于部分实施方式中，发光元件170可以是有机发光元件、无机发光元件、微米发光二极管(micro-LED)或是次毫米发光二极管(mini-LED)。
第二层体130包括介电层体结构167以及触控线路层168A、168B。触控线路层168A、168B可位于介电层体结构167内，且触控线路层168A、168B各自相对第一层体110的高度可不相同，此同样可通过将介电层体结构167配置成复合层体实现，在此不再赘述。触控线路层168A、168B可分别位于走线层164A、164B上方，其中第一间隙物140A位于走线层164A与触控线路层168A之间，而第一间隙物140B位于走线层164B与触控线路层168B之间。触控线路层168A、168B可分别是驱动电极(Tx)与感应电极(Rx)，以使电子装置100E能具有触控功能。
导电材料150A、150B可穿过介电层体结构167，并穿过不同的触控线路层168A、168B，直至接触到第一层体110之中对应的走线层164A、164B。具体来说，导电材料150A可穿过介电层体结构167及触控线路层168A，借以延伸进入至第一间隙物140A的接触洞142A内，并进一步地穿过第一层体110的平坦层119及第一介电层113，直至接触第一层体110的走线层164A；导电材料150B可穿过介电层体结构167及触控线路层168B，借以延伸进入至第一间隙物140B的接触洞142B内，并进一步地穿过第一层体110的平坦层119，直至接触第一层体110的走线层164B。
同样地，对于由导电材料150A、150B穿过的触控线路层168A、168B而言，其可通过围绕且接触对应导电材料150A、150B的侧壁的至少一部分，以电性连接对应导电材料150A、150B。因此，第一层体110的走线层164A、164B可通过导电材料150A、150B分别电性连接触控线路层168A、168B，以将触控线路层168A、168B电性连接至扇出型走线区。虽本实施方式是将导电材料150A、150B形成为具有凹槽，然而本公开内容不以此为限，于其他实施方式中，也可将此具有凹槽的导电材料150A、150B更换为柱状结构。
除了上所述的结构配置外，也可以变更上述组合，例如可省略第五实施方式的发光元件170，并保留走线层164A、164B。
以下将对电子装置的制作方法做说明，为了不使附图过于复杂，制作方法中的第一层体与第二层体示出成如图1所示的外观，然而本公开内容不以此为限，所示出的第一层体与第二层体可配置为具有薄膜晶体管、无机发光二极管、有机发光二极管、扇出型走线、触控线路或其组合。
请参照图6A至图6D，其分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。
如图6A所示，可先在第一承载基板102上形成第一层体110，其中第一承载基板102可以是玻璃基板，而第一层体110可如前述包括第一元件。接着，可于第一层体110上形成第一间隙物140，其中第一间隙物140可通过光掩模工艺来图案化单一膜层而形成，此单一膜层可包括压克力材料、聚酰亚胺、光感应树脂或其组合，或是采用喷墨列印(Ink-jetprinting；IJP)的方式形成。于部分实施方式中，可对所形成的第一间隙物140进行表面处理，以提升第一间隙物140的洁净度，从而利于后续工艺的良率。于部分实施方式中，所形成的第一间隙物140的厚度可以是约0.1微米至约200微米，或者亦可为约2微米至约5微米。此外，本公开内容中，所形成的第一间隙物140的形状可不以图6A所示为限，于其他实施方式中，第一间隙物140也可以倒梯形、矩形或具有弧面。
如图6B所示，在第一间隙物140形成后，可于第一层体110之上配置填充物120。所配置的填充物120可以高过第一间隙物140，使得填充物120在后续工艺中能有足够的量可被挤压而向外流动。于部分实施方式中，当电子装置应用成为显示装置时，填充物120也可以是配置在周边区，并通过引流的方式导引至显示区。
如图6C所示，可在第二承载基板108上形成第二层体130，其中第二承载基板108可以是玻璃基板130，而第二层体130可如前述包括第二元件。接着，再将第二承载基板108及第二层体130配置在第一间隙物140以及填充物120之上，以完成对组。于对组过程中，第二层体130会覆盖至第一间隙物140以及填充物120之上，并挤压多余的填充物120，使得填充物120能填满于第一层体110与第二层体130之间。于对组之后，即可使第二承载基板108自第二层体130脱离。
如图6D所示，可进行穿孔工艺，其包括移除一部分的第二层体130及一部分的第一间隙物140，并可在第一间隙物140内形成连通至第一层体110的接触洞142。于部分实施方式中，穿孔工艺可通过激光蚀刻、反应离子刻蚀(reactive-ion etching；RIE)、电感耦合电浆蚀刻(inductively coupled plasma RIE；ICP-RIE)或气体电浆蚀刻实现。接着，可在接触洞142内形成导电材料150，且导电材料150会高过第二层体130，从而形成穿过第二层体130及第一间隙物140的导电材料150。由于导电材料150可形成在接触洞142内，故导电材料150可电性连接第一层体110。同样地，导电材料150可形成为柱状结构或是具有凹槽。在导电材料150形成后，即可使第一承载基板102自第一层体110脱离，从而得到如前述所绘的电子装置的结构。
通过采用上述制作流程，形成导电材料150的步骤会是进行于将第二层体130覆盖至第一间隙物140以及填充物120之上的步骤之后，如此一来，可在确定第一层体110与第二层体130之间的距离后，才在第一间隙物140内形成接触洞142。也就是说，接触洞142是在其预计深度可被确定的情况下形成，因此可使接触洞142具有稳定的穿孔尺寸，并提升接触洞142的穿孔品质。
再者，同前所述，由于第一层体110与第二层体130之间的距离可等于或近似于第一间隙物140的厚度，故可避免第一层体110与第二层体130之间的距离过小或过大。当第一层体110与第二层体130之间的距离过小时，将可能造成第一层体110与第二层体130之间的层体或元件遭到挤压，而当第一层体110与第二层体130之间的距离过大时，将可能致使电子装置的厚度过厚。
请参照图7A至图7D，其分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，可在配置填充物的步骤之前，先对第一间隙物进行穿孔工艺。
具体来说，如图7A所示，当在第一承载基板102上形成第一层体110与第一间隙物140之后，可先对第一间隙物140进行穿孔工艺，以在第一间隙物140内形成预穿孔141。
如图7B所示，在第一间隙物140形成后，可于第一层体110之上配置填充物120。所配置的填充物120可以高过第一间隙物140，使得填充物120在后续工艺中能有足够的量可被挤压而向外流动。
如图7C所示，可在第二承载基板108上形成第二层体130，并将第二层体130固定至第一间隙物140以及填充物120之上，以完成对组。接着，可使第二承载基板108自第二层体130脱离，此可同于前图6C所述的制作阶段，在此不再赘述。
如图7D所示，可进行穿孔工艺，其至少包括移除一部分的第二层体130，并于第一间隙物140内形成连通至第一层体110的接触洞142。于部分实施方式中，若预穿孔141(如图7A所示)的尺寸与预计形成的接触洞142的尺寸相同，则在移除一部分的第二层体130后，即可将预穿孔141视为接触洞142。于其他实施方式中，若预穿孔141(如图7A所示)的尺寸小于预计形成的接触洞142的尺寸，则在移除一部分的第二层体130后，即继续移除一部分的第一间隙物140，以形成接触洞142。接着，可在接触洞142内形成导电材料150，且导电材料150穿过第二层体130及第一间隙物140，同样地，导电材料150可形成为柱状结构或是具有凹槽。于形成导电材料150后，使第一承载基板102自第一层体110脱离，此可同于前图6D所述的制作阶段，在此不再赘述。
通过采用上述制作流程，可提升形成接触洞142的良率，并使制作流程能更具有弹性。
请参照图8A至图8E，其分别为根据本公开内容的部分实施方式示出电子装置于制作方法中的不同阶段的侧剖面示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，导电材料形成于对组之前。
具体来说，如图8A所示，可先在第一承载基板102上形成第一层体110，且第一层体110形成为具有第一元件。接着，可通过光掩模工艺来图案化单一膜层，以在第一层体110上形成第一间隙物140，此可同于前图6A所述的制作阶段，在此不再赘述。
如图8B所示，可对第一间隙物140进行穿孔工艺，以在第一间隙物140内形成连通至第一层体110的接触洞142。接着，可在接触洞142内形成导电材料172，且导电材料172可高过第一间隙物140，从而形成穿过第一间隙物140的导电材料172。由于导电材料172是形成在接触洞142内，故导电材料172可电性连接第一层体110。此外，可在第二承载基板108上形成第二层体130，且第二层体130形成为具有第二元件，并接着可在第二层体130上形成导电焊盘174，其中导电焊盘174可电性连接第二层体130的第二元件。于部分实施方式中，导电焊盘174可以是通过图案化金属层而形成，例如图案化铜金属层。
如图8C所示，在第一间隙物140及穿过其的导电材料172形成后，可于第一层体110之上配置填充物120。所配置的填充物120可以高过第一间隙物140及导电材料172使得填充物120在后续工艺中能有足够的量可被挤压而向外流动。此外，填充物120可不配置在第二承载基板108之上。
如图8D所示，可将第二承载基板108及第二层体130配置在第一间隙物140以及填充物120之上，其中第二层体130会覆盖至填充物120之上，以完成对组。于对组过程中，导电焊盘174可对准导电材料172。因此，于完成对组之后，导电焊盘174会设置于导电材料172与第二层体130之间，并连接至导电材料172，以使导电材料172与第二元件可通过导电焊盘174电性连接。如此一来，可使第二层体130的第二元件能通过导电焊盘174及导电材料172而电性连接第一层体110的第一元件。此外，在对组过程中，第二层体130会挤压多余的填充物120，使得填充物120能填满于第一层体110与第二层体130之间。
如图8E所示，于完成对组之后，即可使第一承载基板102自第一层体110脱离，并也使第二承载基板108自第二层体130脱离。通过采用上述制作流程，可使制作流程能更具有弹性。
请参照图9A至图9C，其分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，可在第二层体上形成延伸间隙物。
具体来说，如图9A所示，可先在第一承载基板102上形成第一层体110，且第一层体110形成为具有第一元件，并接着通过光掩模工艺来图案化单一膜层，以在第一层体110上形成第一间隙物140。在此阶段中，可对部分的第一间隙物140进行穿孔工艺，以使部分的第一间隙物140会具有接触洞142。举例来说，第一间隙物140即先通过穿孔工艺而具有接触洞142，而第一间隙物140’则尚未具有接触洞。另一方面，可在第二承载基板108上形成第二层体130，且第二层体130形成为具有第二元件，并接着通过光掩模工艺来图案化单一膜层，而在第二层体130上形成延伸间隙物180。同样地，在此阶段中，可对部分的延伸间隙物180进行穿孔工艺，以使部分的延伸间隙物180会具有接触洞182。举例来说，延伸间隙物180即先通过穿孔工艺而具有接触洞182，而延伸间隙物180’则尚未具有接触洞。
如图9B所示，可将第二承载基板108及第二层体130配置在第一承载基板102及第一层体110之上，以完成对组。于对组过程中，填充物120会配置于第一层体110与第二层体130之间，且延伸间隙物180可对准第一间隙物140。因此，于完成对组之后，第一间隙物140与延伸间隙物180会相连接，且其各自的接触洞142与接触洞182也会相连通。此外，在对组过程中，第二层体130会挤压多余的填充物120，使得填充物120能填满于第一层体110与第二层体130之间。
如图9C所示，可先将第二承载基板108自第二层体130脱离，并接着进行穿孔工艺，其包括移除一部分的第二层体130、一部分的第一间隙物140及一部分的延伸间隙物180，并可在原先未具有接触洞的第一间隙物140’与延伸间隙物180’内形成连通至第一层体110的接触洞184。接着，可在接触洞184内形成导电材料150，且导电材料150穿过第二层体130、第一间隙物140、140’及延伸间隙物180、180’，同样地，导电材料150可形成为柱状结构或是具有凹槽。之后，可使第一承载基板102自第一层体110脱离。
通过采用上述制作流程，可使第一层体110与第二层体130之间的距离能更有弹性。换言之，若遭遇到要增加第一层体110与第二层体130之间的距离的需求时，可选择在第一层体110及第二层体130上分别形成间隙物，以于对组后增加第一层体110与第二层体130之间的距离。如此一来，可不用增加形成在第一层体110上的第一间隙物140的厚度，此可利于维持第一间隙物140的成膜品质。
请参照图10A至图10C，其分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，可在第二层体上形成辅助间隙物，且辅助间隙物会置入于第一间隙物的接触洞内。
具体来说，如图10A所示，可先在第一承载基板102上形成第一层体110，且第一层体110形成为具有第一元件，并接着通过光掩模工艺来图案化单一膜层，以在第一层体110上形成第一间隙物140，且可再对第一间隙物140进行穿孔工艺，以使第一间隙物140会具有接触洞142。另一方面，可先在第二承载基板108上形成第二层体130，且第二层体130形成为具有第二元件，并接着通过光掩模工艺来图案化单一膜层，而在第二层体130上形成辅助间隙物190。
如图10B所示，可将第二层体130配置在第一层体110之上，以完成对组，且于对组后，可将第二承载基板108自第二层体130脱离。于对组过程中，填充物120会配置于第一层体110与第二层体130之间，且辅助间隙物190可对准第一间隙物140的接触洞142。因此，于完成对组之后，辅助间隙物190会置入于第一间隙物140的接触洞142内。此外，在对组过程中，第二层体130会挤压多余的填充物120，使得填充物120能填满于第一层体110与第二层体130之间。
如图10C所示，可接着进行穿孔工艺，其包括移除一部分的第二层体130以及至少一部分的辅助间隙物190，并可在辅助间隙物190内形成连通至第一层体110的辅助接触洞192。接着，可在辅助接触洞192内形成导电材料150，且导电材料150穿过第二层体130、第一间隙物140及辅助间隙物190，同样地，导电材料150可形成为柱状结构或是具有凹槽。之后，可将第一承载基板102自第一层体110脱离。
通过采用上述制作流程，可提升第一层体110与第二层体130之间的对位精准度。此外，于部分实施方式中，在进行穿孔工艺之后，也可以是完全地移除辅助间隙物190，如此一来，导电材料150将会形成在第一间隙物140的接触洞142内，并与第一间隙物140形成交界面，而由于第一间隙物140的内壁表面原先是由辅助间隙物190盖住，故可于工艺期间维持第一间隙物140的内壁表面的洁净度。
请参照图11A至图11G，其分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，可在第二层体上形成第二间隙物，以提供对填充物的引流效果。
具体来说，如图11A及图11B所示，其分别示出制作阶段中的侧剖面视角及正视视角，可先在第一承载基板102上形成第一层体110，且第一层体110形成为具有第一元件，并接着通过光掩模工艺来图案化单一膜层，以在第一层体110上形成第一间隙物140。第一间隙物140可以是沿着彼此相异的第一方向D1与第二方向D2排列成阵列，其中第一方向D1与第二方向D2可以是呈正交关系，例如第一方向D1可以是纵向方向，而第二方向D2则可以是横向方向。
如图11C及图11D所示，其分别示出制作阶段中的侧剖面视角及正视视角，可在第二承载基板108上形成第二层体130，且第二层体130形成为具有第二元件，并接着通过光掩模工艺来图案化单一膜层，以在第二层体上形成第二间隙物200。第二间隙物200可以沿着第一方向D1延伸，使得第二间隙物200在第一方向D1上的长度会大于第一间隙物140在第一方向D1上的长度，此外，第二间隙物200沿着第二方向D2排列。
如图11E所示，其示出制作阶段中的正视视角，在第二间隙物200形成后，可于第二层体130之上配置填充物。所配置的填充物120可以高过第二间隙物200，使得填充物120在后续工艺中能有足够的量可被挤压而向外流动。
如图11F所示，其示出制作阶段中的侧剖面视角，可将第二承载基板108及第二层体130配置在第一承载基板102及第一层体110之上，以完成对组。于对组过程中，第二间隙物200可对准第一间隙物140之间的间隔。因此，于完成对组之后，第一间隙物140与第二间隙物200会是交错排列的。更进一步来说，在后续工艺中，将会形成穿过第一间隙物140的导电材料，因此在第一层体110与第二层体130之间，第一间隙物140以外的区域可视为是没有电性导通需求的区域，也因此，第二间隙物200可被配置在这些没有电性导通需求的区域，以使填充物120能被挤压至更广的分布位置，从而提升压合均匀性。
此外，第一间隙物140的高度会大于第二间隙物200的高度，如此一来，设置于第一层体110与第二层体130之间的第二间隙物200可通过填充物120而与第一层体110及第一间隙物140完全分隔开来，此将导致可仅以第一间隙物140支撑住第二层体130，而第二间隙物200则倾向对填充物120提供引流效果。
如图11G所示，其示出制作阶段中的侧剖面视角，可将第二承载基板108自第二层体130脱离，并接着进行穿孔工艺，其包括移除一部分的第二层体130以及一部分的第一间隙物140，并可在第一间隙物140内形成连通至第一层体110的接触洞142。接着，可在接触洞142内形成导电材料150，且导电材料穿过第二层体130及第一间隙物140。同样地，导电材料150可形成为柱状结构或是具有凹槽。之后，可使第一承载基板102自第一层体110脱离。
通过采用上述制作流程，可因第二间隙物200能对填充物120提供引流效果，故可提升压合均匀性。此外，利用第二间隙物200来提供引流效果在结构方面会是具有高相容性的，亦即，第二间隙物200也可以应用至其他实施方式。
请再看到图12A，图12A为根据本公开内容的第六实施方式示出电子装置100F的侧剖面示意图。本实施方式与第四实施方式的至少一个差异点在于，本实施方式的结构可配置为三层结构，而第四实施方式的结构则是配置为两层结构。
具体来说，本实施方式的电子装置100F还包括填充物210、第三间隙物220、导电材料230以及第三层体240，其中本实施方式的第一层体110、第二层体130及其之间的第一间隙物140、导电材料150C和填充物120可相同或相似于第四实施方式的元件配置，这些与第四实施方式相同或相似的元件配置在此不再赘述。
第三层体240可设置在第二层体130之上，并包括第三元件，更进一步来说，第三层体240配置为包括第三基板242、像素定义层244、发光元件246、驱动电极248及第三介电层250，其中发光元件246可视为是第三元件。
第三基板242可以是介电材料、透光基板、软性基板或其组合。像素定义层244可设置在第三基板242的下表面，并可定义出配置发光元件246的位置，例如像素定义层244可具有开口，而发光元件246可设置在第三基板242的下表面并位于开口内。驱动电极248设置在像素定义层244及发光元件246的下侧，并电性连接发光元件246。第三介电层250设置在像素定义层244及驱动电极248的下表面。于部分实施方式中，发光元件246包括上电极及发光层，其中发光层系设置于驱动电极248与上电极之间，使得驱动电极248与上电极可共同施加偏压予发光层。此外，于部分实施方式中，发光元件246可以是有机发光元件、无机发光元件、微发光二极管或是次毫米发光二极管。
填充物210及第三间隙物220设置于第二层体130与第三层体240之间，具体来说，第三间隙物220会设置于第一漏极电极117与驱动电极248之间，其中第三间隙物220的底面会是设置在第二层体130上，并至少覆盖部分的导电材料150C，而第三间隙物220的顶面则可接触第三层体240的第三介电层250。第三间隙物220的顶面宽度可大于其底面宽度，亦即第三间隙物220可以是倒梯形。此外，第三间隙物220具有接触洞222，且接触洞222位于导电材料150C的上方。
导电材料230可穿过第三层体240，例如穿过第三层体240的第三基板242、像素定义层244、驱动电极248以及第三介电层250，借以延伸进入至第三间隙物220的接触洞222内，直至接触导电材料150C。
通过上述配置，穿过第三层体240的导电材料230会与穿过第二层体130的导电材料150C形成交界面，以电性连接至第一薄膜晶体管114。再者，导电材料230的侧壁232的至少一部分会由第三层体240的驱动电极248围绕且接触，借以使第一层体110的第一薄膜晶体管114能电性连接第三层体240的发光元件246。而在此配置下，当电子装置100F是应用成为显示面板，且走线层162A与162B是分别电性连接数据线及扫描线(未示出于图12A)的情况下，发光元件246即可由数据线及扫描线驱动而发光，从而显示影像。
另一方面，在此配置下，可将走线层162A、162B与162C形成为可伸展(stretchable)走线，以使电子装置100F具有可挠性，且其中这些可伸展走线可因受到填充物120、210与间隙物(及第一间隙物140与第三间隙物220)的压合固定，而可避免发生结构溃散。举例来说，可将走线层162A、162B与162C设计为沿着不同方向延伸，且其在俯视视角中的重叠区域能因受到填充物120、210与间隙物的压合固定，而可避免发生易位导致结构溃散。
更进一步来说，请看到图12B及图12C，图12B示出电子装置100F应用成可伸展性结构的侧剖面示意图，而图12C示出电子装置100F的结构的俯视示意图。前述于图12A所描述的结构可被配置成多个岛状结构260。具体而言，第一层体110与第三层体240可被制作成岛状的，而这些岛状的第一层体110与第三层体240可由第二层体130相连接，其中第二层体130可还包括可伸展基板及可伸展介电材料，例如像是有机材料，从而使得第二层体130能成为具有可伸展性的连续弹性体。
数据线262及扫描线264可交错排列，且每一个岛状结构260可对应地电性连接数据线262及扫描线264。同前所述，数据线262会电性连接每一个岛状结构260的走线162A，而扫描线264则会电性连接每一个岛状结构260的走线162B，从而能驱动对应岛状结构的第一薄膜晶体管114及发光元件246。
在此配置下，如图12C及图12D所示，其中图12D示出电子装置100F的结构于伸展后的俯视示意图。在将第二层体130配置为弹性体，且数据线262及扫描线264也是形成为可伸展走线的情况下，岛状结构240之间的间距会是可变的，使得电子装置100F能因此具有可伸展性，例如电子装置100F可自如图12C所绘的状态伸展为如图12D所绘的状态。此外，同前所述，每一个岛状结构240可因受到填充物与间隙物的压合固定，而避免于伸展过程发生结构溃散。
请回到图12A。虽本实施方式是将自第一层体110电性连接至第三层体240的路径配置成由两个导电材料(即导电材料150C与230)形成，然而本公开内容不以此为限，于其他实施方式中，自第一层体110电性连接至第三层体240的路径也可以是配置成由单一个导电材料贯穿驱动电极248直至接触第一薄膜晶体管114的第一漏极电极117而形成。此外，虽本实施方式是将走线层162C配置为连接导电材料150C，然而本公开内容不以此为限，于其他实施方式中，也可以依据实际需求而省略走线层162C，像是可依据连接至补偿电路的需求而配置走线层162C，或是若无此需求则可省略走线层162C。
请参照图13A至图13C，其分别为根据本公开内容的部分实施方式示出电子装置于制作流程中的不同阶段的侧剖面示意图。本实施方式与前述制作方法的至少一个差异点在于，本实施方式中，可在第二层体上再层叠第三层体。
具体来说，如图13A所示，可先完成将第二层体130层叠在第一层体110上，并形成导电材料150，此制作流程可雷同或近似图6A至图6D的制作流程，在此不再赘述。另一方面，可在第三承载基板109上形成第三层体240，其中第三承载基板109可以是玻璃基板，且第三层体240形成为具有第三元件，并接着通过光掩模工艺来图案化单一膜层，以在第三层体240上形成第三间隙物220。在第三间隙物220形成后，可于第三层体240的上配置填充物210。所配置的填充物210可以高过第三间隙物220，使得填充物210在后续工艺中能有足够的量可被挤压而向外流动。
如图13B所示，可将第三承载基板109及第三层体240配置在第二层体130之上，以完成对组，且于对组后，可将第三承载基板109自第三层体240脱离。于对组过程中，第三间隙物220可对准导电材料150。因此，于完成对组后，一部分的第三间隙物220可与导电材料150形成交界面，而另一部分的第三间隙物220(即未与导电材料150形成交界面的第三间隙物220)则可接触第二层体130。此外，与导电材料150形成交界面的第三间隙物220可能会因受挤压而被压缩。
如图13C所示，可接着进行穿孔工艺，其包括移除一部分的第三层体240以及一部分的第三间隙物220，并可在第三间隙物220内形成连通至导电材料150和连通至第二层体130的接触洞222。接着，可在接触洞222内形成导电材料230，且导电材料230穿过第三层体240及第三间隙物220。之后，可使第一承载基板102自第一层体110脱离。
通过采用上述制作流程，可使第一层体110能电性连接第二层体130并也能电性连接第三层体240，且第二层体130也能电性连接第三层体240，从而电性导通不同层的层体。
综上所述，本公开内容的电子装置包括第一层体、第二层体、第一间隙物、填充物以及导电材料。第一层体及第二层体各自具有第一元件及第二元件，且第二层体设置于第一层体之上。第一间隙物及填充物设置于第一层体与第二层体之间，且第一间隙物具有接触洞，其中填充物的材质不同于第一间隙物的材质。导电材料位于接触洞内，且第一元件与第二元件通过导电材料电性连接。通过此配置，在电子装置的制作流程中，可以是在确定第一层体与第二层体的距离后，才形成接触洞并接着于其内形成导电材料，如此一来，接触洞可以是在其预计深度能被确定的情况下形成，因此可使接触洞具有稳定的穿孔尺寸，并也提升接触洞的穿孔品质，从而连带提升后续所形成的导电材料的可靠度。
虽然本公开内容已以多种实施方式公开如上，然其并非用以限定本公开内容，任何本领域技术人员，在不脱离本公开内容的精神和范围内，当可作各种的更动与润饰，因此本公开内容的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种电子装置，包括：
一第一层体，具有一第一元件；
一第二层体，设置于该第一层体之上，并具有一第二元件；
一第三层体，设置于该第二层体之上，并具有一第三元件；
多个第一间隙物，设置于该第一层体与该第二层体之间，各该第一间隙物具有一接触洞；
第三间隙物，设置于该第二层体和该第三层体之间，该第三间隙物具有接触洞；
填充物，设置于该第一层体与该第二层体之间，并设置于该第二层体和该第三层体之间，且该填充物的材质不同于该多个第一间隙物的材质；以及
导电材料，穿过该第二层体和该第三层体，并至少位于该多个接触洞内，且该第一元件、该第二元件与该第三元件通过该导电材料电性连接。
2.如权利要求1所述的电子装置，还包括：
一第二间隙物，设置于该第一层体与该第二层体之间，并与该第一层体及该第一间隙物通过该填充物完全分隔开来。
3.如权利要求2所述的电子装置，其中该第二间隙物沿着一第一方向延伸，使得该第二间隙物在该第一方向上的长度大于该第一间隙物在该第一方向上的长度。
4.如权利要求1所述的电子装置，还包括至少一导电焊盘，设置于该导电材料与该第二层体之间，且该导电材料与该第二元件通过该导电焊盘电性连接。
5.如权利要求1所述的电子装置，其中该第一元件及该第二元件各自为薄膜晶体管、无机发光二极管、有机发光二极管、扇出型走线、触控线路或其组合。
6.如权利要求1所述的电子装置，其中该第一间隙物的宽度在厚度方向上为渐缩、垂直或渐扩。
7.如权利要求1所述的电子装置，其中该第二元件包括一导电层，且该导电材料穿过该导电层。
8.如权利要求1所述的电子装置，其中该导电材料自该第一层体内延伸至超过该第二层体与该填充物之间的交界面。
9.一种电子装置的制作方法，包括：
于一第一层体上形成多个第一间隙物；
在该多个第一间隙物形成后，于该第一层体之上配置一填充物；
将一第二层体覆盖至该多个第一间隙物及该填充物之上；
形成穿过各该第一间隙物以及该第二层体的至少一导电材料；
于一第三层体上形成第三间隙物；
在该第三间隙物形成后，于该第三层体之上配置填充物；
将该第三层体配置在该第二层体之上，以完成对组；
进行穿孔工艺，移除一部分的该第三层体以及一部分的该第三间隙物；以及
形成穿过该第三间隙物以及该第三层体的并与该导电材料连通的另一导电材料。
10.如权利要求9所述的电子装置的制作方法，其中形成穿过各该第一间隙物以及该第二层体的该导电材料的步骤进行于将该第二层体覆盖至该第一间隙物及该填充物之上的步骤之后。
CN202010138999.1A 2019-08-21 2020-03-03 电子装置及其制作方法 Active CN111324237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108129890 2019-08-21
TW108129890A TWI744678B (zh) 2019-08-21 2019-08-21 電子裝置及其製作方法

Publications (2)

Publication Number Publication Date
CN111324237A CN111324237A (zh) 2020-06-23
CN111324237B true CN111324237B (zh) 2023-06-20

Family

ID=71163673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010138999.1A Active CN111324237B (zh) 2019-08-21 2020-03-03 电子装置及其制作方法

Country Status (2)

Country Link
CN (1) CN111324237B (zh)
TW (1) TWI744678B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072649A (zh) * 2021-11-04 2023-05-05 群创光电股份有限公司 电性连接结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253519A (zh) * 2011-06-10 2011-11-23 友达光电（苏州）有限公司 液晶面板及其制作方法
CN103365014A (zh) * 2013-07-11 2013-10-23 京东方科技集团股份有限公司 显示面板制作方法、显示面板及显示装置
CN107368220A (zh) * 2017-06-01 2017-11-21 友达光电股份有限公司 电子元件
CN108110005A (zh) * 2017-12-07 2018-06-01 睿力集成电路有限公司 晶体管结构、存储单元阵列及其制备方法
JP2019135589A (ja) * 2018-02-05 2019-08-15 凸版印刷株式会社 表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101500426B1 (ko) * 2008-08-26 2015-03-09 삼성디스플레이 주식회사 터치 스크린 표시 장치
WO2014054551A1 (en) * 2012-10-03 2014-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI727366B (zh) * 2013-08-09 2021-05-11 日商半導體能源研究所股份有限公司 發光元件、顯示模組、照明模組、發光裝置、顯示裝置、電子裝置、及照明裝置
CN107958959B (zh) * 2013-08-26 2019-11-12 株式会社半导体能源研究所 发光元件、显示模块、照明模块、发光装置、显示装置、电子设备及照明装置
TWI565008B (zh) * 2014-05-07 2017-01-01 金龍國際公司 半導體元件封裝結構及其形成方法
TWI533274B (zh) * 2015-04-17 2016-05-11 友達光電股份有限公司 顯示面板
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253519A (zh) * 2011-06-10 2011-11-23 友达光电（苏州）有限公司 液晶面板及其制作方法
CN103365014A (zh) * 2013-07-11 2013-10-23 京东方科技集团股份有限公司 显示面板制作方法、显示面板及显示装置
CN107368220A (zh) * 2017-06-01 2017-11-21 友达光电股份有限公司 电子元件
CN108110005A (zh) * 2017-12-07 2018-06-01 睿力集成电路有限公司 晶体管结构、存储单元阵列及其制备方法
JP2019135589A (ja) * 2018-02-05 2019-08-15 凸版印刷株式会社 表示装置

Also Published As

Publication number Publication date
TW202109933A (zh) 2021-03-01
CN111324237A (zh) 2020-06-23
TWI744678B (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
KR102654925B1 (ko) 디스플레이 장치 및 이의 제조 방법
US10325969B2 (en) Display panel, fabrication method and display apparatus
CN109949703B (zh) 柔性显示基板、显示面板、显示装置及制作方法
US20180203565A1 (en) Touch control display device and manufacturing method thereof
US11567596B2 (en) Touch display device
CN107589576B (zh) 阵列基板及其制作方法、触控显示面板
CN109634467B (zh) 一种阵列基板及其制备方法
US11687182B2 (en) Display apparatus
CN113193017B (zh) 显示面板和显示装置
CN111857395A (zh) 触控显示设备
CN111596476B (zh) 阵列基板、显示面板以及显示装置
CN111324237B (zh) 电子装置及其制作方法
CN112612164A (zh) 显示面板及其制备方法
US20200174327A1 (en) Liquid crystal display panel with ultra-narrow bottom border and manufacturing method thereof
US11133432B2 (en) Display panel and manufacturing method thereof, and display device
KR20150003587A (ko) 표시 장치 및 그 제조 방법
US20170108983A1 (en) Touch display panel and pixel structure
KR101883152B1 (ko) 반도체 장치
CN111341744B (zh) 一种阵列基板及其制作方法、显示装置
WO2021051846A1 (zh) 一种显示面板及显示装置
CN114388597A (zh) 显示面板及显示终端
US11950467B2 (en) Display device and method of providing the same
US20240184389A1 (en) Electronic device
KR102412333B1 (ko) 터치표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant