CN111321470A - 含硼掺杂剂的低腐蚀坑密度砷化镓晶体 - Google Patents

含硼掺杂剂的低腐蚀坑密度砷化镓晶体 Download PDF

Info

Publication number
CN111321470A
CN111321470A CN201911286027.0A CN201911286027A CN111321470A CN 111321470 A CN111321470 A CN 111321470A CN 201911286027 A CN201911286027 A CN 201911286027A CN 111321470 A CN111321470 A CN 111321470A
Authority
CN
China
Prior art keywords
wafer
crystal
gallium arsenide
etch pit
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911286027.0A
Other languages
English (en)
Inventor
拉贾拉姆·谢蒂
刘卫国
杨盛世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tongmei Xtal Technology Co Ltd
Original Assignee
AXT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AXT Inc filed Critical AXT Inc
Publication of CN111321470A publication Critical patent/CN111321470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/002Crucibles or containers for supporting the melt
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003Heating or cooling of the melt or the crystallised material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/006Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/02Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method without using solvents
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B27/00Single-crystal growth under a protective fluid
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

用于含硼掺杂剂的低腐蚀坑密度砷化镓晶体的方法和体系可包括一种砷化镓单晶晶片,该晶片含有硼作为掺杂剂、腐蚀坑密度小于500cm‑2、并且在940nm处的光吸收为6cm‑1以下。晶片的腐蚀坑密度可小于200cm‑2。晶片的直径可为6英寸或更大。晶片的硼浓度可介于1×1019cm‑3和2×1019cm‑3之间。晶片的厚度可为300μm以上。在晶片的第一表面上可形成有光电器件,该晶片可被切割成数个裸片,并且来自于其中一个裸片的一面上的光电器件的光信号可从裸片的与该面相对的一面传输出去。

Description

含硼掺杂剂的低腐蚀坑密度砷化镓晶体
相关申请的交叉引用/援引加入
本申请请求2018年12月13日递交的美国临时申请62/779,036的优先权和权益,该临时申请在此通过引用的方式全文纳入本申请。
技术领域
本发明的某些实施方案涉及半导体衬底。更具体而言,本发明的某些实施方案涉及含硼掺杂剂的低腐蚀坑密度砷化镓晶体。
背景技术
半导体衬底、特别是III-V族半导体衬底,被用于制造诸如异质结双极晶体管(HBT)、赝晶型高电子迁移率晶体管(pHEMT)等电子器件和光电器件,以及例如激光器。衬底中的缺陷可降低生产率和提高成本。
对于本领域技术人员而言,通过将这样的体系与本申请其余部分结合附图所描述的本发明作比较,常规方案和传统方案的其他局限和缺点将是明显的。
发明内容
用于含硼掺杂剂的低腐蚀坑密度的砷化镓晶体的体系和/或方法大体在至少一幅附图中示出和/或通过结合至少一幅附图描述,如更完整地记载于权利要求书中。
本发明的各种优点、方面和新的特征,及其示例说明的实施方案的具体细节,可从随后的说明书和附图中更全面地理解。
附图说明
图1是一幅示意图,示出了根据本发明的一个示例性实施方案的垂直梯度凝固反应器。
图2示出了根据本发明的一个实施方案制造的6英寸砷化镓晶片的腐蚀坑密度结果。
图3示出了根据本发明的一个示例性实施方案利用垂直梯度凝固方法制作砷化镓晶片的流程图。
图4示出了根据本发明的一个示例性实施方案在低腐蚀坑密度的6英寸半绝缘砷化镓晶片上制作的器件。
具体实施方式
本发明的某些方面可基于用于含硼掺杂剂的低腐蚀坑密度的砷化镓晶体的方法和相应的晶片。
图1是一幅示意图,示出了根据本发明的一个示例性实施方案的垂直梯度凝固反应器。参见图1,示出的是一个垂直梯度凝固(VGF)体系100,该体系100包括安瓿110、支撑件107、加热线圈120和坩埚130。在安瓿110内,可以使用籽晶101和垂直构型的液态熔体105进行生长,其中由于熔体105的非常渐进的冷却而形成固体103。坩埚130可包括例如热解氮化硼(PBN),并且可在制造过程中容纳熔体和种子材料。
VGF体系100包括用于生长装料、加热器、绝缘体和支撑件的配置,其包括:在晶体生长装料中来自高于椎体水平的加热线圈120的直接辐射,种子101,并且也可包括支撑结构107,用于支撑加热线圈120中的安瓿110。此外,绝缘体109可置于支撑件107内以促进生长期间向内的辐射热流以及生长之后期间和冷却期间的散热。用于生长安瓿110的支撑圆柱体107可包括一个中空椎体,该中空椎体位于容纳籽晶101的种子囊袋的下方,以提供穿过中心向下的导热流路径,该导热流路径被向下通往加热器底部的更大直径的石英棒辅助并变得更稳定。
在VGF过程中,可以使用多区炉加热安瓿110中坩埚130中的多晶装料——种子101,多区炉由加热线圈120表示。通过将装料熔融至种子101引发晶体生长,从而形成熔体105,并缓慢降低温度以冷却种子101处的熔体105。形成固体103的结晶过程可以通过改变不同炉区的温度梯度而精确地控制,比如向加热线圈120的不同部位施加不同的电流。从而,加热线圈120可构成一个能够实现不同温度、不同加热/冷却速率和不同空间温度分布的多区加热体系。
VGF方法相比于诸如液封提拉法(LEC)和水平布里其曼法(HB)等其他方法有很多优点。首先,晶体和熔体的热环境是径向对称的,使得能够实现径向均匀的界面和精确的温度分布控制。其次,低轴向和径向温度梯度的生长,结合通过坩埚施加的直径控制,以及无需为了快速凝固晶体而采用大的温度梯度,能够显著降低应变,从而降低晶体中的位错。再次,液固界面穿过熔体向上发展,并且在坩埚底部的种子101处开始结晶。该体系在底部更冷,能够热力学地稳定对抗对流。即使在冷却过程中,容易调节的冷却依然能让晶体以尽可能小的缺陷率达到室温。
以前尚未制造出6英寸或更大直径晶片形式的非n-型或p-型的平均位错密度为1000cm-2以下的GaAs晶体。常规的掺杂硅的GaAs晶片由于足够高量掺杂时的固溶硬化效果,可具有低的EPD,但这会导致大的红外吸收。在本发明的一个示例性实施方案中,可使用硼作为掺杂剂,加入纯GaAs晶体中,在以特殊生长控制进行VGF方法时实现了非常低的位错密度效果。在一个实例情况中,为了提高衬底的红外透光度,没有使用硅掺杂,然而少量依然可以存在,与硼共掺杂。
在晶体生长之前,含硼的GaAs多晶通过多合成(poly synthesis)预先制备。该多合成方法可以在石英反应管中利用舟法(boat method)进行,可以确保硼均匀地引入GaAs晶体中,能够使得晶体生长过程接纳掺杂剂。一旦生成多晶GaAs,就可进行VGF晶体生长过程。为了实现低EPD,小心控制多个VGF参数。第一个参数可包括熔体/晶体界面140的形状,其可控制成向熔体凹入,例如,凹入10mm,6英寸直径晶体的中心比边缘低约10mm。这可以用不同的时间温度分布和/或空间温度分布加以控制。
其次,受冷却速率控制的结晶速度可设置为0.2-0.5℃/小时。可在晶锭的不同部位处设置不同的固化速率。沿着生长中的晶体的温度梯度可在晶锭(boule)中产生应力,其中头部冷得更早,且在某些情况下可能发生头部比尾部低约100度,因此需要精确地控制。
最后,熔体/晶体界面处的温度梯度可设置成介于4至8℃/cm之间。同样,多区加热能够实现精确控制遍及整个坩埚130的温度。在完成全部固化之后,可将加热温度在不同加热区中分别以约0.5-5℃/小时、1-20℃/小时、和5-20℃/小时的速度降低到室温。该方法可获得长约85mm、具有圆柱体部分的、低位错的6英寸直径的GaAs单晶。尽管该方法针对的是6英寸直径晶锭,但同样的方法也可采用不同的炉尺寸被用在其他的直径中。由该方法获得的位错密度低于500cm-2,低于200cm-2,甚至低于100cm-2,如图2所示。
图2示出了根据本发明的一个实施方案制造的6英寸砷化镓晶片的腐蚀坑密度结果。参见图2,根据SEMI M36-0699和ASTM测试方法F140-92进行EPD测量。在69个点(每个点的面积为0.024cm2)处测量的EPD水平的一个实例示于图2中,结果是针对晶体的种子末端和尾部末端。
测量了来自于不同晶锭的晶片,显示两个晶锭的晶体种子末端处的晶片的平均EPD为50和75/cm2,最大EPD为875和1583/cm2,两个晶锭的尾部末端处的晶片的平均EPD为156和164/cm2,最大EPD为3125和4958/cm2。这相对于已有GaAs衬底取得了显著的进步。
表1示出GaAs衬底的吸收系数数据。
掺杂剂 厚度(μm) 吸收系数(1/cm)
B 692 5.340
B 693 5.337
B 693 3.823
B 694 4.585
Si 577 10.219
Si 578 9.040
Si 580 7.057
Si 581 11.113
表1示出了来自于通过本发明所述方法制备的晶锭的晶片的吸收数据。对于标称厚度约600μm的来自于晶锭两个末端的晶片,测量在940nm波长处的吸收系数值。晶片可介于例如300μm至1000μm之间。对于硼掺杂的晶片,吸收系数全部小于6cm-1。该值比传统Si掺杂GaAs晶片低得多,后者的吸收系数可介于约7.0-11.0cm-1之间,如上针对硅掺杂的晶片、采用相似测量在940nm处的数据所示。在1000nm和1050nm处,硼掺杂的晶片的吸收系数小于2cm-1
通过VGF方法生长极低EPD的低吸收B掺杂GaAs晶片,可以带来高的器件生产率,并且在使用倒装芯片(flip-chip)技术的诸如LED和VCSEL(垂直共振腔表面放射激光)等垂直发光结构的设计和生产中非常有用。上述VGF方法能够得到6英寸或更大直径的具有极低EPD和低吸收的晶片。
图3示出了使用图1所示的垂直梯度凝固炉100制作GaAs晶片的方法。该方法得到腐蚀坑密度小于500cm-2的6英寸GaAs衬底,可得到小于100cm-2的平均腐蚀坑密度和小于6cm-1的在940nm处的吸收系数。该方法也可用于制作磷化铟(InP)、磷化镓(GaP)或其他相关III-V复合半导体。
在步骤301中,可获得原料砷(As)、镓(Ga)和硼(B),且可在将原料置于石英管内的舟中之前在原料上进行检测,以多合成制备B掺杂的多晶GaAs。该方法包括用容纳有通过多合成预先制作的含硼多晶GaAs、籽晶、适量的B2O3密封剂、适量的碳掺杂剂的坩埚准备装料,排空坩埚和将坩埚密封于熔融石英安瓿内。
一旦生成多晶GaAs,则在步骤303中进行垂直梯度凝固(VGF)晶体生长,其中带有坩埚的安瓿在多区加热体系中以受控的方式被加热,以逐步地自上而下地熔融含硼多晶装料,直至一部分籽晶熔融。可以通过实施多区加热器的受控冷却,从部分熔融的种子开始启动生长。时间温度分布和空间温度分布受到严密控制,以获得低于500cm-2的6英寸或更大直径的晶体。
为了实现低EPD,小心控制多个VGF参数。第一个参数可包括熔体/晶体界面的形状,其可控制成向熔体凹入,例如凹入10mm,6英寸直径的已固化晶体的中心比边缘低约10mm。这可以利用不同的时间温度分布和/或空间温度分布加以控制。其次,受冷却速率控制的结晶速度可针对晶锭的不同部位设置为0.1-2℃/小时,同时在熔体-晶体界面处施加1至8℃/cm的温度梯度。通过在多区加热体系中利用适当的冷却速率,可将界面形状控制成向熔体略微凹陷的。可在晶锭的不同部位处设置不同的固化速率。最后,熔体/晶体界面处的温度梯度可设置成介于4至8℃/cm之间。在完成装料材料的全部固化后,对于最初的300℃,针对不同加热区以0.5-5℃/小时、1-10℃/小时和5-20℃/小时的适当的冷却速率施加受控冷却,然后以20-50℃/小时的速率冷却至室温,可获得非常低的缺陷密度的晶体。
一旦生长出VGF晶体(并任选地检测),则在步骤305中可进行晶锭成形过程,以得到例如具有想要的平坦度的倒圆角晶锭,并也可被检测。一旦晶体完成成形,则晶锭可在步骤307中被切割成晶片,并且晶片可任选地被检测。
一旦从晶锭切割出低EPD晶片,则晶片可继续进行晶片加工步骤309。可进行任选的晶片退火过程。在一个示例性的退火过程中,可采用一个或多个退火阶段,其中可将晶片垂直地负载于一个水平石英舟中,并与砷块一起插入到水平石英安瓿中。可将砷块设置为能够在退火温度下提供所需的蒸汽压力,从而避免砷从GaAs衬底解离。然后将安瓿泵抽至高真空水平(小于5E-3Torr)并密封。随后可将安瓿及其内容物插入到例如卧式3区炉中,开始将安瓿及其内容物加热至期望的设定(平台)温度。
为了确保结构品质和电品质,可在晶片上进行检测。在一个实例情况中,整个晶锭中的硼浓度可大于1×1019cm-3,在一些实施方案中介于1.0×1019cm-3至2×1019cm-3之间,并且硼的比例从晶锭的一端到另一端为1:1至1:3,或在更均匀的晶锭中为1:1至1:1.5。结构品质可通过X射线表征和腐蚀坑密度测量进行评估。采用上述方法可产生低于500/cm2、低于200cm-2、甚至低于100cm-2的平均位错腐蚀坑密度(EPD)。结构品质和电品质也可通过光吸收测量进行评估,其中在940nm处的吸收系数可在6cm-1以下。
一旦对低EPD晶片进行退火和任选地检测,就可进行抛光低EPD晶片的晶片抛光工艺,并且任选地可再次检测抛光后的晶片。一旦抛光了晶片,就可清洗它们,然后继续步骤311,在该步骤中可以包装它们以运输给顾客。上述过程也可以用来制造磷化铟(InP)或其他复合半导体晶片。作为该方法的结果,制得低EPD的6英寸GaAs晶片。
图4示出了根据本发明的一个示例性实施方案的在低腐蚀坑密度、低吸收的6英寸砷化镓晶片上制作的器件。参见图4,其示出一个采用上述方法制造并使用在裸片(die)403上的电子器件和/或光电器件进一步加工的6英寸GaAs晶片401。其还示出一个平面(flat)405,这例如可在晶片制作时形成,以指明晶面。晶片401上的裸片403的个数可由每个裸片的面积定义,图4所示的尺寸仅仅是一个实例。
此外,裸片403可包括诸如边发射激光、垂直共振腔表面发射激光器(VCSEL)等光电器件,并在需要穿过晶片401传输光信号时包括光探测器。例如,可在晶片401上形成一排探测器或表面发射激光器,并将读数仪和控制回路置于器件上,同时穿过晶片401接收光信号和/或传输光信号。此处记载的低的光信号吸收,例如在940nm处小于5cm-1或在1000nm处小于2cm-1,允许这样的红外应用。
上述方法可用于制备半绝缘的低掺杂衬底,和/或掺杂衬底。半绝缘GaAs衬底由于衬底的高电阻率而能够制备高速电子器件,其中导电衬底可导致损耗和寄生电容。实例器件包括赝晶型高电子迁移率晶体管(pHEMT)和异质结双极晶体管(HBT)。衬底中的位错可降低器件的可靠性,因为例如电流可增大缺陷尺寸。此外,得到的晶片在940nm处具有足够低的6cm-1以下的吸收,可在晶片上形成光学信号穿过晶片时损失最小的光器件和光电器件。
在本发明的一个实施方案中,含硼掺杂剂的低腐蚀坑密度砷化镓晶体可包括含硼作为掺杂剂的砷化镓单晶晶片,其腐蚀坑密度小于500cm-2,在940nm处的光吸收为6cm-1以下。晶片可具有小于200cm-2的腐蚀坑密度。晶片的直径可以是6英寸或更大。晶片的硼浓度可大于1×1019cm-3,或在一些实施方案中介于1×1019cm-3至3×1019cm-3之间。晶片的厚度可为300μm以上。可在晶片的第一表面上形成多个光电器件,将其切割成数个裸片,来自于其中一个裸片的一面上的光电器件的光信号可从裸片的与该面相对的一面传输出去。
在本发明的另一个实施方案中,一种用于含硼掺杂剂的低腐蚀坑密度砷化镓晶体的方法可包括:将装料材料密封在坩埚中,该装料材料包括多晶砷化镓籽晶、B2O3密封剂和碳;将坩埚密封在石英安瓿中;通过采用多区加热体系加热安瓿以逐步熔融装料材料,直至部分籽晶熔融,从而进行垂直梯度凝固晶体生长过程;通过多区加热体系的受控冷却从部分熔融的种子开始启动生长;在熔体-晶体界面处施加1至8℃/cm的温度梯度;在多区加热体系中利用冷却速度控制界面的形状,使其向熔体凹陷,以形成固化的砷化镓晶体。
多区加热体系的冷却可配置0.1-2℃/小时的速率。在坩埚在密封于石英安瓿之前可将其进行排空。对于最初的300℃,可以在不同的加热区域以0.5-5℃/小时、1-10℃/小时和5-20℃/小时的速率冷却已固化的装料,然后以20-50℃/小时的速率冷却至室温。界面形状可控制成向熔体凹入,已固化的晶体的中心比边缘低约10mm。已固化的晶体的直径可以是6英寸或更大,且腐蚀坑密度可为500cm-2以下。已固化的晶体的硼浓度可大于1×1019cm-3,在一些实施方案中介于1×1019cm-3至2×1019cm-3之间。已固化的晶体可包括晶锭,并且晶锭中的硼浓度可大于1×1019cm-3,在一些实施方案中介于1×1019cm-3至3×1019cm-3之间,并且硼的比例从晶锭的一端到另一端为1:1至1:1.5。
虽然结合了某些实施方案对本发明进行了说明,但是本领域技术人员将理解,可以在不脱离本发明的范围的前提下作出各种修改和等同替换。此外,为了使特定情况或材料符合本发明的教导,可作出多种改造,而不偏离所述范围。因此,意欲指出本发明不限于所公开的特定实施方案,而是本发明将包括落入权利要求书范围中的所有实施方案。

Claims (18)

1.砷化镓单晶晶片,其含有硼作为掺杂剂、腐蚀坑密度小于500cm-2、并且在940nm处的光吸收为6cm-1以下。
2.根据权利要求1所述的晶片,其中所述晶片的腐蚀坑密度小于200cm-2
3.根据权利要求1所述的晶片,其中所述晶片的腐蚀坑密度小于100cm-2
4.根据权利要求1所述的晶片,其中所述晶片的直径为6英寸或更大。
5.根据权利要求1所述的晶片,其中所述晶片的硼浓度为1×1019cm-3以上。
6.根据权利要求1所述的晶片,其中所述晶片的厚度为300μm以上。
7.根据权利要求1所述的晶片,其中在所述晶片的第一表面上形成有电子器件和/或光电器件。
8.根据权利要求7所述的晶片,其中所述晶片被切割成数个裸片,并且来自于其中一个裸片的一面上的光电器件的光信号从裸片的与该面相对的一面传输出去。
9.一种形成单晶砷化镓衬底的方法,所述方法包括:
将装料材料密封在坩埚中,所述装料材料包括多晶砷化镓籽晶、B2O3密封剂和碳;
将坩埚密封在石英安瓿中;
通过采用多区加热体系加热安瓿,以逐步熔融装料材料,直至部分籽晶熔融,从而进行垂直梯度凝固晶体生长;
从部分熔融的种子开始通过进行多区加热体系的受控冷却启动生长;
在熔体-晶体界面处施加1至8℃/cm的温度梯度;和
利用多区冷却体系中的冷却速度将界面的形状控制成向熔体凹陷,以形成固化的砷化镓晶体。
10.根据权利要求9所述的方法,包括以0.1至2℃/小时的速率控制多区加热体系的冷却。
11.根据权利要求9所述的方法,包括在将坩埚密封在石英安瓿中之前排空坩埚。
12.根据权利要求9所述的方法,包括对于最初的300℃,针对不同的加热区,以0.5-5℃/小时、1-10℃/小时和5-20℃/小时的速率冷却已固化的装料材料,然后以20-50℃/小时的速率冷却至室温。
13.根据权利要求9所述的方法,包括将界面形状控制成向熔体凹陷,已固化的晶体的中心比边缘低约10mm。
14.根据权利要求11所述的方法,其中已固化的晶体的直径为6英寸以上。
15.根据权利要求11所述的方法,其中已固化的晶体的腐蚀坑密度为500cm-2以下,并且在940nm处的光吸收为6cm-1以下。
16.根据权利要求11所述的方法,其中已固化的晶体的硼浓度为1×1019cm-3以上。
17.根据权利要求11所述的方法,其中已固化的晶体包括晶锭,晶锭中的硼浓度为1×1019cm-3以上,并且硼的比例从晶锭的一端到另一端为1:1至1:3。
18.一种半导体衬底,所述衬底包括:
一种砷化镓单晶晶片,所述晶片含有硼作为掺杂剂、腐蚀坑密度小于500cm-2、硼浓度介于1×1019cm-3至3×1019cm-3之间,并且在940nm处的光吸收为6cm-1以下。
CN201911286027.0A 2018-12-13 2019-12-13 含硼掺杂剂的低腐蚀坑密度砷化镓晶体 Pending CN111321470A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862779036P 2018-12-13 2018-12-13
US62/779,036 2018-12-13

Publications (1)

Publication Number Publication Date
CN111321470A true CN111321470A (zh) 2020-06-23

Family

ID=71071325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911286027.0A Pending CN111321470A (zh) 2018-12-13 2019-12-13 含硼掺杂剂的低腐蚀坑密度砷化镓晶体

Country Status (2)

Country Link
US (1) US20200190697A1 (zh)
CN (1) CN111321470A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114574939A (zh) * 2022-04-19 2022-06-03 北京通美晶体技术股份有限公司 一种GaAs单晶的生长方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11608569B2 (en) 2020-02-28 2023-03-21 Axt, Inc. Low etch pit density, low slip line density, and low strain indium phosphide
JP2024511114A (ja) * 2021-03-22 2024-03-12 エイエックスティー,インコーポレーテッド 垂直勾配凍結200mm(8インチ)ガリウムヒ素基板のための方法およびシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170051883A1 (en) * 2015-08-19 2017-02-23 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
CN110325672A (zh) * 2017-07-04 2019-10-11 住友电气工业株式会社 砷化镓晶体和砷化镓晶体基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890804B1 (en) * 2003-11-21 2005-05-10 Agere Systems, Inc. Metal-oxide-semiconductor device formed in silicon-on-insulator
US8022448B1 (en) * 2010-10-05 2011-09-20 Skyworks Solutions, Inc. Apparatus and methods for evaporation including test wafer holder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170051883A1 (en) * 2015-08-19 2017-02-23 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
CN110325672A (zh) * 2017-07-04 2019-10-11 住友电气工业株式会社 砷化镓晶体和砷化镓晶体基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. D. STURGE 等: "Optical Absorption of Gallium Arsenide Between 0.6 and 2.75 eV", PHYS. REV., vol. 127, no. 3, pages 768 - 773 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114574939A (zh) * 2022-04-19 2022-06-03 北京通美晶体技术股份有限公司 一种GaAs单晶的生长方法

Also Published As

Publication number Publication date
US20200190697A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US20230407522A1 (en) Low etch pit density 6 inch semi-insulating gallium arsenide wafers
CN111321470A (zh) 含硼掺杂剂的低腐蚀坑密度砷化镓晶体
US7566641B2 (en) Low etch pit density (EPD) semi-insulating GaAs wafers
CN102272359B (zh) 单晶制造装置、单晶的制造方法及单晶
JP3156382B2 (ja) 化合物半導体単結晶およびその成長方法
US8361225B2 (en) Low etch pit density (EPD) semi-insulating III-V wafers
KR102054383B1 (ko) 실리콘 단결정의 제조방법
JP7321929B2 (ja) ZnドープInP単結晶基板の製造方法
CN107313110B (zh) 一种p型磷化铟单晶制备配方及制备方法
US20060260536A1 (en) Vessel for growing a compound semiconductor single crystal, compound semiconductor single crystal, and process for fabricating the same
US20030172870A1 (en) Apparatus for growing monocrystalline group II-VI and III-V compounds
US20230416941A1 (en) Method and system for vertical gradient freeze 8 inch gallium arsenide substrates
JP2002293686A (ja) 化合物半導体単結晶の成長方法及びそれから切り出した基板
JP7046242B1 (ja) リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
US11608569B2 (en) Low etch pit density, low slip line density, and low strain indium phosphide
JP5981356B2 (ja) 化合物半導体単結晶、化合物半導体ウエハ、および化合物半導体単結晶の製造方法
CN117071051A (zh) 一种温度梯度凝固制备化合物晶体的均衡凝固方法
JP2013193942A (ja) 単結晶製造装置およびそれを用いた単結晶製造方法
JP2005200228A (ja) 化合物半導体単結晶成長方法
Nakai et al. Manufacturing large diameter GaAs substrates for epitaxial devices by VB method
KR20140104677A (ko) 실리콘 단결정 잉곳의 성장 방법
JP2005200229A (ja) 化合物半導体単結晶の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211116

Address after: California, USA

Applicant after: AXT

Applicant after: Beijing Tongmei Crystal Technology Co., Ltd

Address before: California, USA

Applicant before: AXT

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination