CN111316425B - 接合构造体、半导体封装件以及半导体装置 - Google Patents

接合构造体、半导体封装件以及半导体装置 Download PDF

Info

Publication number
CN111316425B
CN111316425B CN201880068385.1A CN201880068385A CN111316425B CN 111316425 B CN111316425 B CN 111316425B CN 201880068385 A CN201880068385 A CN 201880068385A CN 111316425 B CN111316425 B CN 111316425B
Authority
CN
China
Prior art keywords
metal terminal
line conductor
face
metal
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880068385.1A
Other languages
English (en)
Other versions
CN111316425A (zh
Inventor
森隆二
谷口雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN202410061659.1A priority Critical patent/CN117936483A/zh
Publication of CN111316425A publication Critical patent/CN111316425A/zh
Application granted granted Critical
Publication of CN111316425B publication Critical patent/CN111316425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种金属端子与线路导体的特性阻抗匹配容易的接合构造体等。接合构造体(C)等具备:金属端子(1),其具有端面(1a);线路导体(2),其具有金属端子(1)的端面(1a)的一部分所对置的侧面(2a);以及接合材料(3),其包含金属粒子,并且设为从包含金属端子(1)的端面(1a)的第一端部(1b)覆盖到包含线路导体(2)的侧面(2a)的第二端部(2b),并接合于金属端子(1)以及线路导体(2)。

Description

接合构造体、半导体封装件以及半导体装置
技术领域
本发明涉及一种将金属端子与线路导体接合的接合构造体、半导体封装件以及半导体装置。
背景技术
作为安装光半导体元件等半导体元件的半导体封装件,已知一种具备安装半导体元件的基板、和固定于基板的引线端子(金属端子)的器件。能够经由例如电介质基板等绝缘性构件来进行半导体元件对基板的安装以及引线端子的固定。
该情况下,在半导体封装件中,信号端子经由金-锡或锡-银等钎料接合到电介质基板,并固定。信号端子是金属制的引线端子等。在电介质基板的表面中的与钎料接合的部分预先设置有金属层。引线端子的端部沿着引线端子的长度方向与金属层对置并接合(参照例如专利文献1)。
在先技术文献
专利文献
专利文献1:国际公开第2017/033860号
发明内容
发明要解决的课题
近年来,在由信号端子和金属层构成的传输路径中传输的信号的高频化不断发展。因此,不断要求以更高的精度进行上述传输路径中的特性阻抗的匹配。此外,不断要求这样的半导体封装件的结构容易的接合构造。
用于解决课题的手段
本发明的一个方式的接合构造体具备:金属端子,其具有端面;线路导体,其具有该金属端子的所述端面的一部分所对置的侧面;以及接合材料,其包含金属粒子,并且设为从所述金属端子的所述端面覆盖到所述线路导体的一部分,并接合于所述金属端子以及所述线路导体。
本发明的一个方式的半导体封装件具备:具有第一面以及与该第一面相反的一侧的第二面的基板;位于所述基板的所述第一面侧的线路导体;从所述基板的所述第二面贯通到所述第一面,并在所述第一面侧具有端部的金属端子;以及包含金属粒子,并在所述金属端子的所述端部和所述线路导体之间存在的接合材料,在所述金属端子的所述端部和所述线路导体之间具有上述结构的接合构造体。
本发明的一个方式的半导体装置具备:上述结构的半导体封装件、以及位于所述第一面侧并与所述线路导体电连接的半导体元件。
附图说明
本发明的目的、特点、以及利点通过下述详细的说明和附图而变得明确。
图1是表示本发明的实施方式的接合构造体的剖视图。
图2A是本发明的实施方式的半导体封装件的立体图。
图2B是从图2A的相反侧观察的立体图。
图3A是本发明的实施方式的半导体封装件的俯视图。
图3B是图3A的X-X线处的剖视图。
图4是表示本发明的其他实施方式的接合构造体的剖视图。
图5是表示本发明的其他实施方式的接合构造体的剖视图。
图6是表示本发明的其他实施方式的接合构造体的剖视图。
图7是表示本发明的其他实施方式的接合构造体的剖视图。
图8是表示本发明的其他实施方式的接合构造体的剖视图。
图9是本发明的实施方式的半导体装置的立体图。
图10A是表示仿真模型的图。
图10B是表示仿真模型的图。
图10C是表示仿真结果的图。
图10D是表示仿真结果的图。
具体实施方式
参照附图,说明本发明的实施方式的接合构造体以及半导体封装件。图1是表示本发明的实施方式的接合构造体的剖视图。图2A是本发明的实施方式的半导体封装件的立体图,图2B是从图2A的相反侧观察的立体图。此外,图3A是本发明的实施方式的半导体封装件的俯视图,图3B是图3A的X-X线处的剖视图。
本发明的实施方式的接合构造体C具备:具有端面1a的金属端子1;具有与该端面1a对置的侧面2a的线路导体2;以及包含金属粒子并且设为从金属端子1的端面1a覆盖到线路导体2的一部分(例如,包含侧面2a的第二端部2b)并接合于金属端子1以及线路导体2的接合材料3。该接合构造体C例如用于半导体封装中的金属端子1与线路导体2的经由接合部3的接合,所述半导体封装包括:外部连接用的金属端子1;与半导体元件电连接的线路导体2;以及基板4,金属端子1及线路导体2以给定的位置关系而被配置。本发明的实施方式的半导体封装件10具有:金属端子1、线路导体2、在金属端子1和线路导体2之间存在的接合材料3、以及配置有金属端子1以及线路导体2的基板4,此外,在金属端子1和线路导体2之间具有上述实施方式的接合构造体C。
此外,在图2A、图2B、图3A以及图3B所示的示例中,半导体封装件10进一步具有:实际上配置了线路导体2并固定于基板4的绝缘板5、以及与绝缘板5接合的子基板(sub-mount)6。基板4具有第一面4a以及与第一面4a相反的一侧的第二面4b,并在第一面4a和第二面4b之间具有在厚度方向上贯通基板4的贯通孔4c。金属端子1从第二面4b到第一面4a在贯通孔4c内穿过而贯通基板4。金属端子1的端面1a以及包含端面的第一端部1b位于第一面4a侧。绝缘板5位于基板4的第一面4a侧,由此,在基板4的第一面4a侧配置有线路导体2。在该基板4的第一面4a侧,经由上述结构的接合构造体C,金属端子1和线路导体2相互接合。即,金属端子1的端面1a的一部分与线路导体2的侧面2a对置。包含金属粒子的接合材料3设为从包含金属端子1的端面1a的第一端部1b覆盖到包含线路导体2的侧面2a的第二端部2b。接合材料3与金属端子1以及线路导体2接合,金属端子1和线路导体2通过接合材料3而相互接合。
该半导体封装件10例如对光半导体元件等半导体元件(未图示)进行气密密封。半导体元件搭载于绝缘板5,并且与线路导体2电连接。如果基板4的搭载了半导体元件的第一面4a侧利用金属制壳体(CAN)(未图示)而被密封,则形成了所谓的TO(TransistorOutline,晶体管轮廓)-CAN型半导体封装件。当半导体元件是光半导体元件时,使用具有光信号的输入输出用的开口的金属制壳体。
在实施方式的接合构造体C中,金属端子1具有作为例如上述那样的半导体封装件10的外部连接用的导电通路的功能。在该情况下,金属端子1为细长的带状或棒状等的引线(引脚)端子。金属端子1例如由包含铁-镍-钴合金、铁-镍合金或铜的合金材料等金属材料构成。在金属端子1包含例如铁-镍-钴合金的情况下,能够通过对铁-镍-钴合金的铸锭(块)实施适当选自轧制加工、冲切加工、切削加工以及刻蚀加工等的金属加工,来进行制作。
金属端子1还可以是,例如如图2A、图2B、图3A以及图3B所示的示例那样,将多个金属端子1并排地固定于基板4。在图2A、图2B、图3A以及图3B所示的示例中,贯通基板4地配置有信号传输用的一对金属端子1。各个金属端子1具有位于基板4的第一面4a侧的端部1a、以及包含端面1a的第一端部1b。还能够将金属端子1中的位于基板4的第一面4a侧的部分(被气密密封的部分)视作第一端部1b。
此外,在图2A、图2B、图3A以及图3B所示的示例中,与一对金属端子1并排地配置有接地端子7。能够使用与金属端子1同样的金属材料,利用同样的方法来制作接地端子7。后文描述半导体封装件10中的金属端子1的结构以及功能的详情。
金属端子1为例如长度为1.5~22mm且直径为0.1~1mm的线状。在信号传输用的情况下,若考虑一对金属端子1的机械强度、特性阻抗(以下,简称为阻抗)的匹配以及作为半导体封装件10的小型化等,则将各个金属端子1的直径设为0.15~0.25mm。若金属端子1的直径为0.15mm以上,则例如易于抑制在半导体封装件10的操作时的金属端子1的弯曲等,有利于作业性的提高等。此外,若金属端子1的直径为0.25mm以下,则能将供金属端子1贯通的贯通孔4c的直径抑制得较小,因此对基板4的小型化有效,也就是说对半导体封装件10的小型化有效。
线路导体2例如具有半导体封装件10的作为半导体元件连接用的导体的功能。半导体元件与线路导体2的电连接能经由接合线或焊料等低熔点钎料来进行。若在接合线的情况下,则可以通过球焊(ball bond)法等接合法,依次对半导体元件(电极)和线路导体2接合金线或铝线等接合线。由此,能够使半导体元件与线路导体2电连接。经由接合材料3将该线路导体2与金属端子1相互接合,而构成将半导体元件与外部电路电连接的导电通路。
如前述那样,线路导体2形成于例如绝缘板5的表面。该绝缘板5固定于基板4的第一面4a侧,线路导体2位于基板4的第一面4a侧。线路导体2在第一面4a侧具有侧面2a,并具有包含侧面2a的第二端部2b。此外,金属端子1的端面1a与线路导体2的侧面2a对置地位于该第一面4a侧。对于金属端子1的端面1a,还可以是仅其一部分与线路导体2的侧面2a对置。金属端子1的第一端部1b和线路导体2的第二端部2b这二者经由后述的接合材料3而相互接合。接合材料3还与端面1a以及侧面2a接合。
线路导体2例如由适当选自钨、钼、锰、铜、银、金、钯、铂、铑、镍及钴等金属材料的金属材料或包含这些金属材料的合金金属材料而形成。线路导体2能够以金属化层、镀敷层及薄膜层等形态形成。线路导体2如前述那样形成于绝缘板5,在包含金、铜、镍、银等薄膜层时,也可以进一步包含钛、铬、钽、铌、镍-铬合金、氮化钽等的密合金属层。密合金属层位于绝缘板5与薄膜层之间,具有使线路导体2对绝缘板5的密合性提高的功能。
对于线路导体2的厚度,例如考虑电阻的降低以及内部应力的抑制等,设定成0.1~5μm左右。此外,对于密合金属层的厚度,考虑对绝缘板5的密合性的提高以及内部应力的抑制等,设定成0.01~0.2μm左右。此外,线路导体2还可以在密合金属层与薄膜层之间进一步包含抑制两者的相互扩散的扩散抑制层。扩散抑制层例如能够由铂、钯、铑、镍、钛-钨合金等金属材料形成。对于扩散抑制层的厚度,例如考虑上述的相互扩散的抑制以及线路导体2的电阻的抑制等,设定成约0.05~1μm。
此外,当线路导体2利用金属化法而配置于绝缘板5的表面时,例如可以包含适当选自钨、钼、锰、铜、银、金、铂以及钯等金属材料的金属材料。在该情况下,例如通过将钨的粉末连同有机溶剂及粘合剂等一起混炼而制成出的金属浆料,与绝缘板5进行烧成,由此,能够形成线路导体2。
绝缘板5例如由氧化铝质烧结体、氮化铝质烧结体、氮化硅质烧结体或玻璃陶瓷烧结体等陶瓷绝缘材料形成。绝缘板5例如在包含氧化铝质烧结体的情况下,则能够按以下方式进行制作。首先,在氧化铝、氧化硅、氧化钙以及氧化镁等原料粉末中添加适当的有机溶剂、溶媒并进行混合来制作料浆。接着,将料浆利用刮刀法或压延辊法等成形为薄片状,得到陶瓷生片(以下,也称为生片)。之后,将生片冲切加工成给定形状,并且根据需要层叠多片,将其在约1300~1600℃的给定温度下进行烧成。通过以上的工序,能够制作绝缘板5。
在线路导体2包含钨等金属化层的情况下,还可以使用将金属化层(线路导体2)用的金属浆料在构成绝缘板5的生片的表面印刷成给定图案,并同时进行烧成的制造方法。在该情况下,能够一体地制作绝缘板5和线路导体2。因此,对于线路导体2与绝缘板5的接合强度以及生产性等的提高是有效的。
接合材料3设为从包含金属端子1的端面1a的第一端部1b覆盖到包含线路导体2的侧面2a的第二端部2b。与金属端子1的第一端部1b和线路导体2的第二端部2b接合的接合材料3例如含有:包含银、铜、金以及钯等金属材料或包含这些金属材料的合金等金属材料的金属粒子。金属粒子彼此相互通过金属键而相互结合,成为聚集成接合部3的形状。此外,该金属粒子与金属端子1及线路导体2分别含有的金属成分相互结合。由此,进行金属端子1与线路导体2的经由接合部3的接合。
该接合构造体C在例如如图1所示那样的上下方向的剖视(纵向剖视)下,金属端子1的端面1a相对于线路导体2的表面2bb而垂直。此外,与线路导体2的与绝缘板5相反的一侧的表面2bb垂直地,将表面2bb所面向的方向设为上方向,将其相反方向设为下方向。此外,当从基板4的第一面4a侧观察第一面4a时,还规定与该上下方向相对的左右方向。线路导体2的表面2bb在以下称为上表面2bb。线路导体2的上表面2bb构成了线路导体2的第二端部2b的一部分。此外,线路导体2的侧面2a相对于金属端子1的端面1a是大致平行的。因此,能够使金属端子1的端面与线路导体2的侧面相互对置地配置。
金属端子1与线路导体2的经由接合材料3的接合构造体C构成金属端子1和线路导体2之间、也就是说连接金属端子1的外部电路、和连接线路导体2的半导体元件之间的信号的传输路径。此时,为了能够应对在传输路径传输的信号的高频化(例如40GHz以上),需要使该金属端子1和线路导体2之间的阻抗匹配。对此,在实施方式的接合构造体C中,这样的阻抗匹配的精度提高是容易的。阻抗匹配的精度提高的详情是如下那样的。
即,根据实施方式的接合构造体C,金属端子1的端面1a和线路导体2的侧面2a在对置的状态下通过接合材料3而接合。也就是说,在本发明中,所谓对置,是指在传输信号的方向即金属端子1的长度方向上,金属端子1与线路导体2不重合。换言之,是指在与线路导体2的上表面2bb垂直的方向上观察时的俯视观察下,金属端子1与线路导体2不重合。因此,因金属端子1与线路导体2的重合而引起的传输路径中的电阻变化被抑制。由此,能够降低因传输路径的长度方向上的电阻变化导致的特性阻抗的变化。因此,能够提供一种对由金属端子1和线路导体2构成的高频信号的传输路径中的特性阻抗匹配的精度提高有效的接合构造体C。在本实施方式中,金属端子1的端面1a与线路导体2的侧面2a对置,端面1a与侧面2a直接接触。此外,在包含金属端子1的端面1a的上下方向的剖视下,线路导体2的下表面位于比金属端子1更靠下侧的位置。
例如如以下那样来进行经由接合材料3的金属端子1与线路导体2的接合。首先,将银等的上述金属材料的粒子(实际上,多个粒子的集合物)连同有机溶剂以及粘合剂一起混炼,来制作浆料。接着,使金属端子1的端面1a与线路导体2的侧面2a对置来进行对位,在对位了的部分配置上述浆料,利用夹具等将它们临时固定。之后,利用电炉等对它们进行加热,使浆料中的金属粒子彼此结合。此时,还可以使粘合剂成分之间的聚合等发生。即,接合材料3除了金属粒子之间的金属键之外,还可以包含基于有机成分的聚合体的接合的作用。基于含有上述粘合剂成分的浆料的接合的温度例如设定成约200~300℃。
通过这样的接合时的金属粒子等的行为,浆料扩散到线路导体2的位于第二端部2b的上表面2bb以及金属端子1。由此,能够制作例如图1所示那样的接合构造体C。
此外,此时,若上述浆料含有互相聚合的有机成分,则通过有机成分的聚合体,浆料在比较低的温度下固化,因此,成为接合材料3的浆料的形状维持是容易的。因此,也能够使金属端子1的第一端部1b与线路导体2的第二端部2b的经由接合材料3的接合容易进行。此外,由于能够在比较低的温度下接合,因此。对于金属端子1与线路导体2的经由接合材料3的接合的作业性、以及作为接合构造体C和半导体封装件10的生产性的提高也是有效的。
此外,当考虑金属粒子之间的接合的容易度以及接合的强度等时,接合材料3中的金属粒子可以是1μm左右或不足1μm的粒径即微小粒子(所谓的亚微米粒子、亚纳米粒子、纳米粒子),也可以是微小粒子与微米单位的金属粒子的混合物。对于成为接合材料3的浆料,当使用这样的微小粒子作为金属粒子时,也可以含有会相互聚合的有机树脂成分。作为这样的有机树脂成分,能够列举例如聚合性的羧酸衍生物等。
图4是放大地表示本发明的其他实施方式的接合构造体C的主要部分的剖视图。图4中,针对与图1~图3B相同的部位,赋予相同的符号。在图4所示的示例中,金属端子1的端面1a与线路导体2的侧面2a对置,并且相互分离。在该端面1a和侧面2a之间存在间隙8,接合材料3位于间隙8。即,相互分离而未直接相接的金属端子1的端面1a和线路导体2的侧面2a之间通过接合材料3而接连,并相互电连接。在除此以外的方面,该其他实施方式的接合构造体C以及半导体封装件10与上述实施方式的接合构造体C以及半导体封装件10相同。关于它们的相同点,省略说明。
在这样的情况下,对于金属端子1和线路导体2之间产生的热应力的有效缓和是有利的。即,在包含前述那样的金属材料的金属端子1和在绝缘板5固定的线路导体2之间,可能产生因金属端子1和绝缘板5的热膨胀率的差而引起的热应力。此时,在两者间,包含变形比较容易的银等金属材料的接合材料3以填入间隙8的程度的量(体积)也就是说变形容易的量而存在。因此,通过接合材料3的变形,能够有效缓和金属端子1和线路导体2(绝缘板5)之间产生的热应力。
在该示例的情况下,由于如上述那样对于热应力的缓和是有利的,因此,能够有效地抑制因热应力导致的接合构造体C的机械破损。因此,该情况下,能够设为对阻抗匹配的精度提高有效、并且对金属端子1与线路导体2的接合的长期可靠性的向上也有效的接合构造体C。此外,在得到这样的可靠性提高的效果方面,优选接合材料3含有银或铜等弹性模量(例如杨氏模量)比较小的金属材料。在接合材料3含有银或铜的情况下,对于接合材料3中的导通电阻的降低也是有利的。
此外,如果接合材料3含有前述那样的银等的微小粒子,则因微粒子之间的结合的位移导致作为接合材料3的(宏观的)变形也是容易的。因此,关于接合的可靠性提高等,接合材料3适合含有银或铜的微小粒子。
此外,如果上述的间隙8的尺寸在例如俯视观察下(从与线路导体2的上表面对置的方向观察)是约10μm以上,则能够容易使能够有效进行上述热应力缓和的程度的量的接合材料3位于端面1a和侧面2a之间。此外,上述间隙8如果在例如俯视观察下是约100μm以下,则能够降低金属端子1的端面1a和线路导体2的侧面2a之间的距离增大到接合材料3的进入变难的程度的可能性。也就是说,对于经由接合材料3的金属端子1与线路导体2的接合的作业性以及接合强度的确保是有利的。因此,当在金属端子1的端面1a和线路导体2的侧面2a之间设定间隙8时,将俯视观察下的间隙8的尺寸设定成约10~100μm的范围即可。
此外,包含这样的间隙8的方式并不限于图4所示的示例。例如,接合材料3可以从间隙8起包围到金属端子1的下表面来接合,也可以是接合材料3设为在金属端子1的第一端部1b包围金属端子1的整周(也就是说,呈环状)。
在图1以及图4所示的示例中,接合材料3的上部外周稍微向外侧膨胀。即,在纵向剖面,接合材料3的外周的一部分向外侧成为凸状。由此,也能够使接合材料3的量比较大,使导通电阻的降低以及应力缓和的效果提高。
端面1a与侧面2a相互对置而接合的金属端子1和线路导体2的位置关系并不限于图1~图4所示的示例。例如,金属端子1可以位于线路导体2的下方,也可以在端面1a的中央部与线路导体2的侧面2a连接。
但是,例如如图1以及图4所示的示例那样,在金属端子1和线路导体2在长度方向上相互平行,并且金属端子1位于线路导体2的上方,且金属端子1的端面1a的下部与所述线路导体的所述侧面的相互对置的接合构造体C中,具有如下这样的优点。即,该情况下,能够从线路导体2露出的方向即上侧来进行金属端子1对线路导体2的对位,因此,对位的作业容易,位置精度的提高也容易。因此,对于作为接合构造体C以及半导体封装件10的特性以及生产性的提高是有利的。
此外,该情况下,接合材料3设为如上述那样向外侧膨胀成凸状的形状也容易。因此,制作在提高应力缓和的效果方面有利的构造的接合构造体C也容易。
图5是放大地表示本发明的其他实施方式的接合构造体C的主要部分的剖视图。图5中,针对与图1~图3B相同的部位,赋予相同的符号。在图5所示的示例中,在包含金属端子1的端面1a的上下方向的剖视下,金属端子1的下表面位于比线路导体2更靠下侧的位置。在除此以外的方面,该其他实施方式的接合构造体C以及半导体封装件10与前述的实施方式的接合构造体C以及半导体封装件10相同。关于它们的相同点,省略说明。
该情况下,当使线路导体2的侧面2a与金属端子1的端面1a对置时,能够使线路导体2与端面1a的比较宽的范围对置。换言之,能够降低二者对位的严苛性。因此,能够使接合构造体C以及包含其的半导体封装件10的制作更容易。
此外,该情况下,还能够使线路导体2的侧面2a与金属端子1的端面1a直接接触而降低接触电阻。此外,还能够如上述那样使这样的直接接触(连接)构造的制作容易。因此,阻抗的匹配容易,并且对于导通电阻的降低也有效,能够设为对生产性的确保也有效的接合构造体C以及半导体封装件10。
图6是放大地表示本发明的其他实施方式的接合构造体C的主要部分的剖视图。图6中,针对与图1~图3B相同的部位,赋予相同的符号。在图6所示的示例中,除了与图1所示的实施方式相同的、金属端子1的端面1a与线路导体2的侧面2a对置,且端面1a与侧面2a直接接触的结构之外,接合材料3设为在金属端子1的第一端部1b覆盖金属端子1的外周。在除此以外的方面,该再一个实施方式的接合构造体C以及半导体封装件10与前述的实施方式的接合构造体C以及半导体封装件10相同。关于它们的相同点,省略说明。
通过端面1a与侧面2a对置,因金属端子1与线路导体2的重合而引起的传输路径中的电阻变化被抑制。另一方面,如图1所示那样,在第一端部1b,周面的下方的一部分并未被接合材料3覆盖,若在金属端子1存在与空气相邻的部分,则在该部分阻抗局部地变化。对于传输的信号,通过因该变化而引起的反射等,其传输特性劣化。本实施方式由于接合材料3设为覆盖第一端部1b的外周,因此能够抑制第一端部1b中的阻抗的变化,并抑制传输特性的劣化。接合材料3覆盖第一端部1b中从第一面4a突出的部分的外周。接合材料3还可以覆盖为与外周直接接触。
图7是放大地表示本发明的其他实施方式的接合构造体C的主要部分的剖视图。图7中,针对与图1~图3B相同的部位,赋予相同的符号。在图7所示的示例中,金属端子1之中,仅端面1a设为在基板4的第一面4a侧露出,金属端子1的端面1a与线路导体2的侧面2a对置,端面1a与侧面2a直接接触。在除此以外的方面,该其他实施方式的接合构造体C以及半导体封装件10与前述的实施方式的接合构造体C以及半导体封装件10相同。关于它们的相同点,省略说明。关于本实施方式中的上下方向的位置关系,与图1所示的实施方式相同,在包含金属端子1的端面1a的上下方向的剖视下,线路导体2的下表面位于比金属端子1更靠下侧的位置。
所谓金属端子1中仅端面1a在基板4的第一面4a侧露出,换言之,是指第一面4a与端面1a齐平,或者在金属端子1的长度方向上观察,端面1a并未从第一面4a突出。接合材料3设为从露出的端面1a覆盖到包含线路导体2的侧面2a的第二端部2b。如后述那样,包含绝缘材料的密封件位于基板4的贯通孔4c内。密封件具有将金属端子1和贯通孔4c之间的间隙堵塞的功能。在仅端面1a在第一面4a侧露出的情况下,基板4的贯通孔4c内的金属端子1的周面被密封件覆盖整周,且端面1a被接合材料3覆盖,并不存在与空气接触的部分。由此,阻抗的局部变化被抑制,并能够抑制传输特性的劣化。
图8是放大地表示本发明的其他实施方式的接合构造体C的主要部分的剖视图。图8中,针对与图1~图3B相同的部位,赋予相同的符号。在图8所示的示例中,与图7所示的实施方式同样地,金属端子1之中,仅端面1a设为在基板4的第一面4a侧露出,金属端子1的端面1a与线路导体2的侧面2a对置,端面1a与侧面2a直接接触。关于上下方向的位置关系,与图5所示的实施方式同样地,在包含金属端子1的端面1a的上下方向的剖视下,金属端子1的下表面位于比线路导体2更靠下侧的位置。在除此以外的方面,该其他实施方式的接合构造体C以及半导体封装件10与前述的实施方式的接合构造体C以及半导体封装件10相同。关于它们的相同点,省略说明。
此外,在包含其他实施方式的上述各实施方式的示例中,接合材料3还可以设为从金属端子1的第一端部1b连续扩展到线路导体2的上表面2bb的侧面所连接的部分。该情况下,接合材料3扩展而在比较宽的范围与线路导体2接合,因此,对于接合材料3与线路导体2的接合强度的提高是有效的。此外,由此,还能够使经由接合材料3的金属端子1与线路导体2的接合强度有效地提高。
该情况下,接合材料3中线路导体2的上表面2bb所接合的部分的前端,例如在俯视观察下,还可以是圆弧状或椭圆弧状等的不具有角部分的形状。该情况下,能够有效地降低以该角部分为起点的接合材料剥落的可能性。因此,还能够使经由接合材料3的金属端子1与线路导体2的接合强度有效地提高。
此外,在上述各例中,当金属粒子是银粒子时,在以下方面是有利的。即,对于接合材料3中的热传导性(也就是说,接合构造体C以及包含其的半导体封装件10的放热性等)、包含线路导体2以及金属端子1的信号传输路径中的电阻的降低等是有利的。此外,列举了在用于半导体元件的安装或金属壳体的接合等的热加载工序中也难以再熔融,且排气少这样的优点。
该情况下的银粒子还可以是含有银99.9质量%以上的所谓纯银,还可以含有微量的铜或金等其他成分。此外,金属粒子可以并不是全部均为银粒子,还可以在金属粒子中包含例如银粒子和铜粒子这二者。
此外,当金属粒子是铜粒子或者包含铜粒子时,相比于金属粒子全部均为银粒子的情况,在降低离子迁移的可能性、使经济性提高等方面是有利的。
如前述那样,本发明的实施方式的半导体封装件具有如下结构。即,本实施方式的半导体封装件10具有:具有第一面4a以及与第一面4a相反的一侧的第二面4b的基板4;位于基板4的第一面4a侧的线路导体2;从基板4的第二面4b贯通到第一面4a,并在第一面4a侧具有端部1b的金属端子1;以及包含金属粒子,并在金属端子1的端部(第一端部)1b和线路导体2之间存在的接合材料3。此外,本实施方式的半导体封装件10在金属端子1的端部1b和线路导体2之间具有上述任一种结构的接合构造体C。
根据上述方式的半导体封装件10,具有上述任一种结构的接合构造体C,因此,能够提供一种在由金属端子1和线路导体2构成的信号传输路径中的阻抗匹配容易,且对于高频信号的传输特性提高有效的半导体封装件10。
基板4的第一面4a侧是由前述的金属壳体密封的侧。在基板4和金属壳体之间形成的空间内,密封了半导体元件以及金属端子1的端部1b。此外,在图2A、图2B、图3A以及图3B等所示的示例中,密封件(无符号)位于基板4的贯通孔4c内。密封件具有对金属端子1和贯通孔4c之间的间隙进行堵塞的功能。密封件由玻璃材料或陶瓷材料等绝缘材料构成。作为这样的绝缘材料的示例,列举硼硅酸盐玻璃、钠玻璃等玻璃、以及在这些玻璃中添加了用于调整热膨胀系数或相对介电常数的陶瓷填料的材料。该绝缘材料能够考虑金属端子1中的阻抗匹配(相对介电常数)以及密封的可靠性等来适当选择。此外,在图1、图4以及图5中省略了金属端子1和基板5的贯通孔4c之间的密封件。
子基板6设置于基板4的第一面4a上,具有与第一面4a垂直的基板搭载面。在半导体封装件10中,子基板6具有将搭载于绝缘板5的电子部品所产生的热向基板4传导的功能等。即,子基板6具有作为向半导体封装件10的外部放热的放热件的功能。
子基板6可以与基板4一体地形成,也可以包含冷却构件(例如、帕尔贴元件等)。在子基板6与基板4一体地形成的情况下,子基板6由与基板4相同的金属材料构成。由此,有效地确保了半导体封装件10的放热性。
图9是本发明的实施方式的半导体装置的立体图。本发明的实施方式的半导体装置具有如下结构。即,本实施方式的半导体装置100具备:半导体封装件10、以及位于基板4的第一面4a侧,并与线路导体2电连接的半导体元件20。半导体元件20如前述那样是例如光半导体元件等。半导体元件20搭载于绝缘板5,并且通过接合线或焊料等与线路导体2电连接。
根据上述方式的半导体装置100,具备上述任一种结构的半导体封装件10,因此,能够提供一种阻抗匹配容易,且高频信号的传输特性提高的半导体装置100。
此外,本发明并不限于以上的实施方式的示例,只要是本发明的要旨的范围内,则能够进行各种变更。
例如,金属端子1的端面1a并不需要相对于线路导体2的上表面2bb而准确地垂直,也可以根据加工精度等而稍微(几度左右)倾斜。
针对图1所示的实施方式的接合构造体(第一构造体)和图8所示的实施方式的接合构造体(第二构造体)的高频信号特性进行仿真,并进行了比较。第一构造体和第二构造体的差异点是:第一构造体是金属端子1的第一端部1b从基板4的第一面4a突出的构造;第二构造体是金属端子1的第一端部1b从基板4的第一面4a突出的构造。
图10A以及图10B是表示仿真模型的图,图10A表示第一构造体模型A,图10B表示第二构造体模型B。在第一构造体模型A中,金属端子1的第一端部1b从基板4的第一面4a突出了50μm。第二构造体模型B是如下结构:金属端子1的第一端部1b并未从基板4的第一面4a突出,且在基板4的第一面4a侧,仅端面1a设为露出,相当于本发明的图8所示的实施方式的模型。
图10C以及图10D是表示仿真结果的图,图10C表示反射损耗(S11),图10D表示插入损耗(S21)。反射损耗以及插入损耗是通过S参数解析而得的运算结果。由虚线表示第一构造体模型A的结果,由实线表示第二构造体模型B的结果。对于反射损耗,纵轴的值(dB)越小(图表的下方侧)则损耗越小,表示传输特性良好;对于插入损耗,纵轴的值(dB)越接近于零(图表的上方侧)则损耗越小,表示传输特性良好。如图10C所示那样,在反射损耗中,频率越高,则第一构造体模型A与第二构造体模型B的差越大,第二构造体模型B这一方示出了良好的特性。如图10D所示那样,在插入损耗中,第二构造体模型B这一方面示出了一般良好的特性。
本发明不脱离其精神或主要特征地,能够以其他各种方式来实施。因此,前述的实施方式在所有方面只不过是例示,本发明的范围由权利要求书的范围表示的,并不受说明书文本任何约束。此外,属于权利要求书的变形、变更全部是本发明的范围内。
-符号说明-
1··金属端子
1a··端面
1b··第一端部
2··线路导体
2a··侧面
2b··第二端部
2bb··(线路导体的)上表面
3··接合材料
4··基板
4a··第一面
4b··第二面
4c··贯通孔
5··绝缘板
6··子基板
7··接地端子
8··间隙
10··半导体封装件
20··半导体元件
100··半导体装置
C··接合构造体。

Claims (7)

1.一种半导体封装件,具备:
金属端子,其具有端面;
线路导体,其具有该金属端子的所述端面的一部分所对置的侧面;
基板,具有第一面以及与该第一面相反的一侧的第二面;以及
接合材料,其包含金属粒子,并且设置为从所述金属端子的所述端面覆盖到所述线路导体的一部分,并接合于所述金属端子以及所述线路导体,
所述线路导体位于所述基板的所述第一面侧,
所述金属端子从所述基板的所述第二面贯通到所述第一面,并在所述第一面侧具有端面,
所述接合材料设置为覆盖包含所述金属端子的所述端面的第一端部的外周,并与所述第一面相接。
2.根据权利要求1所述的半导体封装件,其中,
所述金属端子的所述端面与所述线路导体的所述侧面相互分离。
3.根据权利要求1或2所述的半导体封装件,其中,
所述金属端子与所述线路导体在长度方向上相互平行,并且所述金属端子位于所述线路导体的上方,所述金属端子的所述端面的下部与所述线路导体的所述侧面的上部相互对置。
4.根据权利要求3所述的半导体封装件,其中,
在包含所述金属端子的所述端面的上下方向的剖视下,所述金属端子的下端位于比所述线路导体更靠下侧的位置。
5.根据权利要求3所述的半导体封装件,其中,
所述接合材料连续地设置为从所述金属端子的所述端面到所述线路导体的上表面的所述侧面所相邻的部分。
6.根据权利要求1所述的半导体封装件,其中,
所述第一面与所述端面齐平,或者在所述金属端子的长度方向上观察,所述端面并未从所述第一面突出。
7.一种半导体装置,具备:
权利要求1~6的任一项所述的半导体封装件;以及
半导体元件,其位于所述第一面侧,并与所述线路导体电连接。
CN201880068385.1A 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置 Active CN111316425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410061659.1A CN117936483A (zh) 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017207259 2017-10-26
JP2017-207259 2017-10-26
PCT/JP2018/036560 WO2019082602A1 (ja) 2017-10-26 2018-09-28 接合構造体、半導体パッケージおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410061659.1A Division CN117936483A (zh) 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置

Publications (2)

Publication Number Publication Date
CN111316425A CN111316425A (zh) 2020-06-19
CN111316425B true CN111316425B (zh) 2024-02-06

Family

ID=66247432

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410061659.1A Pending CN117936483A (zh) 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置
CN201880068385.1A Active CN111316425B (zh) 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410061659.1A Pending CN117936483A (zh) 2017-10-26 2018-09-28 接合构造体、半导体封装件以及半导体装置

Country Status (3)

Country Link
JP (1) JP6978509B2 (zh)
CN (2) CN117936483A (zh)
WO (1) WO2019082602A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022130757A (ja) * 2019-07-31 2022-09-07 京セラ株式会社 電子素子搭載用パッケージ及び電子装置
JPWO2021166073A1 (zh) * 2020-02-18 2021-08-26
JP7475176B2 (ja) * 2020-03-25 2024-04-26 京セラ株式会社 電子素子搭載用パッケージ及び電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077365A (ja) * 2007-08-29 2009-04-09 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2011061750A (ja) * 2009-09-15 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> 高周波線路の接続方法、構造及び当該構造を有するパッケージ
CN102683022A (zh) * 2011-03-18 2012-09-19 株式会社村田制作所 电子部件
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009077365A (ja) * 2007-08-29 2009-04-09 Kyocera Corp 信号端子と信号線路導体との接続構造および電子部品搭載用パッケージならびに電子装置
JP2011061750A (ja) * 2009-09-15 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> 高周波線路の接続方法、構造及び当該構造を有するパッケージ
CN102683022A (zh) * 2011-03-18 2012-09-19 株式会社村田制作所 电子部件
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Also Published As

Publication number Publication date
WO2019082602A1 (ja) 2019-05-02
JPWO2019082602A1 (ja) 2020-11-12
CN117936483A (zh) 2024-04-26
JP6978509B2 (ja) 2021-12-08
CN111316425A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
EP3477693A1 (en) High-frequency ceramic substrate and high-frequency semiconductor element housing package
CN111316425B (zh) 接合构造体、半导体封装件以及半导体装置
WO2015060387A1 (ja) 配線基板および電子装置
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
CN109560062B (zh) 接合构造及半导体封装
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP6927829B2 (ja) 接合構造および半導体パッケージ
JP6867263B2 (ja) 接合構造および半導体パッケージ
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP6965060B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
CN110945644B (zh) 布线基板、电子装置用封装件及电子装置
JP2001196507A (ja) 半導体装置およびその製造方法
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001168220A (ja) 半導体素子収納用パッケージ
JP2021052147A (ja) 回路基板および半導体装置
JP2009158537A (ja) 半導体素子収納用パッケージ
JP2001068595A (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2006041272A (ja) 半導体装置用パッケージ、および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant