CN111292684A - 显示面板、像素驱动电路及其控制方法 - Google Patents
显示面板、像素驱动电路及其控制方法 Download PDFInfo
- Publication number
- CN111292684A CN111292684A CN202010243986.0A CN202010243986A CN111292684A CN 111292684 A CN111292684 A CN 111292684A CN 202010243986 A CN202010243986 A CN 202010243986A CN 111292684 A CN111292684 A CN 111292684A
- Authority
- CN
- China
- Prior art keywords
- light
- control
- voltage
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种显示面板、像素驱动电路及其控制方法,其中,像素驱动电路包括:发光元件;存储电容;驱动晶体管,驱动晶体管的控制极与存储电容相连;控制模块,控制模块用于在初始化阶段对存储电容两端的电压和发光元件的阳极电压进行初始化;用于在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至驱动晶体管;以及,用于在发光阶段控制驱动晶体管根据补偿后的数据电压驱动发光元件发光。该像素驱动电路通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素驱动电路,一种显示面板和一种像素驱动电路的控制方法。
背景技术
在显示技术领域,AMOLED(Active matrix organic light emitting diode,有源矩阵有机发光二极管或主动矩阵有机发光二极管)技术是柔性显示重点发展方向之一,其像素驱动电路中流过OLED(Organic Light Emitting Diode,有机发光二极管)的电流的均匀性对AMOLED的显示效果起着重要影响。
如图1所示,相关像素驱动电路包括一个开关晶体管T1、一个驱动晶体管T2和一个存储电容C1,有机发光二极管OLED的驱动电流由驱动晶体管T2控制,其驱动电流大小为:Ioled=k(Vgs-Vth)2,其中k为驱动晶体管T2的电流放大系数,由驱动晶体管T2本身特性决定,Vth为驱动晶体管T2的阈值电压,由于驱动晶体管T2的阈值电压Vth容易发生漂移,且无法补偿电源IR压降(IR drop),故会导致有机发光二极管OLED的驱动电流不稳定,从而降低显示面板的均匀性,影响显示画质。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的在于提出一种像素驱动电路,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
本发明的另一个目的在于提出一种显示面板。
本发明的又一个目的在于提出一种像素驱动电路的控制方法。
为达上述目的,本发明第一方面实施例提出了一种像素驱动电路,包括:发光元件;存储电容;驱动晶体管,所述驱动晶体管的控制极与存储电容相连;控制模块,所述控制模块分别与所述驱动晶体管的控制极、所述发光元件的阳极相连,所述控制模块用于在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化;用于在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至所述驱动晶体管;以及,用于在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光。
根据本发明实施例的像素驱动电路,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
另外,本发明上述实施例的像素驱动电路还可以具有如下附加的技术特征:
根据本发明的一个实施例,所述控制模块包括:初始化单元,所述初始化单元与初始化端、第一扫描端、所述存储电容的一端、发光元件的阳极相连;写入补偿单元,所述写入补偿单元与数据端、第二扫描端、所述驱动晶体管的控制极相连;发光控制单元,所述发光控制单元与第一电源、第一发光控制端、第二发光控制端、第二扫描端、所述驱动晶体管的控制极、存储电容的一端、所述驱动晶体管的第二极、所述发光元件的阳极相连,所述发光元件的阴极与第二电源相连,其中,所述第一电源的电压大于所述数据端的电压与阈值电压的绝对值之间的和值。
根据本发明的一个实施例,所述初始化单元包括:第一开关晶体管,所述第一开关晶体管的第一极与所述初始化端相连,所述第一开关晶体管的控制极与所述第一扫描端相连,所述第一开关晶体管的第二极与所述存储电容的一端相连,并形成第一节点;第二开关晶体管,所述第二开关晶体管的第一极与所述初始化端相连,所述第二开关晶体管的控制极与所述第一开关晶体管的控制极相连,并与所述第一扫描端相连,所述第二开关晶体管的第二极与所述发光元件的阳极连接,并形成第三节点。
根据本发明的一个实施例,所述写入补偿单元包括:第三开关晶体管,所述第三开关晶体管的第一极与数据端相连,所述第三开关晶体管的控制极与第二扫描端相连,所述第三开关晶体管的第二极与驱动晶体管的控制极相连,并形成第四节点。
根据本发明的一个实施例,所述发光控制单元包括:第四开关晶体管,所述第四开关晶体管的第一极与所述第一电源相连,所述第四开关晶体管的控制极与所述第二发光控制端相连,所述第四开关晶体管的第二极与所述存储电容的另一端连接,并形成第二节点;第五开关晶体管,所述第五开关晶体管的第一极与所述驱动晶体管的第二极相连,所述第五开关晶体管的控制极与所述第二扫描端相连,所述第五开关晶体管的第二极与所述第四节点相连;第六开关晶体管,所述第六开关晶体管的第一极与驱动晶体管的第二极相连,所述第六开关晶体管的控制极与第一发光控制端相连,所述第六开关晶体管的第二极与第三节点相连;第七开关晶体管,所述第七开关晶体管的第一极与所述第一节点相连,所述第七开关晶体管的控制极与所述第一发光控制端相连,所述第七开关晶体管的第二极与所述第四节点相连。
根据本发明的一个实施例,在所述控制模块用于在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化时,所述控制模块具体用于:在初始化阶段,控制第一扫描端的信号为第一电平信号、第二扫描端的信号为第二电平信号、第一发光控制端的信号为第二电平信号、第二发光控制端的信号为第一电平信号。
根据本发明的一个实施例,在所述控制模块用于在写入补偿阶段对驱动晶体管进行阈值电压补偿,并将补偿后的数据电压提供至所述驱动晶体管时,所述控制模块具体用于:在写入补偿阶段,控制第一扫描端的信号为第一电平信号、第二扫描端的信号为第一电平信号、第一发光控制端的信号为第二电平信号、第二发光控制端的信号为第二电平信号。
根据本发明的一个实施例,在所述控制模块用于在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光时,所述控制模块具体用于:在发光阶段,控制第一扫描端的信号为第二电平信号、第二扫描端的信号为第二电平信号、第一发光控制端的信号为第一电平信号、第二发光控制端的信号为第一电平信号。
为达上述目的,本发明第二方面实施例提出了一种显示面板,包括根本发明第一方面实施例提出的像素驱动电路。
本发明实施例的显示面板,通过本发明实施例的像素驱动电路,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
为达上述目的,本发明第三方面实施例提出了一种像素驱动电路的控制方法,包括以下步骤:在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化;在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至所述驱动晶体管;以及在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光。
本发明实施例的像素驱动电路的控制方法,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
附图说明
图1是现有技术中的2T1C像素驱动电路的结构框图;
图2是根据本发明实施例的像素驱动电路的结构框图;
图3是根据本发明一个实施例的像素驱动电路的结构框图;
图4是根据本发明一个示例的像素驱动电路的结构框图;
图5是根据本发明一个示例的像素驱动电路的结构示意图;
图6是图5中的像素驱动电路对应的各个信号的时序图;
图7是根据本发明实施例的显示面板的结构框图;
图8是根据本发明实施例的像素驱动电路的控制方法的流程图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
图2是根据本发明实施例的像素驱动电路的结构框图。
如图2所示,该像素驱动电路100包括:发光元件10、驱动晶体管M1、存储电容C1和控制模块20。
其中,驱动晶体管M1的控制极与存储电容C1相连;控制模块20分别与驱动晶体管M1的控制极、发光元件10的阳极相连,控制模块20用于在初始化阶段对存储电容C1两端的电压和发光元件10的阳极电压进行初始化;用于在写入补偿阶段对驱动晶体管M1进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至驱动晶体管M1;以及,用于在发光阶段控制驱动晶体管M1根据补偿后的数据电压驱动发光元件10发光。
具体地,在该像素驱动电路100工作时,控制模块20通过驱动时序控制驱动晶体管M1进行驱动工作,驱动时序可包括初始化阶段、写入补偿阶段和发光控制阶段,首先在初始化阶段,对存储电容C1两端的电压和发光元件10的阳极电压进行初始化,即对存储电容C1两端的电压和发光元件10的阳极电压进行重置,然后进入写入补偿阶段,在写入补偿阶段根据初始化后的存储电容C1两端的电压和发光元件10的阳极电压进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至驱动晶体管M1,最后进入发光控制阶段,在发光阶段控制驱动晶体管M1根据补偿后的数据电压驱动发光元件10发光。
该实施例中,驱动晶体管M1可为P型驱动TFT(Thin Film Transistor,薄膜晶体管),即在其栅极(控制极)电压为低电平时,驱动晶体管M1导通。发光元件10可以为OLED(Organic Light Emitting Diode,有机发光二极管)。
由此,该像素驱动电路通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
在本发明的一个实施例中,如图3所示,控制模块20可包括:初始化单元21写入补偿单元22和发光控制单元23。
其中,参照图3,初始化单元21与初始化端Vinit、第一扫描端Scan1、存储电容C1的一端、发光元件10的阳极相连;写入补偿单元22与数据端Data、第二扫描端Scan2、驱动晶体管M1的控制极相连;发光控制单元23与第一电源ELVDD、第一发光控制端EM1、第二发光控制端EM2、第二扫描端Scan2、驱动晶体管M1的控制极、存储电容C1的一端、驱动晶体管M1的第二极、发光元件10的阳极相连,发光元件10的阴极与第二电源ELVSS相连;其中,第一电源ELVDD的电压(可表示为ELVDD)大于数据端Data的电压(可表示为Data)与阈值电压Vth的绝对值之间的和值。
具体而言,在像素驱动电路100的驱动时序的初始化阶段,初始化单元21根据初始化端Vinit的电位对发光元件10的阳极电压、存储电容C1一端的电压进行初始化,使阳极电压和存储电容C1一端的电压为初始化电压Vinit,根据第一电源ELVDD对存储电容C1的另一端的电压进行初始化,使存储电容C1的另一端的电压为第一电源ELVDD的电压,然后进入写入补偿阶段,写入补偿单元22根据第二扫描端Scan2的电位将数据端Data的电压写入驱动晶体管M1的控制极,以对阈值电压Vth进行补偿;在发光控制阶段,发光控制单元23控制驱动晶体管M1根据补偿后的数据电压驱动发光元件10发光。
应当理解,在该实施例中,第一电源ELVDD的电压可为正电压,第二电源ELVSS的电压可为负电压,数据端Data的电压可为正电压,初始化端的电压(初始化电压Vinit)可为负电压,且ELVDD>Data+|Vth|。需要说明的是,初始化电压Vinit是参考电源,无需产生发光元件10的发光电流。
在本发明的一个示例中,如图4所示,所述初始化单元21可包括:第一开关晶体管T1和第二开关晶体管T2。
其中,第一开关晶体管T1的第一极与初始化端Vinit相连,第一开关晶体管T1的控制极与第一扫描端Scan1相连,第一开关晶体管T1的第二极与存储电容C1的一端相连,并形成第一节点A;第二开关晶体管T2的第一极与初始化端Vinit相连,第二开关晶体管T2的控制极与第一开关晶体管T1的控制极相连,并与第一扫描端Scan1相连,第二开关晶体管T2的第二极与发光元件10的阳极连接,并形成第三节点C。
又进一步地,参照图4,写入补偿单元22可包括第三开关晶体管T3,第三开关晶体管T3的第一极与数据端Data相连,第三开关晶体管T3的控制极与第二扫描端Scan2相连,第三开关晶体管T3的第二极与驱动晶体管M1的控制极相连,并形成第四节点D。
参照图4,发光控制单元23可包括:第四开关晶体管T4、第五开关晶体管T5、第六开关晶体管T6和第七开关晶体管T7。
其中,第四开关晶体管T4的第一极与第一电源ELVDD相连,第四开关晶体管T4的控制极与第二发光控制端EM2相连,第四开关晶体管T4的第二极与存储电容C1的另一端连接,并形成第二节点B;第五开关晶体管T5的第一极与驱动晶体管M1的第二极相连,第五开关晶体管T5的控制极与第二扫描端Scan2相连,第五开关晶体管T5的第二极与第四节点D相连;第六开关晶体管T6的第一极与驱动晶体管M1的第二极相连,第六开关晶体管T6的控制极与第一发光控制端EM1相连,第六开关晶体管T6的第二极与第三节点C相连;第七开关晶体管T7的第一极与第一节点A相连,第七开关晶体管T7的控制极与第一发光控制端EM1相连,第七开关晶体管T7的第二极与第四节点D相连。
需要说明的是,如图5所示,该实施例中各个开关晶体管(第一开关晶体管T1至第七晶体管T7)均可为P型TFT,其第一极、第二极和控制极分别为源极、漏极和栅极。
在本发明的一个示例中,在控制模块20用于在初始化阶段对存储电容C1两端的电压和发光元件10的阳极电压进行初始化时,控制模块20具体用于:
在初始化阶段,控制第一扫描端Scan1的信号为第一电平信号、第二扫描端Scan2的信号为第二电平信号、第一发光控制端EM1的信号为第二电平信号、第二发光控制端EM2的信号为第一电平信号。
进一步地,在控制模块20用于在写入补偿阶段对驱动晶体管M1进行阈值电压补偿,并将补偿后的数据电压提供至驱动晶体管M1时,控制模块20可具体用于:在写入补偿阶段,控制第一扫描端Scan1的信号为第一电平信号、第二扫描端Scan2的信号为第一电平信号、第一发光控制端EM1的信号为第二电平信号、第二发光控制端EM2的信号为第二电平信号。
更进一步地,在控制模块20用于在发光阶段控制驱动晶体管M1根据补偿后的数据电压驱动发光元件10发光时,控制模块20可具体用于:在发光阶段,控制第一扫描端Scan1的信号为第二电平信号、第二扫描端Scan2的信号为第二电平信号、第一发光控制端EM1的信号为第一电平信号、第二发光控制端EM2的信号为第一电平信号。
可以理解的是,第一电平信号为低电平信号,第二电平信号为高电平信号,在第一开关晶体管T1至第七开关晶体管T7的栅极(控制极)电压为低电平时,第一开关晶体管T1至第七开关晶体管T7导通,栅极电压为高电平时,第一开关晶体管T1至第七开关晶体管T7截止。
下面参照图5和图6对该示例的像素驱动电路100的驱动原理进行描述:
如图6所示,首先,在t1时间段内(初始化阶段),控制第一扫描端Scan1的信号为第一电平信号、第二扫描端Scan2的信号为第二电平信号、第一发光控制端EM1的信号为第二电平信号、第二发光控制端EM2的信号为第一电平信号,则第一开关晶体管T1、第二开关晶体管T2、第四开关晶体管T4导通,使得A点电位为Vinit,B点电位为ELVDD,C点电位为Vinit,D点电位为上一帧发光数据电压,从而实现对第一电容C1两端电压(A点和B点的电压)以及发光元件10(OLED)的阳极电压(C点电压)进行重置。
然后,在t2时间段内(写入补偿阶段),控制控制第一扫描端Scan1的信号为第一电平信号、第二扫描端Scan2的信号为第一电平信号、第一发光控制端EM1的信号为第二电平信号、第二发光控制端EM2的信号为第二电平信号,则第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3、第五开关晶体管T5导通,此时A点电位为Vinit,C点电位为Vinit,D点电位为Data,第四开关晶体管T4截止,由于存储电容C1两端的压差不能突变,则B点电位先维持在t1时间段的ELVDD,后因D点电位变化为Data后,此时驱动晶体管M1的Vgs=Data-ELVDD<|Vth|(ELVDD>Data+|Vth|),故驱动晶体管M1导通,B点电位持续放电至Data-Vth时(Vth为负值),驱动晶体管M1截止,此时B点电位为Data-Vth,从而实现数据输入及补偿。
最后,在t3时间段内(发光阶段),控制第一扫描端Scan1的信号为第二电平信号、第二扫描端Scan2的信号为第二电平信号、第一发光控制端EM1的信号为第一电平信号、第二发光控制端EM2的信号为第一电平信号,第四开关晶体管T4、第六开关晶体管T6导通,此时B点电位变为ELVDD,由于存储电容C1两端的压差不能突变,则A点电位变为Vinit-Data+Vth+ELVDD,第七开关晶体管T7导通,此时D点电位与A点电位相同,均为Vinit-Data+Vth+ELVDD,此时由于驱动晶体管M1的Vgs=Vinit-Data+Vth+ELVDD-ELVDD=Vinit-Data+Vth<Vth(其中,Data为正电压,Vinit为负电压),故驱动晶体管M1导通,使得有机发光二极管OLED发光。
其中,Cox是驱动晶体管M1的单位面积沟道电容;u是沟道迁移率;W是沟道宽度;L是沟道长度。
如上电流Ioled的公式可知,由于初始化电压Vinit只是初始化时的参考电源,不需要产生OLED发光电流,因此从初始化端流过初始化线Vinit的电流基本为零,Vinit线的IR压降会很小,因此IR压降对流过OLED的电流几乎无影响;而且,式子中不带Vth,故流过OLED的电流与驱动晶体管M1的阈值电压Vth无关,因此阈值电压Vth的漂移对OLED发光电流Ioled也无影响。
综上所述,本发明实施例的像素驱动电路通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果,同时使用的晶体管数量较少,节省了走线空间,易实现。
进一步地,本发明提出了一种显示面板,图7是根据本发明实施例的显示面板的结构框图。
如图7所示,该显示面板1000包括本发明上述实施例的像素驱动电路100。
本发明实施例的显示面板,采用本发明实施例的像素驱动电路,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
图8是根据本发明实施例的像素驱动电路的控制方法的流程图。
如图8所示,该控制方法包括以下步骤:
S1,在初始化阶段对存储电容两端的电压和发光元件的阳极电压进行初始化。
S2,在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至驱动晶体管。
S3,在发光阶段控制驱动晶体管根据补偿后的数据电压驱动发光元件发光。
需要说明的是,本发明实施例的像素驱动电路的控制方法的具体实施方式可参见本发明时候上述实施例的像素驱动电路的具体实施方式,此处不再赘述。
本发明实施例的像素驱动电路的控制方法,通过初始化和写入补偿不仅能够对驱动晶体管的阈值电压进行补偿,还能够消除电源IR压降对显示均匀性的影响,从而大大提高了显示的均匀性,改善了显示效果。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种像素驱动电路,其特征在于,包括:
发光元件;
存储电容;
驱动晶体管,所述驱动晶体管的控制极与存储电容相连;
控制模块,所述控制模块分别与所述驱动晶体管的控制极、所述发光元件的阳极相连,所述控制模块用于在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化;用于在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至所述驱动晶体管;以及,用于在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述控制模块包括:
初始化单元,所述初始化单元与初始化端、第一扫描端、所述存储电容的一端、发光元件的阳极相连;
写入补偿单元,所述写入补偿单元与数据端、第二扫描端、所述驱动晶体管的控制极相连;
发光控制单元,所述发光控制单元与第一电源、第一发光控制端、第二发光控制端、第二扫描端、所述驱动晶体管的控制极、存储电容的一端、所述驱动晶体管的第二极、所述发光元件的阳极相连,所述发光元件的阴极与第二电源相连,其中,所述第一电源的电压大于所述数据端的电压与阈值电压的绝对值之间的和值。
3.根据权利要求2所述的像素驱动电路,其特征在于,所述初始化单元包括:
第一开关晶体管,所述第一开关晶体管的第一极与所述初始化端相连,所述第一开关晶体管的控制极与所述第一扫描端相连,所述第一开关晶体管的第二极与所述存储电容的一端相连,并形成第一节点;
第二开关晶体管,所述第二开关晶体管的第一极与所述初始化端相连,所述第二开关晶体管的控制极与所述第一开关晶体管的控制极相连,并与所述第一扫描端相连,所述第二开关晶体管的第二极与所述发光元件的阳极连接,并形成第三节点。
4.根据权利要求3所述的像素驱动电路,其特征在于,所述写入补偿单元包括:
第三开关晶体管,所述第三开关晶体管的第一极与数据端相连,所述第三开关晶体管的控制极与第二扫描端相连,所述第三开关晶体管的第二极与驱动晶体管的控制极相连,并形成第四节点。
5.根据权利要求4所述的像素驱动电路,其特征在于,所述发光控制单元包括:
第四开关晶体管,所述第四开关晶体管的第一极与所述第一电源相连,所述第四开关晶体管的控制极与所述第二发光控制端相连,所述第四开关晶体管的第二极与所述存储电容的另一端连接,并形成第二节点;
第五开关晶体管,所述第五开关晶体管的第一极与所述驱动晶体管的第二极相连,所述第五开关晶体管的控制极与所述第二扫描端相连,所述第五开关晶体管的第二极与所述第四节点相连;
第六开关晶体管,所述第六开关晶体管的第一极与驱动晶体管的第二极相连,所述第六开关晶体管的控制极与第一发光控制端相连,所述第六开关晶体管的第二极与第三节点相连;
第七开关晶体管,所述第七开关晶体管的第一极与所述第一节点相连,所述第七开关晶体管的控制极与所述第一发光控制端相连,所述第七开关晶体管的第二极与所述第四节点相连。
6.根据权利要求2所述的像素驱动电路,其特征在于,在所述控制模块用于在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化时,所述控制模块具体用于:
在初始化阶段,控制第一扫描端的信号为第一电平信号、第二扫描端的信号为第二电平信号、第一发光控制端的信号为第二电平信号、第二发光控制端的信号为第一电平信号。
7.根据权利要求6所述的像素驱动电路,其特征在于,在所述控制模块用于在写入补偿阶段对驱动晶体管进行阈值电压补偿,并将补偿后的数据电压提供至所述驱动晶体管时,所述控制模块具体用于:
在写入补偿阶段,控制第一扫描端的信号为第一电平信号、第二扫描端的信号为第一电平信号、第一发光控制端的信号为第二电平信号、第二发光控制端的信号为第二电平信号。
8.根据权利要求7所述的像素驱动电路,其特征在于,在所述控制模块用于在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光时,所述控制模块具体用于:
在发光阶段,控制第一扫描端的信号为第二电平信号、第二扫描端的信号为第二电平信号、第一发光控制端的信号为第一电平信号、第二发光控制端的信号为第一电平信号。
9.一种显示面板,其特征在于,包括根据权利要求1-8中任一项所述的像素驱动电路。
10.一种像素驱动电路的控制方法,其特征在于,包括以下步骤:
在初始化阶段对所述存储电容两端的电压和发光元件的阳极电压进行初始化;
在写入补偿阶段对驱动晶体管进行阈值电压的补偿和IR压降的消除,并将补偿后的数据电压提供至所述驱动晶体管;以及
在发光阶段控制驱动晶体管根据补偿后的数据电压驱动所述发光元件发光。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010243986.0A CN111292684A (zh) | 2020-03-31 | 2020-03-31 | 显示面板、像素驱动电路及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010243986.0A CN111292684A (zh) | 2020-03-31 | 2020-03-31 | 显示面板、像素驱动电路及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111292684A true CN111292684A (zh) | 2020-06-16 |
Family
ID=71022190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010243986.0A Pending CN111292684A (zh) | 2020-03-31 | 2020-03-31 | 显示面板、像素驱动电路及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111292684A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111968585A (zh) * | 2020-08-27 | 2020-11-20 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
CN114974110A (zh) * | 2022-04-26 | 2022-08-30 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
CN115171590A (zh) * | 2022-07-28 | 2022-10-11 | 惠科股份有限公司 | 像素驱动电路和显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157126A1 (en) * | 2009-12-31 | 2011-06-30 | Bo-Yong Chung | Pixel circuit and organic light emitting diode display device using the same |
CN103021331A (zh) * | 2012-11-30 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 |
CN205722743U (zh) * | 2016-03-23 | 2016-11-23 | 信利(惠州)智能显示有限公司 | 一种oled像素驱动电路及显示装置 |
CN106782286A (zh) * | 2017-03-06 | 2017-05-31 | 京东方科技集团股份有限公司 | 显示装置、显示面板和像素驱动电路 |
CN110164375A (zh) * | 2018-03-16 | 2019-08-23 | 京东方科技集团股份有限公司 | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 |
-
2020
- 2020-03-31 CN CN202010243986.0A patent/CN111292684A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157126A1 (en) * | 2009-12-31 | 2011-06-30 | Bo-Yong Chung | Pixel circuit and organic light emitting diode display device using the same |
CN103021331A (zh) * | 2012-11-30 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 |
CN205722743U (zh) * | 2016-03-23 | 2016-11-23 | 信利(惠州)智能显示有限公司 | 一种oled像素驱动电路及显示装置 |
CN106782286A (zh) * | 2017-03-06 | 2017-05-31 | 京东方科技集团股份有限公司 | 显示装置、显示面板和像素驱动电路 |
CN110164375A (zh) * | 2018-03-16 | 2019-08-23 | 京东方科技集团股份有限公司 | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111968585A (zh) * | 2020-08-27 | 2020-11-20 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
CN111968585B (zh) * | 2020-08-27 | 2021-12-07 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
CN114974110A (zh) * | 2022-04-26 | 2022-08-30 | Oppo广东移动通信有限公司 | 像素驱动电路、控制方法、显示屏及显示设备 |
CN115171590A (zh) * | 2022-07-28 | 2022-10-11 | 惠科股份有限公司 | 像素驱动电路和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607542B2 (en) | Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof | |
US7973746B2 (en) | Pixel and organic light emitting display using the same | |
US8736523B2 (en) | Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same | |
KR101360308B1 (ko) | 표시장치 및 그 구동 방법과 전자 기기 | |
US8913090B2 (en) | Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same | |
JP4240059B2 (ja) | 表示装置及びその駆動方法 | |
TWI397039B (zh) | Display device and its driving method and electronic machine | |
JP4195337B2 (ja) | 発光表示装置及びその表示パネルと駆動方法 | |
US8552943B2 (en) | Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same | |
WO2018045667A1 (zh) | Amoled像素驱动电路及驱动方法 | |
US8823613B2 (en) | Pixel circuit including initialization circuit and organic electroluminescent display including the same | |
KR101932744B1 (ko) | 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이 | |
US20090109150A1 (en) | Pixel and organic light emitting display using the same | |
US20050007357A1 (en) | Pixel circuit, display device, and driving method of pixel circuit | |
JP2006317696A (ja) | 画素回路および表示装置、並びに画素回路の制御方法 | |
KR20140126110A (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
WO2005045797A1 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
JP2004361640A (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2020525859A (ja) | Amoledピクセル駆動回路及びピクセル駆動方法 | |
CN111292684A (zh) | 显示面板、像素驱动电路及其控制方法 | |
CN111276102B (zh) | 一种像素电路及其驱动方法、显示装置 | |
US20190266950A1 (en) | Amoled pixel driving circuit and driving method | |
CN112164375B (zh) | 一种像素补偿电路及其驱动方法、显示装置 | |
WO2018223799A1 (zh) | 像素电路及其驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200616 |
|
RJ01 | Rejection of invention patent application after publication |