CN111276402A - 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法 - Google Patents

一种基于金属氧化物/石墨烯异质结晶体管及其制备方法 Download PDF

Info

Publication number
CN111276402A
CN111276402A CN202010104860.5A CN202010104860A CN111276402A CN 111276402 A CN111276402 A CN 111276402A CN 202010104860 A CN202010104860 A CN 202010104860A CN 111276402 A CN111276402 A CN 111276402A
Authority
CN
China
Prior art keywords
metal oxide
graphene
layer
heterojunction
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010104860.5A
Other languages
English (en)
Inventor
苏杰
袁海东
林珍华
常晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010104860.5A priority Critical patent/CN111276402A/zh
Publication of CN111276402A publication Critical patent/CN111276402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41758Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种基于金属氧化物/石墨烯异质结晶体管的制备方法,属于半导体器件技术领域。包括在衬底上制备金属氧化物层;采用化学气相沉积法制备薄层石墨烯;将两个等尺寸的薄层石墨烯转印到金属氧化物层表面的不同区域上;在两个薄层石墨烯上以及金属氧化物层表面位于两个薄层石墨烯之间形成的沟道上沉积栅绝缘层,最后在栅绝缘层表面制备栅电极层,即获得基于金属氧化物/石墨烯异质结晶体管。本发明还提供了一种所述的制备方法制备的基于金属氧化物/石墨烯异质结晶体管。本发明通过金属氧化物与石墨烯之间形成的异质结,使得金属氧化物与薄层石墨烯界面有着更小的界肖特基势垒,有效提升载流子在界面处的运输,从而提升器件性能。

Description

一种基于金属氧化物/石墨烯异质结晶体管及其制备方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种基于金属氧化物/石墨烯异质结晶体管及其制备方法。
背景技术
薄膜晶体管是目前液晶显示装置和有源矩阵驱动式有机电致发光显示装置中的主要驱动元件,直接关系到高性能平板显示装置的发展方向。与非晶硅薄膜晶体管相比,氧化物薄膜晶体管的载流子浓度是非晶硅薄膜晶体管的十倍左右,载流子迁移率是非晶硅薄膜晶体管的20-30倍,因此,氧化物薄膜晶体管可以大大地提高薄膜晶体管对于像素电极的充放电速率,提高像素的响应速度,进而实现更快的刷新率。氧化物薄膜晶体管能够满足需要快速响应和较大电流的应用场合,如高频、高分辨率、大尺寸的显示器以及有机发光显示器等,因此,氧化物薄膜晶体管有望成为用于新一代LCD、OLED显示设备的半导体组件。
薄膜晶体管具有多种结构,制备相应结构的薄膜晶体管有源层的材料也具有多种,其中氧化物半导体层多为非晶半导体氧化物,其源漏区域(SD)跟电极金属层的非欧姆接触存在问题,从而容易导致薄膜晶体管的稳定性不良。在现有技术中,底栅阻挡型氧化物半导体薄膜晶体管,在刻蚀阻挡层形成过程中,等离子体影响氧化物半导体层的表面性质,源极以及漏极金属与表面性质受破坏从而影响氧化物半导体接触,最终影响氧化物薄膜晶体管的电学性质。与之相对的,金属氧化物薄膜晶体管具有迁移率高、制备工艺简单、大面积沉积均匀性好、响应速度快等特点,被认为是显示器朝着大尺寸、及柔性化方向发展的最有潜力的背板技术。
但是值得注意的是,虽然金属氧化物薄膜晶体管得到了广泛的应用,但是在现有技术中,其制备方法目前主要采用等离子体处理、金属掺杂等方法来对金属氧化物半导体材料进行掺杂,以降低金属电极和金属氧化物半导体层的接触电阻而形成欧姆接触,而等离子体处理的方法很容易对金属氧化物半导体材料表面产生损伤,从而导致器件性能退化。
因此,如何提供一种有效简单的工艺来制备金属氧化物晶体管,同时改善和提升电极和金属氧化物界面性能,对于金属氧化物晶体管的应用有着重要的意义。
发明内容
本发明的目的在于针对上述现有技术存在的不足,提出了一种基于金属氧化物/石墨烯异质结晶体管及其制备方法。该结构采用转印方法,摒弃了蒸镀金属电极的复杂工艺,在氧化物表面直接转印薄层石墨烯作为源漏电极,该晶体管不仅结构工艺简单,且金属氧化物与薄层石墨烯界面有着更小的肖特基势垒,从而优化氧化镓晶体管的结构及性能。
本发明第一个目的提供一种基于金属氧化物/石墨烯异质结晶体管的制备方法,所述金属氧化物/石墨烯异质结晶体管包括:
衬底;
金属氧化物层,其位于所述衬底上;
源漏电极层,其均位于所述金属氧化物层表面的不同区域上,其中,所述源漏电极层均为薄层石墨烯;
栅绝缘层,其位于所述源漏电极层上,以及源漏电极层之间的所述金属氧化物表面上;
栅电极层,其位于所述栅绝缘层上;
所述金属氧化物/石墨烯异质结晶体管制备方法,包括以下步骤:
在衬底上制备金属氧化物层;
在金属薄膜上采用化学气相沉积法制备两个薄层石墨烯;
通过自对准转印工艺,将两个薄层石墨烯转印到金属氧化物层表面的不同区域上;
通过化学气相沉积法,在两个薄层石墨烯上以及金属氧化物层表面位于两个薄层石墨烯之间形成的沟道上沉积栅绝缘层,最后在栅绝缘层表面制备栅电极层,即获得基于金属氧化物/石墨烯异质结晶体管。
优选的,所述金属薄膜为铜薄膜或镍薄膜。
优选的,所述金属氧化物层材料为半导体型金属氧化物。
优选的,所述半导体型金属氧化物为氧化镓、氧化锌或二氧化锡中的任意一种。
优选的,所述栅电极层为银,厚度为300nm。
优选的,所述栅绝缘层为二氧化硅,厚度为200nm。
优选的,所述衬底为硅衬底,厚度为200nm。
优选的,在所述栅绝缘层表面通过蒸镀方法制备栅电极层。
本发明第二个目的提供一种采用上述任意一项所述的制备方法制备的基于金属氧化物/石墨烯异质结晶体管。
与现有技术相比,本发明的有益效果是:
(1)本发明提供了一种基于
金属氧化物/石墨烯异质结晶体管,结构简单,通过金属氧化物层上设置薄层石墨烯作为源漏电极,形成金属氧化物/石墨烯异质结,使得金属氧化物与薄层石墨烯界面有着更小的肖特基势垒,有效提升载流子在界面处的运输,从而提升器件性能。
(2)本发明通过转印工艺,将薄层石墨烯转印到金属氧化物层上作为电极,形成金属氧化物/石墨烯异质结,与传统的氧化物晶体管相比,该晶体管摒弃了蒸镀金属电极的复杂工艺,而直接采用转印薄层石墨烯作为电极,器件结构清晰,工艺简单。
(3)采用本发明提供的制备方法制备的基于金属氧化物/石墨烯的晶体管,可以通过对转印薄层石墨烯电极厚度的控制,不仅可以实现对器件尺寸的调控,同时还可以实现对金属氧化物/薄层石墨烯电极界面肖特基势垒的调控,从而实现对晶体管器件性能的调控,这对于电子器件领域来说,有着非常重要的意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是实施例1~3中基于金属氧化物/石墨烯异质结晶体管结构示意图。
图2是实施例1中基于金属氧化物/石墨烯异质结晶体管能级示意图。
图3是实施例2中基于金属氧化物/石墨烯异质结晶体管能级示意图。
图4是实施例3中基于金属氧化物/石墨烯异质结晶体管能级示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图和实施例对本发明做进一步的说明。
实施例1
一种基于氧化镓/石墨烯异质结晶体管的制备方法,如图1所示,氧化镓/石墨烯异质结晶体管包括:
硅衬底1,其厚度为200nm;
氧化镓层2,其位于硅衬底1上;
源漏电极层3,其均位于氧化镓层2表面的不同区域上,其中,源漏电极层3均为薄层石墨烯;
栅绝缘层二氧化硅4,其位于源漏电极层3上,以及源漏电极层之间的氧化镓层2表面上,厚度为200nm;
栅电极层5,其位于栅绝缘层二氧化硅4上,其中栅电极层5为银,厚度为300nm。
上述所述的基于氧化镓/石墨烯异质结晶体管的制备方法,包括以下步骤:
第1步:预处理硅衬底1
将硅衬底分别放入到洗涤剂、去离子水、丙酮、酒精溶液中,分别超声清洗20min,得到清洗好的硅衬底,待用;
第2步:生长氧化镓层2并作图案刻蚀分区
(1)水浴法制备GaOOH种子层:水浴法配置硝酸镓和六亚甲基四胺混合溶液,将所用衬底生长面向下放置在混合溶液中进行生长;其中,硝酸镓浓度为0.1~0.6mol/L,六亚甲基四胺浓度为0.5~1mol/L,混合溶液总体积为30mL,水浴温度为80~98℃生长时间为1~3h;
(2)将步骤(1)得到的带有种子层的衬底,用去离子水冲洗后,放入烘箱在150℃温度下烘干,然后放入水热混合溶液中反应,反应后自然降温,将衬底取出,去离子水冲洗,放入烘箱150℃烘干,获得羟基氧化镓纳米阵列;其中,水热混合溶液中,Ga(NO3)3浓度为0.05~1mol/L,六亚甲基四胺浓度为0.1~0.3mol/L,体积为30mL,水热温120~180℃,水热时间2~6h;
(3)将步骤(2)得到的羟基氧化镓纳米阵列,放入退火炉中退火,退火温度650~900℃,退火时间2~4h,然后自然冷却到室温,得到β-Ga2O3纳米柱阵列;
(4)室温生长无定型氧化镓薄膜:在步骤(3)中得到的β-Ga2O3纳米柱阵列上利用磁控溅射方法制备无定型氧化镓薄膜;其中,所用靶材为氧化镓靶材,溅射功率为160~220W,溅射压强为0.8~1.6Pa,气体总流量为40~42sccm,其中氧气流量为2~5sccm,溅射过程中衬底未加热,生长时间为2~4h;
(5)高温退火获得β-Ga2O3薄膜:将步骤(4)得到的无定型氧化镓薄膜,放入退火炉退火,退火温度650~900℃,时间2~4h,然后自然冷却到室温,即得到β-Ga2O3薄膜;
(6)将β-Ga2O3薄膜划分成3部分,对应源栅漏电极位置,采用光刻工艺在β-Ga2O3薄膜上进行图案刻蚀划分区域,待用;
第3步:制备两个薄层石墨烯3并转印到氧化镓层2上
(1)把基底铜箔片放入炉中,通入氢气和氩气或者氮气保护加热至1000℃,稳定温度,保持20min;
(2)然后停止通入保护气体,改通入碳源(如甲烷)气体30min,反应完成;
(3)切断电源,关闭甲烷气体,再通入保护气体排净甲烷气体,在保护气体的环境下直至管子冷却到室温,取出铜箔片,得到铜箔片上的石墨烯;然后用匀胶机将作为支撑和载体的聚甲基丙烯酸甲酯(PMMA)旋涂到石墨烯表面,并在100℃加热5min,烘干PMMA,即得PMMA/石墨烯/铜箔结;
(4)将PMMA/石墨烯/铜箔结浸泡在HCl:H2O2:H2O体积比为2:1:20的溶液中10min,去除铜箔;并采用去离子水去除盐酸和过氧化氢的残留,即得PMMA/石墨烯;
(5)重复上述步骤,制备两片相同的PMMA/石墨烯,然后用PET无菌塑料片,平整的将两片PMMA/石墨烯放到丙酮中浸泡20min,再用去离子水清洗,用氮气吹干,待用;
(6)利用自对准转印工艺,将第1步和第2步制备好的衬底和β-Ga2O3层轻轻放置到(5)中的两片PMMA/石墨烯的下方,分别对应划分的源漏区域,120℃退火20min,使得薄层石墨烯与氧化镓完全结合,然后用丙酮去除PMMA,最后用去离子水清洗干净,用氮气吹干,即将薄层石墨烯转印至氧化镓层上,而得到氧化镓/石墨烯异质结的源漏电极;
第4步:沉积栅绝缘层二氧化硅4和蒸镀栅电极5
采用化学气相沉积方法,在氧化镓/石墨烯异质结的源漏电极上以及氧化镓层表面位于源电极和漏电极之间形成的沟道上沉积栅绝缘层二氧化硅;然后放入真空室内,在栅绝缘层二氧化硅表面通过蒸镀方法得到300nm的银Ag栅电极5,即获得基于氧化镓/石墨烯异质结晶体管。
该实施例得到的基于氧化镓/石墨烯异质结晶体管,利用第一性原理金半接触对其能级进行模拟测试,如图2所示,发现样品的肖特基势垒降低至0.07eV。
实施例2
一种基于氧化锌/石墨烯异质结晶体管的制备方法,如图1所示,氧化锌/石墨烯异质结晶体管包括:
硅衬底1,其厚度为200nm;
氧化锌层2,其位于硅衬底1上;
源漏电极层3,其均位于氧化锌层2表面的不同区域上,其中,源漏电极层3均为薄层石墨烯;
栅绝缘层二氧化硅4,其位于源漏电极层3上,以及源漏电极层之间的氧化锌层2表面上,其厚度为200nm;
栅电极层5,其位于栅绝缘层二氧化硅4上,其中栅电极层5为银,厚度为300nm。
上述所述的基于氧化锌/石墨烯异质结晶体管的制备方法,包括以下步骤:
第1步:预处理硅衬底1
将硅衬底分别放入到洗涤剂、去离子水、丙酮、酒精溶液中,分别超声清洗20min,得到清洗好的硅衬底,待用;
第2步:生长氧化锌层2并作图案刻蚀分区
(1)将衬底基片放入磁控溅射基片台上,装入腔体,抽真空至1.0×10-4Pa以下;
(2)打开射频电源清洗靶材金属Zn靶,预溅射稳定后,打开靶挡板;
(3)基片台温度为200℃,功率为140W,工作气压为0.8Pa,工作气体为氧气和氩气,氧气占总气体体积为30%;
(4)生长厚度为1um的氧化锌薄膜;
(5)镀膜完成后,降温,充入高纯氮气到大气压,开腔取出基片;
(6)将氧化锌薄膜划分成3部分,对应源栅漏电极位置,采用光刻工艺在氧化锌薄膜上进行图案刻蚀划分区域,待用;
第3步:制备两个薄层石墨烯3并转印到氧化锌层2上
(1)把基底镍箔片放入炉中,通入氢气和氩气或者氮气保护加热至1000℃,稳定温度,保持20min;
(2)然后停止通入保护气体,改通入碳源(如甲烷)气体30min,反应完成;
(3)切断电源,关闭甲烷气体,再通入保护气体排净甲烷气体,在保护气体的环境下直至管子冷却到室温,取出镍箔片,得到镍箔片上的石墨烯;然后用匀胶机将作为支撑和载体的PMMA旋涂到石墨烯表面,并在100℃加热5min,烘干PMMA,即得PMMA/石墨烯/镍箔结;
(4)将PMMA/石墨烯/镍箔结浸泡在HCl:H2O2:H2O体积比为2:1:20的溶液中10min,去除镍箔,并采用去离子水去除盐酸和过氧化氢的残留,即得PMMA/石墨烯;
(5)重复上述步骤,制备两片相同的PMMA/石墨烯,然后用PET无菌塑料片,平整的将两片PMMA/石墨烯放到丙酮中浸泡20min,再用去离子水清洗,用氮气吹干,待用;
(6)利用自对准转印工艺,将第1步和第2步制备好的衬底和氧化锌层轻轻放置到(5)中的两片PMMA/石墨烯的下方,分别对应划分的源漏区域,120℃退火20min,使得薄层石墨烯与氧化锌完全结合,得到氧化锌/PMMA/石墨烯,然后用丙酮去除PMMA,最后用去离子水清洗干净,用氮气吹干,即将薄层石墨烯转印至氧化锌层上,而得到氧化锌/石墨烯异质结的源漏电极;
第4步:沉积栅绝缘层二氧化硅4和蒸镀栅电极5
采用化学气相沉积方法,在氧化锌/石墨烯异质结的源漏电极上及氧化锌层表面位于源电极和漏电极之间形成的沟道上沉积栅绝缘层二氧化硅;然后放入真空室内,在栅绝缘层二氧化硅表面通过蒸镀方法得到300nm的银Ag栅电极5,即获得基于氧化锌/石墨烯异质结晶体管。
该实施例得到的基于氧化锌/石墨烯异质结晶体管,利用第一性原理金半接触对其能级进行模拟测试,如图3所示,发现样品的肖特基势垒降低至0.32eV。
实施例3
一种基于二氧化锡/石墨烯异质结晶体管的制备方法,如图1所示,二氧化锡/石墨烯异质结晶体管包括:
硅衬底1,其厚度为200nm;
二氧化锡层2,其位于硅衬底1上;
源漏电极层3,其均位于二氧化锡层2表面的不同区域上,其中,源漏电极层3均为薄层石墨烯;
栅绝缘层二氧化硅4,其位于源漏电极层3上,以及源漏电极层之间的二氧化锡层2表面上,其厚度为200nm;
栅电极层5,其位于栅绝缘层二氧化硅4上,其中栅电极层5为银,厚度为300nm。
上述所述的基于二氧化锡/石墨烯异质结晶体管的制备方法,包括以下步骤:
第1步:预处理硅衬底1
将硅衬底分别放入到洗涤剂、去离子水、丙酮、酒精溶液中,分别超声清洗20min,得到清洗好的硅衬底,待用;
第2步:制备二氧化锡层2并作图案刻蚀分区
(1)在27%SnCl4乙醇溶液中,逐滴滴加28%氨水,使其反应均匀,反应过程中实时检测其pH值,当pH=7时,结束反应,可观测到白色溶胶产生,陈化24h后,用乙醇、丙酮进行洗涤数次,用AgNO3检测滤出液,直至检测不到Cl-为止;
(2)所得凝胶放入真空干燥箱,100℃烘干水分以及洗涤剂,得块状样品,研磨成粉末,制备出直径约4nm的二氧化锡粉末;
(3)将二氧化锡粉末在0.4GPa压力下制成直径15mm,厚度4mm圆块,然后将圆块在1150℃下烧结2h,制备成二氧化锡靶材;
(4)将硅衬底和二氧化锡靶材分别放置在可旋转的加热台和靶材Target位置,衬底距靶材2.5cm;
(5)以脉冲激光沉积方法在硅衬底上沉积二氧化锡,设置脉冲能量为350mJ,波长248nm,频率10Hz,脉冲间隔时间34ns,每个脉冲注入量为5J/cm2,在真空沉积室中,抽真空直至真空度小于1x10-6mbar;
(6)通过透镜引入脉冲的KrF激光于真空室中,射向具有旋转状态的二氧化锡靶材上,使之溅射并沉积到具有旋转并加热状态的硅衬底上,同时向真空室导入适量的氧气,沉积二氧化锡层,然后在置于300℃原位退火2h,即得二氧化锡薄膜层;
(7)将二氧化锡薄膜划分成3部分,对应源栅漏电极位置,采用光刻工艺在二氧化锡薄膜上进行图案刻蚀划分区域,待用;
第3步:制备两个薄层石墨烯3并转印到二氧化锡层2上
(1)把基底铜箔片放入炉中,通入氢气和氩气或者氮气保护加热至1000℃,稳定温度,保持20min;
(2)然后停止通入保护气体,改通入碳源(如甲烷)气体30min,反应完成;
(3)切断电源,关闭甲烷气体,再通入保护气体排净甲烷气体,在保护气体的环境下直至管子冷却到室温,取出铜箔片,得到铜箔片上的石墨烯;
(3)然后用匀胶机将作为支撑和载体的PMMA旋涂到石墨烯表面,然后100℃加热5min,烘干PMMA,即得PMMA/石墨烯/铜箔结;
(4)将PMMA/石墨烯/铜箔结浸泡在HCl:H2O2:H2O体积比为2:1:20的溶液中10min,去除铜箔;并采用去离子水去除盐酸和过氧化氢的残留,即得PMMA/石墨烯;
(5)重复上述步骤,制备两片相同的PMMA/石墨烯,然后用PET无菌塑料片,平整的将两片PMMA/石墨烯放到丙酮中浸泡20min,再用去离子水清洗,用氮气吹干,待用;
(6)利用自对准转印工艺,将第1步和第2步制备好的衬底和二氧化锡层轻轻放置到(5)中的两片PMMA/石墨烯的下方,分别对应划分的源漏区域,120℃退火20min,使得薄层石墨烯与二氧化锡完全结合,得到氧化镓/PMMA/石墨烯,然后用丙酮去除PMMA,最后用去离子水清洗干净,用氮气吹干,即将薄层石墨烯转印至二氧化锡层上,而得二氧化锡/石墨烯异质结的源漏电极;
第4步:沉积栅绝缘层二氧化硅4和蒸镀栅电极5
采用化学气相沉积方法,在二氧化锡/石墨烯异质结的源漏电极上及二氧化锡层表面位于源电极和漏电极之间形成的沟道上沉积栅绝缘层二氧化硅;然后放入真空室内,在栅绝缘层二氧化硅表面通过蒸镀方法得到300nm的银Ag栅电极5,即获得基于二氧化锡/石墨烯异质结晶体管。
该实施例得到的基于二氧化锡/石墨烯异质结晶体管,利用第一性原理金半接触对其能级进行模拟测试,如图4所示,发现样品的肖特基势垒降低至0.02eV。
综上所述,本发明制备的基于金属氧化物/石墨烯异质结的晶体管,采用转印方法,摒弃了蒸镀金属电极的复杂工艺,在氧化物表面直接转印薄层石墨烯作为源漏电极,该晶体管不仅结构工艺简单,而且所制备的晶体管与传统氧化物晶体管相比,金属氧化物与薄层石墨烯界面有着更小的界肖特基势垒,而且,采用本发明制备的晶体管,可以实现器件尺寸、电流的调控,这对于薄膜晶体管的应用有着重要的意义。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述金属氧化物/石墨烯异质结晶体管包括:
衬底;
金属氧化物层,其位于所述衬底上;
源漏电极层,其均位于所述金属氧化物层表面的不同区域上,其中,所述源漏电极层均为薄层石墨烯;
栅绝缘层,其位于所述源漏电极层上,以及源漏电极层之间的所述金属氧化物表面上;
栅电极层,其位于所述栅绝缘层上;
所述金属氧化物/石墨烯异质结晶体管制备方法,包括以下步骤:
在衬底上制备金属氧化物层;
在金属薄膜上采用化学气相沉积法制备两个薄层石墨烯;
通过自对准转印工艺,将两个薄层石墨烯转印到金属氧化物层表面的不同区域上;
通过化学气相沉积法,在两个薄层石墨烯上以及金属氧化物层表面位于两个薄层石墨烯之间形成的沟道上沉积栅绝缘层,最后在栅绝缘层表面制备栅电极层,即获得基于金属氧化物/石墨烯异质结晶体管。
2.根据权利要求1所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述金属薄膜为铜薄膜或镍薄膜。
3.根据权利要求1或2所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述金属氧化物层材料为半导体型金属氧化物。
4.根据权利要求3所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述半导体型金属氧化物为氧化镓、氧化锌或二氧化锡中的任意一种。
5.根据权利要求1所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述栅电极层为银,厚度为300nm。
6.根据权利要求1所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述栅绝缘层为二氧化硅,厚度为200nm。
7.根据权利要求1所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,所述衬底为硅衬底,厚度为200nm。
8.根据权利要求1所述基于金属氧化物/石墨烯异质结晶体管的制备方法,其特征在于,在所述栅绝缘层表面通过蒸镀方法制备栅电极层。
9.一种权利要求1~8任意一项所述的制备方法制备的基于金属氧化物/石墨烯异质结晶体管。
CN202010104860.5A 2020-02-20 2020-02-20 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法 Pending CN111276402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010104860.5A CN111276402A (zh) 2020-02-20 2020-02-20 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010104860.5A CN111276402A (zh) 2020-02-20 2020-02-20 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN111276402A true CN111276402A (zh) 2020-06-12

Family

ID=71000399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010104860.5A Pending CN111276402A (zh) 2020-02-20 2020-02-20 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111276402A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563353A (zh) * 2020-12-29 2021-03-26 中国科学院长春光学精密机械与物理研究所 一种异质结紫外探测器及其制备方法
WO2023159390A1 (zh) * 2022-02-23 2023-08-31 华为技术有限公司 半导体器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120118566A (ko) * 2011-04-19 2012-10-29 성균관대학교산학협력단 박막 트랜지스터
US20140145178A1 (en) * 2012-11-27 2014-05-29 Samsung Display Co., Ltd. Switching element, display substrate and method of manufacturing the same
CN104505405A (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104576758A (zh) * 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
CN104851910A (zh) * 2015-04-13 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
US20150318401A1 (en) * 2012-12-21 2015-11-05 The Regents Of The University Of California Vertically stacked heterostructures including graphene
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120118566A (ko) * 2011-04-19 2012-10-29 성균관대학교산학협력단 박막 트랜지스터
US20140145178A1 (en) * 2012-11-27 2014-05-29 Samsung Display Co., Ltd. Switching element, display substrate and method of manufacturing the same
US20150318401A1 (en) * 2012-12-21 2015-11-05 The Regents Of The University Of California Vertically stacked heterostructures including graphene
US20160284811A1 (en) * 2013-11-04 2016-09-29 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures
CN104505405A (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104576758A (zh) * 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
CN104851910A (zh) * 2015-04-13 2015-08-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563353A (zh) * 2020-12-29 2021-03-26 中国科学院长春光学精密机械与物理研究所 一种异质结紫外探测器及其制备方法
WO2023159390A1 (zh) * 2022-02-23 2023-08-31 华为技术有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
KR101536101B1 (ko) 박막 반도체 물질들을 이용하는 박막 트랜지스터들
TWI519659B (zh) 薄膜金屬氮氧化半導體
CN108376712B (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
CN103779425A (zh) 一种铟镓锌氧化物半导体薄膜的制备方法
CN105957805B (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN111276402A (zh) 一种基于金属氧化物/石墨烯异质结晶体管及其制备方法
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
CN111243971A (zh) 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
JP2795736B2 (ja) 堆積膜の形成方法
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
CN102881563B (zh) 一种多晶硅薄膜组件的制备方法
CN101692484A (zh) 一种倒置结构有机发光装置及其制作方法
CN102201551B (zh) 一种倒置结构有机发光装置的制作方法
CN102185121B (zh) 一种倒置结构有机发光装置的制作方法
CN108933079A (zh) 一种镓锡氧化物半导体薄膜及其制备方法和应用
CN110970523A (zh) 一种硅基异质结太阳能电池及制造方法
KR102326186B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
CN115954273B (zh) 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法
CN115763369A (zh) 一种提高ito薄膜晶体管本征电学性能的方法
CN117317029A (zh) 一种低温制备的透明顶栅交叠型铟镓锌氧薄膜晶体管及其制备方法
CN116507184A (zh) 一种钙钛矿太阳能电池封装涂层的制备方法及太阳能电池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612