CN111268641B - 晶圆键合方法以及微执行器的制作方法 - Google Patents
晶圆键合方法以及微执行器的制作方法 Download PDFInfo
- Publication number
- CN111268641B CN111268641B CN202010096666.7A CN202010096666A CN111268641B CN 111268641 B CN111268641 B CN 111268641B CN 202010096666 A CN202010096666 A CN 202010096666A CN 111268641 B CN111268641 B CN 111268641B
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- layer
- pad
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种晶圆键合方法以及一种微执行器的制作方法。所述晶圆键合方法在第一晶圆上形成焊盘金属层以及保护层后,利用光罩上的主掩膜图形定义位于主图形区域内的第一保护区,利用光罩上的辅助掩膜图形定义覆盖辅助图形区域的第二保护区,然后在第一保护区的保护下进行刻蚀形成金属焊盘,刻蚀过程中,由于第二保护区覆盖了辅助图形区域,使辅助图形不受刻蚀的影响,同时由于焊盘金属层位于第二保护区外,可以将金属焊盘以外的焊盘金属层去除干净,之后再将第一晶圆和第二晶圆键合时,由于焊盘金属材料没有残留,可以优化第一晶圆和第二晶圆的键合表面的平整度,提高晶圆键合良率。所述微执行器的制作方法利用了上述晶圆键合方法。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种晶圆键合方法以及一种微执行器的制作方法。
背景技术
晶圆键合是半导体元器件制作中的常见工艺。晶圆键合技术通过化学或物理作用将两片晶圆紧密地键合起来,以真空键合为例,两片晶圆在高真空环境下达到足够近的接触,通过相邻材料界面之间的分子间作用力(范德华力或氢键),进一步拉近两个表面原子间的距离,从而使界面直接形成共价键。
以一种微执行器的制作为例,其通过晶圆键合构建上下低阻梳齿结构,通常包括键合在一起的器件晶圆和盖板晶圆。其中,在晶圆键合之前,在器件晶圆上会先通过沉积金属层以及图形化工艺形成凸起设计的金属焊盘,而在盖板晶圆对应于金属焊盘的位置形成凹槽,然后再将两个晶圆键合在一起。
但是,利用现有工艺在将器件晶圆和盖板晶圆键合之后,键合效果并不理想,突出表现在,在器件晶圆的主图形之外的区域,存在残留的焊盘金属材料,其存在导致器件晶圆和盖板晶圆在该区域的平整度差,进而使得局部键合不良(bonding fail)。
发明内容
为了有效去除器件晶圆的主图形之外的焊盘材料残留,提高键合效果,本发明提供了一种晶圆键合方法。此外还提供了一种微执行器的制作方法。
根据本发明的一方面,本发明提供的晶圆键合方法,包括以下步骤:
在第一晶圆上沉积焊盘金属层,所述第一晶圆表面包括主图形区域和辅助图形区域,所述焊盘金属层覆盖所述主图形区域且露出所述辅助图形区域;
形成保护层于所述焊盘金属层上,所述保护层还延伸覆盖所述辅助图形区域;
利用一光罩对所述保护层进行图形化处理,所述光罩具有主掩膜图形和辅助掩膜图形,其中,利用所述主掩膜图形在所述第一晶圆上定义位于所述主图形区域内的第一保护区,利用所述辅助掩膜图形定义覆盖所述辅助图形区域的第二保护区,所述焊盘金属层位于所述第二保护区外;
刻蚀所述焊盘金属层,以在所述第一晶圆上对应于所述第一保护区形成金属焊盘,然后去除图形化的所述保护层;
将所述第一晶圆和第二晶圆键合,所述第二晶圆上设置有凹槽,所述金属焊盘与所述凹槽相对设置。
可选的,所述辅助图形区域包括设置有基准对位标记的区域。
可选的,所述保护层包括负性光阻;所述光罩在所述辅助掩膜图形的区域设置有透光开口,所述透光开口的尺寸与所述第二保护区的尺寸相同。
可选的,在所述第一晶圆上沉积所述焊盘金属层之前,所述第一晶圆表面形成有金属接触垫,所述晶圆键合方法在沉积所述焊盘金属层之前,还包括:在所述第一晶圆上形成钝化层,所述钝化层具有露出所述金属接触垫的开口和露出所述辅助图形区域的开口。
可选的,利用所述光罩对所述保护层进行图形化处理的步骤包括:
进行第一曝光工艺,使所述主掩膜图形位于所述主图形区域正上方,以在所述主图形区域内定义出所述第一保护区;以及
进行第二曝光工艺,使所述辅助掩膜图形位于所述辅助图形区域正上方,以在所述辅助图形区域及周围定义出所述第二保护区。
根据本发明的一方面,提供一种微执行器的制作方法,所述微执行器包括第一晶圆和第二晶圆,其中,所述第一晶圆上形成有金属焊盘,其中,采用了上述晶圆键合方法将所述第一晶圆和所述第二晶圆键合。
可选的,所述微执行器的制作方法中,在刻蚀所述焊盘金属层之后、将所述第一晶圆和所述第二晶圆键合之前,还包括:
在所述第一晶圆上形成硬掩膜层,所述硬掩膜层覆盖所述金属焊盘和所述第一晶圆表面;
进行曝光工艺,对所述硬掩膜层进行图形化;
利用图形化后的所述硬掩膜层作保护,刻蚀所述第一晶圆,以在所述第一晶圆中形成梳齿结构和空腔。
可选的,所述第一晶圆为SOI晶圆,所述梳齿结构中的空隙和所述空腔贯穿所述SOI晶圆中位于顶部的晶圆。
可选的,所述第一晶圆表面的辅助图形区域包括设置有基准对位标记的区域,对所述硬掩膜层进行图形化的步骤中,利用所述基准对位标记进行对准。
可选的,所述硬掩膜层包括氧化硅、氮化硅或者氮氧化硅中的至少一种。
本发明提供的晶圆键合方法,在第一晶圆上形成焊盘金属层以及保护层后,利用光罩上的主掩膜图形在所述第一晶圆上定义出位于所述主图形区域内的第一保护区,还利用光罩上的辅助掩膜图形定义覆盖所述辅助图形区域的第二保护区,然后在第一保护区的保护下进行刻蚀,从而形成金属焊盘,刻蚀过程中,由于第二保护区覆盖了辅助图形区域,使辅助图形不受刻蚀的影响,同时由于所述焊盘金属层位于所述第二保护区外,可以将金属焊盘以外的焊盘金属层去除干净,之后在将第一晶圆和第二晶圆键合时,除了金属焊盘区域之外,焊盘金属材料没有残留,从而可以优化第一晶圆和第二晶圆的键合表面的平整度,有助于提高晶圆键合良率。
本发明提供的微执行器的制作方法,利用了上述晶圆键合方法来将器件晶圆和盖板晶圆键合,由于通过上述晶圆键合方法可以提高晶圆键合良率,因而也有助于提高微执行器的制作良率。
附图说明
图1是一种器件晶圆的平面示意图。
图2是利用现有工艺在基准对位标记区域形成保护层后的照片。
图3是一种键合不良的晶圆的照片。
图4是本发明实施例的晶圆键合方法的流程示意图。
图5A至图5G为利用本发明实施例的晶圆键合方法进行金属焊盘制作以及晶圆键合的示意图。
图6是本发明实施例的晶圆键合方法所采用的光罩的平面示意图。
图7是利用本发明实施例的晶圆键合方法在基准对位标记区域形成第二保护区后的照片。
图8是利用本发明实施例的晶圆键合方法将晶圆键合后的照片。
附图标记说明:
100-器件晶圆;10、20-基准对位标记;200-第一晶圆;201-底部晶圆;202-隔离层;203-中部晶圆;210-焊盘金属层;110、200a-主图形区域;200b-辅助图形区域;220-保护层;220a-第一保护区;220b-第二保护区;300-光罩;310-主掩膜区域;320-辅助掩膜区域;321-透光开口;211-金属焊盘;230-硬掩膜层;30-梳齿结构;40-空腔;400-第二晶圆;410-凹槽。
具体实施方式
在半导体工艺设计中,除了设置元器件的区域,晶圆上往往还预留有其它区域,如相邻两个芯片区之间的区域以及靠近晶圆边界的区域,这些区域可以作为主图形之外的区域,在主图形之外的区域可以设置辅助图形,所述辅助图形可以是电性测试图形、线宽/线距测试图形、对位标记图形等等。在执行半导体工艺的过程中,根据需要,会预先在这些辅助图形的区域覆盖保护层,以防止一些半导体工艺如蚀刻工艺对这些辅助图案造成损伤而影响后续的使用。
但是,如背景技术所述,现有晶圆键合工艺在将两片晶圆键合在一起时,容易存在残留的焊盘金属材料,而导致键合面的平整度差,进而使得局部键合不良。发明人研究发现,焊盘金属材料残留的问题往往在辅助图形及其周围区域更容易出现,并且进一步地发现,这与在金属焊盘的形成过程中现有辅助图形的保护方式存在缺陷有关。以下先介绍一种晶圆键合方法,以便于更清晰地阐释上述问题。
图1是一种器件晶圆的平面示意图。参照图1,在一半导体工艺中,器件晶圆100包括主图形区域110,所述主图形区域110用来设置芯片阵列图形,在靠近晶圆边缘的区域设置有基准对位标记10(zero mark)。在器件晶圆100上制作金属焊盘时,首先形成覆盖晶圆绝大部分区域的焊盘金属层(例如为金属铝,Al),焊盘金属层将基准对位标记10露出。然后在器件晶圆100上旋涂一层光阻,该光阻采用的是正性光阻。然后利用光罩对光阻进行曝光,所述光罩上设置有对应于芯片阵列图形的掩膜图形,曝光方式例如为步进式曝光(stepper),在主图形区域110利用掩膜图形定义出由于掩膜阻挡而未被曝光束照射得以保留的区域,该区域为要形成金属焊盘的区域(未示出),而在基准对位标记10及其周围,覆盖的还是未进行曝光处理的光阻,这部分光阻由于未经曝光束照射,在显影后得以保留,在随后刻蚀焊盘金属层时,可以作为基准对位标记10的保护层。
图2是利用现有工艺在基准对位标记区域形成保护层后的照片。参照图1和图2,利用上述方法,在曝光后,在基准对位标记10及其周围保留了三角形形状的光阻作为保护层。但是该三角区域不仅覆盖了基准对位标记10的范围,还覆盖在一部分的焊盘金属层上,该三角区域的光阻在显影之后,可以保护这部分焊盘金属层,导致在随后刻蚀焊盘金属层以及去除光阻后,除了在主图形区域10形成了金属焊盘,还在基准对位标记10周围残留了铝。由于金属焊盘通常制得较厚以凸出于器件晶圆100表面,在将该形成了金属焊盘的器件晶圆100与另一晶圆进行键合时,作为键合表面的基准对位标记10区域并不平整,使得该区域的键合强度差,容易出现断裂等问题,导致键合不良。图3是一种键合不良的晶圆的照片。参照图3,由于键合时键合面残留有金属材料,局部键合不良导致键合失败。
本发明通过对金属焊盘的制作进行改进后再实施键合,可以解决上述晶圆键合工艺存在的问题。以下结合附图和具体实施例对本发明的晶圆键合方法以及微执行器的制作方法作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。需说明的是,在下文的描述中,给出了诸多具体的细节和数值以便提供对本发明更为彻底的理解,然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施,在其它的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图4是本发明实施例的晶圆键合方法的流程示意图。图5A至图5G为利用本发明实施例的晶圆键合方法进行金属焊盘制作以及晶圆键合的示意图。以下参照图4和图5A至图5G对本发明实施例的晶圆键合方法以及微执行器的制作方法进行描述。
图5A是利用本发明实施例的晶圆键合方法在第一晶圆上形成焊盘金属层后的剖面示意图。参照图5A,本发明实施例的晶圆键合方法包括步骤S1:在第一晶圆200上沉积焊盘金属层210,所述第一晶圆200表面包括主图形区域200a和辅助图形区域200b,所述焊盘金属层210覆盖在所述主图形区域200a且露出所述辅助图形区域200b。
具体的,第一晶圆200的材料可以是硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等,也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI),或者还可以为其它的材料,例如GaAs、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等,或者还可以是上述材料的组合。第一晶圆200可以包括掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层(例如锗硅层上的硅层)。第一晶圆200中可以设置有源区以及用于隔离有源区的隔离区(未示出),以及,第一晶圆200中还可以根据设计需求注入一定的掺杂离子。本实施例的第一晶圆200可以作为在制作半导体元器件的过程中用于后续与另一晶圆进行键合的器件晶圆,所述半导体元器件可以包括各类晶体管以及其它合适的组件等,所述半导体元器件也可以是芯片。作为示例,如图5A所示,第一晶圆200为SOI晶圆,该SOI晶圆包括厚度约725μm的底部晶圆201、厚度约的隔离层202以及厚度约20μm的中部晶圆203,其中,中部晶圆203远离底部晶圆201的一侧为第一晶圆200用于设置金属焊盘的一侧。
本实施例中,第一晶圆200表面设置有主图形区域200a,在第一晶圆200的主图形区域200a,可以设置有一个或两个以上的芯片结构,对于两个以上的芯片结构,可以设置为阵列分布,相邻两个芯片结构所在的芯片区之间可设置有切割道区域。在主图形区域200a之外,如切割道区域或者靠近晶圆边界的区域,可以设置辅助图形,所述辅助图形可以是电性测试图形、线宽/线距测试图形、对位标记图形等,辅助图形所在的区域记为辅助图形区域200b,作为示例,以下实施例中,辅助图形区域200b设置的辅助图形为基准对位标记20(zero mark),基准对位标记20可以设置在靠近晶圆边界的区域。基准对位标记20可在第一晶圆200上进行半导体器件工艺之前,通过在第一晶圆200上形成光阻层,然后利用对应的光罩进行曝光,露出相应区域的第一晶圆200表面,进行刻蚀第一晶圆200至一定深度而形成。此处对基准对位标记20在平行于晶圆表面内的形状不作限制,例如可以是方形、圆形、或者多边形等等。本实施例中,基准对位标记20例如是尺寸约800μm×800μm的正方形。
本实施例中,为了使在主图形区域200a制作的元器件与外部电信号进行连接,在第一晶圆200表面,可形成有金属接触垫(未示出),以便于对应于金属接触垫形成用于与元器件外部连接的金属焊盘。此外,参照图5A,在第一晶圆200表面设置有钝化层204,所述钝化层204例如是厚度约的氧化硅层,所述钝化层204具有露出所述金属接触垫的开口和露出所述辅助图形区域200b的开口,从而将金属接触垫及辅助图形区域200b露出。
焊盘金属层210可以通过诸如PVD(物理气相沉积)工艺、ALD(原子层沉积)工艺或者磁控溅射工艺等方法沉积在第一晶圆200上。焊盘金属层210的材料可以采用铝、铜、镍、铬、锌、金、铁、银、钼、钨、铱等金属或包括这些金属元素的合金中的至少一种。为了方便后续与元器件外部进行电连接,焊盘金属层210通常沉积的较厚,例如一实施例中,其厚度可达左右。本实施例中,辅助图形区域200b不需要设置焊盘金属层,并且为避免刻蚀焊盘金属层对辅助图形线条的影响,可以通过沉积焊盘金属层时沉积设备的设置,使焊盘金属层210覆盖主图形区域200a而露出辅助图形区域200b。
图5B是利用本发明实施例的晶圆键合方法在第一晶圆上形成保护层后的剖面示意图。参照图5B,本发明实施例的晶圆键合方法包括步骤S2:形成保护层220于所述焊盘金属层210上,所述保护层220还延伸覆盖所述辅助图形区域200b。本实施例中,所述保护层220用来经图形化之后对下方的部分范围的焊盘金属层210和辅助图形区域220形成保护,以对焊盘金属层210实施刻蚀工艺。
具体的,所述保护层220的材料可以为感光材料,如光阻,也可以为其它保护层材料如底部抗反射层、氧化硅层或者氮化硅层与光阻的叠层。本实施例中,所述保护层220为光阻,具体可以为正性光阻或者负性光阻。根据光阻的正负性质不同,相应地可以采用不同的光罩设计。
图5C是利用本发明实施例的晶圆键合方法在第一晶圆上形成第一保护区和第二保护区后的剖面示意图。参照图5C,本发明实施例的晶圆键合方法包括步骤S3:利用一光罩对所述保护层220进行图形化处理,所述光罩具有主掩膜图形和辅助掩膜图形,其中,利用所述主掩膜图形在所述第一晶圆200上定义位于所述主图形区域200a内的第一保护区220a,利用所述辅助掩膜图形定义覆盖所述辅助图形区域200b的第二保护区220b,所述焊盘金属层210位于所述第二保护区220b外。
图6是本发明实施例的晶圆键合方法所采用的光罩的平面示意图。参照图5C和图6,本实施例采用的光罩300可以包括用来设置主掩膜图形的主掩膜区域310和用来设置辅助掩膜图形的辅助掩膜区域320。作为示例,本实施例中,所述保护层220为负性光阻,对于负性光阻,受到曝光束照射的部分可以在显影后保留在晶圆上。本实施例中,主图形区域200a内要形成金属焊盘的区域和要保护的辅助图形区域200b在第一晶圆200表面所占的比例较小,如果采用负性光阻,仅需要在光罩300上相应的位置设置透光开口即可,光罩的制作较为方便。并且,可以利用同一光罩既设置主掩膜图形,还设置辅助掩膜图形,以分别利用这两部分掩膜图形对第一晶圆200上相应区域的负性光阻进行曝光处理,可以节约成本,提高曝光效率。
具体的,所述光罩300可以在辅助掩膜图形的区域设置有透光开口321(clear outwindow),所述透光开口321的尺寸与用来保护上述辅助图形区域200b(本实施例为基准对位标记20的区域)的第二保护区220b的尺寸基本相同,以便于后续在曝光束通过该透光开口321后,可以将覆盖在辅助图形区域200b的负性光阻固化在第一晶圆200上而形成第二保护区220b,在后续刻蚀焊盘金属层210时,保护辅助图形不受刻蚀工艺的影响。对于所述光罩300设置在主掩膜区域310的主掩膜图形,可以根据第一晶圆200的主图形区域200a要形成的金属焊盘的图形具体设置,本实施例中,所述保护层220例如为负性光阻,所述光罩300可以主掩膜区域310设置有与要定义的第一保护区220a的尺寸一致的透光开口,以便于在曝光束照射后,在第一保护区220a形成固化后的负性光阻,从而可以在焊盘金属层210的刻蚀过程中将位于第一保护区220a的部分保留。需要注意的是,为了避免在辅助图形区域200b及其周围残留焊盘金属层材料而导致晶圆键合不良,本实施例中,焊盘金属层210应位于上述第二保护区220b外,即,第二保护区220b优选大于辅助图形区域200b,而小于步骤S1中辅助图形区域200b及其周围在内的被焊盘金属层210露出的区域,本实施例中,第二保护区的范围例如为1mm×1mm的正方形,可以将辅助图形区域200b完全覆盖。
图7是利用本发明实施例的晶圆键合方法在基准对位标记区域形成第二保护区后的照片。参照图7,与图2相比,利用本发明实施例的晶圆键合方法在基准对位标记20处形成第二保护区220b后,基准对位标记20被显影后保留下来的负性光阻覆盖,可以得到有效保护,并且靠近基准对位标记20的焊盘金属层210没有被负性光阻覆盖,便于在后续蚀刻过程中去除干净。
本实施例中,利用所述光罩300对所述保护层220进行图形化处理的步骤可以包括如下过程:首先,进行第一曝光工艺,使所述光罩300上的主掩膜图形位于第一晶圆200的主图形区域200a正上方,以在所述主图形区域200a内定义出所述第一保护区220a;然后,进行第二曝光工艺,使所述光罩300上的辅助掩膜图形位于第一晶圆200的辅助图形区域200b正上方,以在所述辅助图形区域200b及周围定义出所述第二保护区220b。通过第一曝光工艺,可以在主图形区域(full map)内的一个或多个芯片区组成的阵列范围内形成上述第一保护区220a,在形成第一保护区220a后,再通过第二曝光工艺将辅助掩膜图形转移到第一晶圆200上,定义出保护层220中的第二保护区220b。然后,利用显影工艺将第一保护区220a和第二保护区220b之外的保护层220去除,如图5C所示。此处分两次曝光工艺对保护层进行图形化处理,是由于通用光刻设备在转移主掩膜图形和辅助掩模图形(尤其是透光开口321的图形)至晶圆上时,需要调整一些曝光参数,因而作分开处理。
图5D是利用本发明实施例的晶圆键合方法在第一晶圆上形成金属焊盘后的剖面示意图。参照图5D,本发明实施例的晶圆键合方法包括步骤S4:刻蚀所述焊盘金属层210,以在所述第一晶圆200上对应于所述第一保护区220a形成金属焊盘211,然后去除图形化的所述保护层220(此处为第一保护区220a和第二保护区220b的负性光阻)。
刻蚀所述焊盘金属层210可以采用干法蚀刻工艺、湿法蚀刻工艺或者二者的结合。本实施例中,焊盘金属层210的材料例如为金属铝,因而可以采用本领域公开的蚀刻铝的工艺来刻蚀所述焊盘金属层210。在刻蚀过程中,焊盘金属层下方的钝化层204也被至少部分地去除。第一晶圆200上的辅助图形区域200b由于保护层的保护,不会受到损伤,具体通过保护基准对位标记20不受蚀刻损伤,方便利用其在后续工艺中进行对准,同时,由于除金属焊盘211之外的焊盘金属层210未受保护,因而可以在蚀刻后被充分地去除干净,可以避免第一晶圆200后续与其它晶圆进行键合时键合面上残留铝的不良风险,有助于提高键合水平以及最后形成的半导体元器件的质量。
图5G是利用本发明实施例的晶圆键合方法将第一晶圆和第二晶圆键合后的剖面示意图。参照图5G,本发明实施例的晶圆键合方法包括步骤S5:将所述第一晶圆200和第二晶圆400键合,所述第二晶圆400上设置有凹槽410,所述金属焊盘211与所述凹槽410相对设置。
本实施例中,第二晶圆400可以采用与第一晶圆200相同或类似的材料,第二晶圆400例如为硅晶圆。由于在键合之前,在第一晶圆200上形成了金属焊盘211,而金属焊盘211具有一定厚度,为了提高键合质量,同时避免损伤金属焊盘211,第二晶圆400在键合之前,可以在其要朝向第一晶圆200的表面执行图形化和刻蚀工艺,以形成凹槽410。在键合时,第一晶圆200和第二晶圆400的边界相对,第一晶圆200上的金属焊盘211和第二晶圆400上的凹槽410也相对,在对准之后,将两片晶圆接触的表面接合起来以实现键合。键合工艺可以采用真空直接键合、表面活化键合、等离子体键合、金属扩散键合、金属共晶键合、胶膜键合等方式,本实施例采用的例如是真空直接键合方式,经真空直接键合后,第一晶圆200和第二晶圆400相接触的表面通过它们之间的分子吸附力(范德华力或氢键)实现键合。
图8是利用本发明实施例的晶圆键合方法将晶圆键合后的照片。参照图8和图4,与图4所示的局部键合不良的晶圆相比,图8所示的键合晶圆靠近晶圆边界的区域没有局部不良,键合质量较高。
上述晶圆键合方法中,在第一晶圆上形成焊盘金属层以及保护层后,利用光罩上的主掩膜图形在所述第一晶圆上定义出位于第一晶圆的主图形区域内的第一保护区,还利用光罩上的辅助掩膜图形定义出包括第一晶圆的所述辅助图形区域且大于辅助图形区域的第二保护区,然后利用第一保护区的保护层的保护进行刻蚀以形成金属焊盘,刻蚀过程中,由于第二保护区覆盖了辅助图形区域,使辅助图形不受刻蚀的影响,同时由于所述焊盘金属层位于所述第二保护区外,可以将金属焊盘以外的焊盘金属层去除干净,之后将第一晶圆和第二晶圆键合,除了金属焊盘区域之外,焊盘金属材料在第一晶圆上没有残留,从而可以优化第一晶圆和第二晶圆的键合表面的平整度,有助于提高晶圆键合良率。
本实施例还包括一种微执行器的制作方法,所述微执行器包括第一晶圆和第二晶圆,其中,所述第一晶圆用来形成金属焊盘,其中,采用了上述晶圆键合方法将所述第一晶圆和所述第二晶圆键合。所述微执行器可以选自各种用来产生力和机械运动的微机电系统(MEMS),如微电动机、微开关、微夹钳,或者光MEMS器件中的数字微镜和各种微光学开关,或者射频MEMS器件中的射频微开关,或者微流体MEMS器件中的混合器、阀、泵等。
作为示例,本实施例中,所述微执行器用来控制可动微镜,以实现光信号的导通和断开功能,该微执行器通过晶圆键合来构建上下低阻梳齿结构,其中,第一晶圆为用来设置下梳齿的SOI晶圆,第一晶圆还用来形成凸起设计的金属焊盘,为了与用来设置上梳齿的盖板晶圆形成良好键合,器件晶圆上的辅助图形尤其是基准对位标记的处理很是关键,因为需要一方面在金属焊盘的制作中不对基准对位标记造成损伤,以便于在形成金属焊盘之后,能够利用基准对位标记来对位并进行梳齿结构的制作,另一方面避免在晶圆键合时的键合表面形成金属残留而导致键合不良。而通过采用了上述晶圆键合方法,在第一晶圆上形成金属焊盘后,可以实现在基准对位标记区域基本没有残留的金属,一方面可以保护基准对位标记不受损伤,另一方面可以提高键合质量。
本实施例的微执行器的制作方法包括上述步骤S1至步骤S5,上述对步骤S1至步骤S5的描述均适用于本实施例的微执行器的制作方法。此外,本实施例的微执行器的制作方法在采用本实施例描述的晶圆键合方法刻蚀所述焊盘金属层之后、将所述第一晶圆和所述第二晶圆键合之前,还可以包括在第一晶圆上形成梳齿结构的步骤。具体说明如下。
图5E是利用本发明实施例的微执行器的制作方法在形成金属焊盘后刻蚀钝化层的剖面示意图。参照图5E,本发明实施例的微执行器的制作方法中,在执行上述步骤S4形成金属焊盘211并去除保护层220之后,还可包括刻蚀钝化层204的步骤,以将金属焊盘211以外的钝化层204去除。
图5F是利用本发明实施例的微执行器的制作方法在第一晶圆上形成梳齿结构后的剖面示意图。参照图5F,本发明实施例的微执行器的制作方法在形成金属焊盘211并去除保护层220以及金属焊盘211以外的钝化层204后,还包括以下步骤:
首先,在所述第一晶圆200上形成硬掩膜层230,所述硬掩膜层230覆盖利用上述步骤S1至S4形成的金属焊盘211表面和所述第一晶圆200表面。所述硬掩膜层230可以包括氧化硅、氮化硅或者氮氧化硅等材料中的至少一种。作为示例,所述硬掩膜层230可以采用约厚(以中部晶圆203表面为基准的厚度)的氧化硅层。
接着,进行曝光工艺,对所述硬掩膜层230进行图形化。本实施例中,在第一晶圆200上形成梳齿结构时,还在邻近梳齿结构的区域形成贯穿SOI晶圆的中部晶圆203的空腔,因而对所述硬掩膜层230进行图形化采用的光罩图形可以包括要在第一晶圆200上形成的梳齿结构和空腔的图形。经过图形化后,硬掩膜层230在对应于梳齿结构的区域被去除,且在对应于要形成空腔的区域也被去除。
然后,利用图形化后的所述硬掩膜层230作保护,刻蚀所述第一晶圆200,以在所述第一晶圆200中形成梳齿结构30和空腔40。本实施例中,所述第一晶圆200为SOI晶圆,所述梳齿结构30中的空隙和所述空腔40均贯穿所述SOI晶圆顶部的晶圆(即中部晶圆203)。
上述在形成梳齿结构30和空腔40的过程中,为了定义梳齿结构30和空腔40在第一晶圆200表面的位置,对硬掩膜层230进行图形化时,可以采用第一晶圆200表面位于辅助图形区域的基准对位标记20进行对准(align)。由于基准对位标记20在金属焊盘211的形成过程中未被损伤,在用于曝光对准时更易于识别,对准精度较高,因而也有利于提高所制作的微执行器的质量。
在形成梳齿结构30和空腔40后,可以接着执行上述晶圆键合方法中的步骤S5(如图5G所示),将形成有金属焊盘211、梳齿结构30和空腔40的第一晶圆200与第二晶圆400键合,其中,第二晶圆400在键合之前,在用来与金属焊盘211相对的区域形成有凹槽410。
本发明提供的微执行器的制作方法,利用了上述晶圆键合方法来实现上下梳齿晶圆键合,由于通过上述晶圆键合方法可以提高晶圆键合良率,因而也有助于提高微执行器的制作良率。
需要说明的是,本说明书实施例采用递进的方式描述,对于实施例公开的微执行器的制作方法而言,其中多个步骤与实施例公开的晶圆键合方法相对应,所以描述的比较简单,相关之处可以参照理解。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (9)
1.一种晶圆键合方法,其特征在于,包括:
在第一晶圆上沉积焊盘金属层,所述第一晶圆表面包括主图形区域和辅助图形区域,所述焊盘金属层覆盖所述主图形区域且露出所述辅助图形区域,所述辅助图形区域包括设置有基准对位标记的区域;
形成保护层于所述焊盘金属层上,所述保护层还延伸覆盖所述辅助图形区域;
利用一光罩对所述保护层进行图形化处理,所述光罩具有主掩膜图形和辅助掩膜图形,其中,利用所述主掩膜图形在所述第一晶圆上定义位于所述主图形区域内的第一保护区,利用所述辅助掩膜图形定义覆盖所述辅助图形区域的第二保护区,所述焊盘金属层位于所述第二保护区外;
刻蚀所述焊盘金属层,以在所述第一晶圆上对应于所述第一保护区形成金属焊盘,然后去除图形化的所述保护层;以及
将所述第一晶圆和第二晶圆键合,所述第二晶圆上设置有凹槽,所述金属焊盘与所述凹槽相对设置。
2.如权利要求1所述的晶圆键合方法,其特征在于,所述保护层包括负性光阻;所述光罩在所述辅助掩膜图形的区域设置有透光开口,所述透光开口的尺寸与所述第二保护区的尺寸相同。
3.如权利要求1所述的晶圆键合方法,其特征在于,在所述第一晶圆上沉积所述焊盘金属层之前,所述第一晶圆表面形成有金属接触垫,所述晶圆键合方法在沉积所述焊盘金属层之前,还包括:
在所述第一晶圆上形成钝化层,所述钝化层具有露出所述金属接触垫的开口和露出所述辅助图形区域的开口。
4.如权利要求1至3任一项所述的晶圆键合方法,其特征在于,利用所述光罩对所述保护层进行图形化处理的步骤包括:
进行第一曝光工艺,使所述主掩膜图形位于所述主图形区域正上方,以在所述主图形区域内定义出所述第一保护区;以及
进行第二曝光工艺,使所述辅助掩膜图形位于所述辅助图形区域正上方,以在所述辅助图形区域及周围定义出所述第二保护区。
6.一种微执行器的制作方法,其特征在于,所述微执行器包括第一晶圆和第二晶圆,其中,所述第一晶圆上形成有金属焊盘,其中,采用了如权利要求1至5任一项所述的晶圆键合方法将所述第一晶圆和所述第二晶圆键合。
7.如权利要求6所述的微执行器的制作方法,其特征在于,在刻蚀所述焊盘金属层之后,将所述第一晶圆和所述第二晶圆键合之前,还包括:
在所述第一晶圆上形成硬掩膜层,所述硬掩膜层覆盖所述金属焊盘和所述第一晶圆表面;
进行曝光工艺,对所述硬掩膜层进行图形化处理;
利用图形化处理后的所述硬掩膜层作为保护,刻蚀所述第一晶圆,以在所述第一晶圆中形成梳齿结构和空腔。
8.如权利要求7所述的微执行器的制作方法,其特征在于,所述第一晶圆为SOI晶圆,所述梳齿结构中的空隙和所述空腔贯穿所述SOI晶圆中位于顶部的晶圆。
9.如权利要求7所述的微执行器的制作方法,其特征在于,对所述硬掩膜层进行图形化处理的步骤中,利用所述基准对位标记进行对准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010096666.7A CN111268641B (zh) | 2020-02-17 | 2020-02-17 | 晶圆键合方法以及微执行器的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010096666.7A CN111268641B (zh) | 2020-02-17 | 2020-02-17 | 晶圆键合方法以及微执行器的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111268641A CN111268641A (zh) | 2020-06-12 |
CN111268641B true CN111268641B (zh) | 2023-07-14 |
Family
ID=70993887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010096666.7A Active CN111268641B (zh) | 2020-02-17 | 2020-02-17 | 晶圆键合方法以及微执行器的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111268641B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117405954B (zh) * | 2023-12-14 | 2024-04-16 | 北京智芯微电子科技有限公司 | 探针卡氧化层去除方法、清洁及测试系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207546B1 (en) * | 1998-08-28 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism |
CN101734613A (zh) * | 2009-12-03 | 2010-06-16 | 西北工业大学 | 基于soi晶圆的mems结构制作及划片方法 |
JP2012081551A (ja) * | 2010-10-12 | 2012-04-26 | Disco Corp | 保護カバー付きデバイスの製造方法 |
WO2017004906A1 (zh) * | 2015-07-09 | 2017-01-12 | 武汉大学 | 基于超薄膜的电容式压力传感器的制作方法 |
CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195667A (ja) * | 1997-12-26 | 1999-07-21 | New Japan Radio Co Ltd | ボンディング用パッド及びホトマスクのアライメント方法 |
CN106032264B (zh) * | 2015-03-11 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种cmems器件及其制备方法、电子装置 |
CN106935482A (zh) * | 2015-12-30 | 2017-07-07 | 上海微电子装备(集团)股份有限公司 | 一种硅片边缘芯片的保护方法及光刻曝光装置 |
CN107735853B (zh) * | 2016-09-30 | 2021-07-20 | 深圳市柔宇科技股份有限公司 | 薄膜晶体管制造方法及阵列基板 |
US11004733B2 (en) * | 2018-06-29 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection structures for bonded wafers |
CN110767743A (zh) * | 2019-10-30 | 2020-02-07 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件的制作方法、超结器件及其制作方法 |
-
2020
- 2020-02-17 CN CN202010096666.7A patent/CN111268641B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6207546B1 (en) * | 1998-08-28 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism |
CN101734613A (zh) * | 2009-12-03 | 2010-06-16 | 西北工业大学 | 基于soi晶圆的mems结构制作及划片方法 |
JP2012081551A (ja) * | 2010-10-12 | 2012-04-26 | Disco Corp | 保護カバー付きデバイスの製造方法 |
WO2017004906A1 (zh) * | 2015-07-09 | 2017-01-12 | 武汉大学 | 基于超薄膜的电容式压力传感器的制作方法 |
CN109671619A (zh) * | 2018-12-26 | 2019-04-23 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111268641A (zh) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI495049B (zh) | 微電子裝置及其積體電路之製造方法 | |
KR102015437B1 (ko) | 극자외선 리소그래피용 펠리클 및 그의 제조 방법 | |
KR20040040404A (ko) | 패키징된 집적회로 및 그 제조 방법 | |
KR20100023926A (ko) | 후면 uv 노출을 이용한 레이저 다이오드용 금속 접촉 구조체의 제조방법 | |
CN111268641B (zh) | 晶圆键合方法以及微执行器的制作方法 | |
JP2023010782A (ja) | 半導体装置および半導体装置の製造方法 | |
US8911920B2 (en) | Methods for fabricating EUV masks and methods for fabricating integrated circuits using such EUV masks | |
KR100281213B1 (ko) | 반도체 장치 제조 방법 | |
JPH0794523A (ja) | 集積半導体装置の製造方法 | |
WO2008079691A2 (en) | Semiconductor die with separation trench etch and passivation | |
US5700603A (en) | Semiconductor device having X-ray lithographic mask and method for manufacturing the same | |
CN109166820A (zh) | 半导体器件制作方法以及半导体器件 | |
US5093225A (en) | Processing method for fabricating electrical contacts to mesa structures in semiconductor devices | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
US6696223B2 (en) | Method for performing photolithography | |
CN111834385B (zh) | 背照式图像传感器及其制作方法 | |
EP1169670B1 (en) | Photolithography method | |
TWI838309B (zh) | 高電子遷移率電晶體及其製備方法 | |
US11309282B2 (en) | Method for manufacturing a semiconductor package having five-side protection | |
US20230187299A1 (en) | Dielectric sidewall protection and sealing for semiconductor devices in a in wafer level packaging process | |
JP3241551B2 (ja) | 荷電粒子線露光用マスク及びその製造方法 | |
CN117374132A (zh) | 光电传感器的制造方法及双层金属结构的形成方法 | |
CN112820655A (zh) | 半导体器件的封装方法 | |
KR20000052083A (ko) | 엑스레이 마스크 제조방법 | |
KR100289664B1 (ko) | 노광 마스크의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |