CN111263833A - 磷化铟晶体基板 - Google Patents

磷化铟晶体基板 Download PDF

Info

Publication number
CN111263833A
CN111263833A CN201880068736.9A CN201880068736A CN111263833A CN 111263833 A CN111263833 A CN 111263833A CN 201880068736 A CN201880068736 A CN 201880068736A CN 111263833 A CN111263833 A CN 111263833A
Authority
CN
China
Prior art keywords
crystal substrate
flat
indium phosphide
inp crystal
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880068736.9A
Other languages
English (en)
Other versions
CN111263833B (zh
Inventor
西冈志行
鸿池一晓
柳泽拓弥
樋口恭明
羽木良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN111263833A publication Critical patent/CN111263833A/zh
Application granted granted Critical
Publication of CN111263833B publication Critical patent/CN111263833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/02—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method without using solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/051—Phosphides composed of metals from groups of the periodic table
    • H01L2924/0513—3rd Group

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laminated Bodies (AREA)

Abstract

一种磷化铟晶体基板，所述磷化铟晶体基板具有100mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且包括平坦部和缺口部中的任一者。在第一平坦区域和第一缺口区域中的任一者中，当硫的原子浓度为2.0×1018cm‑3以上且8.0×1018cm‑3以下时，所述磷化铟晶体基板具有10cm‑2以上且500cm‑2以下的平均位错密度，并且当锡的原子浓度为1.0×1018cm‑3以上且4.0×1018cm‑3以下或者铁的原子浓度为5.0×1015cm‑3以上且1.0×1017cm‑3以下时，所述磷化铟晶体基板具有500cm‑2以上且5000cm‑2以下的平均位错密度。

Description

磷化铟晶体基板
技术领域
本发明涉及一种磷化铟晶体基板。
背景技术
W.A.Gault等人，“The Growth of High Quality III-V Crystal by theVertical Gradient Freeze Method(通过垂直梯度凝固法生长高品质III-V晶体)”，Defect Control in Semiconductors(半导体中的缺陷控制)，1990，653-660页(非专利文献1)公开了一种通过垂直梯度凝固(VGF)法来生长高品质磷化铟的方法。日本专利特开第2008-239480号(专利文献1)公开了由砷化镓构成的半导体晶体(诸如GaAs晶体)，所述半导体晶体具有六英寸以上的直径和1×104cm-2以下的平均位错密度，并且还公开了优选地具有通过光弹性方法测量的1×10-5以下的平均残余应变的半导体晶体。M.Yamada，“High-sensitivity computer-controlled infrared polariscope(高灵敏度电脑控制的红外偏光器)”，Review of Scientific Instruments(科学仪器综述)，64卷，第7期，1993年7月，1815-1821页(非专利文献2)公开了一种通过使用高灵敏度计算机控制的红外偏光器来测量由通过LEC方法生长的市售的半绝缘砷化镓(111)晶片中的残余应变所引起的小的相位差和主轴线的双折射的方法。
现有技术文献
专利文献
专利文献1：日本专利特开第2008-239480号
非专利文献
非专利文献1：W.A.Gault等人，“The Growth of High Quality III-V Crystalby the Vertical Gradient Freeze Method(通过垂直梯度凝固法生长高品质III-V晶体)”，Defect Control in Semiconductors(半导体中的缺陷控制)，1990，653-660页
非专利文献2：M.Yamada,“High-sensitivity computer-controlled infraredpolariscope(高灵敏度电脑控制的红外偏光器)”，Review of Scientific Instruments(科学仪器综述)，64卷，第7期，1993年7月，1815-1821页
发明内容
根据本发明的一种方式的磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下。所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，当所述磷化铟晶体基板含有所述硫原子时，所述磷化铟晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且当所述磷化铟晶体基板含有所述锡原子和所述铁原子中的任一种时，所述磷化铟晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。
根据本发明的一种方式的磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下。所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，所述磷化铟晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。
根据本发明的一种方式的磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下。所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，当所述磷化铟晶体基板含有所述硫原子时，所述磷化铟晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且当所述磷化铟晶体基板含有所述锡原子和所述铁原子中的任一种时，所述磷化铟晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。
根据本发明的一种方式的磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下。所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，所述磷化铟晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。
附图说明
图1A是示出在根据本发明的一种方式的磷化铟晶体基板中形成平坦部的外缘的一部分的示例性位置的示意性平面图。
图1B是示出根据本发明的一种方式的磷化铟晶体基板中的示例性平坦部以及第一平坦区域和第二平坦区域的放大的示意性平面图。
图2A是示出在根据本发明的一种方式的磷化铟晶体基板中形成缺口部的外缘的一部分的示例性位置的示意性平面图。
图2B是示出根据本发明的一种方式的磷化铟晶体基板中的缺口部以及第一缺口区域和第二缺口区域的放大的示意性平面图。
图3A是示出根据本发明的一种方式的磷化铟晶体基板中平均位错密度的示例性测量部分的放大的示意性剖面图。
图3B是示出根据本发明的一种方式的磷化铟晶体基板中平均位错密度的另一个示例性测量部分的放大的示意性剖面图。
图4是示出根据本发明的一种方式的磷化铟晶体基板中平均残余应变的示例性测量部分的放大的示意性剖面图。
图5A是示出根据本发明的一种方式的磷化铟晶体基板的示例性制造方法的制造装置内部的示意性垂直剖面图。
图5B是示出根据本发明的一种方式的磷化铟晶体基板的示例性制造方法的绝热材料和坩埚内部的示意性水平剖面图。
图6A是示出根据本发明的一种方式的磷化铟晶体基板的另一示例性制造方法的制造装置内部的示意性垂直剖面图。
图6B是示出根据本发明的一种方式的磷化铟晶体基板的另一示例性制造方法的绝热材料和坩埚内部的示意性水平剖面图。
图7A是示出根据本发明的一种方式的磷化铟晶体基板的又一示例性制造方法的制造装置内部的示意性垂直剖面图。
图7B是示出根据本发明的一种方式的磷化铟晶体基板的又一示例性制造方法的坩埚内部的示意性水平剖面图。
图8是示出根据本发明的一种方式的磷化铟晶体基板的又一示例性制造方法的示意性平面图。
具体实施方式
[要由本公开解决的问题]
W.A.Gault等人，“The Growth of High Quality III-V Crystal by theVertical Gradient Freeze Method(通过垂直梯度凝固法生长高品质III-V晶体)”，Defect Control in Semiconductors(半导体中的缺陷控制)，1990，653-660页(非专利文献1)中公开的磷化铟在制造在外缘的一部分中包括平坦部和缺口部中的任一者的基板时(在制造具有平坦部/缺口部的基板时)和在外缘的一部分中包括平坦部和缺口部中的任一者的基板上使外延层生长时(在具有平坦部/缺口部的基板上使外延层生长时)，在平坦部和其附近或缺口部和其附近，不利地具有高的由于破裂而导致的缺陷率(裂纹缺陷率)。
尽管“The Growth of High Quality III-V Crystal by the VerticalGradient Freeze Method(通过垂直梯度凝固法生长高品质III-V晶体)”，Defect Controlin Semiconductors(半导体中的缺陷控制)，1990，653-660页(非专利文献1)已经讨论了磷化铟的所有晶体的位错密度的平均值和分布，但是尚未对平坦部及其附近或缺口部及其附近中的平均位错密度或平均残余应变进行讨论。
尽管日本专利公开第2008-239480号公报(专利文献1)、“The Growth of HighQuality III-V Crystal by the Vertical Gradient Freeze Method(通过垂直梯度凝固法生长高品质III-V晶体)”，Defect Control in Semiconductors(半导体中的缺陷控制)，1990，653-660页(非专利文献1)和M.Yamada，“High-sensitivity computer-controlledinfrared polariscope(高灵敏度电脑控制的红外偏光器)”，Review of ScientificInstruments(科学仪器综述)，64卷，第7期，1993年7月，1815-1821页(非专利文献2)已经限定了在所有砷化镓晶体或整个晶片上的平均位错密度或平均残余应变，但是它们没有讨论在磷化铟晶体基板中的所述平坦部和其附近或所述缺口部和其附近的平均位错密度或平均残余应变。
因此，本发明的目的在于提供一种磷化铟晶体基板，其在制造具有平坦部/缺口部的基板时和在具有平坦部/缺口部的基板上使外延层生长时，在平坦部和其附近或缺口部和其附近具有低的由于破裂而导致的缺陷率(裂纹缺陷率)。
[本公开的有益效果]
根据上文，可以提供一种磷化铟晶体基板，其在制造具有平坦部/缺口部的基板时和在具有平坦部/缺口部的基板上使外延层生长时，在平坦部和其附近或缺口部和其附近具有低的由于破裂而导致的缺陷率(裂纹缺陷率)。
[本发明的实施方式的说明]
首先将列出并且说明本发明的实施方式。为了清楚地区分多个平坦区域和缺口区域，表述成了第一平坦区域和第一缺口区域或第二平坦区域和第二缺口区域。
[1]根据本发明的一种方式的磷化铟(InP)晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟(InP)晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫(S)原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡(Sn)原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁(Fe)原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，当所述InP晶体基板含有所述S原子时，所述InP晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且当所述InP晶体基板含有Sn原子和Fe原子中的任一种时，所述InP晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。由于本方式的InP晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有规定范围内的平均位错密度，因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
[2]根据本发明的一种方式的InP晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，所述InP晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。由于本方式的InP晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有规定范围内的平均残余应变，因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
[3]根据本发明的一种方式的InP晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，当所述InP晶体基板含有所述S原子时，所述InP晶体基板可以具有10cm-2以上且500cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变，并且当所述InP晶体基板含有Sn原子和Fe原子中的任一种时，所述InP晶体基板可以具有500cm-2以上且5000cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变。由于本方式的InP晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有各自在规定范围内的平均位错密度和平均残余应变，因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
[4]根据本发明的一种方式的InP晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫(S)原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡(Sn)原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁(Fe)原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，当所述InP晶体基板含有所述S原子时，所述InP晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且当所述InP晶体基板含有Sn原子和Fe原子中的任一种时，所述InP晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。由于本方式的InP晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有在规定范围内的平均位错密度并且可以将位于所述第一平坦区域和所述第一缺口区域中的任一者的外周部附近的部分区域中的平均位错密度控制在一定范围内，因此在制造所述基板时和在所述基板上使外延层生长时，所述InP晶体基板具有低的裂纹缺陷率。
[5]根据本发明的一种方式的InP晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，所述InP晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。由于本方式的InP晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有在规定范围内的平均残余应变并且可以将位于所述第一平坦区域和所述第一缺口区域中的任一者的外周部附近的部分区域中的平均残余应变控制在一定范围内，因此在制造所述基板时和在所述基板上使外延层生长时，所述InP晶体基板具有低的裂纹缺陷率。
[6]根据本发明的一种方式的InP晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板的厚度为300μm以上且800μm以下。所述InP晶体基板的外缘的一部分包括平坦部和缺口部中的任一者。所述InP晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，当所述InP晶体基板含有S原子时，所述InP晶体基板可以具有10cm-2以上且500cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变，并且当所述InP晶体基板含有Sn原子和Fe原子中的任一种时，所述InP晶体基板可以具有500cm-2以上且5000cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变。由于本方式的InP晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有各自在规定范围内的平均位错密度和平均残余应变，因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
[本发明的实施方式的详情]
<InP晶体基板>
图1A、图1B、图2A和图2B示出本实施方式中的示例性InP晶体基板11。图1A是示出其中形成平坦部11f的InP晶体基板11的外缘的一部分的位置的示意性平面图。图1B是示出平坦部11f以及第一平坦区域和第二平坦区域11fr的放大的示意性平面图。平坦部11f指的是在晶体和晶体基板的外缘(外周)的一部分中形成的平坦表面，其用于便于确定晶体和晶体基板的晶体取向、区分正面与背面以及在工序中进行对准。在具有平坦部的InP晶体基板11中，形成至少一个平坦部11f并且通常形成两个平坦部11f，它们也被称为取向平坦(オリエンテーションフラット)(在下文中也被称为OF)和识别平坦(アイデンテフィケーションフラット)(在下文中也被称为IF)。在InP晶体基板11中，主表面的平面取向、偏离方向、偏离角度和平坦部(OF/IF)的位置是根据客户的需要进行设定的。例如，主表面的平面取向被设定为(100)，设定八个偏离方向，偏离角度被设定为0°以上且20°以下，OF/IF位置被设定为顺时针位置(在下文中也被称为CW，IF相对于OF被布置在顺时针位置处)和逆时针位置(也被称为CCW，IF相对于OF被布置在逆时针位置处)的两种类型，OF长度被设定为28mm以上且65mm以下，并且IF长度被设定为13mm以上且45mm以下。
图2A是示出其中形成缺口部11n的InP晶体基板11的外缘的一部分的位置的示意性平面图。图2B是示出缺口部11n以及第一缺口区域和第二缺口区域11nr的放大的示意性平面图。缺口部11n指的是在晶体和晶体基板的外缘(外周)的一部分中形成的缺口部分，其用于便于确定和对准晶体和晶体基板的晶体取向。在具有缺口部的InP晶体基板11中，形成至少一个缺口部11n并且通常形成一个缺口部11n。在InP晶体基板11中，主表面的平面取向、缺口的形状和缺口的中心缺口的方向是根据客户的需要进行设定的。例如，主表面的平面取向被设定为(100)，缺口是通过以85°以上且95°以下的张角从外缘朝向中心切去具有0.5mm以上且1.5mm以下的尺寸的部分而成形的，并且当从中心观察时，缺口的中心缺口的方向被设定为[010]方向。
(实施方式I-1)
参照图1A、图1B、图2A和图2B，本实施方式中的InP晶体基板11包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板11的厚度为300μm以上且800μm以下。InP晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。InP晶体基板11含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，当InP晶体基板11含有S原子时，InP晶体基板11具有10cm-2以上且500cm-2以下的平均位错密度，并且当InP晶体基板11含有Sn原子和Fe原子中的任一种时，InP晶体基板11具有500cm-2以上且5000cm-2以下的平均位错密度。由于本实施方式中的InP晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有规定范围内的平均位错密度，因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
在本实施方式中的InP晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此，“曲线”是指至少一部分不是直线的线并且可以局部地包括直线。裂纹缺陷率随InP晶体基板的直径、所含的原子的类型(S原子、Sn原子或Fe原子)或浓度或在制造基板时或在外延层生长时的差异而变化，并且具有低的裂纹缺陷率是指在InP晶体基板的直径、所含的原子的类型(S原子、Sn原子或Fe原子)或浓度以及基板的制造或外延层的生长在相同的范围内时，裂纹缺陷率相对较低。
本实施方式中的InP晶体基板11具有100mm以上且205mm以下的直径和300μm以上且800μm以下的厚度。从在大直径的InP晶体基板11中也降低裂纹缺陷率的观点来看，InP晶体基板11具有100mm以上且205mm以下的直径。从降低裂纹缺陷率的观点来看，InP晶体基板11具有300μm以上且800μm以下的厚度。
本实施方式中的InP晶体基板11的外缘的一部分包括平坦部11f(图1A和图1B)和缺口部11n(图2A和图2B)中的任一者。通过抑制InP晶体基板11中的在平坦部11f及其附近中或同样在缺口部11n及其附近中的裂纹，可以降低裂纹缺陷率。
本实施方式中的InP晶体基板11含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。由于InP晶体基板11中的平均位错密度因所含S原子、Sn原子和Fe原子的浓度而变化，所以可以通过以S原子、Sn原子或Fe原子的规定浓度将第一平坦区域和第一缺口区域中的任一者中的平均位错密度调整为在规定范围内来降低裂纹缺陷率。InP晶体基板11随着所含S原子的浓度增加而被赋予N型导电性。InP晶体基板11随着所含Sn原子的浓度增加而被赋予N型导电性。InP晶体基板11随着所含Fe原子的浓度增加而被赋予半绝缘性质，并且在Fe原子的浓度为5.0×1015cm-3以上且1.0×1017cm-3以下时，InP晶体基板具有约1.0×106Ω·cm以上且约1.0×109Ω·cm以下的电阻率。
从降低本实施方式中的InP晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，当InP晶体基板11以上述浓度含有S原子时，具有10cm-2以上且500cm-2以下的平均位错密度，并且当InP晶体基板11以上述浓度含有Sn原子和Fe原子中的任一种时，InP晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。
从进一步降低本实施方式中的InP晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中，当InP晶体基板11以上述浓度含有S原子时，具有10cm-2以上且500cm-2以下的平均位错密度，并且当InP晶体基板11以上述浓度含有Sn原子和Fe原子中的任一种时，具有500cm-2以上且5000cm-2以下的平均位错密度。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周部侧的一部分的第二平坦区域和第二缺口区域的平均位错密度可能分别高于第一平坦区域和第一缺口区域的平均位错密度。由于裂纹源自于外周部，因此所述第二平坦区域中的平均位错密度的值对裂纹缺陷率的影响更大。因此，在制造基板时和在基板上使外延层生长时，在可能具有高的平均位错密度的第二平坦区域和第二缺口区域中也具有在上述范围内的平均位错密度的InP晶体基板具有更低的裂纹缺陷率。
图3A和图3B是示出本实施方式中的InP晶体基板11中平均位错密度的示例性测量部分的放大的示意性剖面图。参照图3A，通过使用显微镜来测量InP晶体基板11中的平均位错密度，作为在将InP晶体基板11浸入25℃下的体积比为2:1的85质量％的磷酸和47质量％的氢溴酸的混合物溶液中两分钟之后在第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中的主表面中产生的蚀坑的每单位面积的平均值(蚀坑平均密度)。然而，在第一平坦区域或第二平坦区域11fr中平坦部的斜面部分或在第一缺口区域或第二缺口区域11nr中缺口部的斜面部分中蚀坑可能不可见。在这种情况下，参照图3B，测量通过在与上述相同的条件下对通过将第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中的主表面朝向基板的中心部分研磨而暴露的中心部分中的第一平坦区域或第二平坦区域11frc或中心部分中的第一缺口区域或第二缺口区域11nrc进行处理而产生的蚀坑的平均密度。
尽管平坦部11f的长度LR不受特别限制，但是从提高可视性和机器识别性以及确保从中获取芯片的区域的观点来看，28mm以上且65mm以下的OF长度和13mm以上且45mm以下的IF长度是优选的。直径为四英寸的InP晶体基板更优选地具有28mm以上且38mm以下的OF长度和13mm以上且23mm以下的IF长度。直径为六英寸的InP晶体基板更优选地具有43mm以上且53mm以下的OF长度和25mm以上且35mm以下的IF长度。具有8英寸的直径的InP晶体基板更优选地具有52mm以上且63mm以下的OF长度和32mm以上且43mm以下的IF长度。
从提高可视性和机器识别性以及确保从中获取芯片的区域的观点来看，缺口部11n中的缺口优选地通过以85°以上且95°以下的张角从外缘朝向中心切去具有0.5mm以上且1.5mm以下的尺寸的部分并且更优选地通过以89°以上且95°以下的张角从外缘朝向中心切去具有1.00mm以上且1.25mm以下的尺寸的部分而成形，并且当从中心观察时，缺口的中心缺口的方向优选地被设定为[010]方向。
(实施方式I-2)
参照图1A、图1B、图2A和图2B，本实施方式中的InP晶体基板11包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板11的厚度为300μm以上且800μm以下。InP晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。InP晶体基板11含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，InP晶体基板11具有5×10-6以上且5×10-5以下的平均残余应变。由于本实施方式中的InP晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有在规定范围内的平均残余应变，因此在制造所述基板时和在所述基板上使外延层生长时具有低的裂纹缺陷率。
在本实施方式中的InP晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此，“曲线”是指至少一部分不是直线的线并且可以局部地包括直线。裂纹缺陷率随InP晶体基板的直径、所含的原子的类型(S原子、Sn原子或Fe原子)或浓度或在制造基板时或在外延层生长时的差异而变化，并且具有低的裂纹缺陷率是指在InP晶体基板的直径、所含的原子的类型(S原子、Sn原子或Fe原子)或浓度以及基板的制造或外延层的生长在相同的范围内时，裂纹缺陷率相对较低。
由于本实施方式中的InP晶体基板11的100mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子分别与实施方式I-1中的InP晶体基板11的100mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子相同，所以将不再重复描述。由于InP晶体基板11的第一平坦区域和第一缺口区域中的任一者中的平均残余应变因所含S原子、Sn原子和Fe原子的浓度而变化，所以可以通过以S原子、Sn原子或Fe原子的规定浓度将第一平坦区域和第一缺口区域中的任一者中的平均残余应变调整为在规定范围内来降低裂纹缺陷率。
从降低在制造基板时和在基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，本实施方式中的InP晶体基板11具有5×10-6以上且5×10-5以下的平均残余应变。
从进一步降低在制造基板时和在基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中，本实施方式中的InP晶体基板11优选地具有5×10-6以上且5×10-5以下的平均残余应变。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周侧的部分的第二平坦区域和第二缺口区域的平均残余应变可能分别大于第一平坦区域和第一缺口区域的平均残余应变。由于裂纹源自于外周部，因此所述第二平坦区域中的平均残余应变的值对裂纹缺陷率的影响更大。因此，在制造基板时和在基板上使外延层生长时，在可能具有大的平均残余应变的第二平坦区域和第二缺口区域中也具有在上述范围内的平均残余应变的InP晶体基板具有更低的裂纹缺陷率。
图4是示出本实施方式中的InP晶体基板11中平均残余应变的示例性测量部分的放大的示意性剖面图。参照图4，在第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中整个经镜面加工的主表面上各自具有规定尺寸并且以规定的间距均匀分布的特定区域中，具有1.3μm的波长的偏振光PL垂直于所述主表面透射。收集通过使被布置在样品的前方和后方的偏光镜和检偏镜同步旋转而获得的透射光强度作为偏光角φ的函数。可以基于偏光角φ和透射光强度而找到双折射的相位延迟和主轴取向以得到面内应变分量。将在各点处在圆柱坐标系中的半径方向和切线方向上伸长和收缩应变之差的绝对值取平均值并且计算为平均残余应变。
由于本实施方式中的InP晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向分别与实施方式I-1中的InP晶体基板11的平坦部11f的长度LR(OF长度和IF长度)以及缺口部11n的缺口的形状和中心缺口的方向相同，因此将不再重复说明。
(实施方式I-3)
参照图1A、图1B、图2A和图2B，本实施方式中的InP晶体基板11包括直径为100mm以上且205mm以下的主表面，并且所述InP晶体基板11的厚度为300μm以上且800μm以下。InP晶体基板11的外缘的一部分包括平坦部11f和缺口部11n中的任一者。InP晶体基板11含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子中的任一种。在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，当InP晶体基板11含有S原子时，InP晶体基板11优选地具有10cm-2以上且500cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变，并且当InP晶体基板11含有Sn原子和Fe原子中的任一种时，InP晶体基板11优选地具有500cm-2以上且5000cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变。由于本实施方式中的InP晶体基板11在第一平坦区域11fr和第一缺口区域11nr中的任一者中具有在相应的规定范围内的平均位错密度和平均残余应变，因此在制造所述基板时和在所述基板上使外延层生长时具有更低的裂纹缺陷率。
在本实施方式中的InP晶体基板中“在所述主表面中与指示所述缺口部的曲线垂直”是指在所述主表面中与指示所述缺口部的曲线上的各点处的切线垂直。在此，“曲线”是指至少一部分不是直线的线并且可以局部地包括直线。裂纹缺陷率因InP晶体基板的直径、所含原子的类型(S原子、Sn原子或Fe原子)或浓度或在制造基板或外延层生长时的差异而变化，并且具有更低的裂纹缺陷率是指在InP晶体基板的直径、所含的原子的类型(S原子、Sn原子或Fe原子)或浓度以及基板的制造或外延层的生长在相同的范围内时，裂纹缺陷率相对较低。
由于本实施方式中的InP晶体基板11的100mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子分别与实施方式I-1和I-2中的InP晶体基板11的100mm以上且205mm以下的直径、300μm以上且800μm以下的厚度、浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的S原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的Sn原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的Fe原子相同，所以将不再重复描述。由于InP晶体基板11的第一平坦区域和第一缺口区域中的任一者中的平均位错密度和平均残余应变因所含S原子、Sn原子和Fe原子的浓度而变化，所以可以通过以S原子、Sn原子或Fe原子的规定浓度将第一平坦区域和第一缺口区域中的任一者中的平均位错密度和平均残余应变调整为在规定范围内来降低裂纹缺陷率。
从降低本实施方式中的InP晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离2mm的位置为止的宽度WR上延伸的第一平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度WR上延伸的第一缺口区域11nr中的任一者中，当InP晶体基板11含有S原子时，优选具有10cm-2以上且500cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变，并且当InP晶体基板11含有Sn原子和Fe原子中的任一种时，优选具有500cm-2以上且5000cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变。InP晶体基板11中的平均位错密度如在实施方式I-1中一样被测量并且InP晶体基板11中的平均残余应变如在实施方式I-2中一样被测量。
从进一步降低本实施方式中的InP晶体基板11在制造所述基板时和在所述基板上使外延层生长时的裂纹缺陷率的观点来看，在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 1mm的位置为止的宽度WR上延伸的第二平坦区域11fr和从缺口部11n起到在所述主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 1mm的位置为止的宽度WR上延伸的第二缺口区域11nr中的任一者中，当InP晶体基板11含有S原子时，更优选具有10cm-2以上且500cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变，并且当InP晶体基板11含有Sn原子和Fe原子中的任一种时，更优选具有500cm-2以上且5000cm-2以下的平均位错密度和5×10-6以上且5×10-5以下的平均残余应变。
所述第二平坦区域和所述第二缺口区域分别是在所述第一平坦区域和所述第一缺口区域中更靠近平坦部11f和缺口部11n的部分区域。作为第一平坦区域和第一缺口区域在外周侧的部分的第二平坦区域和第二缺口区域的平均位错密度和平均残余应变可能分别高于第一平坦区域和第一缺口区域的平均位错密度和平均残余应变。由于裂纹源自于外周部，因此所述第二平坦区域中的平均位错密度和平均残余应变的值对裂纹缺陷率的影响更大。因此，在制造基板时和在基板上使外延层生长时，在可能具有高的平均位错密度和平均残余应变的第二平坦区域和第二缺口区域中也具有在上述范围内的平均位错密度和平均残余应变的InP晶体基板具有更低的裂纹缺陷率。
由于本实施方式中的InP晶体基板11中的平坦部11f的长度LR(OF长度和IF长度)及缺口部11n中的切口部的尺寸分别与实施方式I-1和I-2中的InP晶体基板11中的平坦部11f的长度LR(OF长度和IF长度)及缺口部11n中的切口部的尺寸相同，所以将不重复描述。
<制造InP晶体基板的方法>
图5A、图5B、图6A、图6B、图7A和图7B是示出实施方式I-1至实施方式I-3中的InP晶体基板11的示例性制造方法的示意性剖面图。图5A、图6A和图7A是制造装置内部的示意性垂直剖面图，并且图5B、图6B和图7B是绝热材料和坩埚内部的示意性水平剖面图。图8是示出实施方式I-1至实施方式I-3中的InP晶体基板11的另一示例性制造方法的示意性平面图。
参照图5A、图5B、图6A、图6B、图7A、图7B和图8，InP晶体基板11的一般制造方法包括通过使用包括布置在压力容器105中的坩埚101、坩埚底座102和加热器103的晶体生长装置100，通过垂直晶舟法如垂直布里奇曼(vertical Bridgman，VB)法和垂直温度梯度凝固(VGF)法使晶体生长。首先，将InP晶种10s和InP原料9布置在坩埚101中。然后，通过调节加热器103的温度并且垂直移动坩埚101，使InP原料9熔融。通过使熔融的InP原料9从InP晶种10s侧凝固来使InP晶体10生长(图5A、图5B、图6A和图6B)。然后，冷却InP晶体10。然后，将经冷却的InP晶体10从坩埚101中取出。然后，从所取出的InP晶体10中切割出InP晶体基板11(图7A和图7B)。然后，通过对所切割出的InP晶体基板11的外缘(外周)进行研磨和/或抛光，在InP晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者(图8)。对在外缘(外周)的一部分中形成有平坦部11f和缺口部11n中的任一者的InP晶体基板11的主表面进行镜面抛光。
(实施方式II-1)
参照图5A、图5B、图6A和图6B，在本实施方式中的InP晶体基板11的制造方法中，在一般制造方法中在使InP晶体10生长和冷却时或在冷却InP晶体10时(即至少在冷却InP晶体10时)，包括高绝热性部分和低绝热性部分的绝热材料104被布置在坩埚101的外周的外侧。在InP晶体10中，由此抑制随后将成为InP晶体基板11的平坦部11f和缺口部11n中的任一者的部分(这样的部分也被称为InP晶体10的预定平坦部10f和预定缺口部10n，在下文中应当类似地理解)与将成为InP晶体基板11的内侧的部分(这样的部分也被称为InP晶体10的预定内部基板部，在下文中应当类似地理解)之间的温度差，从而减少InP晶体基板11中的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变，并且可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的平均位错密度和平均残余应变调整到规定范围内。
绝热材料104的布置不受特别限制。然而，从上述观点来看，绝热材料104的高绝热性部分优选地被布置在InP晶体10的预定平坦部10f和预定缺口部10n中的任一者(即将成为InP晶体基板11的平坦部11f和缺口部11n中的任一者的部分)的外缘(外周)的外侧。例如，绝热材料104中在InP晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部分与除此以外的部分相比优选地具有更大的厚度或由具有更高的绝热性的材料制成。
绝热材料104可以是如图5A和图5B中所示的一体材料或可以是如图6A和图6B中所示的多个部件的集合体。当绝热材料104是一体材料时，绝热材料104的位于InP晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部分与除此以外的部分相比优选地具有更大的厚度(图5A和图5B)或由具有更高的绝热性的材料制成。当绝热材料104是多个部件的集合体时，绝热材料104的位于InP晶体10的预定平坦部10f和预定缺口部10n中的任一者的外缘(外周)的外侧的部件与除此以外的部分相比优选地具有更大的厚度(图6A和图6B)或由具有更高的绝热性的材料制成。
尽管用于绝热材料104的材料不受特别限制，只要其实现绝热效果即可，但是碳材料、陶瓷、氮化硅(SiN)、碳化硅(SiC)、石英和内部填充有磷化铟(InP)的筒型容器是优选的。
(实施方式II-2)
参照图7A和图7B，在本实施方式中的InP晶体基板11的制造方法中，在一般制造方法中在从所取出的InP晶体10中切割出InP晶体基板11时，以使得InP晶体基板11的其中将要形成平坦部11f和缺口部11n中的任一者的部分位于内部而比其它部分更远离InP晶体10的外缘(外周)的方式切割出所述InP晶体基板。由此，可以抑制InP晶体基板的其中将要形成平坦部11f和缺口部中的任一者的部分与InP晶体基板11中的内侧的部分之间的温度差，从而可以减少InP晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变，并且可以将平均位错密度和平均残余应变调整到规定范围内。
(实施方式II-3)
参照图8，在本实施方式中的InP晶体基板11的制造方法中，在一般制造方法中通过对所切割出的InP晶体基板11的外缘(外周)进行研磨和/或抛光而在InP晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者时，以去除在形成平坦部11f和缺口部11n中的任一者时产生的热量的方式调节温度。由此，可以抑制InP晶体基板的其中形成平坦部11f和缺口部11n中的任一者的部分与InP晶体基板11的内侧的部分之间的温度差，从而可以减少InP晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变，并且可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的平均位错密度和平均残余应变调整到规定范围内。
对所切割出的InP晶体基板11的外缘(外周)进行研磨和/或抛光的方法不受特别限制，并且可以使用例如图8中所示的砂轮201。以去除在形成平坦部11f和缺口部11n中的任一者时产生的热量的方式调节温度的方法不受特别限制，并且仅当在InP晶体基板11的外缘(外周)的一部分中形成平坦部11f和缺口部11n中的任一者时增加从冷却水容器202u中喷射的冷却水202w的量的方法和/或降低冷却水202w的温度的方法是可用的。
在实施方式II-1至实施方式II-3中的InP晶体基板11的制造方法中，通过将实施方式II-1中的InP晶体基板11的制造方法与实施方式II-3中的InP晶体基板11的制造方法组合或通过将实施方式II-2中的InP晶体基板11的制造方法与实施方式II-3中的InP晶体基板11的制造方法组合，可以进一步抑制InP晶体基板的其中形成平坦部11f和缺口部11n中的任一者的部分与InP晶体基板11的内侧的部分之间的温度差，并且可以进一步减少InP晶体基板11的第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域11nr中的诸如位错的晶体缺陷和应变，从而可以将第一平坦区域和第二平坦区域11fr以及第一缺口区域和第二缺口区域中的平均位错密度和平均残余应变调整到规定范围内。
实施例
(实验例1)
通过使用图5A和图5B中所示的晶体生长装置制造了InP晶体基板11，所述InP晶体基板11包括具有(100)的平面取向的主表面，在外缘中包括具有32.5mm长度的取向平坦(OF)和具有18mm长度的识别平坦(IF)的两个平坦部11f，并且具有四英寸(101.6mm)的直径、650μm的厚度和2.0×1018cm-3的S原子浓度。测量了第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mmm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变，并且计算在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使具有1μm厚度的外延层生长时的裂纹缺陷率。具体说明如下。
1.InP晶体的生长
通过图5A和图5B中所示的VB方法来使InP晶体10生长。在这种晶体生长中，在通过将原料熔融和凝固来使晶体生长以及冷却所生长的晶体期间，作为一体材料的绝热材料104被布置在坩埚101周围。采用固体碳用于绝热材料104，并且所述绝热材料在位于InP结晶体10的预定平坦部10f的外侧的部分中厚度大，而在位于InP结晶体10的除预定平坦部10f以外的部分的外侧的部分中厚度小。由此，可以将获得的InP晶体基板11中的平均位错密度和平均残余应变调整为在规定范围内。将已经经历晶体生长和冷却的InP晶体10从坩埚中取出。
2.InP晶体基板的制造
从所取出的InP结晶体10中切割出InP晶体基板11。通过对所切割出的InP晶体基板11的外缘(外周)进行研磨和抛光，在InP晶体基板11的外缘(外周)的一部分中形成具有32.5mm长度的OF和具有18mm长度的IF的两个平坦部11f。仅在形成平坦部11f的同时增加从冷却水容器202u中喷射的冷却水202w的量。由此，可以将所获得的InP晶体基板11的第一平坦区域中的平均位错密度和平均残余应变调整到规定范围内。
3.平均位错密度的评价
获得的InP晶体基板11的主表面被镜面抛光，此后将InP晶体基板浸入25℃下的体积比为2:1的85质量％的磷酸和47质量％的氢溴酸的混合物溶液中两分钟。之后，通过使用显微镜来测量平均位错密度，其为在主表面中在第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f 2mm的位置为止的宽度上延伸的区域)中产生的每单位面积的平均蚀坑数(蚀坑平均密度)。在包括本实验例的实验例中，主表面中的第一平坦区域或第二平坦区域11fr或第一缺口区域或第二缺口区域11nr中的平均位错密度与通过研磨而暴露的中心部分中的第一平坦区域11frc或第一缺口区域11nrc中的平均位错密度相同。
4.平均残余应变的评价
在对所获得的InP晶体基板11的主表面进行镜面抛光之后，将具有100μm的光束直径和1.3μm的波长的入射光垂直于主表面透射到在经镜面抛光的第一平坦区域11fr(在从平坦部11f起到在所述主表面中在与指示平坦部11f的直线垂直的方向上距离平坦部11f2mm的位置为止的宽度上延伸的区域)中的整个主表面上以200μm间距布置的点。基于所获得的透射光强度与偏光角之间的关系计算出样品的双折射的相位延迟和主轴取向。计算出在这些点处在圆柱坐标系中的半径方向和切线方向上的伸长和收缩应变之差的绝对值，并且计算出在这些点处伸长和收缩应变之差的绝对值的平均值作为平均残余应变。
5.裂纹缺陷率的评价
裂纹缺陷率指的是在以下制造基板时和外延层生长时发生裂纹的样品相对于样品总数的百分比。
(1)在制造基板时
在将InP晶体基板在诸如15rpm的上表面转速、35rpm的下表面转速、10rpm的载体公转速和5rpm的载体自转速的条件下在以300cm3/分钟滴下含有胶态二氧化硅的研磨剂的情况下并且在使用无纺布类型的抛光布的情况下进行双面抛光90分钟作为一次抛光并且在诸如60rpm的上表面转速和60rpm的下表面转速的条件下在以150cm3/分钟滴下不含胶态二氧化硅的研磨剂的情况下并且在使用人造麂皮类型的抛光布的情况下进行单面抛光15分钟作为精抛光时，计算所获得的InP晶体基板11的裂纹缺陷率。
(2)在外延层生长时
在对所获得的InP晶体基板11进行一次抛光和精抛光并且之后，在诸如600℃的晶体生长气氛温度、50托的晶体生长气氛压力和100的V/III比(表示V族元素的摩尔浓度与III族元素的摩尔浓度的比率，在下文中应当类似地理解)的条件下通过金属有机化学气相沉积(MOCVD)在经过精抛光的主表面上使具有1μm厚度的InP层作为外延层生长之后，计算所获得的InP晶体基板11的裂纹缺陷率。
在本实验例(实验例1)中在其中第一平坦区域中的平均位错密度为10cm-2至500cm-2的实施例和其中第一平坦区域中的平均位错密度为2cm-2和1500cm-2的比较例与其中第一平坦区域中的平均残余应变为5.0×10-6至5.0×10-5的实施例和其中第一平坦区域中的平均残余应变为3.0×10-6和1.0×10-4的比较例的组合中，表1汇总了在制造基板时的裂纹缺陷率并且表2汇总了在外延层生长时的裂纹缺陷率。
[表1]
Figure BDA0002461263590000271
[表2]
Figure BDA0002461263590000272
(实验例2)
除了将S原子浓度设定为5.0×1018cm-3以外，如实验例1中那样，制造InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例2)中在其中第一平坦区域中的平均位错密度为15cm-2至480cm-2的实施例和其中第一平坦区域中的平均位错密度为1cm-2和2000cm-2的比较例与其中第一平坦区域中的平均残余应变为5.3×10-6至4.5×10-5的实施例和其中第一平坦区域中的平均残余应变为2.2×10-6和2.0×10-4的比较例的组合中，表3汇总了在制造基板时的裂纹缺陷率并且表4汇总了在外延层生长时的裂纹缺陷率。
[表3]
Figure BDA0002461263590000281
[表4]
Figure BDA0002461263590000282
(实验例3)
除了将S原子浓度设定为8.0×1018cm-3以外，如实验例1中那样，制造InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例3)中在其中第一平坦区域中的平均位错密度为12cm-2至460cm-2的实施例和其中第一平坦区域中的平均位错密度为3cm-2和1000cm-2的比较例与其中第一平坦区域中的平均残余应变为5.1×10-6至4.8×10-5的实施例和其中第一平坦区域中的平均残余应变为1.0×10-6和1.5×10-4的比较例的组合中，表5汇总了在制造基板时的裂纹缺陷率并且表6汇总了在外延层生长时的裂纹缺陷率。
[表5]
Figure BDA0002461263590000291
[表6]
Figure BDA0002461263590000292
(实验例4)
除了将Sn原子浓度设置为1.0×1018cm-3而不是设置2.0×1018cm-3的S原子浓度以外，如实验例1中那样，制造InP晶体基板11，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例4)中在其中第一平坦区域中的平均位错密度为500cm-2至5000cm-2的实施例和其中第一平坦区域中的平均位错密度为200cm-2和8500cm-2的比较例与其中第一平坦区域中的平均残余应变为5.0×10-6至4.7×10-5的实施例和其中第一平坦区域中的平均残余应变为3.0×10-6和1.2×10-4的比较例的组合中，表7汇总了在制造基板时的裂纹缺陷率并且表8汇总了在外延层生长时的裂纹缺陷率。
[表7]
Figure BDA0002461263590000301
[表8]
Figure BDA0002461263590000302
(实验例5)
除了将Sn原子浓度设置为3.0×1018cm-3以外，如在实验例4中一样制造了InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例5)中在其中第一平坦区域中的平均位错密度为550cm-2至4800cm-2的实施例和其中第一平坦区域中的平均位错密度为100cm-2和12000cm-2的比较例与其中第一平坦区域中的平均残余应变为5.1×10-6至4.8×10-5的实施例和其中第一平坦区域中的平均残余应变为2.5×10-6和2.0×10-4的比较例的组合中，表9汇总了在制造基板时的裂纹缺陷率并且表10汇总了在外延层生长时的裂纹缺陷率。
[表9]
Figure BDA0002461263590000311
[表10]
Figure BDA0002461263590000312
(实验例6)
除了将Sn原子浓度设置为4.0×1018cm-3以外，如在实验例4中一样制造了InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例6)中在其中第一平坦区域中的平均位错密度为510cm-2至4700cm-2的实施例和其中第一平坦区域中的平均位错密度为10cm-2和7500cm-2的比较例与其中第一平坦区域中的平均残余应变为5.5×10-6至5.0×10-5的实施例和其中第一平坦区域中的平均残余应变为4.0×10-6和1.5×10-4的比较例的组合中，表11汇总了在制造基板时的裂纹缺陷率并且表12汇总了在外延层生长时的裂纹缺陷率。
[表11]
Figure BDA0002461263590000321
[表12]
Figure BDA0002461263590000322
(实验例7)
除了将Fe原子浓度设置为1.0×1016cm-3而不是设置2.0×1018cm-3的S原子浓度以外，如实验例1中那样，制造InP晶体基板11，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例7)中在其中第一平坦区域中的平均位错密度为500cm-2至5000cm-2的实施例和其中第一平坦区域中的平均位错密度为200cm-2和8500cm-2的比较例与其中第一平坦区域中的平均残余应变为5.5×10-6至5.0×10-5的实施例和其中第一平坦区域中的平均残余应变为2.0×10-6和2.0×10-4的比较例的组合中，表13汇总了在制造基板时的裂纹缺陷率并且表14汇总了在外延层生长时的裂纹缺陷率。
[表13]
Figure BDA0002461263590000331
[表14]
Figure BDA0002461263590000332
(实验例8)
除了将Fe原子浓度设置为2.0×1016cm-3以外，如在实验例7中一样制造了InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例8)中的第一平坦区域中的平均位错密度为550cm-2至4500cm-2的实施例和第一平坦区域中的平均位错密度为100cm-2和15000cm-2的比较例与第一平坦区域中的平均残余应变为5.0×10-6至4.9×10-5的实施例和第一平坦区域中的平均残余应变为3.0×10-6和1.0×10-4的比较例的组合中，表15汇总了在制造基板时的裂纹缺陷率并且表16汇总了在外延层生长时的裂纹缺陷率。
[表15]
Figure BDA0002461263590000341
[表16]
Figure BDA0002461263590000342
(实验例9)
除了将Fe原子浓度设置为5.0×1016cm-3以外，如在实验例7中一样制造了InP晶体基板，测量第一平坦区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例9)中的第一平坦区域中的平均位错密度为510cm-2至4800cm-2的实施例和第一平坦区域中的平均位错密度为260cm-2和7500cm-2的比较例与第一平坦区域中的平均残余应变为5.6×10-6至4.5×10-5的实施例和第一平坦区域中的平均残余应变为3.5×10-6和1.5×10-4的比较例的组合中，表17汇总了在制造基板时的裂纹缺陷率并且表18汇总了在外延层生长时的裂纹缺陷率。
[表17]
Figure BDA0002461263590000351
[表18]
Figure BDA0002461263590000352
(实验例10)
通过使用图6中所示的晶体生长装置制造了InP晶体基板11，所述InP晶体基板11包括具有(100)的平面取向的主表面，包括通过当从基板的中心观察缺口的中心缺口的方向时在[010]方向上以90°的张角切去从外缘朝向中心延伸1.0mm的部分而加工成形的缺口部11n，并且具有六英寸(152.4mm)的直径、650μm的厚度和2.0×1016cm-3的Fe原子浓度。测量第一缺口区域11nr(在从缺口部11n起到在主表面中在与指示缺口部11n的曲线垂直的方向上距离缺口部11n 2mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。具体说明如下。
1.InP晶体的生长
通过图6中所示的VB法使InP结晶体10生长。在通过将原料熔融和凝固来使晶体生长以及生长了的晶体的冷却期间，作为多个部件的集合体的绝热材料104被布置在坩埚101周围。绝热材料104由被热解氮化硼(pBN)覆盖的固体碳构成，并且其厚度大的部件位于InP结晶体10的预定缺口部10n的外侧并且其厚度小的部件位于InP结晶体10的除预定缺口部10n以外的部分的外侧。由此，可以将所获得的InP晶体基板11中的平均位错密度和平均残余应变调整到规定范围内。将已经经过晶体生长和冷却的InP结晶体10从坩埚中取出。
2.InP晶体基板的制造
从所取出的InP结晶体10中切割出InP晶体基板11。通过对所切割出的InP晶体基板11的外缘(外周)进行研磨和抛光，在InP晶体基板11的外缘(外周)的一部分中形成缺口部11n，所述缺口部11n通过当从基板的中心观察缺口的中心缺口的方向时在[010]方向上以90°的张角切去从外缘朝向中心延伸1.0mm的部分而被加工成形。仅在形成缺口部11n的同时增加从冷却水容器202u中喷射的冷却水202w的量。由此，可以将所获得的InP晶体基板11中的平均位错密度和平均残余应变调整到规定范围内。
如实验例1中那样，评价所获得的InP晶体基板11的平均位错密度、平均残余应变和裂纹缺陷率。在本实验例(实验例10)中在其中第一缺口区域中的平均位错密度为500cm-2至4900cm-2的实施例和其中第一缺口区域中的平均位错密度为250cm-2和22000cm-2的比较例与其中第一缺口区域中的平均残余应变为5.2×10-6至4.7×10-5的实施例和其中第一缺口区域中的平均残余应变为2.5×10-6和1.5×10-4的比较例的组合中，表19汇总了在制造基板时的裂纹缺陷率并且表20汇总了在外延层生长时的裂纹缺陷率。
[表19]
Figure BDA0002461263590000371
[表20]
Figure BDA0002461263590000372
(实验例11)
除了将直径设置为八英寸(203.2mm)以外，如在实验例10中一样制造了InP晶体基板，测量第一缺口区域中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例11)中的第一缺口区域中的平均位错密度为520cm-2至4500cm-2的实施例和第一缺口区域中的平均位错密度为300cm-2和19000cm-2的比较例与第一缺口区域中的平均残余应变为5.5×10-6至5.0×10-5的实施例和第一缺口区域中的平均残余应变为4.0×10-6和1.3×10-4的比较例的组合中，表21汇总了在制造基板时的裂纹缺陷率并且表22汇总了在外延层生长时的裂纹缺陷率。
[表21]
Figure BDA0002461263590000381
[表22]
Figure BDA0002461263590000382
如实验例1至11中所示，可以看出的是，在具有100mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且在其外缘的一部分中包括平坦部和缺口部中的任一者的InP晶体基板中，当S原子的浓度为2.0×1018cm-3以上且8.0×1018cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为10cm-2以上且500cm-2以下或平均残余应变为5×10-6以上且5×10-5以下时，以及当Sn原子的浓度为1.0×1018cm-3以上且4.0×1018cm-3以下或Fe原子的浓度为5.0×1015cm-3以上且1.0×1017cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为500cm-2以上且5000cm-2以下或平均残余应变为5×10-6以上且5×10-5以下时，在制造基板时和在基板上使外延层生长时的裂纹缺陷率低。
此外，可以看出的是，在上述InP晶体基板中，当S原子的浓度为2.0×1018cm-3以上且8.0×1018cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为10cm-2以上且500cm-2以下并且平均残余应变为5×10-6以上且5×10-5以下时，以及当Sn原子的浓度为1.0×1018cm-3以上且4.0×1018cm-3以下或Fe原子的浓度为5.0×1015cm-3以上且1.0×1017cm-3以下时并且当在第一平坦区域和第一缺口区域中的任一者中平均位错密度为500cm-2以上且5000cm-2以下并且平均残余应变为5×10-6以上且5×10-5以下时，在制造基板时和在基板上使外延层生长时的裂纹缺陷率更低。
(实验例12)
除了将位于InP晶体的预定平坦部的外侧的绝热材料的厚度设置为实验例2中的厚度的两倍以外，如在实验例2中一样制造了InP晶体基板，测量第二平坦区域(在从平坦部起到在主表面中在与指示平坦部的直线垂直的方向上距离平坦部1mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例12)中的第二平坦区域中的平均位错密度为15cm-2至480cm-2的实施例和第二平坦区域中的平均位错密度为1cm-2和2000cm-2的比较例与第二平坦区域中的平均残余应变为5.3×10-6至4.5×10-5的实施例和第二平坦区域中的平均残余应变为2.2×10-6和2.0×10-4的比较例的组合中，表23汇总了在制造基板时的裂纹缺陷率并且表24汇总了在外延层生长时的裂纹缺陷率。
[表23]
Figure BDA0002461263590000391
[表24]
Figure BDA0002461263590000401
(实验例13)
除了将位于InP结晶体的预定平坦部的外侧的绝热材料的厚度设定为实验例5中的厚度的2倍以外，如实验例5中一样制造了InP晶体基板，测量第二平坦区域(在从平坦部起到在主表面中在与指示平坦部的直线垂直的方向上距离平坦部1mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例13)中在其中第二平坦区域中的平均位错密度为550cm-2至4800cm-2的实施例和其中第二平坦区域中的平均位错密度为100cm-2和12000cm-2的比较例与其中第二平坦区域中的平均残余应变为5.1×10-6至4.8×10-5的实施例和其中第二平坦区域中的平均残余应变为2.5×10-6和2.0×10-4的比较例的组合中，表25汇总了在制造基板时的裂纹缺陷率并且表26汇总了在外延层生长时的裂纹缺陷率。
[表25]
Figure BDA0002461263590000402
[表26]
Figure BDA0002461263590000411
(实验例14)
除了将位于InP结晶体的预定缺口部的外侧的绝热材料的厚度设定为实验例10中的厚度的2倍以外，如实验例10中那样，制造InP晶体基板，测量第二缺口区域(从缺口部起到在主表面中在与指示缺口部的曲线垂直的方向上距离缺口部1mm的位置为止的宽度上延伸的区域)中的平均位错密度和平均残余应变，并且计算出在对InP晶体基板进行抛光时和在对InP晶体基板进行抛光之后在InP晶体基板上使作为外延层的具有1μm厚度的InP层生长时的裂纹缺陷率。在本实验例(实验例14)中在其中第二缺口区域中的平均位错密度为500cm-2至4900cm-2的实施例和其中第二缺口区域中的平均位错密度为250cm-2和22000cm-2的比较例与其中第二缺口区域中的平均残余应变为5.2×10-6至4.7×10-5的实施例和其中第二缺口区域中的平均残余应变为2.5×10-6和1.5×10-4的比较例的组合中，表27汇总了在制造基板时的裂纹缺陷率并且表28汇总了在外延层生长时的裂纹缺陷率。
[表27]
Figure BDA0002461263590000412
[表28]
Figure BDA0002461263590000421
如实验例12至14中所示，可以看出的是，在具有100mm以上且205mm以下的直径和300μm以上且800μm以下的厚度并且在其外缘的一部分中包括平坦部和缺口部中的任一者的InP晶体基板中，当S原子的浓度为2.0×1018cm-3以上且8.0×1018cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为10cm-2以上且500cm-2以下或平均残余应变为5×10-6以上且5×10-5以下时，以及当Sn原子的浓度为1.0×1018cm-3以上且4.0×1018cm-3以下或Fe原子的浓度为5.0×1015cm-3以上且1.0×1017cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为500cm-2以上且5000cm-2以下或平均残余应变为5×10-6以上且5×10-5以下时，在制造基板时和在基板上使外延层生长时的裂纹缺陷率低。
此外，可以看出的是，在上述InP晶体基板中，当S原子的浓度为2.0×1018cm-3以上且8.0×1018cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为10cm-2以上且500cm-2以下并且平均残余应变为5×10-6以上且5×10-5以下时，以及当Sn原子的浓度为1.0×1018cm-3以上且4.0×1018cm-3以下或Fe原子的浓度为5.0×1015cm-3以上且1.0×1017cm-3以下时并且当在第二平坦区域和第二缺口区域中的任一者中平均位错密度为500cm-2以上且5000cm-2以下并且平均残余应变为5×10-6以上且5×10-5以下时，在制造基板时和在基板上使外延层生长时的裂纹缺陷率更低。
应当了解的是，本文公开的实施方式和实施例在各方面都是说明性的而非限制性的。本发明的范围不是由上述实施方式和实施例来限定，而是由权利要求书来限定，并且意图包括与权利要求书等同的范围和含义内的任何修改。
标号说明
9：InP原料；10：InP结晶体；10f：预定平坦部；10n：预定缺口部；10s：InP晶种；11：InP晶体基板；11f：平坦部；11fr、11frc：第一平坦区域、第二平坦区域；11n：缺口部；11nr、11nrc：第一缺口区域、第二缺口区域；100：晶体生长装置；101：坩埚；102：坩埚底座；103：加热器；104：绝热材料；105：压力容器；201：砂轮；202u：冷却水容器；202w：冷却水；LR：长度；WR：宽度；PL：偏振光。

Claims (6)

1.一种磷化铟晶体基板，所述磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下，
所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者，
所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种，并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，
当所述磷化铟晶体基板含有所述硫原子时，所述磷化铟晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且
当所述磷化铟晶体基板含有所述锡原子和所述铁原子中的任一种时，所述磷化铟晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。
2.一种磷化铟晶体基板，所述磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下，
所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者，
所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种，并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部2mm的位置为止的宽度上延伸的第一平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部2mm的位置为止的宽度上延伸的第一缺口区域中的任一者中，所述磷化铟晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。
3.根据权利要求1所述的磷化铟晶体基板，其中，所述磷化铟晶体基板在所述第一平坦区域和所述第一缺口区域中的任一者中具有5×10-6以上且5×10-5以下的平均残余应变。
4.一种磷化铟晶体基板，所述磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下，
所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者，
所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种，并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，
当所述磷化铟晶体基板含有所述硫原子时，所述磷化铟晶体基板具有10cm-2以上且500cm-2以下的平均位错密度，并且
当所述磷化铟晶体基板含有所述锡原子和所述铁原子中的任一种时，所述磷化铟晶体基板具有500cm-2以上且5000cm-2以下的平均位错密度。
5.一种磷化铟晶体基板，所述磷化铟晶体基板包括直径为100mm以上且205mm以下的主表面，并且所述磷化铟晶体基板的厚度为300μm以上且800μm以下，
所述磷化铟晶体基板的外缘的一部分包括平坦部和缺口部中的任一者，
所述磷化铟晶体基板含有浓度为2.0×1018cm-3以上且8.0×1018cm-3以下的硫原子、浓度为1.0×1018cm-3以上且4.0×1018cm-3以下的锡原子和浓度为5.0×1015cm-3以上且1.0×1017cm-3以下的铁原子中的任一种，并且
在从所述平坦部起到在所述主表面中在与指示所述平坦部的直线垂直的方向上距离所述平坦部1mm的位置为止的宽度上延伸的第二平坦区域和从所述缺口部起到在所述主表面中在与指示所述缺口部的曲线垂直的方向上距离所述缺口部1mm的位置为止的宽度上延伸的第二缺口区域中的任一者中，所述磷化铟晶体基板具有5×10-6以上且5×10-5以下的平均残余应变。
6.根据权利要求4所述的磷化铟晶体基板，其中，所述磷化铟晶体基板在所述第二平坦区域和所述第二缺口区域中的任一者中具有5×10-6以上且5×10-5以下的平均残余应变。
CN201880068736.9A 2018-02-23 2018-02-23 磷化铟晶体基板 Active CN111263833B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/006655 WO2019163082A1 (ja) 2018-02-23 2018-02-23 リン化インジウム結晶基板

Publications (2)

Publication Number Publication Date
CN111263833A true CN111263833A (zh) 2020-06-09
CN111263833B CN111263833B (zh) 2020-10-16

Family

ID=66655685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880068736.9A Active CN111263833B (zh) 2018-02-23 2018-02-23 磷化铟晶体基板

Country Status (6)

Country Link
US (1) US11456363B2 (zh)
EP (1) EP3757260A4 (zh)
JP (1) JP6521198B1 (zh)
CN (1) CN111263833B (zh)
TW (1) TWI804541B (zh)
WO (1) WO2019163082A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11408091B2 (en) * 2018-02-23 2022-08-09 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal substrate
JP6701417B1 (ja) 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP6701418B1 (ja) 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
US11608569B2 (en) * 2020-02-28 2023-03-21 Axt, Inc. Low etch pit density, low slip line density, and low strain indium phosphide

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249368A (zh) * 1998-09-28 2000-04-05 住友电气工业株式会社 砷化镓单晶衬底及使用该衬底的外延晶片
JP2001185815A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体光素子
CN1723547A (zh) * 2003-06-20 2006-01-18 住友电气工业株式会社 制造单晶半导体晶片的方法及实施该方法的激光加工设备
CN1784514A (zh) * 2003-05-07 2006-06-07 住友电气工业株式会社 磷化铟基板、磷化铟单晶及其制造方法
CN1795542A (zh) * 2003-08-11 2006-06-28 住友电气工业株式会社 制造用于从其上切割半导体晶片的单晶块的方法
CN1936119A (zh) * 2005-09-22 2007-03-28 中国科学院半导体研究所 InP单晶锭退火处理方法
JP2008120614A (ja) * 2006-11-09 2008-05-29 Hitachi Cable Ltd 化合物半導体単結晶基板及びその製造方法
JP2008239480A (ja) * 1997-12-26 2008-10-09 Sumitomo Electric Ind Ltd 半導体結晶
CN101307501A (zh) * 2007-05-09 2008-11-19 Axt公司 制造低腐蚀坑密度半绝缘砷化镓晶片的方法及其产品
CN101772596A (zh) * 2007-06-06 2010-07-07 弗赖贝格化合物原料有限公司 用于由原材料的熔体制造晶体的装置和方法以及单晶体
JP2011148694A (ja) * 2011-03-03 2011-08-04 Sumitomo Electric Ind Ltd 化合物半導体単結晶基板
JP2011251892A (ja) * 2010-05-07 2011-12-15 Sumitomo Electric Ind Ltd ＩｎＰ単結晶およびその製造方法
JP2012031004A (ja) * 2010-07-30 2012-02-16 Hitachi Cable Ltd 半絶縁性ＧａＡｓ単結晶ウエハ
CN104181026A (zh) * 2014-08-27 2014-12-03 中国电子科技集团公司第十三研究所 磷化铟切割片化学抛光液及磷化铟切割片的位错测定方法
CN104911690A (zh) * 2015-07-01 2015-09-16 清远先导材料有限公司 一种磷化铟单晶的生长方法及生长装置
CN106863628A (zh) * 2017-01-23 2017-06-20 珠海鼎泰芯源晶体有限公司 磷化铟晶锭切割（100）晶片的方法
CN107112201A (zh) * 2015-02-09 2017-08-29 住友电气工业株式会社 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
CN107675262A (zh) * 2017-11-10 2018-02-09 北京鼎泰芯源科技发展有限公司 一种掺铁磷化铟单晶片的退火方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156382B2 (ja) 1992-04-10 2001-04-16 住友電気工業株式会社 化合物半導体単結晶およびその成長方法
JP3656261B2 (ja) 1994-10-24 2005-06-08 住友電気工業株式会社 ＧａＡｓ結晶の熱処理方法
JP3563224B2 (ja) 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
JP4599700B2 (ja) * 2000-10-03 2010-12-15 富士通株式会社 分布帰還型半導体レーザ
US20090072205A1 (en) * 2003-05-07 2009-03-19 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
JP4784095B2 (ja) 2005-01-07 2011-09-28 住友電気工業株式会社 化合物半導体単結晶とその製造方法および製造装置
JP2006203071A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
US10109475B2 (en) * 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008239480A (ja) * 1997-12-26 2008-10-09 Sumitomo Electric Ind Ltd 半導体結晶
CN1249368A (zh) * 1998-09-28 2000-04-05 住友电气工业株式会社 砷化镓单晶衬底及使用该衬底的外延晶片
JP2001185815A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体光素子
CN1784514A (zh) * 2003-05-07 2006-06-07 住友电气工业株式会社 磷化铟基板、磷化铟单晶及其制造方法
CN1723547A (zh) * 2003-06-20 2006-01-18 住友电气工业株式会社 制造单晶半导体晶片的方法及实施该方法的激光加工设备
CN1795542A (zh) * 2003-08-11 2006-06-28 住友电气工业株式会社 制造用于从其上切割半导体晶片的单晶块的方法
CN1936119A (zh) * 2005-09-22 2007-03-28 中国科学院半导体研究所 InP单晶锭退火处理方法
JP2008120614A (ja) * 2006-11-09 2008-05-29 Hitachi Cable Ltd 化合物半導体単結晶基板及びその製造方法
CN101307501A (zh) * 2007-05-09 2008-11-19 Axt公司 制造低腐蚀坑密度半绝缘砷化镓晶片的方法及其产品
CN101772596A (zh) * 2007-06-06 2010-07-07 弗赖贝格化合物原料有限公司 用于由原材料的熔体制造晶体的装置和方法以及单晶体
JP2011251892A (ja) * 2010-05-07 2011-12-15 Sumitomo Electric Ind Ltd ＩｎＰ単結晶およびその製造方法
JP2012031004A (ja) * 2010-07-30 2012-02-16 Hitachi Cable Ltd 半絶縁性ＧａＡｓ単結晶ウエハ
JP2011148694A (ja) * 2011-03-03 2011-08-04 Sumitomo Electric Ind Ltd 化合物半導体単結晶基板
CN104181026A (zh) * 2014-08-27 2014-12-03 中国电子科技集团公司第十三研究所 磷化铟切割片化学抛光液及磷化铟切割片的位错测定方法
CN107112201A (zh) * 2015-02-09 2017-08-29 住友电气工业株式会社 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
CN104911690A (zh) * 2015-07-01 2015-09-16 清远先导材料有限公司 一种磷化铟单晶的生长方法及生长装置
CN106863628A (zh) * 2017-01-23 2017-06-20 珠海鼎泰芯源晶体有限公司 磷化铟晶锭切割（100）晶片的方法
CN107675262A (zh) * 2017-11-10 2018-02-09 北京鼎泰芯源科技发展有限公司 一种掺铁磷化铟单晶片的退火方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GAULT等: "Vertical gradient freeze growth of large diameter low defect density indium", 《JOURNAL OF CRYSTAL GROWTH》 *
JORDAN等: "Thermal stress theory of dislocation reduction in the vertical gradient freeze (VGF) growth of GaAs and InP", 《JOURNAL OF CRYSTAL GROWTH》 *
ZEMKE等: "Growth of InP bulk crystals by VGF: A comparative study of dislocation density and numerical stress analysis", 《1996 EIGHTH INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE AND RELATED MATERIALS》 *

Also Published As

Publication number Publication date
WO2019163082A1 (ja) 2019-08-29
US20200066850A1 (en) 2020-02-27
JPWO2019163082A1 (ja) 2020-04-09
TW201937015A (zh) 2019-09-16
EP3757260A4 (en) 2021-10-27
CN111263833B (zh) 2020-10-16
JP6521198B1 (ja) 2019-05-29
EP3757260A1 (en) 2020-12-30
US11456363B2 (en) 2022-09-27
TWI804541B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
CN111263833B (zh) 磷化铟晶体基板
Lu et al. Seeded growth of AlN bulk crystals in m-and c-orientation
Hartmann et al. Preparation of bulk AlN seeds by spontaneous nucleation of freestanding crystals
US9915011B2 (en) Low resistivity single crystal silicon carbide wafer
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
EP3775328B1 (en) Device for manufacturing aiii-bv-crystals and substrate wafers manufactured thereof free of residual stress and dislocations
EP3940122B1 (en) Method of manufacturing sic wafer
CN111406130B (zh) 砷化镓晶体基板
JP2019142767A (ja) リン化インジウム結晶基板
Boćkowski et al. High Nitrogen Pressure Solution (HNPS) growth of GaN on 2 inch free standing GaN substrates
CN111356794B (zh) 氮化镓晶体基板
Hirano et al. Bulk growth of CdZnTe/CdTe crystals
Gupta et al. Growth of Large Diameter 6H SI and 4H n+ SiC Single Crystals
POWELL et al. Growth of SiC substrates
Bickermann et al. Sublimation Growth of Bulk Aluminium Nitride Single Crystals With High Structural Perfection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant