CN111244131B - 面板、晶体管和电子装置及其形成方法 - Google Patents

面板、晶体管和电子装置及其形成方法 Download PDF

Info

Publication number
CN111244131B
CN111244131B CN201910978116.5A CN201910978116A CN111244131B CN 111244131 B CN111244131 B CN 111244131B CN 201910978116 A CN201910978116 A CN 201910978116A CN 111244131 B CN111244131 B CN 111244131B
Authority
CN
China
Prior art keywords
layer
hydrogen
panel
disposed
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910978116.5A
Other languages
English (en)
Other versions
CN111244131A (zh
Inventor
卢智龙
尹弼相
朴世熙
徐廷锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111244131A publication Critical patent/CN111244131A/zh
Application granted granted Critical
Publication of CN111244131B publication Critical patent/CN111244131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及面板、晶体管和电子装置及其形成方法。面板包括：衬底；半导体层，设置在衬底上，包括氧化物半导体或低温多晶硅；层间绝缘膜，位于衬底和半导体层上；钝化层，在层间绝缘膜上；涂覆层，在钝化层上；发光层，在涂覆层上；封装层，在发光层上，封装层包括至少一个辅助封装层，辅助封装层具有包括氢的硅氮化物层、包括氢的硅氧化物层和包括氢的氮硅氧化物层，层间绝缘膜、钝化层和涂覆层中的至少一个是氢捕获层，氢捕获层包括：第一层，包括硅氮化物；第二层，具有与第一层不同的组分并接触第一层的一个表面；及第三层，其厚度大于第一和第二层中的每一个，第一层/第二层的厚度与氢捕获层的整体厚度的比率是1:2000至1:20。

Description

面板、晶体管和电子装置及其形成方法
相关申请的交叉引用
本申请要求享有于2018年11月12日在韩国知识产权局提交的韩国专利申请No.10-2018-0138409的优先权，其公开内容通过引用的方式整体结合于此。
技术领域
本发明涉及面板、晶体管和电子装置及其形成方法。
背景技术
随着信息社会的快速发展，对采用先进技术和更有效方法的电子装置(例如显示装置、照明装置等)的需求日益增加。这种电子装置可包括具有用于驱动像素的晶体管等的面板和用于驱动面板的驱动电路。
一些电子装置包括易受湿气和氧气影响的部件。例如，有机发光二极管(OLED)包括由易受湿气和氧气影响的有机材料形成的发光层。
因此，使用封装层封装有机发光二极管(OLED)的发光层，以防止湿气和氧气从周围环境渗透。
然而，晶体管包含中的半导体层的物理性质由于电子装置中包含的氢而改变；因此，需要防止氢在电子装置中的不利影响。
发明内容
因此，本发明旨在提供一种面板、晶体管和电子装置及其形成方法，其基本上消除了由于现有技术的限制和缺点导致的一个或多个问题。
本发明的至少一个目的是提供用于通过包括能够捕获氢的氢捕获层来保护半导体层的面板、晶体管和电子装置。
本发明的至少一个目的是提供包括具有改善的氢捕获能力的氢捕获层的面板、晶体管和电子装置。
根据本发明的一个方面，提供了一种面板，其包括衬底、半导体层、层间绝缘膜、钝化层、涂覆层、发光层和封装层。半导体层可以设置在衬底上，并且可以包括氧化物半导体或低温多晶硅(LTPS)。层间绝缘膜可以位于衬底和半导体层上。钝化层可以位于层间绝缘膜上。涂覆层可以位于钝化层上。发光层可以位于涂覆层上。封装层可以位于发光层上。封装层可以包括至少一个辅助封装层，辅助封装层例如具有包括氢的硅氮化物(SiNx:H)层、包括氢的硅氧化物(SiO2:H)层和包括氢的氮硅氧化物(SiON:H)层的辅助封装层。层间绝缘膜、钝化层和涂覆层中的至少一个可以是氢捕获层。氢捕获层可以包括：第一层，包括硅氮化物(SiNx)；第二层，具有与第一层不同的组分并接触第一层的一个表面；以及第三层，其厚度大于第一层和第二层中的每一个的厚度。第一层的厚度(A)与氢捕获层的整体厚度(B)的比率(A:B)可以是1:2000至1:20。第二层的厚度(C)与氢捕获层的整体厚度(B)的比率(C:B)可以是1:2000至1:20。
氢捕获层可以包括至少两个第一层，第二层可以设置在至少两个第一层之间。
氢捕获层可以包括交替设置第一层和第二层的区域，并且一个或多个第三层设置在交替设置第一层和第二层的区域的上部和下部中的至少一个中。
第二层可以包括硅氧化物(SiO2)。
第一层可以具有比至少一个辅助封装层更高的厚度均匀性。
第一层可以具有比至少一个辅助封装层更高的密度。
第二层可以具有比至少一个辅助封装层更高的厚度均匀性。
第二层可以具有比至少一个辅助封装层更高的密度。
第一层可以具有比第三层更高的密度。
第一层可以具有比第三层更高的厚度均匀性。
第二层可以具有比第三层更高的密度。
第二层可以具有比第三层更高的厚度均匀性。
根据本发明的另一方面，提供一种晶体管，包括衬底、半导体层、栅极绝缘层、栅极、层间绝缘膜、源极、漏极和钝化层。半导体层可以设置在衬底上，并且可以包括氧化物半导体或低温多晶硅(LTPS)。栅极绝缘层可以设置在半导体层上。栅极可以设置在栅极绝缘层上。层间绝缘膜可以设置在栅极和半导体层上。源极可以在半导体层的一端的上部中电连接到半导体层，并且漏极可以在半导体层的另一端的上部中电连接到半导体层。钝化层可以设置在源极、漏极和层间绝缘膜上。层间绝缘膜和钝化层中的至少一个可以是氢捕获层。氢捕获层可以包括：第一层，包括硅氮化物(SiNx)；第二层，具有与第一层不同的组分并接触第一层的一个表面；以及第三层，其厚度大于第一层和第二层中的每一个的厚度。第一层的厚度(A)与氢捕获层的整体厚度(B)的比率(A:B)可以是1:2000至1:20。第二层的厚度(C)与氢捕获层的整体厚度(B)的比率(C:B)可以是1:2000至1:20。
根据本发明的另一方面，提供一种电子装置，可以包括上述面板和用于驱动面板的驱动电路。
根据本发明的另一方面，提供一种形成上述面板的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
根据本发明的另一方面，提供一种形成上述晶体管的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
根据本发明的另一方面，提供一种形成上述电子装置的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
根据本发明的实施方式，可以提供用于通过包括能够捕获氢的氢捕获层来保护半导体层的面板、晶体管和电子装置。
根据本发明的实施方式，可以提供包括具有改善的氢捕获能力的氢捕获层的面板、晶体管和电子装置。
根据本发明的实施方式，可以提供一种面板、晶体管和电子装置，通过包括氢捕获层能够防止电子部件中的阈值电压Vth的特性由于由氢引起的半导体层的劣化而退化。
本发明的另外特征和优点将在下面的描述中阐述，并且部分地依据描述将是显而易见的，或者可以通过本发明的实践来获悉。本发明的目的和其他优点将通过书面描述及其权利要求书以及附图中具体指出的结构来实现和获得。
附图说明
图1是示意性地示出根据本发明实施方式的电子装置的系统配置的图。
图2是示出根据本发明实施方式的电子装置的系统实施方式的图。
图3是示出根据本发明实施方式在有机发光二极管(OLED)面板情况下的子像素的结构的图。
图4是示出根据本发明实施方式的面板的横截面图。
图5是示出根据本发明实施方式的氢捕获层的横截面图。
图6是示出根据本发明实施方式的氢捕获层中包括的硅氮化物(SiNx)的图。
图7示出了根据本发明实施方式在氢捕获层中捕获的氢。
图8至11是示出根据本发明的实施方式的面板的横截面图。
图12示出了表示根据本发明的实施方式的面板中的阈值电压的特性的数据。
具体实施方式
参照通过图示的方式显示了可以实施的具体示例或实施方式的附图，给出了下文关于示例或实施方式的描述，其中即使在不同的图中示出，也可以使用相同的附图标记和符号来指定相同或相似的部件。此外，在本发明的以下描述中，当确定对本文涉及的公知功能和部件的详细描述可能使得本发明的一些实施方式中的主题反而不清楚时，将省略此详细描述。
本文可以使用诸如第一、第二、A、B、(A)或(B)之类的术语来描述本发明的元件。每个这些术语不用于定义元件的本质、顺序、次序或数量，而仅用于将相应元件与另一元件区分开。当提到第一元件“连接或耦合到”、“接合或交叠”等第二元件时，应该解释为第一元件不仅可以“直接连接或耦合到”或“直接接合或交叠”第二元件，而且第三元件也可以“插入”在第一和第二元件之间，或者第一和第二元件可以通过第四元件彼此“连接或耦合”、“接合或交叠”等。
图1是示意性地示出根据本发明实施方式的电子装置的系统配置的图。
根据本发明实施方式的显示装置可以包括显示装置、照明装置、发光装置等。在下文中，为了便于描述和易于理解，按照显示装置描述和说明了本发明的实施方式，但是应当理解，本文的实施方式不限于此，而是还可以应用于各种电子装置例如照明装置、发光装置等。
根据本发明的实施方式，电子装置可以包括：用于显示图像或输出光的面板PNL；以及用于驱动面板PNL的驱动电路(或驱动器)。
面板PNL可以包括多条数据线DL和多条栅极线GL，并且多个子像素SP可以布置在由多条数据线DL和多条栅极线GL以矩阵形式限定的区域中。
可以布置多条数据线DL和多条栅极线GL，使得数据线DL和栅极线GL在面板PNL中彼此相交。例如，多条栅极线GL可以布置在行或列中，并且多条数据线DL可以布置在列或行中。在下文中，为了便于描述和易于理解，可以假设多条栅极线GL布置在行中，并且多条数据线DL布置在列中。
除了多条栅极线GL和多条数据线DL之外，取决于子像素的结构等，面板PNL还可以包括其他类型的信号线等。例如，显示面板还可以包括至少一条驱动电压线、至少一条参考电压线、至少一条公共电压线等。
面板PNL可以是各种类型的面板中的一种，例如液晶显示器(LCD)面板、有机发光二极管(OLED)面板等。
布置在显示面板PNL中的信号线的类型可以根据子像素结构、面板类型(LCD面板、OLED面板等)等而不同。在本文中，信号线可以包括施加有信号的电极。
面板PNL可以包括：其中显示图像的有源区A/A；以及其中不显示图像并且是有源区A/A的外围区域的非有源区N/A。此处，非有源区N/A有时可以被称为面板或显示装置的边框区域或边缘。
多个子像素SP布置在用于显示图像的有源区A/A中。
可以与数据驱动器DDR电连接的导电焊盘布置在非有源区N/A中，并且可以布置多条数据连接线以连接在导电焊盘和多条数据线DL之间。此处，导电焊盘可以由导电迹线或贴片(patch)的阵列或其他布置形成。此处，多条数据连接线可以是多条数据线DL延伸到非有源区N/A的一部分，或者是电连接到多条数据线DL的单独的图案。
此外，栅极驱动相关线路可以布置在非有源区N/A中，用于将驱动包括在至少一个子像素中的至少一个晶体管的栅极所需的电压(信号)通过与数据驱动器DDR电连接的导电焊盘传送到栅极驱动器GDR。例如，栅极驱动相关线路可以包括用于传送时钟信号的时钟线、用于传送栅极电压VGH和VGL的栅极电压线、用于传送生成扫描信号所需的各种控制信号的栅极驱动控制信号线等。与布置在有源区A/A中的栅极线GL不同，栅极驱动相关线路布置在非有源区N/A中。
驱动电路可以包括用于驱动多条数据线DL的数据驱动器DDR、用于驱动多条栅极线GL的栅极驱动器GDR、以及用于控制数据驱动器DDR和栅极驱动器GDR的控制器CTR。
数据驱动器DDR可以通过向多条数据线DL提供数据电压来驱动多条数据线DL。
栅极驱动器GDR可以通过向多条栅极线GL提供扫描信号来驱动多条栅极线GL。
控制器CTR可以通过提供驱动数据驱动器DDR和栅极驱动器GDR所需的各种控制信号DCS和GCS来控制数据驱动器DDR和栅极驱动器GDR的驱动操作。控制器CTR可以将图像数据DATA提供给数据驱动器DDR。
控制器CTR使得能够根据在每个帧中处理的时序来启动子像素的扫描。控制器CTR将从其他装置或图像提供源输入的图像数据转换为在数据驱动器DDR中使用的数据信号形式，输出通过转换获得的图像数据DATA，并且使得能够在子像素的扫描期间更新数据线。
为了控制数据驱动器DDR和栅极驱动器GDR，控制器CTR从其他装置或图像提供源(例如主机系统)接收时序信号，例如垂直同步信号(Vsync)、水平同步信号(Hsync)、输入数据使能(DE)信号、时钟信号(CLK)等，生成各种控制信号并将生成的信号输出到数据驱动器DDR和栅极驱动器GDR。
例如，为了控制栅极驱动器GDR，控制器CTR输出包括栅极起始脉冲(GSP)、栅极移位时钟(GSC)、栅极输出使能信号(GOE)等的各种栅极控制信号GCS。
另外，为了控制数据驱动器DDR，控制器CTR输出包括源极起始脉冲(SSP)、源极采样时钟(SSC)、源极输出使能信号(SOE)等的各种数据控制信号DCS，。
控制器可以是在典型显示技术中使用的时序控制器，或者除了时序控制器的典型功能之外还能够另外执行其他控制功能的控制设备/装置。
控制器CTR可以实现为与数据驱动器DDR分离的部件，或者通过与数据驱动器DDR集成实现为集成电路。
在从控制器CTR接收到图像数据DATA之后，数据驱动器DDR通过向多条数据线DL提供数据电压来驱动多条数据线DL。在本文中，数据驱动器DDR有时可以被称为源极驱动器。
数据驱动器DDR可以通过各种接口将各种信号传送到控制器CTR和/或从控制器CTR接收各种信号。
栅极驱动器GDR通过顺序地向多条栅极线GL提供扫描信号来顺序地驱动多条栅极线GL。在本文中，栅极驱动器GDR有时可以被称为扫描驱动器。
根据控制器CTR的控制，栅极驱动器电路GDR顺序地向多条栅极线GL提供具有导通电压电平或截止电压电平的扫描信号。
当通过来自栅极驱动器GDR的扫描信号开启具体栅极线时，数据驱动器DDR将从控制器CTR接收的图像数据DATA转换为模拟数据电压，并将获得的模拟数据电压提供给多条数据线DL。
数据驱动器DDR可以取决于驱动方案、面板设计方案等位于但不限于面板PNL的仅一侧(例如，上侧或下侧)，或者在一些实施方式中，位于但不限于面板PNL的两侧(例如，上侧和下侧)。
栅极驱动器GDR可以取决于驱动方案、面板设计方案等位于但不限于面板PNL的仅一侧(例如，左侧或右侧)，或者在一些实施方式中，位于但不限于面板PNL的两侧(例如，左侧和右侧)。
可以通过包括一个或多个源极驱动器集成电路SDIC来实现数据驱动器DDR。
每个源极驱动器集成电路SDIC可以包括移位寄存器、锁存电路、数模转换器(DAC)、输出缓存器等。在一些实施方式中，数据驱动器DDR还可以包括一个或多个模数转换器(ADC)。
每个源极驱动器集成电路SDIC可以以带式自动焊接(TAB)类型或玻璃上芯片(COG)类型连接到面板PNL的至少一个焊盘例如焊接焊盘，或者直接设置在面板PNL上。在一些实施方式中，每个源极驱动器集成电路SDIC可以集成并设置在面板PNL上。另外，每个源极驱动器集成电路SDIC可以以膜上芯片(COF)类型实现。在这种情况下，每个源极驱动器集成电路SDIC可以安装在电路膜上并通过电路膜电连接到布置在面板PNL中的数据线DL。
栅极驱动器GDR可以包括多个栅极驱动电路GDC。此处，多个栅极驱动电路GDC中的每一个可以对应于多条栅极线中的一条或多条。
每个栅极驱动电路GDC可以包括移位寄存器、电平移位器等。
每个栅极驱动电路GDC可以以带式自动焊接(TAB)类型或玻璃上芯片(COG)类型连接到面板PNL的至少一个焊盘例如焊接焊盘。此处，焊接焊盘可以由导电迹线或贴片形成。此外，每个栅极驱动电路GDC可以以膜上芯片(COF)类型实现。在这种情况下，每个栅极驱动电路GDC可以安装在电路膜上并通过电路膜电连接到布置在面板PNL中的栅极线GL。每个栅极驱动电路GDC可以通过以面板内栅极(GIP)类型实现而集成到面板PNL中。即，每个栅极驱动电路GDC可以直接形成在面板PNL中。
图3是示出根据本发明的实施方式在有机发光二极管(OLED)面板情况下的子像素SP的结构的图。
参照图3，作为OLED面板的面板中的每个子像素SP可以包括：但不限于有机发光二极管OLED；用于驱动有机发光二极管OLED的驱动晶体管DRT；电连接在驱动晶体管DRT的第一节点N1和相应的数据线DL之间的开关晶体管O-SWT；电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间的存储电容器Cst等。
有机发光二极管OLED可以包括阳极电极、有机发光层和阴极电极等。
图2是示出根据本发明实施方式的电子装置的系统实施方式的图。
参照图2，在根据本发明的实施方式的显示装置中，数据驱动器DDR可以以各种类型例如TAB、COG、COF、GIP等中的COF(膜上芯片)实现。而且，驱动器GDR可以以各种类型例如TAB、COG、COF、GIP等中的GIP(面板内栅极)类型实现。
数据驱动器DDR可以实现为一个或多个源极驱动器集成电路SDIC。图2示出了实现为多个源极驱动集成电路SDIC的数据驱动器DDR的示例。
当以COF类型实现数据驱动器DDR时，执行数据驱动器DDR的功能的每个源极驱动集成电路SDIC可以安装在源极侧电路膜SF上。
布置在面板PNL的非有源区N/A中的导电焊盘可以电连接到源极侧电路膜SF的一侧。
在源极侧电路膜SF上可以布置电连接在源极驱动集成电路SDIC和面板PNL之间的一条或多条线路。
对于多个源极驱动集成电路SDIC与其他单元或电子元件之间的电路连接，电子装置可以包括：至少一个源极印刷电路板SPCB和用于安装控制单元或部件的控制印刷电路板CPCB；以及其他电部件、单元或装置。
其中安装有源极驱动集成电路SDIC的源极侧电路膜SF的另一侧可以连接到至少一个源极印刷电路板SPCB。
即，其中安装有源极驱动集成电路SDIC的源极侧电路膜SF的一侧和另一侧可以分别电连接到面板PNL的非有源区N/A和源极印刷电路板SPCB。
用于控制数据驱动器DDR、栅极驱动器GDR等的控制器CTR可以设置在控制印刷电路板CPCB上。
此外，可以在控制印刷电路板CPCB上设置电源管理集成电路(PMIC)，其向面板PNL、数据驱动器DDR、栅极驱动器GDR等提供各种电压或电流或控制要提供的各种电压或电流。
源极印刷电路板SPCB和控制印刷电路板CPCB可以彼此连接，以使电流能够通过至少一个连接器CBL。此处，连接器CBL可以是柔性印刷电路(FPC)、柔性扁平电缆等。
至少一个源极印刷电路板SPCB和控制印刷电路板CPCB可以集成到一个印刷电路板中。
当栅极驱动器GDR以面板内栅极(GIP)类型实现时，包括在栅极驱动器GDR中的多个栅极驱动电路GDC可以直接形成在面板PNL的非有源区N/A中。
多个栅极驱动电路GDC中的每一个可以将扫描信号输出到布置在面板PNL的有源区A/A中的相应栅极线。
布置在面板PNL中的多个栅极驱动电路GDC可以通过布置在非有源区N/A中的栅极驱动相关线路接收生成扫描信号所需的各种信号(时钟信号、高电平栅极电压(VGH)、低电平栅极电压(VGL)、起始信号(VST)、复位信号(RST)等)。
布置在非有源区N/A中的栅极驱动相关线路可以电连接到最靠近多个栅极驱动电路GDC设置的源极侧电路膜SF。
图3是示出根据本发明的实施方式在有机发光二极管(OLED)面板情况下的子像素的结构的图。
参照图3，作为OLED面板的面板中的每个子像素SP可以包括但不限于有机发光二极管OLED、用于驱动有机发光二极管OLED的驱动晶体管DRT、电连接在驱动晶体管DRT的第一节点N1和相应的数据线DL之间的开关晶体管O-SWT、电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间的存储电容器Cst等。
有机发光二极管OLED可以包括阳极电极、有机发光层和阴极电极等。
参照图3，有机发光二极管OLED的阳极电极(也称为像素电极)可以电连接到驱动晶体管DRT的第二节点N2。可以将低电源电压EVSS施加到有机发光二极管OLED的阴极电极(也称为公共电极)。
在本文中，低电源电压EVSS可以是地电压或高于或低于地电压的电压。低电源电压EVSS的电平可以根据驱动状态而变化。例如，在执行图像驱动时，低电源电压EVSS的电平可以与执行感测驱动时的低电源电压EVSS的电平不同地设置。
驱动晶体管DRT通过向有机发光二极管OLED提供驱动电流而使得能够驱动有机发光二极管OLED。
驱动晶体管DRT可以包括第一节点N1及第二节点N2和第三节点N3。
驱动晶体管DRT的第一节点N1可以是其栅极节点，并且可以电连接到开关晶体管O-SWT的源极节点或漏极节点。驱动晶体管DRT的第二N2可以是其源极节点或漏极节点，并且电连接到有机发光二极管OLED的阳极电极(或阴极电极)。驱动晶体管DRT的第三节点N3可以是其漏极节点或源极节点。驱动电源电压EVDD可以施加到第三节点N3，第三节点N3可以电连接到提供驱动电源电压EVDD的驱动电压线DVL。
存储电容器Cst可以电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间，并且将对应于图像信号电压的数据电压Vdata或对应于图像信号电压的相应电压保持一帧时间(或者预先配置的时间)。
开关晶体管O-SWT的漏极节点或源极节点电连接到相应的数据线DL，并且开关晶体管O-SWT的源极节点或漏极节点电连接到驱动晶体管DRT的第一节点N1。开关晶体管O-SWT的栅极节点电连接到相应的栅极线GL，并且可以接收扫描信号SCAN。
可以借助通过栅极线输入到开关晶体管O-SWT的栅极节点的扫描信号SCAN来控制开关晶体管O-SWT的开关操作。
可以通过扫描信号SCAN导通开关晶体管O-SWT，并且将从数据线DL提供的数据电压Vdata传送到驱动晶体管DRT的第一节点N1。
存储电容器Cst可以是外部电容器，其被配置为位于除内部电容器之外的驱动晶体管DRT的外部，内部电容器即存在于驱动晶体管DRT的第一节点N1、第二节点N2和第三节点N3之间的寄生电容器(例如，Cgs、Cgd)。
每个驱动晶体管DRT和开关晶体管O-SWT可以是n型晶体管或p型晶体管。
应当理解，图3中的具有两个晶体管(2T)和一个电容器(1C)的子像素结构仅是为了便于讨论而列举的可能的子像素结构的一个示例，根据需要，本发明的实施方式可以以各种结构中的任何一种来实现。例如，子像素还可以包括至少一个晶体管和/或至少一个电容器。在一些实施方式中，多个子像素可以具有相同的结构，或者多个子像素中的至少一个可以具有与其他子像素不同的结构。
图4是示出根据本发明实施方式的面板的横截面图。
参照图4，根据本发明实施方式的面板可以包括衬底SUB、位于衬底SUB上的半导体层SEM、位于衬底SUB和半导体层SEM上的层间绝缘膜ILD、位于层间绝缘膜ILD上的钝化层PAS、位于钝化层PAS上的涂覆层OC、位于涂覆层OC上的发光层EL和位于发光层EL上的封装层ENC。
半导体层可以包括氧化物半导体或低温多晶硅。
氧化物半导体可以是包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等的n型氧化物半导体，或者包括CuOx、SnOx、NiOx等的p型半导体层。
低温多晶硅可以表示在较低温度下合成的多晶硅。
氧化物半导体和低温多晶硅有利于具有优异的电子迁移率特性，但缺点是它们的物理性质易受氢的影响。然而，根据本发明的实施方式，通过使用下面详细描述的氢捕获层(hydron trapping layer)防止半导体层的物理性质退化来克服或消除这些缺陷和其他问题。
层间绝缘膜ILD可以设置在衬底SUB和半导体层SEM上。
钝化层PAS可以设置在层间绝缘膜ILD上。
涂覆层OC可以设置在钝化层PAS上。
发光层EL可以设置在涂覆层OC上。
发光层EL可以是包括有机材料层的有机发光层。包括在发光层EL中的有机材料层的物理性质可能由于氧气和湿气而退化；因此，通过将封装层ENC设置在发光层EL上，可以防止发光层EL受到氧气和湿气的影响。
封装层ENC可以设置在发光层EL上。
封装层ENC可以包括诸如包括氢的硅氮化物(SiNx:H)层、包括氢的硅氧化物(SiO2:H)层和包括氢的氮硅氧化物(SiON:H)层之类的辅助封装层中的至少一个。
可以在已经形成包括不耐热的有机材料的发光层EL之后形成封装层ENC。由于在已经形成不耐热的发光层EL之后形成封装层ENC，因此需要通过在相对较低的温度下执行的等离子体增强化学气相沉积(PECVD)来形成包括在封装层ENC中的辅助封装层。然而，当通过在相对较低的温度下执行PECVD来形成辅助封装层时，辅助封装层中可能包含大量的氢。
包含在辅助封装层中的氢成为时半导体层SEM的特性退化的原因，特别地，当半导体层包括氧化物半导体或低温多晶硅时，引起电子部件的阈值电压Vth的特性退化。
为了克服上述由于氢引起的电子部件特性的劣化，层间绝缘膜ILD、钝化层PAS和涂覆层OC中的至少一个可以是氢捕获层。
当层间绝缘膜ILD、钝化层PAS和涂覆层OC中的至少一个是氢捕获层时，在封装层ENC中包含的氢朝着半导体层SEM行进时，可以防止半导体层SEM的特性退化。
氢捕获层可以包括含有硅氮化物(SiNx)的第一层。
氢捕获层可以包括第二层，第二层具有与第一层的组成不同的组分并接触第一层的一个表面。
包含在氢捕获层中的第一层和第二层可以使用能够控制薄膜沉积的薄膜沉积工艺例如金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)等形成。
此处，金属有机化学气相沉积(MOCVD)是这样一种类化学气相沉积(CVD)，其中通过使注入到高温衬底上的原料(raw material)气体引发在衬底表面上的分解反应，可以在衬底上形成薄膜。金属有机化学气相沉积(MOCVD)是指在原料气体中包括有机金属络合物的情况，并且是通过在加热的衬底上热解有机金属气体来生长半导体薄膜的技术。当使用MOCVD时，可以在比使用卤化物气体的CVD更低的温度下进行，并且由于可实现以原子级控制薄膜，因此可以获得均匀的膜。
原子层沉积(ALD)是这样一种沉积方法，其中沉积通过分离和提供反应材料利用反应气体之间的化学反应形成的颗粒，以在衬底表面上形成薄膜。即，原子层沉积(ALD)是这样一种沉积方法，其中在一种反应材料已经化学吸附在衬底上之后，另外注入的第二或第三种气体被进一步化学吸附在吸附的衬底上，结果，薄膜可以沉积在衬底上。
当使用MOCVD或ALD时，与典型的物理气相沉积(PVD)和其他化学气相沉积(CVD)相比，薄膜生产率可能较低并且生长速率可能较慢，但是由于可以提供优异的薄膜沉积，可以使用其精细地调整薄膜的厚度。即，当使用MOCVD或ALD时，可以形成具有优异的阶梯覆盖特性的薄膜。
此外，与常规方法(例如溅射、PECVD等)相比，MOCVD或ALD可用于获得优异的厚度均匀性和组分(composition)均匀性，并且当使用相同材料形成膜或层时有利于形成具有高密度的薄膜。
如上所述，由于使用MOCVD或ALD形成第一层，因此第一层可以具有比在低温下由PECVD形成的辅助封装层更高的密度和更低的厚度不均匀性。
例如，当使用PECVD形成包括SiNx的辅助封装层时，所得薄膜的密度可以为2.7g/cm3或更小，并且其厚度不均匀性可以为10％或更大。与此相对照，当使用MOCVD或ALD形成包括SiNx的第一层HCL1时，所得薄膜的密度可以是2.83g/cm3或更大，并且其厚度不均匀性可以是3％或更小。
如上所述，由于使用MOCVD或ALD形成第二层，因此第二层可以具有比在低温下由PECVD形成的辅助封装层更高的密度和更高的厚度均匀性。
第二层可以包括硅氧化物(SiO2)。当第二层包括硅氧化物(SiO2)时，包含在氢捕获层中的第一层在界面上捕获氢的能力可以得到改善。
例如，当使用PECVD形成包括SiNx的辅助封装层时，所得薄膜的密度可以是2.1g/cm3或更小，并且其厚度不均匀性可以是10％或更大。与此相对照，当使用MOCVD或ALD形成包括SiNx的第二层HCL2时，所得薄膜的密度可以为2.27g/cm3或更大，并且其厚度不均匀性可以为3％或更小。
氢捕获层HCL可以包括第三层HCL3，其厚度大于第一层HCL1和第二层HCL2中的每一个。
第三层HCL3不是使用MOCVD或ALD形成的膜。考虑到处理速度，第三层可以是通过PECVD或溅射形成的层；因此，第三层可以比由MOCVD或ALD形成的第一层HCL1或第二层HCL2厚。
第一层HCL1的厚度(A)与氢捕获层的整体厚度(B)的比率(A:B)可以是1:2000至1:20。这是因为氢捕获层HCL包括第三层HCL3，其不是由MOCVD或ALD形成的，因此与第一层HCL1相比具有更大的厚度。
第一层HCL1可以具有比第三层HLT3更高的密度。第一层HCL1可以具有比第三层HCL3更高的厚度均匀性。如上所述，这是因为第三层HCL3不是由MOCVD或ALD形成，而第一层HCL1是由MOCVD或ALD形成的。
第二层HCL2的厚度(C)与氢捕获层的整体厚度(B)的比率(C:B)可以是1:2000至1:20。这是因为氢捕获层HCL包括第三层HCL3，其不是由MOCVD或ALD形成的，因此与第二层HCL2相比具有更大的厚度。
第二层HCL2可以具有比第三层HCL3更高的密度。第二层HCL2可以具有比第三层HCL3更高的厚度均匀性。如上所述，这是因为第三层HCL3不是由MOCVD或ALD形成，而第二层HCL2是由MOCVD或ALD形成的。
由于氢捕获层HCL包括如上所述由MOCVD或ALD形成的第一层HCL1和第二层HCL2，因此氢捕获层HCL可以具有优异的氢捕获能力。
图5是示出根据本发明实施方式的氢捕获层的横截面图。
参照图5，氢捕获层可以包括两个或更多个第一层HCL1和两个或更多个第二层HCL2，使得一个第二层HCL2位于两个第一层HCL1之间，或者第一层HCL1和第二层HCL2交替地设置。
氢捕获层HCL包括如上所述的第一层HCL1和第二层HCL2；因此，可以使得用于捕获氢的SiNx层的界面区域变宽，并且氢捕获层捕获氢的能力最大化。下面将描述在SiNx层的界面上捕获氢的方式。
图6是示出根据本发明实施方式的氢捕获层中包括的硅氮化物SiNx的图。
如上所述，第一层HCL1可以包括硅氮化物SiNx。
参照图6，硅氮化物SiNx可以在由SiNx形成的原子层的上部和下部捕获氢。因此，包括含有硅氮化物SiNx的第一层HCL1的氢捕获层HCL可以防止包含在封装层ENC中的氢到达半导体层SEM。
如图6所示，由于在SiNx的界面上捕获氢，当如图5所示的一个或多个第一层HCL1和一个或多个第二层HCL2交替地设置时，可以使氢捕获层捕获氢的能力最大化，因为可以在第一层HCL1中包括的SiNx的界面上捕获氢。
图7示出了根据本发明的实施方式在氢捕获层中捕获的氢。
参照图7，可以看出，一个或多个第一层HCL1和一个或多个第二层HCL2交替地设置，并且在一个或多个第一层HCL的界面上捕获氢。因此，当第一层HCL1和第二层HCL2交替地设置时，可以最大化氢捕获层捕获氢的能力。
此外，由于第一层HCL1和第二层HCL2由能够形成具有如图5所示的薄厚度的膜的MOCVD或ALD形成，通过增加需要等同薄度水平的面板、晶体管和电子装置中的交替的第一和第二层的数量并因而实现SiNx界面面积增加，可以最大化氢捕获层捕获氢的能力。
参照图5，氢捕获层HCL可以包括其中交替设置一个或多个第一层HCL1和一个或多个第二层HCL2的区域，并且包括设置在交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的上部和下部中的至少一个中的一个或多个第三层HCL3。
图5的(a)示出了包括第三层HCL3的氢捕获层，第三层HCL3设置在交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的下部中。
图5的(b)示出了包括第三层HCL3的氢捕获层，第三层HCL3设置在交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的上部中。
图5的(c)示出了包括两个第三层HCL3的氢捕获层，两个第三层HCL3设置在交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的上部和下部中。
第一层HCL1和第二层HCL2由可用于以薄厚度形成膜的MOCVD或ALD形成，以最大化捕获氢的能力；但是如上所述，处理速度慢是不利的。
如上所述，由于第三层HCL3不是使用MOCVD或ALD形成的膜，所以与第一层HCL1和第二层HCL2相比，第三层HCL3可以以更快的速度形成。因此，由于根据本发明实施方式的氢捕获层包括如图5中所示的第三层HCL3，所以氢捕获层不仅可以具有优异的捕获氢的能力，而且可以通过快速工艺形成。
图8至11是示出根据本发明实施方式的面板的横截面图。
图8至11示出了面板的结构的示例，但是本发明的实施方式不限于此。应注意，在一些实施方式中，图8至11中所示的一个或多个元件可以省略、重复和/或在与图8至11中所示的叠层或位置不同的叠层或位置中执行；因此，不应认为本发明的范围局限于图8至11中所示的具体布置。
参照图8，根据本发明的实施方式的面板可以包括至少一个晶体管TR。
晶体管TR可以包括衬底SUB、半导体层(SEMa、SEMb和SEMc)、栅极绝缘层GI、栅极G、层间绝缘膜ILD、源极S、漏极D和钝化层PAS。
此半导体层(SEMa、SEMb和SEMc)与上述面板的半导体层SEM相同，为简洁起见，此处不再重复其细节。
栅极绝缘层GI可以设置在半导体层(SEMa、SEMb和SEMc)上。
栅极G可以设置在栅极绝缘层GI上。
层间绝缘膜ILD可以设置在栅极G和半导体层(SEMa、SEMb和SEMc)上。更具体地，可以设置层间绝缘膜ILD以覆盖设置在衬底SUB上的半导体层(SEMa、SEMb和SEMc)、设置在半导体层(SEMa、SEMb和SEMc)上的栅极绝缘层GI和设置在栅极绝缘层GI上的栅极G中的每一个的全部或一部分。
源极S可以在半导体层的一端SEMa的上部中电连接到半导体层，漏极D可以在半导体层的另一端SEMc的上部中电连接到半导体层。
钝化层PAS可以设置在源极S、漏极D和层间绝缘膜ILD上。
涂覆层OC可以设置在钝化层PAS上。
发光层EL可以设置在涂覆层OC上，并且通过像素电极PXL电连接到晶体管TR的漏极D。
层间绝缘膜ILD和钝化层PAS中的至少一个可以是氢捕获层。
图8中未示出氢捕获层；因此，将参照图9至11讨论氢捕获层的位置。
如上所述，氢捕获层被称为防止半导体层的特性由于包括在封装层中的氢到达半导体层而劣化的层。
图9是示出根据本发明实施方式的包括氢捕获层作为层间绝缘膜的面板的横截面图。
图9中所示的面板是包括用作层间绝缘膜的氢捕获层HCL的面板。为了便于理解，氢捕获层由图9中的标记HCL表示，但应注意，氢捕获层HCL用作层间绝缘膜ILD，例如，氢捕获层HCL的第三层HCL3可以是用作本发明领域中的层间绝缘膜ILD的层。
图9中的氢捕获层HCL可以包括：交替设置的一个或多个第一层HCL1和一个或多个第二层HCL2；以及位于交替设置有一个或多个第一层和一个或多个第二层HCL2的区域的上部(例如顶表面)上的一个第三层HCL3，如图5的(b)所示。尽管为了便于描述和易于理解，基于图5的(b)中所示的氢捕获层示出了图9中的氢捕获层HCL，但应注意，根据本发明实施方式的氢捕获层HCL可以包括图5的(a)和(c)中所示的氢捕获层。因此，不应认为本发明的范围局限于图5的(b)中的氢捕获层HCL的具体布置。
如图9所示，当氢捕获层HCL用作层间绝缘膜时，氢捕获层HCL可以防止半导体层的一个或多个元件的特性由于到达半导体层SEM的封装层ENC的氢而劣化。
在图9中所示的面板中，如上所述，例如第一层HCL1和第二层HCL可以通过MOCVD或ALD形成，第三层HCL3可以通过溅射或PECVD形成。
图10是示出根据本发明实施方式的包括作为钝化层的氢捕获层的面板的横截面图。
图10中所示的面板是包括用作钝化层的氢捕获层HCL的面板。为了便于理解，氢捕获层由图10中的标记HCL表示，但应注意，氢捕获层HCL用作钝化层PAS，例如，氢捕获层HCL的第三层HCL3可以是用作本发明的领域中的钝化层PAS的层。
图10中的氢捕获层HCL可以包括：交替设置的一个或多个第一层HCL1和一个或多个第二层HCL2；以及位于交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的上部(例如顶表面)上的一个第三层HCL3，如图5的(b)所示。尽管为了便于描述和易于理解，基于图5的(b)中所示的氢捕获层示出了图10中的氢捕获层HCL，但应注意，根据本发明实施方式的氢捕获层HCL可以包括图5的(a)和(c)中所示的氢捕获层。因此，不应认为本发明的范围局限于图5的(b)中的氢捕获层HCL的具体布置。
如图10所示，当氢捕获层HCL用作钝化层时，氢捕获层HCL可以防止半导体层的一个或多个元件的特性由于到达半导体层SEM的封装层ENC的氢而劣化。
图11是示出根据本发明实施方式的包括作为层间绝缘膜和钝化层的氢捕获层的面板的横截面图。
图11中所示的面板是包括用作层间绝缘膜和钝化层的氢捕获层HCL的面板。为了便于理解，氢捕获层由图11中的标记HCL表示，但应注意，氢捕获层HCL用作层间绝缘膜ILD或钝化层PAS，例如，氢捕获层HCL的第三层HCL3可以是用作本发明的领域中的层间绝缘膜ILD或钝化层PAS的层。
图11中的氢捕获层HCL可以包括：交替设置的一个或多个第一层HCL1和一个或多个第二层HCL2；以及位于交替设置有一个或多个第一层HCL1和一个或多个第二层HCL2的区域的上部(例如顶表面)上的一个第三层HCL3，如图5的(b)所示。尽管为了便于描述和易于理解，基于图5的(b)中所示的氢捕获层示出了图11中的氢捕获层HCL，但应注意，根据本发明实施方式的氢捕获层HCL可以包括图5的(a)和(c)中所示的氢捕获层。因此，不应认为本发明的范围局限于图5的(b)中的氢捕获层HCL的具体布置。
如上所述，氢捕获层可以是涂覆层OC；因此，当氢捕获层可以是涂覆层OC时，可以以与氢捕获层用作层间绝缘膜ILD和/或钝化层PAS的上述实施方式类似的方式防止半导体层(SEMa、SEMb和SEMc)由于封装层ENC中包括的氢而劣化。
图12示出了表示根据本发明实施方式的面板中的阈值电压的特性的数据。
图12的(a)和12(b)表示如图8所示不包括氢捕获层的面板中的阈值电压的特性测量。图12的(a)表示在形成图8所示的面板的发光层EL之后形成封装层ENC之前测量的阈值电压的特性。图12的(b)表示在形成图8中所示的面板的封装层ENC之后测量的阈值电压的特性。图12的(c)表示在形成图10中所示的面板的封装层ENC之后测量的阈值电压的特性。
参照图12的(a)，在形成包含氢的封装层ENC之前，不会发生半导体层的退化；因此，可以看出正常表现出阈值电压的特性。参照图12的(b)，在形成包含氢的封装层ENC之后，发生氢对半导体层导致的退化；因此，可以看出阈值电压的特性退化了。
更具体地，可以看出，与图12的(a)相比较，在图12的(b)中的数据中发生了阈值电压VGS的负偏移。推测这种现象是因为包含在由PECVD形成的封装层ENC中的氢导致发光层EL的物理性质退化。
图12的(c)表示当如图10所示的钝化层PAS是氢捕获层HCL时测量的晶体管的阈值电压的特性。
参照图12的(c)，与图12的(a)相比较，可以看出，由于已经形成包含氢的封装层ENC，所以在某种程度上发生了阈值电压的特性的退化。
然而，可以看出，阈值电压VGS的负偏移发生的程度小于未形成氢捕获层的图12的(a)的程度。因此，根据本发明的实施方式，氢捕获层HCL可以防止晶体管的阈值电压的特性由于封装层ENC的氢到达半导体层而退化。
此外，可以提供晶体管TR，其包括衬底SUB、半导体层(SEMa、SEMb和SEMc)、栅极绝缘层GI、栅极G、层间绝缘膜ILD、源极S、漏极D和钝化层PAS。
晶体管的此半导体层(SEMa、SEMb和SEMc)与上述面板的半导体层相同，为简洁起见，此处不再重复其细节。
栅极绝缘层GI可以设置在半导体层SEMb上。
栅极G可以设置在栅极绝缘层GI上。
层间绝缘膜ILD可以设置在栅极G和半导体层(SEMa、SEMb和SEMc)上。
源极S可以在半导体层的一端SEMa的上部中电连接到半导体层，漏极D可以在半导体层的另一端SEMc的上部中电连接到半导体层。
钝化层PAS可以设置在源极S、漏极D和层间绝缘膜ILD上。
层间绝缘膜ILD和钝化层PAS中的至少一个可以是氢捕获层。
晶体管的氢捕获层与上述面板的氢捕获层相同，为简洁起见，此处不再重复其细节。
尽管出于说明性目的描述了本发明的优选实施方式，但所属领域技术人员将理解，在不脱离所附权利要求中公开的本发明的范围和精神的情况下，可以进行各种修改、添加和替换。尽管已经出于说明性目的描述了示例性实施方式，但是所属领域技术人员将理解，在不脱离本发明的实质特性的情况下可以进行各种修改和应用。例如，可以对示例性实施方式的具体部件进行各种修改。可以组合上述各种实施方式以提供进一步的实施方式。根据以上详细描述，可以对实施方式进行这些和其他改变。一般而言，在所附权利要求书中，所使用的术语不应被解释为将权利要求书限制于说明书和权利要求书中公开的具体实施方式，而是应被解释为在权利要求书所涵盖的全部等同范围内包括所有可能的实施方式。因此，权利要求书不受具体实施方式的限制。

Claims (14)

1.一种面板，包括：
衬底；
半导体层，设置在所述衬底上，并且包括氧化物半导体或低温多晶硅；
层间绝缘膜，位于所述衬底和所述半导体层上；
钝化层，位于所述层间绝缘膜上；
涂覆层，位于所述钝化层上；
发光层，位于所述涂覆层上；以及
封装层，位于所述发光层上，
其中，所述封装层包括至少一个辅助封装层，所述辅助封装层具有包括氢的硅氮化物(SiNx:H)层、包括氢的硅氧化物(SiO2:H)层和包括氢的氮硅氧化物(SiON:H)层，
其中，所述层间绝缘膜、所述钝化层和所述涂覆层中的至少一个是氢捕获层，
其中，所述氢捕获层包括：第一层，包括硅氮化物(SiNx)；第二层，具有与所述第一层不同的组分并接触所述第一层的一个表面；及第三层，所述第三层的厚度大于所述第一层和第二层中的每一个的厚度，
其中，所述第一层的厚度(A)与所述氢捕获层的整体厚度(B)的比率(A:B)是1:2000至1:20，所述第二层的厚度(C)与所述氢捕获层的整体厚度(B)的比率(C:B)是1:2000至1:20。
2.根据权利要求1所述的面板，其中，所述氢捕获层包括至少两个第一层，所述第二层设置在所述至少两个第一层之间。
3.根据权利要求1所述的面板，其中，所述氢捕获层包括其中交替设置有所述第一层和所述第二层的区域，并且一个或多个第三层设置在其中交替设置有所述第一层和所述第二层的区域的上部和下部中的至少一个中。
4.根据权利要求1所述的面板，其中，所述第二层包括硅氧化物(SiO2)。
5.根据权利要求1所述的面板，其中，所述第一层具有比所述辅助封装层更高的厚度均匀性。
6.根据权利要求1所述的面板，其中，所述第二层具有比所述至少一个辅助封装层更高的厚度均匀性。
7.根据权利要求1所述的面板，其中，所述第一层具有比所述第三层更高的厚度均匀性。
8.根据权利要求1所述的面板，其中，所述第二层具有比所述第三层更高的厚度均匀性。
9.一种晶体管，包括：
衬底；
半导体层，设置在所述衬底上，并且包括氧化物半导体或低温多晶硅；
栅极绝缘层，设置在所述半导体层上；
栅极，设置在所述栅极绝缘层上；
层间绝缘膜，设置在所述栅极和所述半导体层上；
源极，在所述半导体层的一端的上部中电连接到所述半导体层；
漏极，在所述半导体层的另一端的上部中电连接到所述半导体层；以及
钝化层，设置在所述源极、所述漏极和所述层间绝缘膜上，
其中，所述层间绝缘膜和所述钝化层中的至少一个是氢捕获层，
其中，所述氢捕获层包括：第一层，包括硅氮化物(SiNx)；第二层，具有与所述第一层不同的组分并接触所述第一层的一个表面；和第三层，所述第三层的厚度大于所述第一层和所述第二层中的每一个的厚度，
其中，所述第一层的厚度(A)与所述氢捕获层的整体厚度(B)的比率(A:B)是1:2000至1:20，所述第二层的厚度(C)与所述氢捕获层的整体厚度(B)的比率(C:B)是1:2000至1:20。
10.一种电子装置，包括：
根据权利要求1所述的面板；以及
用于驱动所述面板的驱动电路。
11.一种用于形成根据权利要求1所述的面板的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
12.根据权利要求11所述的方法，其中通过等离子体增强化学气相沉积来形成所述至少一个辅助封装层。
13.一种用于形成根据权利要求9所述的晶体管的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
14.一种用于形成根据权利要求10所述的电子装置的方法，其中通过金属有机化学气相沉积或原子层沉积来形成所述第一层和所述第二层中的每一个，并且通过等离子体增强化学气相沉积或溅射来形成所述第三层。
CN201910978116.5A 2018-11-12 2019-10-15 面板、晶体管和电子装置及其形成方法 Active CN111244131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0138409 2018-11-12
KR1020180138409A KR102631515B1 (ko) 2018-11-12 2018-11-12 패널, 트랜지스터 및 전자장치

Publications (2)

Publication Number Publication Date
CN111244131A CN111244131A (zh) 2020-06-05
CN111244131B true CN111244131B (zh) 2023-04-18

Family

ID=70552022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910978116.5A Active CN111244131B (zh) 2018-11-12 2019-10-15 面板、晶体管和电子装置及其形成方法

Country Status (3)

Country Link
US (1) US10777772B2 (zh)
KR (1) KR102631515B1 (zh)
CN (1) CN111244131B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057884A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20230005963A1 (en) * 2021-07-01 2023-01-05 E Ink Holdings Inc. Driving circuit film and display device having the same
KR20230083682A (ko) * 2021-12-03 2023-06-12 엘지디스플레이 주식회사 전계 발광 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426898A (zh) * 2012-05-24 2013-12-04 株式会社东芝 显示装置
CN104465783A (zh) * 2013-09-23 2015-03-25 三星显示有限公司 薄膜晶体管及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR102199696B1 (ko) * 2013-11-25 2021-01-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102006505B1 (ko) 2014-09-24 2019-08-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426898A (zh) * 2012-05-24 2013-12-04 株式会社东芝 显示装置
CN104465783A (zh) * 2013-09-23 2015-03-25 三星显示有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US10777772B2 (en) 2020-09-15
US20200152913A1 (en) 2020-05-14
CN111244131A (zh) 2020-06-05
KR20200054734A (ko) 2020-05-20
KR102631515B1 (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
US10706776B2 (en) Organic light-emitting display device
US10923038B2 (en) Display panel and display device
CN111200024B (zh) 具有垂直结构的晶体管和电子装置
CN111244131B (zh) 面板、晶体管和电子装置及其形成方法
US20230351958A1 (en) Array substrate, display panel comprising the array substrate, and display device
US10943546B2 (en) Thin-film transistor array substrate and electronic device including the same
EP3654386A1 (en) Transistor having vertical structure and electric device
US11705460B2 (en) Panel, electronic device and transistor
KR20210085736A (ko) 표시장치
US11705463B2 (en) Transistor array substrate and electronic device including same
KR102567380B1 (ko) 트랜지스터, 패널 및 트랜지스터의 제조방법
CN111106180B (zh) 晶体管和电子装置
KR20200046508A (ko) 전자장치, 패널 및 게이트 구동회로
KR20200068174A (ko) 트랜지스터, 패널 및 트랜지스터 제조방법
KR102564145B1 (ko) 트랜지스터, 전자장치 및 트랜지스터 회로
CN117409715A (zh) 显示装置和驱动该显示装置的像素的方法
KR20210085748A (ko) 표시 장치
KR20210085731A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant