CN111211097A - 一种功率半导体器件的封装模块和封装方法 - Google Patents

一种功率半导体器件的封装模块和封装方法 Download PDF

Info

Publication number
CN111211097A
CN111211097A CN202010097522.3A CN202010097522A CN111211097A CN 111211097 A CN111211097 A CN 111211097A CN 202010097522 A CN202010097522 A CN 202010097522A CN 111211097 A CN111211097 A CN 111211097A
Authority
CN
China
Prior art keywords
layer
power semiconductor
semiconductor device
packaging
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010097522.3A
Other languages
English (en)
Other versions
CN111211097B (zh
Inventor
曾丹
史波
葛孝昊
赵家宽
陈茂麟
肖婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202010097522.3A priority Critical patent/CN111211097B/zh
Publication of CN111211097A publication Critical patent/CN111211097A/zh
Application granted granted Critical
Publication of CN111211097B publication Critical patent/CN111211097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Abstract

本发明提供了一种功率半导体器件的封装模块和封装方法。该封装模块包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用穿过连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件的封装，可以简化功率半导体器件的封装工艺、降低成本。

Description

一种功率半导体器件的封装模块和封装方法
技术领域
本发明涉及功率半导体器件的封装技术领域，具体而言，涉及一种功率半导体器件的封装模块和封装方法。
背景技术
随着技术的进步、社会的发展，电力的消耗越来越大，为实现绿色可持续发展，对电力电子器件的需求也是越来越大，而功率半导体器件已成为当今电力电子领域的主流器件，是弱电控制强电的关键器件。广泛应用于各种功率控制电路、驱动电路等电路中。尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。
相比于传统的分立式功率半导体器件，近些年智能功率模块的应用也越来越多、越来越广泛。分立式功率半导体器件的封装结构相对简单、标准化，常用的封装形式主要是TO系列(按大小有TO-220、TO-3P等)。其标准的封装形式为2个管脚或3个管脚，而其中的器件也仅限于标准的功率半导体器件，如IGBT、功率MOSFET、FRD等。而相比于分立式功率半导体器件，智能功率模块的封装形式相对较多，管脚数目也不一样，因此在进行生产时，需要不同的模具、夹具等，有时甚至设备的轨道也不一样，导致其封装工艺复杂、封装成本较高。
发明内容
本发明的主要目的在于提供一种功率半导体器件的封装模块和封装方法，以解决现有技术中的智能功率模块封装工艺复杂、封装成本高的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种功率半导体器件的封装模块，包括一级封装模块，一级封装模块包括：金属导热层，具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件，设置在金属导热层的与第一方向相反的一侧表面上；绝缘保护层，包覆在功率半导体器件上，绝缘保护层具有连接孔；以及引脚，穿过连接孔与功率半导体器件电连接。
进一步地，上述散热柱为空心结构。
进一步地，上述金属导热层为铝层或铜层。
进一步地，上述功率半导体器件粘结在金属导热层上。
进一步地，上述绝缘保护层为无机介电材料层或有机塑封材料层。
进一步地，上述封装模块还包括转接框架，转接框架具有转接引线，功率半导体器件固定在转接框架上且转接引线的一端与引脚电连接，优选封装模块还包括塑封层，塑封层包覆转接框架和一级封装模块设置且使转接引线的另一端和金属导热层裸露。
根据本发明的另一方面，提供了一种功率半导体器件的封装方法，该封装方法包括：步骤S1，在基板上设置牺牲层；步骤S2，对牺牲层进行图形化处理以在牺牲层中形成多个通孔；步骤S3，在图形化后的牺牲层上设置金属导热层，其中金属导热层的设置在牺牲层上表面的部分为连接部，设置在通孔中的部分为散热柱；步骤S4，将功率半导体器件设置在金属导热层的远离基板的一侧表面上；步骤S5，去除牺牲层和基板；步骤S6，采用绝缘材料对功率半导体器件的裸露部分进行包覆，形成绝缘保护层；步骤S7，对绝缘保护层进行刻蚀，形成连接孔；步骤S8，设置穿过连接孔的引脚并使引脚与功率半导体器件电连接；以及步骤S9，对绝缘保护层和金属导热层进行切割，形成一级封装模块。
进一步地，上述步骤S3采用电镀或者溅射的方式设置金属导热层，散热柱为空心结构。
进一步地，上述牺牲层为硅氧化物，步骤S5采用刻蚀的方式去除牺牲层。
进一步地，上述金属导热层为铝层或铜层。
进一步地，上述步骤S4采用粘结的方式将功率半导体器件设置在金属导热层的远离基板的一侧表面上。
进一步地，上述绝缘保护层为无机介电材料层或有机塑封材料层。
进一步地，上述封装方法还包括：提供转接框架，转接框架具有转接引线；将一级封装模块的功率半导体器件固定在转接框架上，且将转接引线的一端与引脚电连接；采用塑封料包覆转接框架、功率半导体器件、绝缘保护层和引脚，且保留转接引线的另一端和金属导热层裸露；对塑封料进行固化。
应用本发明的技术方案，本申请的封装模块利用一级封装模块将功率半导体器件进行了初步封装，在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用针对不同的功率半导体器件在绝缘保护层上进行适应性开口形成连接孔，穿过该连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件(比如智能功率半导体器件)的封装，不需要专用的模具和夹具，具有通用性，因此可以简化功率半导体器件的封装工艺、降低其封装成本。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据本发明的一种实施例的提供的一种功率半导体器件的封装模块的剖面结构示意图；
图2示出了根据本发明的一种实施例提供的功率半导体器件的封装方法的流程示意图；
图3至图10示出了根据图2所示的流程中各步骤得到的相应结构示意图，其中，
图3示出了在基板10上设置牺牲层20后的剖面结构示意图；
图4示出了对图3所示的牺牲层进行图形化处理以在牺牲层中形成通孔后的剖面结构示意图；
图5示出了在图4所示的牺牲层上设置金属导热层后的剖面结构示意图，其中金属导热层的设置在牺牲层上表面的部分为连接部，设置在通孔中的部分为散热柱；
图6示出了将功率半导体器件设置在图5所示的金属导热层的远离基板的一侧表面上后的剖面结构示意图；
图7示出了去除图6所示的牺牲层和基板后的剖面结构示意图；
图8示出了采用绝缘材料对图7所示的功率半导体器件的裸露部分进行包覆形成绝缘保护层后的剖面结构示意图；
图9示出了对图8所示的绝缘保护层进行刻蚀形成连接孔后的剖面结构示意图；
图10示出了设置穿过图9所示的连接孔的引脚并使引脚与功率半导体器件电连接后的剖面结构示意图。
其中，上述附图包括以下附图标记：
10、基板；20、牺牲层；21、通孔；30、金属导热层；40、功率半导体器件；50、绝缘保护层；51、连接孔；60、引脚。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
如本申请背景技术所分析的，现有技术的智能功率半导体器件封装时，需要针对不同的器件设置不同的模具和夹具，甚至需要的设备轨道也不同，导致其封装工艺复杂、封装成本较高。为了解决该问题，本申请提供了一种功率半导体器件的封装模块和封装方法。
在本申请一种典型的实施方式中，提供了一种功率半导体器件的封装模块，如图1所示，该封装模块包括一级封装模块，一级封装模块包括金属导热层30、功率半导体器件40、绝缘保护层50和引脚60，金属导热层30具有一个或多个间隔设置的散热柱和连接散热柱的连接部，连接部和散热柱一体设置，散热柱相对于连接部向第一方向凸起；功率半导体器件40设置在金属导热层30的与第一方向相反的一侧表面上；绝缘保护层50包覆在功率半导体器件40上，绝缘保护层50具有连接孔51；引脚60穿过连接孔51与功率半导体器件40电连接。
本申请的封装模块利用一级封装模块将功率半导体器件40进行了初步封装，在一级封装模块中既实现了对功率半导体器件40的封装、又实现了散热同时还利用针对不同的功率半导体器件40在绝缘保护层50上进行适应性开口形成连接孔51，穿过该连接孔51的引脚60实现了功率半导体器件40的功能输出。该一级封装模块适用于各种结构的功率半导体器件(比如智能功率半导体器件)的封装，不需要专用的模具和夹具，具有通用性，因此可以简化功率半导体器件的封装工艺、降低其封装成本。
为了提高散热效率并且节约金属用量，优选上述散热柱为空心结构。
用于本申请的金属导热层30可以为现有技术中常用的金属材料形成的结构层，优选上述金属导热层30为铝层或铜层，以降低封装材料成本。
为了简化工艺，优选上述功率半导体器件40粘结在金属导热层30上。粘结所用的胶黏剂可以为本领域常用的胶黏剂，比如导热胶等，在此不再赘述。
本申请上述绝缘保护层50的主要作用是保护功率半导体器件40，该绝缘保护层50为无机介电材料层或有机塑封材料层，无机介电材料层可以为氧化硅层或氮化硅层等，有机塑封材料层可以为传统封装所用的塑封材料，在此不再赘述。
在本申请一种优选的实施例中，上述封装模块还包括转接框架，转接框架具有转接引线，功率半导体器件40固定在转接框架上且转接引线的一端与引脚60电连接。利用转接框架对一级封装模块进行固定和引线转接，转接引线的设计可以根据最终模块的应用方式来决定。此外，优选上述封装模块还包括塑封层，塑封层包覆转接框架和一级封装模块设置且使转接引线的另一端和金属导热层30裸露，设置塑封层后有利于封装模块的保存和应用。
在本申请另一种典型的实施方式中，提供了一种功率半导体器件的封装方法，如图2所示，该封装方法包括：步骤S1，在基板10上设置牺牲层20；步骤S2，对牺牲层20进行图形化处理以在牺牲层20中形成多个通孔21；步骤S3，在图形化后的牺牲层20上设置金属导热层30，其中金属导热层30的设置在牺牲层20上表面的部分为连接部，设置在通孔21中的部分为散热柱；步骤S4，将功率半导体器件40设置在金属导热层30的远离基板10的一侧表面上；步骤S5，去除牺牲层20和基板10；步骤S6，采用绝缘材料对功率半导体器件40的裸露部分进行包覆，形成绝缘保护层50；步骤S7，对绝缘保护层50进行刻蚀，形成连接孔51，步骤S8，设置穿过连接孔51的引脚60并使引脚60与功率半导体器件40电连接；以及步骤S9，对绝缘保护层50和金属导热层30进行切割，形成一级封装模块。
上述封装方法首先利用基板10和牺牲层20提供的结构设置金属导热层30，然后再将功率半导体器件40设置在金属导热层30上，去除基板10和牺牲层20后再形成包覆功率半岛器件裸露部分的绝缘保护层50，并在绝缘保护层50中设置连接孔51和引脚60，最后进行切割，形成含有一个功率半导体器件40的一级封装模块，整个过程简单，不需要使用传统封装的专用模具和夹具，因此具有通用性，可以简化功率半导体器件的封装工艺、降低其封装成本。所形成的封装模块利用一级封装模块将功率半导体器件40进行了初步封装，在一级封装模块中既实现了对功率半导体器件40的封装、又实现了散热同时还利用针对不同的功率半导体器件40在绝缘保护层50上进行适应性开口形成连接孔51，穿过该连接孔51的引脚60实现了功率半导体器件40的功能输出。
现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
首先，执行步骤S1，在基板10上设置图3所示的牺牲层20，该基板10可以为铝基板10、铜基板10或者陶瓷基板10，该牺牲层20可以为硅氧化物层或者其他容易刻蚀的材料层，可以通过化学气相沉积的方式形成。
然后，执行步骤S2，对牺牲层20进行图形化处理以在牺牲层20中形成图4所示的多个通孔21，图形化处理的过程可以包括：在牺牲层20上设置光刻胶层，对光刻胶层进行光刻形成开口，在光刻胶的保护下对牺牲层20进行刻蚀，形成多个通孔21。通孔21的数量、通孔21的截面大小以及通孔21的间距都可以根据光刻开口来调整。
接着执行步骤S3，在图形化后的牺牲层20上设置图5所示的金属导热层30，其中金属导热层30的设置在牺牲层20上表面的部分为连接部，设置在通孔21中的部分为散热柱。优选该步骤S3采用电镀或者溅射的方式设置金属导热层30。由于在电镀或者溅射时，金属首先附着在牺牲层20表面、通孔21内壁上，因此可以通过控制金属导热层30的厚度使散热柱为空心结构。优选该金属导热层30为铝层或铜层。
步骤S3之后执行步骤S4，将功率半导体器件40设置在金属导热层30的远离基板10的一侧表面上，形成具有图6所示的剖面结构的结构。优选步骤S4采用粘结的方式将功率半导体器件40设置在金属导热层30的远离基板10的一侧表面上，粘结所用的胶黏剂可以为导热胶。上述功率半导体器件40可以仅设置在金属导热层30的连接部，也可以跨越散热柱设置在连接部上，具体设置方式根据功率半导体器件40的大小以及散热柱的大小、间距而定。
步骤S4之后执行步骤S5，去除牺牲层20和基板10，得到具有图7所示的剖面结构的结构，优选步骤S5采用刻蚀的方式去除牺牲层20，牺牲层20被刻蚀之后，基板10自然也就与金属导热层30分离。
步骤S5之后执行步骤S6，采用绝缘材料对功率半导体器件40的裸露部分进行包覆，形成图8所示的绝缘保护层50。优选可以采用旋涂的方式进行上述包覆。此外，优选绝缘保护层50为无机介电材料层或有机塑封材料层，无机介电材料层可以为氧化硅层或氮化硅层等，有机塑封材料层可以为传统封装所用的塑封材料，在此不再赘述。
接着，执行步骤S7，对绝缘保护层50进行刻蚀，形成图9所示的连接孔51。图9中示出的连接孔51朝向绝缘保护层50的上方开口，当然也可以在绝缘保护层50的侧部开口形成连接孔51。该步骤的刻蚀可以为湿法刻蚀也可以为干法刻蚀。
然后，执行步骤S8，设置穿过连接孔51的如图10所示的引脚60并使引脚60与功率半导体器件40电连接。该步骤中，引脚60的设置可以通过焊接的方式形成，具体操作可以参考现有技术，在此不再赘述。
形成引脚60后，执行步骤S9，对绝缘保护层50和金属导热层30进行切割，形成一级封装模块，在切割过程中，切割道避让功率半导体器件40，切割的形状根据需要而定。
在本申请一种实施例中，上述封装方法还包括：提供转接框架，转接框架具有转接引线；将一级封装模块的功率半导体器件40固定在转接框架上，且将转接引线的一端与引脚60电连接；采用塑封料包覆转接框架、功率半导体器件40、绝缘保护层50和引脚60，且保留转接引线的另一端和金属导热层30裸露；对塑封料进行固化。利用转接框架对一级封装模块进行固定和引线转接，转接引线的设计可以根据最终模块的应用方式来决定；进行塑封后有利于封装模块的保存和应用。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
本申请的封装模块利用一级封装模块将功率半导体器件进行了初步封装，在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用针对不同的功率半导体器件在绝缘保护层上进行适应性开口形成连接孔，穿过该连接孔的引脚实现了功率半导体器件的功能输出。该一级封装模块适用于各种结构的功率半导体器件(比如智能功率半导体器件)的封装，不需要专用的模具和夹具，具有通用性，因此可以简化功率半导体器件的封装工艺、降低其封装成本。
上述封装方法首先利用基板和牺牲层提供的结构设置金属导热层，然后再将功率半导体器件设置在金属导热层上，去除基板和牺牲层后再形成包覆功率半岛器件裸露部分的绝缘保护层，并在绝缘保护层中设置连接孔和引脚，最后进行切割，形成含有一个功率半导体器件的一级封装模块，整个过程简单，不需要使用传统封装的专用模具和夹具，因此具有通用性，可以简化功率半导体器件的封装工艺、降低其封装成本。所形成的封装模块利用一级封装模块将功率半导体器件进行了初步封装，在一级封装模块中既实现了对功率半导体器件的封装、又实现了散热同时还利用针对不同的功率半导体器件在绝缘保护层上进行适应性开口形成连接孔，穿过该连接孔的引脚实现了功率半导体器件的功能输出。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种功率半导体器件的封装模块，其特征在于，包括一级封装模块，所述一级封装模块包括：
金属导热层(30)，具有一个或多个间隔设置的散热柱和连接所述散热柱的连接部，所述连接部和所述散热柱一体设置，所述散热柱相对于所述连接部向第一方向凸起；
功率半导体器件(40)，设置在所述金属导热层(30)的与所述第一方向相反的一侧表面上；
绝缘保护层(50)，包覆在所述功率半导体器件(40)上，所述绝缘保护层(50)具有连接孔(51)；以及
引脚(60)，穿过所述连接孔(51)与所述功率半导体器件(40)电连接。
2.根据权利要求1所述的封装模块，其特征在于，所述散热柱为空心结构。
3.根据权利要求1所述的封装模块，其特征在于，所述金属导热层(30)为铝层或铜层。
4.根据权利要求1所述的封装模块，其特征在于，所述功率半导体器件(40)粘结在所述金属导热层(30)上。
5.根据权利要求1所述的封装模块，其特征在于，所述绝缘保护层(50)为无机介电材料层或有机塑封材料层。
6.根据权利要求1所述的封装模块，其特征在于，所述封装模块还包括转接框架，所述转接框架具有转接引线，所述功率半导体器件(40)固定在所述转接框架上且所述转接引线的一端与所述引脚(60)电连接，优选所述封装模块还包括塑封层，所述塑封层包覆所述转接框架和所述一级封装模块设置且使所述转接引线的另一端和所述金属导热层(30)裸露。
7.一种功率半导体器件的封装方法，其特征在于，所述封装方法包括：
步骤S1，在基板(10)上设置牺牲层(20)；
步骤S2，对所述牺牲层(20)进行图形化处理以在所述牺牲层(20)中形成多个通孔(21)；
步骤S3，在图形化后的所述牺牲层(20)上设置金属导热层(30)，其中所述金属导热层(30)的设置在所述牺牲层(20)上表面的部分为连接部，设置在所述通孔(21)中的部分为散热柱；
步骤S4，将功率半导体器件(40)设置在所述金属导热层(30)的远离所述基板(10)的一侧表面上；
步骤S5，去除所述牺牲层(20)和所述基板(10)；
步骤S6，采用绝缘材料对所述功率半导体器件(40)的裸露部分进行包覆，形成绝缘保护层(50)；
步骤S7，对所述绝缘保护层(50)进行刻蚀，形成连接孔(51)；
步骤S8，设置穿过所述连接孔(51)的引脚(60)并使所述引脚(60)与所述功率半导体器件(40)电连接；以及
步骤S9，对所述绝缘保护层(50)和所述金属导热层(30)进行切割，形成一级封装模块。
8.根据权利要求7所述的封装方法，其特征在于，所述步骤S3采用电镀或者溅射的方式设置所述金属导热层(30)，所述散热柱为空心结构。
9.根据权利要求7所述的封装方法，其特征在于，所述牺牲层(20)为硅氧化物，所述步骤S5采用刻蚀的方式去除所述牺牲层(20)。
10.根据权利要求7所述的封装方法，其特征在于，所述金属导热层(30)为铝层或铜层。
11.根据权利要求7所述的封装方法，其特征在于，所述步骤S4采用粘结的方式将所述功率半导体器件(40)设置在所述金属导热层(30)的远离所述基板(10)的一侧表面上。
12.根据权利要求7所述的封装方法，其特征在于，所述绝缘保护层(50)为无机介电材料层或有机塑封材料层。
13.根据权利要求7所述的封装方法，其特征在于，所述封装方法还包括：
提供转接框架，所述转接框架具有转接引线；
将所述一级封装模块的功率半导体器件(40)固定在所述转接框架上，且将所述转接引线的一端与所述引脚(60)电连接；
采用塑封料包覆所述转接框架、所述功率半导体器件(40)、所述绝缘保护层(50)和所述引脚(60)，且保留所述转接引线的另一端和所述金属导热层(30)裸露；
对所述塑封料进行固化。
CN202010097522.3A 2020-02-17 2020-02-17 一种功率半导体器件的封装模块和封装方法 Active CN111211097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010097522.3A CN111211097B (zh) 2020-02-17 2020-02-17 一种功率半导体器件的封装模块和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010097522.3A CN111211097B (zh) 2020-02-17 2020-02-17 一种功率半导体器件的封装模块和封装方法

Publications (2)

Publication Number Publication Date
CN111211097A true CN111211097A (zh) 2020-05-29
CN111211097B CN111211097B (zh) 2021-11-16

Family

ID=70789991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010097522.3A Active CN111211097B (zh) 2020-02-17 2020-02-17 一种功率半导体器件的封装模块和封装方法

Country Status (1)

Country Link
CN (1) CN111211097B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JPH1012778A (ja) * 1996-06-20 1998-01-16 Fujitsu General Ltd ハイブリッドｉｃの放熱構造
CN102082100A (zh) * 2009-11-30 2011-06-01 万国半导体有限公司 一种用于引脚凸出的半导体器件的封装方法
CN103489794A (zh) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN104282641A (zh) * 2013-07-03 2015-01-14 三菱电机株式会社 半导体装置
CN205944072U (zh) * 2016-07-29 2017-02-08 比亚迪股份有限公司 半导体功率器件封装结构
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
WO2018215306A1 (de) * 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107166A (ja) * 1994-10-06 1996-04-23 Mitsubishi Materials Corp 放熱用フィン
JPH1012778A (ja) * 1996-06-20 1998-01-16 Fujitsu General Ltd ハイブリッドｉｃの放熱構造
CN102082100A (zh) * 2009-11-30 2011-06-01 万国半导体有限公司 一种用于引脚凸出的半导体器件的封装方法
CN104282641A (zh) * 2013-07-03 2015-01-14 三菱电机株式会社 半导体装置
CN103489794A (zh) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 提高qfn封装引线框架制备工艺中引线框架硬度的方法
CN205944072U (zh) * 2016-07-29 2017-02-08 比亚迪股份有限公司 半导体功率器件封装结构
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备
WO2018215306A1 (de) * 2017-05-23 2018-11-29 Osram Opto Semiconductors Gmbh Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用

Also Published As

Publication number Publication date
CN111211097B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US7800217B2 (en) Power semiconductor device connected in distinct layers of plastic
US10242969B2 (en) Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN102956468B (zh) 半导体器件以及包括研磨步骤的制造半导体器件的方法
US8664043B2 (en) Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US9190389B2 (en) Chip package with passives
US10043782B2 (en) Electronic device package having a dielectric layer and an encapsulant
US7879652B2 (en) Semiconductor module
CN102623425B (zh) 包括两个半导体芯片的器件及其制造
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
US20110031611A1 (en) Embedded laminated device
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN105023920A (zh) 包括多个半导体芯片和多个载体的器件
US9196554B2 (en) Electronic component, arrangement and method
US9093277B2 (en) Semiconductor device and method of manufacturing the same
SG182076A1 (en) Semiconductor device package and method of manufacturing thereof
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
US20130083492A1 (en) Power module package and method of manufacturing the same
CN111211097B (zh) 一种功率半导体器件的封装模块和封装方法
US8933555B2 (en) Semiconductor chip package
CN109560693A (zh) 电器、功率器件及其形成方法
JPH1022435A (ja) 半導体装置及びその製造方法
US8860071B2 (en) Electro-thermal cooling devices and methods of fabrication thereof
CN104659019B (zh) 扇出式封装结构及其形成方法
CN110137157A (zh) 半导体封装结构及其制备方法
US11533819B2 (en) Method for manufacturing a stack structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant