CN111200420A - 滤波方法和滤波器 - Google Patents

滤波方法和滤波器 Download PDF

Info

Publication number
CN111200420A
CN111200420A CN201911114688.5A CN201911114688A CN111200420A CN 111200420 A CN111200420 A CN 111200420A CN 201911114688 A CN201911114688 A CN 201911114688A CN 111200420 A CN111200420 A CN 111200420A
Authority
CN
China
Prior art keywords
signal
output signal
predetermined number
dec
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911114688.5A
Other languages
English (en)
Inventor
D·斯特雷尤斯尼格
R·库西安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111200420A publication Critical patent/CN111200420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0009—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本公开涉及一种滤波方法和滤波器。方法包括通过包括存储装置(22)的积分器(2)对输入信号(x[k])的值积分；将积分值(y[k])存储在存储装置中；在对输入信号的第一预定数目(N1)的值积分之后，周期性地复位存储装置；在稳定操作模式中，每次对输入信号的第一预定数目的值积分之后，基于存储在存储装置中的积分值生成输出信号(z[kDEC])的值；和在初始操作模式中，在对输入信号的第二预定数目(N2、N3、Nm)的值积分之后，基于存储在存储装置中的积分值生成输出信号的初始值，其中第二预定数目小于第一预定数目。

Description

滤波方法和滤波器
技术领域
本公开总体上涉及一种信号滤波方法和一种滤波器。更具体地，本公开涉及一种低通滤波方法和一种低通滤波器。
背景技术
对信号进行低通滤波可以包括计算信号的几个连续信号值的平均值。计算平均值可以包括对输入信号的预定数目的连续信号值进行积分，并且对预定数目的连续信号值的每个序列均生成一个输出信号值，该输出信号值表示积分结果。然而，在该方法中，在滤波处理的开始存在延迟，因为在输入信号的预定数目的连续信号值被积分之前，第一个输出信号值还未生成。
需要一种改进的低通滤波方法，尤其是在滤波过程开始时具有减小的延迟的低通滤波方法。
发明内容
一个示例涉及一种方法。该方法包括由包括存储装置的积分器对输入信号的值进行积分，将积分值存储在存储装置中；以及在对输入信号的第一预定数目的值进行积分之后，周期性地复位存储装置。该方法进一步包括，在稳定操作模式中，每次对输入信号的第一预定数目的值进行积分之后，基于存储在存储装置中的积分值，生成输出信号的值；以及在初始操作模式中，在对输入信号的第二预定数目的值进行积分之后，基于存储在存储装置中的对应的积分值，生成输出信号的初始值，其中第二预定数目小于第一预定数目。
另一个示例涉及一种滤波器。该滤波器包括积分器、复位电路和输出电路。积分器包括存储装置，并且积分器被配置为对输入信号的值依次地进行积分，并将积分值存储在存储装置中。复位电路被配置为：在对输入信号的第一预定数目的值进行积分之后，复位存储装置。输出电路被耦合到存储装置，并且被配置为：在稳定操作模式中，每次对输入信号的第一预定数目的值进行积分之后，基于存储在存储装置中的积分值，生成输出信号的值；以及在初始操作模式中，在对输入信号的第二预定数目的值进行积分之后，基于存储在存储装置中的对应的积分值，生成输出信号的初始值，其中第二预定数目小于第一预定数目。
附图说明
下面参考附图说明示例。附图用于说明某些原理，因此仅示出了对理解这些原理所必需的方面。附图未按比例绘制。在附图中，相同的附图标记表示相似的特征。
图1示出了信号波形，其说明了用于对信号进行低通滤波的常规方法的一个示例；
图2示出了流程图，其说明了改进的低通滤波方法的一个示例；
图3示出了能够实现图2中说明的方法的滤波器的一个示例；
图4示出了信号波形，其说明了根据图3的滤波器中的积分器和复位电路的功能；
图5说明了图3所示的低通滤波器的输出电路的一个示例；
图6示出了信号波形，其说明了当用如图5所示的输出电路来实现时的滤波器的功能；
图7说明了图3所示的滤波器的输出电路的另一示例；
图8示出了信号波形，其说明了当用如图7所示的输出电路来实现时的低通滤波器的功能；以及
图9说明了使用图3中说明的类型的滤波器来确定电流测量电路中的偏移。
具体实施方式
在下面的详细描述中参考了附图。附图是说明书的一部分，并且出于说明的目的示出了如何使用和实现本发明的示例。应当理解，除非另外特别指出，本文所述的各种实施例的特征可以彼此组合。
图1示出了信号波形，其说明了用于对离散输入信号x[k]进行低通滤波的常规方法的一个示例。常规的低通滤波方法包括：对于包括输入信号x[k]的预定数目的连续值的多个序列中的每个序列，对每个序列的值进行积分以获得对应的积分值。该方法进一步包括基于积分值生成输出信号y'[k]，使得基于一个序列获得的积分值构成输出信号y'[k]的一个输出值，直到获得基于连续序列的新积分值。然而，该方法导致在第一时间实例与第二时间实例之间的时间延迟，在第一时间实例时接收到输入信号x[k]的第一信号值，在第二时间实例时提供输出信号y'[k]的第一信号值。下面对此进行说明。
参照图1，输入信号x[k]可以在第一时间实例t1开始，该时间实例是如下的时间实例：在该时间实例时，执行滤波方法的滤波器(图1中未显示)接收到输入信号的第一个值x[1]。对输入信号x[k]的预定数目N1的连续值进行积分之后，在第二时间实例t2输出输出信号y'[k]的第一值。第一时间实例t1和第二时间实例t2之间的延迟时间TDEL由下式给出：TDEL＝(N1-1)·TCLK＝(N1-1)/fCLK，其中N1是预定数目，并且TCLK＝1/fCLK是采样周期，即输入信号x[k]的采样频率的倒数。
取决于被积分的预定数目N1的信号值和输入信号x[k]的采样频率fCLK，相应于所想要的性能，延迟时间TDEL可以在例如1ms到100ms的范围内。采样频率可以在例如1kHz和10kHz之间，并且预定数目N1可以在例如100和2000之间选择。但是，在许多应用中，此范围内的延迟时间是不可接受的。因此，需要一种用于对输入信号进行低通滤波的方法，在输入信号x[k]的开始与提供输出信号的第一值时的时间实例之间，该方法具有减小的延迟。
图2示出了用于对输入信号进行低通滤波，并提供具有减小的延迟时间的输出信号的第一值的方法的示例框图。该方法包括由包括存储装置的积分器对输入信号的值进行积分(101)，并且在已经对输入信号的第一预定数目的值进行积分之后，周期性地复位存储装置(102)。在下文中，“输入信号的值”也称为输入信号值。参照图2，该方法进一步包括在稳定操作模式中，每次在第一预定数目的输入信号值已经被积分之后，输出存储在存储装置中的值(103)。因此，在稳定操作模式中，每当包括预定数目的输入信号值的一序列输入信号值被积分时，就输出一个新值。对于输入信号值的每个序列，在积分处理结束时存储在存储装置中的值可以被输出一次。根据另一示例，相同的值被输出多次，直到输入信号值的下一序列的信号值已经被积分。
参照图2，该方法进一步包括，在初始操作模式中，在第二预定数目的信号值被积分之后、并且在第一预定数目的输入信号值被积分之前，输出存储在存储装置中的初始值(104)。由此可以减少在一个时间实例和另一个时间实例之间的延迟时间，在这一个时间实例时积分器接收到输入信号的第一值，在另一个时间实例时输出第一值。特别地，延迟时间短于第一预定数目减一(N1-1)乘以采样频率fCLK的倒数，即，TDEL＜(N1-1)/fCLK。这在下面进一步详细解释。在下文中，第一预定数目N1简称为预定数目。
图3说明了被配置为执行根据图2所示方法的滤波器1的一个示例。参照图3，滤波器1包括被配置为接收输入信号x[k]的输入11，以及被配置为基于对输入信号x[k]进行低通滤波输出输出信号z[kDEC]的输出12。正如将在下文中进一步详细解释的，输出信号z[kDEC]具有比输入信号x[k]更低的采样频率，使得输入信号x[k]和输出信号z[kDEC]具有不同的离散时间变量k和kDEC。
滤波器1进一步包括连接到输入11的积分器2、在积分器2的下游并连接到输出12的输出电路3以及连接到积分器2的复位电路4。积分器2包括存储装置22，并且积分器被配置为对输入信号x[k]的连续值进行积分(求和)，并且在每次接收到输入信号x[k]的新值时，将新的积分值y[k]存储在存储装置22中。在存储装置22的输出24处可获得积分值y[k]，即，积分器2的输出信号表示存储在存储装置22中的积分值y[k]的一个序列。在下文中，x[k]用于表示输入信号和输入信号的值。等效地，y[k]用于表示积分器22的输出信号y[k]和积分值。
应该注意的是，图3所示的滤波器1的框图说明了在一个特定实施方式中的滤波器的功能块。这些功能块可以通过不同的方式实现。根据一个示例，使用专用电路来实现这些功能块。根据另一个示例，使用硬件和软件来实现滤波器。例如，滤波器包括微控制器和在该微控制器上运行的软件。因此，存储装置22可以包括被配置为存储数字值的任何种类的存储器。根据一个示例，存储装置包括寄存器。此外，输出电路3不一定是专用电子电路，但是可以通过微控制器的电路来实现。
参照图3，加法器21将每个到来的输入信号值x[k]与当前存储在存储装置22中的积分值相加，其中在存储装置22的输入23处接收该运算的结果，并用于更新存储在存储装置22中的积分值。因此，存储在存储装置22中，并且在存储装置的输出处可获得的每个积分值y[k]由下式给出：
y[k]＝y[k-1]+x[k] (1)，
即，由之前存储在存储装置22中的积分值y[k-1]加上输入信号的瞬时信号值x[k]，给出每个积分值y[k]。根据一个示例，x[1]表示滤波器1接收的第一信号值，并且在接收到第一信号值x[0]之前，存储在存储装置22中的积分值(初始值)为零。在这种情况下，第一积分值y[1]由第一信号值给出，y[1]＝x[1]。第二积分值y[2]由y[2]＝x[2]+y[1]＝x[2]+x[1]给出，依此类推。
参照图3，复位电路4连接到存储装置22的复位输入25。复位电路4被配置为：每次预定数目N1的输入信号值x[k]被积分器2接收到并积分(累加)时，复位存储装置22。复位存储装置包括将存储在存储装置中的值设置为例如零(0)的预定值。根据一个示例，复位电路4接收时钟信号CLK，该时钟信号定义输入信号x[k]的采样频率，对预定数目N1的时钟周期计数，并且每次经过N1个时钟周期时，复位存储装置22。根据另一示例，复位电路4接收输入信号x[k]，对积分器2接收到的预定数目N1的信号值x[k]计数，并且每当接收到N1个输入信号值x[k]时，复位存储装置22。在第一种情况下，复位电路4可以另外从控制器(未示出)接收开始信号。开始信号可以包括关于输入信号x[k]的开始的信息，或者可以是指示滤波器1开始操作的信号。控制器例如可以启动输入信号x[k]的生成。在第二种情况下，复位电路可以从输入信号本身获得关于输入信号x[k]的开始的信息。
每当复位电路4复位存储装置22时，新的积分序列开始，其中在每个积分序列中，预定数目N1的输入信号值x[k]被积分。在下文中，在存储装置22被复位之前被积分的N1个输入信号值的序列被称为积分序列。
积分器2和复位电路4的功能在图4中说明，该图说明了连续输入信号值x[k]和相应的积分值y[k]的一个示例。仅出于说明的目的，假设输入信号x[k]包括相同的信号值x[k]，使得每个积分序列的信号值相同、并且每次接收到新的输入信号值x[k]时，积分值y[k]递增，其中增量由恒定的输入信号值x[k]给出。当然，实际上输入信号值x[k]并不相同。事实上输入信号x[k]可以包括被高频噪声信号叠加的低频期望信号。由积分器2执行的积分具有低通滤波效果，从而至少部分地抑制了噪声信号。
参照图4，每次接收到输入信号值x[k]时，存储装置22输出一个积分值y[k]，使得输入信号x[k]的每个值具有相应的积分值y[k]。参考以上所述，每次积分器2接收到具有预定数目N1的输入信号值x[k]的序列时，存储装置22被复位电路4复位。存储装置22复位之前的最后一个积分值表示：包括在对应的积分序列中的输入信号值x[k]之和。这些最后的积分值在图4中涉及y[N1]、y[2·N1]、y[3·N1]。通常，积分值y[k]可以根据输入信号x[k]的值表示如下：
Figure BDA0002273730850000061
参照图3，输出电路3接收积分值y[k]，并基于这些积分值y[k]生成输出信号z[kDEC]。在下文中，z[kDEC]用于表示输出信号和输出信号的信号值。
在输入信号x[k]的开始之后接收到预定数目N1的输入信号值x[k]之后，即在第一次复位存储装置22之后，输出电路3操作在稳定操作模式中。在稳定操作模式中，输出电路输出最后的积分值(参见图4中的y[N1]、y[2·N1]、y[3·N1])，其是代表包括在各个积分序列中的输入信号值x[k]之和的积分值。通常，在稳定操作模式中，输出信号值z[kDEC]由下式给出：
z[kDEC]＝y[kDEC·N1] (3a)。
等式(3a)表示理想情况，并且不考虑如下的可能延迟：其在存储装置22提供积分值y[k]与生成输出信号z[kDEC]之间。更普遍地，
z[kDEC]＝y[kDEC·N1+τ] (3b)，
其中τ表示如下延迟：其在存储装置22提供积分值y[k]与生成输出信号z[kDEC]之间。该延迟可能是由于在输出电路3中处理积分值y[k]而引起的。
在初始操作模式中，在输入信号值x[k]的第一积分序列期间，输出电路3输出由存储装置22输出的积分值y[1]...y[N1-1]中的至少一个。“第一积分序列”包括输入信号的信号值，其紧接在输入信号x[k]的开始之后、或在滤波器被使能以开始对输入信号x[k]进行积分之后。根据一个示例，当在输入信号x[k]具有初始信号值超过预定的时间周期之后，出现与预定的初始信号值(例如，零)不同的信号值时，输入信号x[k]开始。在这种情况下，滤波器1基于输入信号x[k]决定何时开始操作，即何时开始第一积分序列。根据另一示例，控制器，诸如上面提及的控制器，指示滤波器1开始操作。在这种情况下，控制器定义第一积分序列的开始，其中已经在第一积分序列的开始之前，输入信号x[k]可以具有不同于零的信号值。但是，该信号值可能不会被滤波器1处理。
图5说明了被配置为在初始操作模式或稳定操作模式中操作的输出电路3的一个示例。根据图5的输出电路3包括：第一降采样电路321和至少一个另外的降采样电路322至32m，其中在图5所示的示例中，输出电路3包括三个另外的降采样电路322至32m。但是，这仅是示例。另外的降采样电路322至32m的数目是任意的。第一降采样电路321和至少一个另外的降采样电路322至32m中的每一个均接收积分值y[k]。每个降采样电路321、322、323、32m均通过对积分值y[k]的序列进行降采样来生成降采样信号yN1[kN1]、yN2[kN2]、yN3[kN3]、yNm[kNm]。在下文中，yN1[kN1]至yNm[kNm]用于表示降采样电路321至32m的输出信号，以及表示这些输出信号的信号值。必须注意，如果在滤波器1之前/之后和/或从积分器2的输出到输出电路3的输入包括另外的降采样级，所提出的滤波器1的原理功能性也是有效的。
每个降采样电路321至32m具有降采样因子，其中第一降采样电路321的降采样因子等于预定数目Nl，并且另外的降采样电路322至32m的降采样因子N2、N3、Nm小于预定数目N1。每个降采样电路32i被配置为：对积分值y[k]的序列的每个第Ni个积分值进行采样，并输出经采样的信号值(其中32i表示降采样电路321至32m中的任意一个，并且Ni表示与对应的降采样电路32i相关联的降采样因子)。降采样电路32i的输出信号yNi[kNi]的采样频率小于积分器输出信号y[k]的采样频率。此外，由于降采样因子N2、N3、Nm不同，降采样电路32i的输出信号yNi[kNi]的采样频率是不同的(因此使用了不同的离散时间变量kN2、kN3、kNm)。通常，这些信号yNi[kNi]中的一个信号的采样频率是输入信号x[k]的采样频率的1/Ni倍，并且降采样电路32i的输出信号值yNi[kNi]由下式给出：
yNt[kNt]＝y[kNt·Ni+τt] (4)，
其中τi表示第i个降采样电路的延迟。多路复用器31从各个降采样电路32i接收输出信号yNi[kNi]，并基于这些降采样信号yNi[kNi]生成输出信号z[kDEC]。多路复用器31由操作模式控制器33控制，其中操作模式控制器33被配置为：控制多路复用器31，使得在稳定操作模式中，输出第一降采样电路321的输出信号yN1[kN1]作为输出信号z[kDEC]。即在稳定操作模式中z[kDEC]＝yN1[kN1]。因此，在稳定操作模式中，输出信号z[kDEC]的采样频率是输入信号x[k]的采样频率的1/N1倍。
在初始操作模式中，操作模式控制器控制多路复用器31，使得由另外的降采样电路322至32m中的一个生成的降采样信号yN2[kN2]至yNm[kNm]作为输出信号z[kDEC]输出。
操作模式控制器33通过适当地控制多路复用器31，在稳定操作模式或初始操作模式中操作输出电路3。根据一个示例，操作模式控制器33接收时钟信号CLK，该时钟信号定义输入信号x[k]的采样频率和开始信号START。开始信号要么包括关于输入信号x[k]何时开始的信息，要么是指示输出电路3开始操作的信号。在被开始信号START指示开始操作后，操作模式控制器33对时钟信号的时钟周期计数，并在稳定操作模式或初始操作模式中操作输出电路3。更具体地，在开始后的预定数目N1的时钟周期内，操作模式控制器33在初始操作模式中操作输出电路3，然后在稳定操作模式中操作输出电路。可替代地，操作模式控制器33接收输入信号x[k]，检测输入信号x[k]的开始，对输入信号x[k]的信号值计数，并使输出电路3在稳定操作模式或者初始操作模式中操作。
在接收到N1个输入信号值x[k]之后，通过使多路复用器31输出第一降采样电路321的降采样信号yN1[kN1]作为输出信号z[kDEC]，操作模式控制器33可以在稳定操作模式中操作输出电路。等效地，当输出电路3被指示开始操作时，或者当滤波器1接收到输入信号x[k]的第一信号值、并且直到接收到预定数目N1的信号值时，操作模式控制器33可以在初始操作模式中操作输出电路3。在初始操作模式中，操作输出电路3包括：使多路复用器31输出另外的降采样电路32i中的一个降采样电路的输出信号yN2[kN2]至yNm[kNm]，作为输出信号z[kDEC]。
参照上文，另外的降采样电路322、323、32m的降采样因子N2、N3、Nm小于第一降采样电路321的降采样因子Nl。因此，在输入信号x[k]的开始之后或者在滤波器1开始操作之后，在获得第一降采样电路321的输出信号yN1[kN1]的第一信号值之前，获得每个另外的降采样电路322至32m的输出信号yN2[kN2]至yNm[kNm]的对应的第一值。通常，在滤波器1接收到Ni个输入信号值x[k]之后，其中Ni＜N1，获得另外的降采样电路32i中的任意一个的输出信号yNi[kNi]的第一值。Ni相应于上文提到的第二预定数目。由(Ni-1)/fCLK给出：输入信号x[k]的开始、或滤波器1的操作的开始与提供输出信号z[kDEC]的第一信号值时的时间实例之间的延迟时间，其短于常规方法中的(N1-1)/fCLK。
图3所说明类型的滤波器1尤其适合于对如下输入信号进行滤波，该输入信号具有低频信号分量和叠加的高频(噪声)信号分量。该滤波器通过对输入信号值x[k]积分来抑制高频信号分量。在这种情况下，预定数目N1越大，高频信号分量被抑制得越好，并且输出信号z[kDEC]更精确地表示低频信号分量。在初始操作模式中，积分序列比在稳定操作模式中更短，即输出信号z[kDEC]的第一信号值仅基于Ni个输入信号值x[k](其中i＝2…m)，而不是在稳定操作模式中的N1个输入信号值x[k]。因此，与在稳定操作模式中的输出信号的信号值z[kDEC]相比，在初始操作模式中提供的输出信号的至少一个信号值z[kDEC]可能更不准确。尽管如此，在延迟时间减少时，在初始操作模式中提供的至少一个信号值提供了良好的一阶近似。
根据一个示例，在初始操作模式中，操作模式控制器33控制多路复用器，使得另外的降采样电路322至32m的输出信号yN2[kN2]至yNm[kNm]中的仅一个被作为输出信号z[kDEC]输出。在这种情况下，基于诸如可接受的延迟时间的时长之类的预定标准，操作模式控制器可以选择另外的降采样电路322至32m中的一个。
根据另一示例，在初始操作模式中，操作模式控制器33控制多路复用器，使得另外的降采样电路322至32m的输出信号yN2[kN2]至yNm[kNm]中的两个或更多个依次地被作为输出信号z[kDEC]输出。如果例如Nm＜N3＜N2，则操作模式控制器可以控制多路复用器31，使得
(a)在接收到输入信号x[k]的Nm个信号值之后，降采样电路32m的输出信号yNm[kNm]被作为输出信号z[kDEC]输出；
(b)在接收到输入信号x[k]的N3个信号值之后，降采样电路323的输出信号yN3[kN3]被作为输出信号z[kDEC]输出；以及(c)在接收到输入信号x[k]的N2个信号值之后，降采样电路322的输出信号yN2[kN2]被作为输出信号z[kDEC]输出。
通过这种方式，在滤波器1接收到Nm个输入信号值x[k]之后，提供输出信号z[kDEC]的第一信号值，在滤波器1接收到N3个输入信号值x[k]之后，提供更新的信号值，并且在滤波器1接收到N2个输入信号值x[k]之后，提供另一个更新的信号值，其中精度随着每个更新的信号值而增加，因为对应的更新的信号值所基于的输入信号值x[k]的数目增加。
图6示出了输入信号x[k]和以上述方式生成的对应的输出信号z[kDEC]的一个示例的信号图。参照图6，在Nm个输入信号值x[k]之后生成输出信号z[kDEC]的第一信号值。该第一信号值由y[Nm]给出，并且相关联的延迟时间为Nm/fCLK。在N3个输入信号值x[k]之后生成更新的信号值y[N3]，其中相关联的延迟时间为N3/fCLK，依此类推。当接收到N1个输入信号值x[k]、并且第一降采样电路321的输出信号yN1[kN1]被作为输出信号z[kDEC]输出时，滤波器进入稳定操作模式。
第一预定数目N1和第二预定数目N2至Nm可以是任意的。可以选择第一预定数目N1，使得基于要被滤除的高频分量的期望频率获得令人满意的滤波结果。可以适当地选择第二预定数目N2至Nm，以减少直到生成第一输出信号值的等待时间。根据一个示例，第一预定数目N1是2的幂，因此N1＝2n，其中n是大于3的整数。此外，N2、N3、Nm中的每一个均是2的幂，即N2、N3、Nm中的每一个均可以表示为2p，其中1<p<n。例如，N1＝256(＝28)、N2＝128(＝27)、N3＝64(＝26)和N2＝32(＝25)。
在图6说明的示例中，在初始操作模式中，输出信号值z[kDEC]简单地相应于另外的降采样电路32i中的一个降采样电路的输出信号yNi[kNi]，其中i＝2…m，其中该输出信号实质上等于Ni个输入信号值之和。由于Ni对降采样电路32i是不同的，所以在初始操作模式中，输出信号z[kDEC]随着每次更新而增加(即使当输入信号x[k]的低频信号分量不变时)。这可能是不合需要的，并且可以由此来防止：由对应的缩放电路342至34m，将每个另外的降采样电路322至32m的输出信号yN2[kN2]至yNm[kNm]与对应的缩放因子s2、s3、sm相乘。根据一个示例，这些缩放因子与预定数目N1成正比，并且与对应的另外的降采样电路322至32m的缩放因子成反比。根据一个示例，si＝N1/Ni，其中，si是缩放因子s2至sm中的任意一个，并且Ni是对应的降采样电路32i的降采样因子。图8示出了由根据图7的输出电路3获得的输出信号z[kDEC]的信号图。
由缩放电路执行的缩放操作可以包括移位或位丢弃操作，并且不一定包括乘法器。例如，假定降采样信号yN2[kN2]至yNm[kNm]的每个信号值由包括一些u位的数字字表示。此外，假定被表示为si的缩放因子由si＝2v给出。在这种情况下，通过在负v情况下丢弃v个最低有效位或在正v情况下添加v个最低有效位，可以获得对由u位数字字表示的降采样信号值的缩放。通过软件中的移位操作可以实现类似情况，因此，在正v情况下为左移操作，在负v情况下为右移操作。此外，移位0位或丢弃0位，即，si＝2v＝20，被认为是按因子1缩放，并且固有地存在于图7的s0、s1、s2、s3或sm的范围内。
根据一个示例，其在图7中以虚线示出，第一降采样电路341的输出信号被第一缩放因子s1缩放。在这种情况下，另外的降采样电路342至34m的缩放因子s2至sm适应于第一缩放因子s1，使得
Figure BDA0002273730850000121
在图5和图7说明的每个示例中，积分值y[k]可以通过乘法器、移位操作或位添加/丢弃与任意缩放因子s0(33)相乘，以便降采样电路321至32m接收积分值y[k]的缩放版本。缩放因子s0可以选择等于1/N1、1/Ni或任何其他数字，以便选择相应的另外的缩放因子s1至sm，以使其满足对于321的总降采样路径缩放比例为1/N1，对于322为N2，对于323为1/N3，依此类推。选择缩放因子以实现更大或更小的降采样路径缩放，例如为了满足(输出)位宽度要求，不违反此原则。降采样路径开始于积分器输出24并结束于滤波器输出12。
图9说明了电流测量电路的一个示例，其中实现了本文之前说明的类型的滤波器1。电流测量电路包括模拟电流传感器51，该模拟电流传感器51被配置为：感测导体中的负载电流ILOAD，并生成代表负载电流ILOAD的模拟电流测量信号s(t)。电流传感器51可以是任何类型的模拟电流传感器，例如包括分流电阻器、霍尔传感器等的传感器。电流测量信号s(t)可以包括可以由传感器引入的高频噪声信号。因此希望对电流测量信号s(t)进行低通滤波，并在电流测量电路的输出提供低通滤波后的离散电流测量信号。为此，电流测量电路包括一个模数转换器(ADC)，其接收模拟输入信号并提供模拟电流测量信号s(t)的离散(数字)版本。第一低通滤波器53接收离散电流测量信号s[k]，并提供低通滤波后的电流测量信号sLP_OFF[k]。第一滤波器53可以是任何类型的数字低通滤波器。
不可避免地，ADC引入偏移，使得离散电流测量信号s[k]并且因此低通滤波后的电流测量信号sLP_OFF[k]包括偏移。该偏移可能会使测量结果失真，因此需要补偿该偏移。因此，电流测量电路包括偏移补偿电路，该偏移补偿电路提供对偏移的估计，并通过减法器57从第一滤波器53的输出信号sLP_OFF[k]中减去该估计，以提供低通滤波后的电流测量输出信号sLP[k]。在图9说明的示例中，滤波器1是偏移补偿电路的一部分，并且滤波器1的输出信号z[kDEC]表示对偏移的估计。
参照图9，偏移补偿电路包括接收离散电流测量信号s[k]的第二低通滤波器和在第二低通滤波器下游的偏移估计器56。第二滤波器54可以是任何种类的数字低通滤波器。偏移估计器使用斩波方法估计偏移。在这种情况下，模拟电流测量信号通过第一乘法器与斩波信号相乘，该斩波信号在-1和+1之间交替变化。由第一乘法器引入的斩波操作由连接在第二滤波器54下游的第二乘法器552反转。因为偏移信号在模拟电流测量信号s(t)与斩波器信号相乘后被引入，所以第二乘法器552反转斩波操作，对于由模拟电流测量信号s(t)生成的信号分量进行该斩波操作，但对于偏移不进行该操作。因此，第二乘法器的输出信号包括信号分量和第二信号分量，该信号分量是模拟电流测量信号s(t)的低通滤波版本，该第二信号分量相应于与斩波信号相乘的偏移。偏移估计器56接收第二乘法器552的输出信号和斩波信号，并且被配置为基于这些信号提供对偏移的估计。但是，该估计可能仍然包含噪声，因此需要通滤波器1进行进一步的低通滤波。
参照上文，使用第二滤波器和偏移估计器56来估计偏移包括：将模拟输入信号s(t)和第二滤波器54的输出信号与斩波信号相乘。除非采取进一步措施，该斩波操作，尤其是将模拟输入信号s(t)与斩波信号相乘，将使第一滤波器的输出信号sLP_OFF无效。根据一个示例，等效于第二乘法器的另外的乘法器(未示出)连接在第一滤波器53的下游。根据另一个示例，第一滤波器53和偏移估计器56交替地操作。即，存在一个或多个时间周期，期间偏移估计器56处于操作中并且斩波信号处于活跃状态(即，在-1和+1之间交替)，并且存在一个或多个时间周期，其中第一滤波器53处于操作中并且斩波信号非活跃(具有恒定的信号电平+1)。由滤波器1的输出信号z[kDEC]表示的估计的偏移被存储在诸如寄存器的存储装置58中，从而使其在第一滤波器53活跃的那些时间周期中在减法器处可用。
尽管本公开不限于此，但是以下编号的示例说明了本公开的一个或多个方面。
示例1.一种方法，包括：通过包括存储装置的积分器对输入信号的值进行积分；将积分值存储在所述存储装置中；在对所述输入信号的第一预定数目的值进行积分之后，周期性地复位所述存储装置；在稳定操作模式中，每次对所述输入信号的所述第一预定数目的值进行积分之后，基于存储在所述存储装置中的所述积分值生成输出信号的值；以及在初始操作模式中，在对所述输入信号的第二预定数目的值进行积分之后，基于存储在所述存储装置中的所述积分值生成所述输出信号的初始值，其中所述第二预定数目小于所述第一预定数目。
示例2.根据示例1所述的方法，其中，生成所述输出信号的所述初始值包括生成所述输出信号的两个或更多个初始值。
示例3.根据示例2所述的方法，其中，在对所述输入信号的所述第二预定数目的值进行积分之后，生成所述输出信号的所述两个或更多个初始值中的每一个，其中，所述第二预定数目对于所述输出信号的所述两个或更多个初始值中的每一个均不同。
示例4.根据前述示例中任一示例所述的方法，其中，所述第一预定数目是2n，其中，n是大于3的整数。
示例5.根据示例4所述的方法，其中，从4至10之间选择n。
示例6.根据示例3所述的方法，其中，所述第一预定数目是2n，其中，n是大于3的整数，并且其中，所述第二预定数目是2p，其中，p是整数并且1＜p＜n。
示例7.根据示例1至6中任一示例所述的方法，其中，基于存储在所述存储装置中的对应的积分值生成所述输出信号的所述初始值包括：生成所述输出信号的所述初始值，使得所述初始值等于存储在所述存储装置中的所述对应的积分值。
示例8.根据示例1至6中任一示例所述的方法，其中，基于存储在所述存储装置中的对应的积分值生成所述输出信号的所述初始值包括：生成所述输出信号的所述初始值，使得所述初始值等于存储在所述存储装置中的所述对应的积分值乘以对应的缩放因子。
示例9.根据前述示例中任一示例所述的方法，进一步包括：为了提供第一降采样信号，使用第一降采样因子对由所述积分器提供的积分值的序列进行降采样；为了提供至少一个另外的降采样信号，使用至少一个另外的降采样因子对积分值的所述序列进行降采样；在所述稳定操作模式中，输出所述第一降采样信号作为所述输出信号；并且在所述初始操作模式中，输出所述至少一个另外的降采样信号作为所述输出信号。
示例10.根据示例9所述的方法，其中，所述第一降采样因子大于所述至少一个另外的降采样因子。
示例11.一种滤波器，包括：积分器，包括存储装置，并且积分器被配置为对输入信号的值依次进行积分并将积分值存储在所述存储装置中；复位电路，被配置为在对所述输入信号的第一预定数目的值的进行积分之后复位所述存储装置；以及输出电路，被耦合到所述存储装置，其中所述输出电路被配置为：在稳定操作模式中，每次对所述输入信号的所述第一预定数目的值进行积分之后，基于存储在所述存储装置中的所述积分值生成输出信号的值；并且在初始操作模式中，在对所述输入信号的第二预定数目的值进行积分之后，基于存储在所述存储装置中的所述积分值生成所述输出信号的初始值，其中所述第二预定数目小于所述第一预定数目。
示例12.根据示例11所述的滤波器，其中，所述输出电路被配置为生成所述输出信号的两个或更多个初始值。
示例13.根据示例12所述的滤波器，其中，所述输出电路被配置为在对所述输入信号的所述第二预定数目的值进行积分之后，生成所述输出信号的所述两个或更多个初始值中的每一个，其中，所述第二预定数目对于所述输出信号的所述两个或更多个初始值中的每一个均不同。
示例14.根据示例11至13中任一示例所述的滤波器，其中，所述第一预定数目N1是2n，其中，n是大于3的整数。
示例15.根据示例14所述的滤波器，其中，从4至10之间选择n。
示例16.根据示例13所述的滤波器，其中，所述第一预定数目(N1)是2n，其中，n是大于3的整数，并且其中，所述第二预定数目是2m，其中，m是整数并且1＜m＜n。
示例17.根据示例11至16中任一示例所述的滤波器，其中，所述输出电路被配置为：通过生成所述输出信号的所述初始值，基于存储在所述存储装置中的对应的积分值生成所述输出信号的所述初始值，使得所述初始值等于存储在所述存储装置中的所述对应的积分值。
示例18.根据示例11至16中任一示例所述的滤波器，其中，所述输出电路被配置为：通过生成所述输出信号的所述初始值，基于存储在所述存储装置中的对应的积分值生成所述输出信号的所述初始值，使得所述初始值等于存储在所述存储装置中的所述对应的积分值乘以对应的缩放因子。
示例19.根据示例11至18中任一示例所述的滤波器，其中，所述输出电路包括第一降采样电路和至少一个另外的降采样电路，每一个降采样电路均被配置为接收存储在所述存储装置中的一系列积分值，并且其中，所述输出电路进一步被配置为：在所述稳定操作模式中，输出所述第一降采样电路的输出信号作为所述输出信号；并且在所述初始操作模式中，输出所述至少一个另外的降采样电路的输出信号作为所述输出信号。
示例20.根据示例19所述的滤波器，其中，所述第一降采样电路的降采样因子大于所述至少一个另外的降采样电路的降采样因子。
尽管参考说明性示例对本发明进行了描述，但是该说明书并非旨在以限制性的意义来解释。通过参考说明书，示例性示例以及本发明的其他示例的各种修改和组合对于本领域技术人员来说将是明显的。因此目的在于，所附权利要求包含任何这样的修改或示例。

Claims (20)

1.一种方法，包括：
通过包括存储装置(22)的积分器(2)对输入信号(x[k])的值进行积分；
将积分值(y[k])存储在所述存储装置(22)中；
在对所述输入信号(x[k])的第一预定数目(N1)的值进行积分之后，周期性地复位所述存储装置(22)；
在稳定操作模式中，每次对所述输入信号(x[k])的所述第一预定数目(N1)的值进行积分之后，基于存储在所述存储装置(22)中的所述积分值(y[k])生成输出信号(z[kDEC])的值；以及
在初始操作模式中，在对所述输入信号(x[k])的第二预定数目(N2、N3、Nm)的值进行积分之后，基于存储在所述存储装置(22)中的所述积分值(y[k])生成所述输出信号(z[kDEC])的初始值，其中，所述第二预定数目(N2、N3、Nm)小于所述第一预定数目(N1)。
2.根据权利要求1所述的方法，其中，生成所述输出信号(z[kDEC])的所述初始值包括生成所述输出信号(z[kDEC])的两个或更多个初始值。
3.根据权利要求2所述的方法，
其中，在对所述输入信号(x[k])的所述第二预定数目(Nm、N3、N2)的值进行积分之后，生成所述输出信号(z[kDEC])的所述两个或更多个初始值中的每个初始值，
其中，所述第二预定数目(Nm、N3、N2)对于所述输出信号(z[kDEC])的所述两个或更多个初始值中的每个初始值均不同。
4.根据前述权利要求中任一项所述的方法，其中，所述第一预定数目(N1)是2n，其中n是大于3的整数。
5.根据权利要求4所述的方法，其中，从4至10之间选择n。
6.根据权利要求3所述的方法，
其中，所述第一预定数目(N1)是2n，其中n是大于3的整数，并且
其中，所述第二预定数目(Nm、N3、N2)是2p，其中，p是整数并且1＜p＜n。
7.根据权利要求1至6中任一项所述的方法，其中，基于存储在所述存储装置(22)中的对应的积分值(y[k])生成所述输出信号(z[kDEC])的所述初始值包括：
生成所述输出信号(z[kDEC])的所述初始值，使得所述初始值等于存储在所述存储装置(22)中的所述对应的积分值(y[k])。
8.根据权利要求1至6中任一项所述的方法，其中，基于存储在所述存储装置(22)中的对应的积分值(y[k])生成所述输出信号(z[kDEC])的所述初始值包括：
生成所述输出信号(z[kDEC])的所述初始值，使得所述初始值等于存储在所述存储装置(22)中的所述对应的积分值(y[k])乘以对应的缩放因子(s2、s3、sm)。
9.根据前述权利要求中任一项所述的方法，进一步包括：
为了提供第一降采样信号(yN1[kN1])，使用第一降采样因子(N1)对由所述积分器提供的积分值(y[k])的序列进行降采样；
为了提供至少一个另外的降采样信号(yN2[kN2]至yNm[kNm])，使用至少一个另外的降采样因子(N2至Nm)对积分值(y[k])的所述序列进行降采样；
在所述稳定操作模式中，输出所述第一降采样信号(yN1[kN1])作为所述输出信号(z[kDEC])；并且
在所述初始操作模式中，输出所述至少一个另外的降采样信号(yN2[kN2]至yNm[kNm])作为所述输出信号(z[kDEC])。
10.根据权利要求9所述的方法，其中，所述第一降采样因子(N1)大于所述至少一个另外的降采样因子(N2至Nm)。
11.一种滤波器，包括：
积分器(2)，包括存储装置(22)，并且所述积分器被配置为对输入信号(x[k])的值依次进行积分并将积分值(y[k])存储在所述存储装置(22)中；
复位电路(4)，被配置为在对所述输入信号(x[k])的第一预定数目(N1)的值进行积分之后复位所述存储装置(22)；以及
输出电路(3)，被耦合到所述存储装置(22)，其中所述输出电路(3)被配置为：
在稳定操作模式中，每次对所述输入信号(x[k])的所述第一预定数目(N1)的值进行积分之后，基于存储在所述存储装置(22)中的所述积分值(y[k])生成输出信号(z[kDEC])的值；并且
在初始操作模式中，在对所述输入信号(x[k])的第二预定数目(N2、N3、Nm)的值进行积分之后，基于存储在所述存储装置(22)中的所述积分值(y[k])生成所述输出信号(z[kDEC])的初始值，其中所述第二预定数目(N2、N3、Nm)小于所述第一预定数目(N1)。
12.根据权利要求11所述的滤波器，其中，所述输出电路(3)被配置为生成所述输出信号(z[kDEC])的两个或更多个初始值。
13.根据权利要求12所述的滤波器，
其中，所述输出电路被配置为在对所述输入信号(x[k])的所述第二预定数目(Nm、N3、N2)的值进行积分之后，生成所述输出信号(z[kDEC])的所述两个或更多个初始值中的每个初始值，
其中，所述第二预定数目(Nm、N3、N2)对于所述输出信号(z[kDEC])的所述两个或更多个初始值中的每个初始值均不同。
14.根据权利要求11至13中任一项所述的滤波器，其中，所述第一预定数目N1是2n，其中n是大于3的整数。
15.根据权利要求14所述的滤波器，其中，从4至10之间选择n。
16.根据权利要求13所述的滤波器，
其中，所述第一预定数目(N1)是2n，其中n是大于3的整数，并且
其中，所述第二预定数目(Nm、N3、N2)是2m，其中m是整数并且1＜m＜n。
17.根据权利要求11至16中任一项所述的滤波器，
其中，所述输出电路(3)被配置为：通过生成所述输出信号(z[kDEC])的所述初始值，基于存储在所述存储装置(22)中的对应的积分值(y[k])生成所述输出信号(z[kDEC])的所述初始值，使得所述初始值等于存储在所述存储装置(22)中的所述对应的积分值。
18.根据权利要求11至16中任一项所述的滤波器，
其中，所述输出电路(3)被配置为：通过生成所述输出信号(z[kDEC])的所述初始值，基于存储在所述存储装置(22)中的对应的积分值(y[k])生成所述输出信号(z[kDEC])的所述初始值，使得所述初始值等于存储在所述存储装置(22)中的所述对应的积分值乘以对应的缩放因子(s2、s3、sm)。
19.根据权利要求11至18中任一项所述的滤波器，
其中，所述输出电路(3)包括第一降采样电路(321)和至少一个另外的降采样电路(322至32m)，每个降采样电路均被配置为接收存储在所述存储装置(22)中的一系列积分值(y[k])，并且
其中，所述输出电路(3)进一步被配置为：
在所述稳定操作模式中，输出所述第一降采样电路(321)的输出信号(yN1[kN1])作为所述输出信号(z[kDEC])；并且
在所述初始操作模式中，输出所述至少一个另外的降采样电路(322至32m)的输出信号(yN2[kN2]至yNm[kNm])作为所述输出信号(z[kDEC])。
20.根据权利要求19所述的滤波器，其中，所述第一降采样电路(321)的降采样因子(N1)大于所述至少一个另外的降采样电路(322至32m)的降采样因子(N2至Nm)。
CN201911114688.5A 2018-11-19 2019-11-14 滤波方法和滤波器 Pending CN111200420A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018129062.4 2018-11-19
DE102018129062.4A DE102018129062B3 (de) 2018-11-19 2018-11-19 Filterverfahren und filter

Publications (1)

Publication Number Publication Date
CN111200420A true CN111200420A (zh) 2020-05-26

Family

ID=70468447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911114688.5A Pending CN111200420A (zh) 2018-11-19 2019-11-14 滤波方法和滤波器

Country Status (3)

Country Link
US (1) US10797715B2 (zh)
CN (1) CN111200420A (zh)
DE (1) DE102018129062B3 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658677B2 (en) * 2021-09-30 2023-05-23 Nxp B.V. System and method of replicating and cancelling chopping folding error in delta-sigma modulators

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509037A (en) 1981-06-12 1985-04-02 Gould Inc. Enhanced delta modulation encoder
US5561660A (en) 1995-04-05 1996-10-01 Silicon Systems, Inc. Offset and phase correction for delta-sigma modulators
US5841310A (en) * 1997-04-08 1998-11-24 Burr-Brown Corporation Current-to-voltage integrator for analog-to-digital converter, and method
JPH10322214A (ja) 1997-05-15 1998-12-04 Nippon Baa Braun Kk オフセット除去機能付のアナログ−デジタル変換器
EP1317068B1 (en) 2001-10-31 2005-09-14 Freescale Semiconductor, Inc. Incremental-delta analogue to digital conversion
US7102548B1 (en) 2005-09-02 2006-09-05 Quickfilter Technologies, Inc. Cascaded integrator comb filter with arbitrary integer decimation value and scaling for unity gain
US8111791B2 (en) 2005-12-20 2012-02-07 Sirf Technology, Inc. Differential evolution design of polyphase IIR decimation filters
US8305131B2 (en) 2006-03-21 2012-11-06 Maxim Integrated, Inc. Passive offset and overshoot cancellation for sampled-data circuits
US7265702B1 (en) 2006-07-17 2007-09-04 Fortemedia, Inc. Method for converting an analog signal to multiple different phase outputs utilizing an analog-to-digital converter
DE102010040377B4 (de) 2010-09-08 2022-06-09 Robert Bosch Gmbh Lambda-Sonde mit Sigma-Delta-Analog/Digital-Umsetzer
CN107636965B (zh) 2015-06-12 2021-09-17 美国亚德诺半导体公司 稀疏级联积分梳滤波器
US9837990B1 (en) 2015-12-11 2017-12-05 Syntropy Systems, Llc Digital signal processor
US9685967B1 (en) 2016-09-08 2017-06-20 Infineon Technologies Ag Chopper stabilized sigma delta ADC

Also Published As

Publication number Publication date
US10797715B2 (en) 2020-10-06
US20200162087A1 (en) 2020-05-21
DE102018129062B3 (de) 2020-04-23

Similar Documents

Publication Publication Date Title
US10291245B2 (en) Device and method for correcting error estimation of analog-to-digital converter
JP3530587B2 (ja) 可変利得入力ステージを備える信号処理回路
US8159203B2 (en) DC-DC converter with switchable estimators
EP1531334A2 (en) Electrical power measuring devices
KR100967472B1 (ko) 분수 적분을 가지는 ｃｉｃ 필터
JP3089104B2 (ja) 移動平均フィルタ、及びこれを用いたａ／ｄ変換器
KR20070069192A (ko) 저감된 평균 입력 전류 및 저감된 평균 기준 전류를 갖는ａ/ｄ 컨버터
EP1366571B1 (en) A/d converter calibration test sequence insertion
CN111200420A (zh) 滤波方法和滤波器
JP2006129497A (ja) 周期的サンプリング誤差の補正方法
US20060250287A1 (en) Digital filter and method of determining its coefficients
CN108880555B (zh) 采样速率转换器的再同步
US9355283B2 (en) Integration circuit
JP5461025B2 (ja) Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ
US6788736B1 (en) Matched filter
US7977996B1 (en) Pulse generator with precision edge placement
JP5244145B2 (ja) スイッチトキャパシタ回路およびパイプライン型ａ／ｄコンバータ
JP2004279139A (ja) 電流センサ
JPS6218095B2 (zh)
US20060044173A1 (en) Pipelined A/D converter and method for correcting error in output of the same
WO1991020132A1 (en) Analog-to-digital converter
US10476483B2 (en) Decimation filter
KR102062099B1 (ko) 누적 지터 감지 루프 및 이를 포함하는 주파수 체배 장치
JP5426992B2 (ja) Ａ／ｄ変換器
CN107810593B (zh) 对开关模式功率转换器的电感器电流的平均值的估计

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination