CN111199704A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111199704A
CN111199704A CN201910918826.9A CN201910918826A CN111199704A CN 111199704 A CN111199704 A CN 111199704A CN 201910918826 A CN201910918826 A CN 201910918826A CN 111199704 A CN111199704 A CN 111199704A
Authority
CN
China
Prior art keywords
transistor
electrode
driving
semiconductor layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910918826.9A
Other languages
English (en)
Other versions
CN111199704B (zh
Inventor
池惠林
朴容奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111199704A publication Critical patent/CN111199704A/zh
Application granted granted Critical
Publication of CN111199704B publication Critical patent/CN111199704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示设备，包括：布置在基板上的第一晶体管，所述第一晶体管包括由低温多晶硅(LTPS)制成的第一有源层；布置在所述第一晶体管上的电路绝缘层；布置在所述电路绝缘层上的第二晶体管，所述第二晶体管包括由氧化物半导体制成的第二有源层；布置在所述电路绝缘层上的驱动晶体管，所述驱动晶体管具有背沟道蚀刻结构(BCE)和由氧化物半导体制成的有源层；和与所述驱动晶体管电连接的发光二极管，其中所述电路绝缘层布置在所述第一晶体管和所述驱动晶体管、所述第二晶体管之间。

Description

显示设备
相关申请的交叉引用
本申请要求于2018年10月31日在韩国提交的韩国专利申请第10-2018-0132198号的权益，通过引用将该专利申请结合在此，如同在此完全阐述一样。
技术领域
本发明涉及一种显示设备。
背景技术
除了电视或监视器的显示设备以外，显示设备还广泛用作笔记本电脑、平板电脑、智能电话、便携式显示装置和便携式信息装置的显示屏。
显示设备包括液晶显示设备和发光显示设备。由于发光显示设备通过使用自发光二极管显示图像，所以其具有高响应速度和低功耗，并且不具有视角的问题，由此发光显示设备作为下一代显示设备成为焦点。
发光显示设备包括在每一像素形成的像素电路。像素电路通过利用驱动薄膜晶体管根据数据电压的切换，控制从驱动电源流到发光二极管的电流大小，使发光二极管发光，从而显示预定图像。
在一般发光显示设备中，流到每个像素的发光二极管的电流由于工艺偏差等导致的驱动晶体管的阈值电压偏差而变化。因此，即使在像素使用相同数据电压时，由于从驱动晶体管输出的数据电流在每一像素也不同，一般发光显示设备的像素电路不能实现均匀的画面质量，由此像素电路包括用于补偿驱动晶体管的阈值电压的内部补偿电路。
近来的趋势是应用于移动电子装置、虚拟图像显示设备或头戴式显示设备的发光显示设备具有逐渐变得更高的分辨率。因此，需要细分驱动晶体管的灰阶(gradation)，以提高发光显示设备的分辨率。
发明内容
鉴于上述问题进行了本发明，本发明的一个目的是提供一种显示设备，该显示设备包括底栅模式的氧化物类驱动晶体管，以改善像素电路的亚阈值摆幅因子(subthreshold swing factor,S-factor)并细分灰阶。
本发明的另一个目的是提供一种显示设备，该显示设备包括具有优异导通特性的晶体管、具有优异截止电流特性的晶体管和具有优异亚阈值摆幅因子(S-factor)的驱动晶体管，以优化驱动晶体管的S-factor。
本发明的又一个目的是提供一种显示设备，该显示设备包括布置在第一电路层的晶体管、布置在第一电路层上的第二电路层的晶体管、以及包括布置在第一电路层的栅极电极和布置在第二电路层的半导体层的驱动晶体管，以将掩模工艺最少化并且将像素电路的布局区域最小化。
本发明的再一个目的是提供一种显示设备，该显示设备通过背沟道蚀刻(backchannel etch,BCE)工艺形成氧化物类驱动晶体管，将掩模工艺最少化，提高光刻工艺裕度并且具有优异的可靠性。
除了如上所述的本发明目的以外，本领域技术人员还将从本发明以下的描述中理解到本发明的其他目的和特征。
根据本发明的一个方面，可通过提供一种显示设备实现上述和其他的目的，所述显示设备包括多个像素，每一像素包括具有驱动晶体管的像素电路和连接至所述像素电路的发光二极管，所述像素电路包括：第一电路层，所述第一电路层具有布置在基板上的第一材料的半导体层和第一类型的晶体管，所述第一类型的晶体管具有布置在所述第一材料的半导体层上的栅极电极；设置在所述第一电路层上的电路绝缘层；和第二电路层，所述第二电路层具有布置在所述电路绝缘层上的第二材料的半导体层和第二类型的晶体管，所述第二类型的晶体管具有布置在所述第二材料的半导体层上的栅极电极，所述第二材料与所述第一材料不同，所述驱动晶体管包括：布置在所述第一电路层的栅极电极、和布置在所述第二电路层的第二材料的半导体层。
根据本发明的另一个方面，可通过提供一种显示设备实现上述和其他的目的，所述显示设备包括多个像素，具有发光二极管和驱动所述发光二极管的像素电路，所述像素电路包括：第一电路层，所述第一电路层具有包括布置在基板上的第一材料的半导体层的晶体管；布置在所述第一电路层上的电路绝缘层；和第二电路层，所述第二电路层包括具有布置在所述电路绝缘层上的第二材料的半导体层的晶体管，所述第二材料与所述第一材料不同；驱动晶体管，所述驱动晶体管具有布置在所述第一电路层中的栅极电极、和布置在所述第二电路层中的第二材料的半导体层；和存储电容器，所述存储电容器包括第一电容器电极和第二电容器电极，所述第一电容器电极由所述驱动晶体管的栅极电极制成，所述第二电容器电极与所述第一电容器电极重叠并且与所述驱动晶体管的源极电极电连接。
其他实施方式的细节包括在详细描述和附图中。
由于根据本发明实施方式的显示设备包括底栅模式的氧化物类驱动晶体管，所以可改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶。
由于根据本发明实施方式的显示设备包括具有优异导通特性的晶体管、具有优异截止电流特性的晶体管和具有优异亚阈值摆幅因子(S-factor)的驱动晶体管，所以可优化驱动晶体管的亚阈值摆幅因子(S-factor)。
由于根据本发明实施方式的显示设备包括布置在第一电路层的晶体管、布置在第一电路层上的第二电路层的晶体管、以及包括布置在第一电路层的栅极电极和布置在第二电路层的半导体层的驱动晶体管，所以可将掩模工艺最少化并且将像素电路的布局区域最小化。
由于根据本发明实施方式的显示设备通过背沟道蚀刻(BCE)工艺形成氧化物类驱动晶体管，所以可将掩模工艺最少化，提高光刻工艺裕度并且具有优异的可靠性。
除了如上所述的本发明效果以外，本领域技术人员还将从本发明以下的描述中清楚地理解到本发明的其他优点和特征。
附图说明
从下面结合附图的详细描述，将更清楚地理解本发明上述和其他的目的、特征和其他优点，其中：
图1是示出根据本发明实施方式的显示设备的平面图；
图2是示出根据本发明实施方式的显示设备中的像素电路和发光二极管的电路图；
图3是示出图2中所示的根据本发明实施方式的像素电路中的驱动晶体管、采样晶体管和第一发光控制晶体管的沉积关系的布局剖面图；
图4是示出根据本发明另一个实施方式的显示设备中的像素电路的电路图；
图5是示出图4中所示的根据本发明实施方式的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的沉积关系的布局剖面图；
图6是示出图4中所示的根据本发明实施方式的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的每一个的取决于栅极-源极电压的漏极-源极电流曲线的图表；
图7是示出图4中所示的根据本发明实施方式的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的每一个的灰阶区域和亚阈值区域的示图。
具体实施方式
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使公开内容全面和完整，并将本发明的范围充分地传递给本领域技术人员。此外，本发明仅由权利要求的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”描述的情况下，还可添加另外的部分，除非使用了“仅”。单数形式的术语可包括复数形式，除非有相反指示。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间布置一个或多个其他部分，除非使用了“正好”或“直接”。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。
在描述本发明的元件时，可使用术语“第一”、“第二”等。这些术语旨在将相应元件与其他元件区分开，相应元件的基准、顺序或编号不被这些术语限制。一元件“连接至”或“耦接至”另一元件的表述应当理解为，该元件可直接连接或耦接至另一元件，也可间接连接或耦接至另一元件，除非有具体表述，或者第三元件可夹在相应元件之间。
如所属领域技术人员能够充分理解，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图详细地描述根据本发明实施方式的显示设备。尽可能地在整个附图中使用相同的参考标记指代相同或相似的部分。
图1是示出根据本发明一个实施方式的显示设备的平面图。
参照图1，根据本发明一个实施方式的显示设备可包括像素阵列单元100、控制电路300、数据驱动电路500(例如数据驱动器)和扫描驱动电路700(例如栅极驱动器)。
像素阵列单元100可包括设置在基板上的多条扫描线SL和多条数据线DL、以及分别设置在由多条扫描线SL和多条数据线DL的交叉部分界定出的多个像素区域中的多个像素P。
多个像素P的每一个可包括基于相邻扫描线SL提供的扫描信号和相邻数据线DL提供的数据信号来显示图像的像素单元。详细地说，像素单元可包括至少一个薄膜晶体管和至少一个电容器，像素单元可以是根据基于数据信号的电场驱动液晶来显示图像的液晶单元，或者可以是基于数据信号自发光来显示图像的自发光单元。在这种情况下，自发光单元可包括等离子体放电元件、量子点发光元件、有机发光元件、无机发光元件或微发光二极管。
控制电路300可基于图像信号产生与多个像素P的每一个对应的像素数据。控制电路300可基于时序同步信号产生数据控制信号，以将数据控制信号提供至数据驱动电路500。根据一个示例，控制电路300可基于时序同步信号产生包括起始信号和多个扫描时钟信号的扫描控制信号，以将扫描控制信号提供至扫描驱动电路700。控制电路300可根据扫描驱动电路700的驱动模式额外产生多个进位时钟信号，以将多个进位时钟信号提供至扫描驱动电路700。
数据驱动电路500可连接至设置在像素阵列单元100中的多条数据线DL。数据驱动电路500可接收从控制电路300提供的像素数据和数据控制信号，并且可接收从电源电路提供的多个基准伽马电压。数据驱动电路500可利用数据控制信号和多个基准伽马电压将像素数据转换为基于像素的模拟数据信号，并且可将基于像素的模拟数据信号提供至相应数据线DL。
扫描驱动电路700可连接至设置在像素阵列单元100中的多条扫描线SL。详细地说，扫描驱动电路700可根据基于控制电路300提供的扫描控制信号而确定的预定顺序产生扫描信号并且可将扫描信号提供至相应扫描线SL。
根据一个示例，扫描驱动电路700可根据薄膜晶体管的制造工艺集成在基板的一个边缘或两个边缘，然后与多条扫描线SL以一一对应的关系连接。例如，扫描驱动电路700可设置在集成电路中，可封装在基板或柔性电路膜中，并且可与多条扫描线SL以一一对应的关系连接。
图2是示出根据本发明一个实施方式的显示设备中的像素电路和发光二极管的电路图。
参照图2，多个像素P的每一个可包括具有驱动晶体管Tdr的像素电路、和连接至像素电路的发光二极管LED。
像素电路可通过控制流到发光二极管LED的驱动电流Iled驱动发光二极管LED。根据一个示例，像素电路可包括驱动晶体管Tdr、采样晶体管Ts、第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2、数据供给晶体管Tds和存储电容器Cst。
驱动晶体管Tdr可控制流到发光二极管LED的驱动电流Iled。驱动晶体管Tdr可选择性地将第一节点N1连接至第三节点N3。详细地说，驱动晶体管Tdr可连接在第一节点N1与第三节点N3之间，以将驱动电流Iled提供至第一发光控制晶体管Tec1。例如，驱动晶体管Tdr的漏极电极可与第三节点N3连接，驱动晶体管Tdr的源极电极可与第一节点N1连接，并且驱动晶体管Tdr的栅极电极可与第二节点N2连接。
驱动晶体管Tdr的漏极电极可通过第三节点N3与第二发光控制晶体管Tec2的漏极电极和数据供给晶体管Tds的漏极电极连接。驱动晶体管Tdr的源极电极可通过第一节点N1与采样晶体管Ts的源极电极、第一初始化晶体管Ti1的漏极电极和第一发光控制晶体管Tec1的源极电极连接。驱动晶体管Tdr的栅极电极可通过第二节点N2与存储电容器Cst的一端和采样晶体管Ts的漏极电极连接。因此，驱动晶体管Tdr可基于第二节点N2的电压导通，以将从第三节点N3提供的驱动电流Iled提供至第一节点N1。
根据一个示例，驱动晶体管Tdr可包括氧化物类半导体层。驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构或底栅结构，其中在形成源极电极和漏极电极的工艺期间，暴露半导体层。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻结构(BCE)的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
根据一个示例，驱动晶体管Tdr可对应于与第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds不同类型的晶体管。例如，驱动晶体管Tdr可对应于n型晶体管，第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds可对应于p型晶体管。驱动晶体管Tdr可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管驱动晶体管Tdr的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于第三节点N3的电压提供至第一节点N1的方向来确定驱动晶体管Tdr的漏极电极和源极电极。
在用于形成源极电极和漏极电极的蚀刻和构图工艺期间，驱动晶体管Tdr的半导体层可暴露于蚀刻气体或蚀刻溶液。根据一个示例，驱动晶体管Tdr的半导体层可包括对应于沟道层或有源层的第一半导体层、和布置在第一半导体层上的第二半导体层。
第一半导体层可由诸如IZO(InZnO)类、IGO(InGaO)类、ITO(InSnO)类、IGZO(InGaZnO)类、IGZTO(InGaZnSnO)类、GZTO(GaZnSnO)类、GZO(GaZnO)类和ITZO(InSnZnO)类的氧化物半导体材料制成。第一半导体层不限于上面的材料，其可由本领域已知的其他氧化物半导体材料制成。
第二半导体层可布置在第一半导体层上，以在用于形成源极电极和漏极电极的蚀刻和构图工艺期间保护第一半导体层免受蚀刻气体或蚀刻溶液影响。详细地说，第二半导体层可包含浓度比第一半导体层高的氮，并且可具有比第一半导体层更优异的膜稳定性。例如，第二半导体层中包含的氮可与氧形成稳定的键合，并且可稳定地布置在金属元素之间。第二半导体层相对于用来制造驱动晶体管Tdr的诸如曝光、蚀刻、构图和热处理之类的各种工艺来说具有优异的耐受性，由此第二半导体层可保护下方的第一半导体层。
采样晶体管Ts可选择性地将第一节点N1与第二节点N2连接。详细地说，采样晶体管Ts可基于第三扫描控制信号SC2(n)导通，以将第一节点N1与第二节点N2电连接。采样晶体管Ts的漏极电极可与第二节点N2连接，采样晶体管Ts的源极电极可与第一节点N1连接，并且采样晶体管Ts的栅极电极可与第三扫描线SL3连接。
采样晶体管Ts的漏极电极可通过第二节点N2与驱动晶体管Tdr的栅极电极和存储电容器Cst的一端连接。采样晶体管Ts的源极电极可通过第一节点N1与驱动晶体管Tdr的源极电极、第一发光控制晶体管Tec1的源极电极和第一初始化晶体管Ti1的漏极电极连接。采样晶体管Ts的栅极电极可从第三扫描线SL3接收第三扫描控制信号SC2(n)。因此，采样晶体管Ts可基于第三扫描控制信号SC2(n)导通，以将第二节点N2的电压提供至第一节点N1。
根据一个示例，采样晶体管Ts可包括氧化物类半导体层。采样晶体管Ts可具有其中栅极电极布置在氧化物类半导体层上方的共面结构。由于采样晶体管Ts实现为共面结构，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括具有优异截止电流特性的采样晶体管Ts，所以可防止在第一节点N1与第二节点N2之间流动截止电流并且稳定地保持驱动晶体管Tdr的栅极-源极电压。
根据一个示例，采样晶体管Ts可对应于与第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds不同类型的晶体管。例如，采样晶体管Ts可对应于n型晶体管，第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds可对应于p型晶体管。采样晶体管Ts可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管采样晶体管Ts的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于第二节点N2的电压提供至第一节点N1的方向来确定采样晶体管Ts的漏极电极和源极电极。
第一发光控制晶体管Tec1可基于发光信号EM导通，以将第一节点N1与第四节点N4连接。详细地说，第一发光控制晶体管Tec1的源极电极可与第一节点N1连接，第一发光控制晶体管Tec1的漏极电极可与第四节点N4连接，并且第一发光控制晶体管Tec1的栅极电极可与发光控制线EML连接。
第一发光控制晶体管Tec1的源极电极可通过第一节点N1与驱动晶体管Tdr的源极电极、采样晶体管Ts的源极电极和第一初始化晶体管Ti1的漏极电极连接。第一发光控制晶体管Tec1的漏极电极可通过第四节点N4与发光二极管LED的阳极电极和第二初始化晶体管Ti2的漏极电极连接。第一发光控制晶体管Tec1的栅极电极可从发光控制线EML接收发光信号EM。因此，第一发光控制晶体管Tec1可基于发光信号EM导通，以将驱动电流Iled提供至发光二极管LED。
根据一个示例，第一发光控制晶体管Tec1可包括硅类半导体层。详细地说，第一发光控制晶体管Tec1可包括由低温多晶硅(LTPS)制成的半导体层。由于第一发光控制晶体管Tec1包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的第一发光控制晶体管Tec1，所以可稳定地且有效地驱动像素电路。
例如，第一发光控制晶体管Tec1可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。在这种情况下，尽管第一发光控制晶体管Tec1的源极电极和漏极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于驱动电流输出至第四节点N4的方向来确定第一发光控制晶体管Tec1的源极电极和漏极电极。
第二发光控制晶体管Tec2可基于发光信号EM导通，以将第二电源线VL2与第三节点N3电连接。详细地说，第二发光控制晶体管Tec2的源极电极可与第二电源线VL2连接，第二发光控制晶体管Tec2的漏极电极可与第三节点N3连接，并且第二发光控制晶体管Tec2的栅极电极可与发光控制线EML连接。
第二发光控制晶体管Tec2的源极电极可被第二电源线VL2提供驱动电压VDD，并且可与存储电容器Cst的另一端连接，该另一端与存储电容器Cst的连接至第二节点N2的一端相对。第二发光控制晶体管Tec2的漏极电极可通过第三节点N3与驱动晶体管Tdr的漏极电极和数据供给晶体管Tds的漏极电极连接。第二发光控制晶体管Tec2的栅极电极可从发光控制线EML接收发光信号EM。因此，第二发光控制晶体管Tec2可基于发光信号EM导通，以将驱动电压VDD提供至第三节点N3。
根据一个示例，第二发光控制晶体管Tec2可包括硅类半导体层。详细地说，第二发光控制晶体管Tec2可包括由低温多晶硅(LTPS)制成的半导体层。由于第二发光控制晶体管Tec2包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的第二发光控制晶体管Tec2，所以可稳定地且有效地驱动像素电路。
例如，第二发光控制晶体管Tec2可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。
第一初始化晶体管Ti1可基于第一扫描信号SC1(n-1)导通，以将第一电源线VL1与第一节点N1电连接。详细地说，第一初始化晶体管Ti1的源极电极可与第一电源线VL1连接，第一初始化晶体管Ti1的漏极电极可与第一节点N1连接，并且第一初始化晶体管Ti1的栅极电极可与第一扫描线SL1连接。
第一初始化晶体管Ti1的源极电极可被第一电源线VL1提供初始化电压Vinit。第一初始化晶体管Ti1的漏极电极可通过第一节点N1与驱动晶体管Tdr的源极电极、采样晶体管Ts的源极电极和第一发光控制晶体管Tec1的源极电极连接。第一初始化晶体管Ti1的栅极电极可从第一扫描线SL1接收第一扫描信号SC1(n-1)。因此，第一初始化晶体管Ti1可基于第一扫描信号SC1(n-1)导通，以将初始化电压Vinit提供至第一节点N1。
根据一个示例，第一初始化晶体管Ti1可包括硅类半导体层。详细地说，第一初始化晶体管Ti1可包括由低温多晶硅(LTPS)制成的半导体层。由于第一初始化晶体管Ti1包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的第一初始化晶体管Ti1，所以可稳定地且有效地驱动像素电路。
例如，第一初始化晶体管Ti1可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。
第二初始化晶体管Ti2可基于第一扫描信号SC1(n-1)导通，以将第一电源线VL1与第四节点N4电连接。详细地说，第二初始化晶体管Ti2的源极电极可与第一电源线VL1连接，第二初始化晶体管Ti2的漏极电极可与第四节点N4连接，并且第二初始化晶体管Ti2的栅极电极可与第一扫描线SL1连接。
第二初始化晶体管Ti2的源极电极可被从第一电源线VL1提供初始化电压Vinit。第二初始化晶体管Ti2的漏极电极可通过第四节点N4与发光二极管LED的阳极电极和第一发光控制晶体管Tec1的漏极电极连接。第二初始化晶体管Ti2的栅极电极可从第一扫描线SL1接收第一扫描信号SC1(n-1)。因此，第二初始化晶体管Ti2可基于第一扫描信号SC1(n-1)导通，以将初始化电压Vinit提供至第四节点N4。
根据一个示例，第二初始化晶体管Ti2可包括硅类半导体层。详细地说，第二初始化晶体管Ti2可包括由低温多晶硅(LTPS)制成的半导体层。由于第二初始化晶体管Ti2包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的第二初始化晶体管Ti2，所以可稳定地且有效地驱动像素电路。
例如，第二初始化晶体管Ti2可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。
数据供给晶体管Tds可基于第二扫描信号SC1(n)导通，以将数据线DL与第三节点N3电连接。详细地说，数据供给晶体管Tds的源极电极可与数据线DL连接，数据供给晶体管Tds的漏极电极可与第三节点N3连接，并且数据供给晶体管Tds的栅极电极可与第二扫描线SL2连接。
数据供给晶体管Tds的源极电极可被数据线DL提供数据电压Vdata。数据供给晶体管Tds的漏极电极可通过第三节点N3与驱动晶体管Tdr的漏极电极和第二发光控制晶体管Tec2的漏极电极连接。数据供给晶体管Tds的栅极电极可从第二扫描线SL2接收第二扫描信号SC1(n)。因此，数据供给晶体管Tds可基于第二扫描信号SC1(n)导通，以将数据电压Vdata提供至第三节点N3。
根据一个示例，数据供给晶体管Tds可包括硅类半导体层。详细地说，数据供给晶体管Tds可包括由低温多晶硅(LTPS)制成的半导体层。由于数据供给晶体管Tds包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的数据供给晶体管Tds，所以可稳定地且有效地驱动像素电路。
例如，数据供给晶体管Tds可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。
根据一个示例，由于根据本发明实施方式的显示设备包括n型驱动晶体管Tdr和n型采样晶体管Ts，并且包括p型第一发光控制晶体管Tec1、p型第二发光控制晶体管Tec2、p型第一初始化晶体管Ti1、p型第二初始化晶体管Ti2和p型数据供给晶体管Tds，所以可将扫描线SL的配置最小化并且可基于最少的扫描信号驱动像素电路。
存储电容器Cst可连接在第二电源线VL2与第二节点N2之间。详细地说，存储电容器Cst可包括第一电容器电极和第二电容器电极。第一电容器电极GE可由驱动晶体管Tdr的栅极电极GE制成，第二电容器电极可布置在第一绝缘膜GI1上，与第一电容器电极重叠且配置为接收来自第二电源线VL2的驱动电压。存储电容器Cst的第二电容器电极可与第二发光控制晶体管Tec2的源极电极连接。存储电容器Cst可存储第二电源线VL2与第二节点N2之间的差分电压，以控制第二节点N2的电压。例如，即使在采样晶体管Ts截止时，由于施加至存储电容器Cst的另一端的驱动电压VDD仍保持不变，所以施加至存储电容器Cst的一端的第二节点N2的电压可保持不变。结果，即使在采样晶体管Ts截止时，由于存储电容器Cst仍保持第二节点N2的电压不变，所以存储电容器Cst可控制驱动晶体管Tdr的操作。
例如，当用于驱动发光二极管的像素电路仅包括具有优异亚阈值摆幅因子(S-factor)的多个晶体管，仅包括具有优异截止电流特性的多个晶体管或者仅包括具有优异导通特性的多个晶体管时，考虑到亚阈值摆幅因子(S-factor)、截止电流特性和导通特性的全部，存在亚阈值摆幅因子(S-factor)的极限值。
因而，由于根据本发明实施方式的显示设备包括具有优异亚阈值摆幅因子(S-factor)的驱动晶体管Tdr；具有优异截止电流特性的采样晶体管Ts；以及每个都具有优异导通特性的第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds，所以可满足优异的截止电流特性和导通特性并且同时可将驱动晶体管Tdr的亚阈值摆幅因子(S-factor)最大化，以细分灰阶。
发光二极管LED通过从像素电路接收驱动电流Iled而发光。详细地说，发光二极管LED的阳极电极可与第四节点N4连接，第四节点N4是与驱动晶体管Tdr串联连接的第一发光控制晶体管Tec1的漏极电极。
根据一个示例，发光二极管LED可包括连接至第四节点N4的阳极电极、形成在阳极电极上的发光层和连接至发光层的阴极电极。
阳极电极可布置在像素P的开口部上并且可与第四节点N4电连接。
发光层可布置在阳极电极上。例如，发光层可具有空穴传输层/发光层/电子传输层的结构、或空穴注入层/空穴传输层/发光层/电子传输层/电子注入层的结构。发光层可进一步包括用于提高发光层的发光效率和寿命的功能层。
阴极电极可沿着扫描线SL或数据线DL的长度方向形成，或者可公共地连接至所有像素P。根据一个示例，阴极电极可从数据驱动电路500或电源电路接收公共电源Vss。这样，发光二极管LED可基于根据驱动晶体管Tdr的驱动而流动的驱动电流Iled发光。
图3是示出图2中所示的像素电路中的驱动晶体管、采样晶体管和第一发光控制晶体管的沉积关系的布局剖面图。
参照图2和图3，显示设备可包括基板110、缓冲层BU、第一电路层CL1、电路绝缘层CIL、第二电路层CL2、发光二极管LED的阳极电极AE、以及堤部B。
基板110是底基板，并且可以是可弯曲或弯折的透明柔性基板。根据一个示例，基板110可包括聚酰亚胺材料，但不限于此。基板110可由诸如聚对苯二甲酸乙二醇酯之类的透明塑料材料制成。考虑到高温执行的沉积工艺，可使用具有耐受高温的优异耐热性的聚酰亚胺作为聚酰亚胺材料的基板110。
根据一个示例，基板110可以是玻璃基板。例如，基板110可包括SiO2或Al2O3作为主要成分。
缓冲层BU可布置在基板110上。根据一个示例，缓冲层BU可以以沉积多个无机膜的方式形成。例如，缓冲层BU可由沉积的氧化硅膜(SiOx)、氮化硅膜(SiNx)和SiON中的一个或多个无机膜的多层膜形成。缓冲层BU可形成在基板110的整个上表面上，以防止水分通过基板110渗透到发光二极管中。因此，由于缓冲层BU包括多个无机膜，所以缓冲层BU可改善面板的水汽透过率(WVTR)。
第一电路层CL1可包括第一栅极绝缘膜GI1、第一层间介电膜ILD1、第二层间介电膜ILD2、第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds。第一电路层CL1可包括第一类型的晶体管。例如，第一类型的晶体管可包括由低温多晶硅(LTPS)制成的半导体层ACT。
第一发光控制晶体管Tec1可包括硅类半导体层。详细地说，第一发光控制晶体管Tec1可包括由低温多晶硅(LTPS)制成的半导体层ACT。由于第一发光控制晶体管Tec1包括由低温多晶硅(LTPS)制成的半导体层，所以可获得高电子迁移率和优异导通特性。
第一发光控制晶体管Tec1的半导体层ACT可布置在缓冲层BU上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第一栅极绝缘膜GI1而面对栅极电极GE。
根据一个示例，半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
第一栅极绝缘膜GI1可设置在第一发光控制晶体管Tec1的半导体层ACT上。第一栅极绝缘膜GI1可设置在缓冲层BU上。详细地说，第一栅极绝缘膜GI1可将半导体层ACT与栅极电极GE绝缘。
第一发光控制晶体管Tec1可进一步包括栅极电极GE、源极电极SE和漏极电极DE。
第一发光控制晶体管Tec1的栅极电极GE可设置在第一栅极绝缘膜GI1上。通过在栅极电极GE与半导体层ACT的沟道区域ACT1之间插入第一栅极绝缘膜GI1，栅极电极GE可与半导体层ACT的沟道区域ACT1重叠。
第一层间介电膜ILD1和第二层间介电膜ILD2可顺序地沉积在栅极电极GE上。第一层间介电膜ILD1和第二层间介电膜ILD2可设置在第一栅极绝缘膜GI1上，以保护第一发光控制晶体管Tec1。第一层间介电膜ILD1和第二层间介电膜ILD2的相应区域可被去除，以使半导体层ACT与源极电极SE或漏极电极DE接触。例如，第一层间介电膜ILD1和第二层间介电膜ILD2可包括源极电极SE穿过的接触孔和漏极电极DE穿过的接触孔。
第一发光控制晶体管Tec1的源极电极SE和漏极电极DE可在第二层间介电膜ILD2上设置成彼此分隔开。漏极电极DE可通过设置在第一栅极绝缘膜GI1、第一层间介电膜ILD1和第二层间介电膜ILD2中的接触孔与半导体层ACT的源极/漏极区域ACT2的一端接触，并且源极电极SE可通过设置在第一栅极绝缘膜GI1、第一层间介电膜ILD1和第二层间介电膜ILD2中的接触孔与半导体层ACT的源极/漏极区域ACT2的另一端接触。
第一发光控制晶体管Tec1的漏极电极DE可与穿过设置在电路绝缘层CIL、第三层间介电膜ILD3和平坦化层PL中的接触孔的阳极电极AE直接接触。如图2中所示，第一发光控制晶体管Tec1的漏极电极DE和发光二极管LED的阳极电极AE电连接至第四节点N4。
第一发光控制晶体管Tec1的源极电极SE可与采样晶体管Ts的穿过设置在电路绝缘层CIL中的接触孔的源极电极SE直接接触，采样晶体管Ts的源极电极SE可与穿过设置在第三层间介电膜ILD3中的接触孔的第一节点电极N1(或第一节点N1)直接接触，并且第一节点电极N1可通过设置在第三层间介电膜ILD3中的接触孔与驱动晶体管Tdr的布置在电路绝缘层CIL上的源极电极SE直接接触。如图2中所示，第一发光控制晶体管Tec1的源极电极SE、采样晶体管Ts的源极电极SE和驱动晶体管Tdr的源极电极SE可电连接至第一节点N1。
根据一个示例，第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds的每一个可进一步包括布置在与第一发光控制晶体管Tec1的半导体层ACT相同的层上并且由与第一发光控制晶体管Tec1的半导体层ACT相同的材料形成的半导体层。
第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds的每一个可进一步包括布置在与第一发光控制晶体管Tec1的栅极电极GE、源极电极SE和漏极电极DE相同的层上并且由与第一发光控制晶体管Tec1的栅极电极GE、源极电极SE和漏极电极DE相同的材料形成的栅极电极、源极电极和漏极电极。
这样，由于第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds的每一个包括由低温多晶硅(LTPS)制成的半导体层，所以可获得高电子迁移率和优异导通特性。因此，由于根据本发明实施方式的显示设备包括第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds，所以可稳定且有效地驱动像素电路。
第一电路层CL1可进一步包括驱动晶体管Tdr的栅极电极GE。详细地说，驱动晶体管Tdr的栅极电极GE可布置在第一层间介电膜ILD1上并且被第二层间介电膜ILD2覆盖。就是说，驱动晶体管Tdr的栅极电极GE可通过第二层间介电膜ILD2和电路绝缘层CIL与驱动晶体管Tdr的半导体层ACT、源极电极SE和漏极电极DE绝缘。
这样，由于驱动晶体管Tdr的栅极电极GE布置在第一电路层CL1，并且驱动晶体管Tdr的半导体层ACT布置在第一电路层CL1上的第二电路层CL2，所以驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
电路绝缘层CIL可布置在第一电路层CL1上，以将第一电路层CL1和第二电路层CL2彼此绝缘。例如，电路绝缘层CIL可由有机绝缘材料或无机绝缘材料制成。
根据一个示例，电路绝缘层CIL可以以相对较厚的厚度形成，以将第一电路层CL1的上表面平化。根据另一个示例，电路绝缘层CIL可以以相对较薄的厚度形成，以具有原样遵循第一电路层CL1的表面形状的形状。
第二电路层CL2可包括第二栅极绝缘膜GI2、第三层间介电膜ILD3、平坦化层PL和采样晶体管Ts。第二电路层CL2可包括第二类型的晶体管。例如，第二类型的晶体管可具有其中栅极电极GE布置在氧化物类半导体层ACT上方的共面结构。
采样晶体管Ts可包括氧化物类半导体层ACT。采样晶体管Ts可具有其中栅极电极GE布置在氧化物类半导体层ACT上方的共面结构。由于采样晶体管Ts以共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。
采样晶体管Ts的半导体层ACT可布置在电路绝缘层CIL上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第二栅极绝缘膜GI2而面对栅极电极GE。
根据一个示例，采样晶体管Ts的半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，并且源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
第二栅极绝缘膜GI2可设置在采样晶体管Ts的半导体层ACT上。详细地说，第二栅极绝缘膜GI2可将半导体层ACT与栅极电极GE绝缘。
采样晶体管Ts可进一步包括栅极电极GE、源极电极SE和漏极电极DE。
采样晶体管Ts的栅极电极GE可设置在第二栅极绝缘膜GI2上。通过在栅极电极GE与半导体层ACT的沟道区域ACT1之间插入第二栅极绝缘膜GI2，栅极电极GE可与半导体层ACT的沟道区域ACT1重叠。
采样晶体管Ts的源极电极SE可覆盖半导体层ACT的源极/漏极区域ACT2的一端，同时设置在电路绝缘层CIL上。采样晶体管Ts的漏极电极DE可覆盖半导体层ACT的源极/漏极区域ACT2的另一端，同时设置在电路绝缘层CIL上。采样晶体管Ts的源极电极SE和漏极电极DE的每一个可与半导体层ACT的沟道区域ACT1分隔开。
采样晶体管Ts的源极电极SE可通过设置在电路绝缘层CIL中的接触孔与第一发光控制晶体管Tec1的源极电极SE直接接触。采样晶体管Ts的源极电极SE可与穿过设置在第三层间介电膜ILD3中的接触孔的第一节点电极N1(或第一节点N1)直接接触。如图2中所示，采样晶体管Ts的源极电极SE、第一发光控制晶体管Tec1的源极电极SE和驱动晶体管Tdr的源极电极SE可电连接至第一节点N1。
采样晶体管Ts的漏极电极DE可通过设置在电路绝缘层CIL和第二层间介电膜ILD2中的接触孔与驱动晶体管Tdr的栅极电极GE直接接触。如图2中所示，采样晶体管Ts的漏极电极DE和驱动晶体管Tdr的栅极电极可电连接至第二节点N2。
第三层间介电膜ILD3可覆盖采样晶体管Ts的半导体层ACT、栅极电极GE、源极电极SE和漏极电极DE的全部。就是说，第三层间介电膜ILD3可布置在采样晶体管Ts上，以保护采样晶体管Ts。第三层间介电膜ILD3的相应区域可被去除，以使第一节点电极N1的一端与采样晶体管Ts的源极电极SE接触，并且第三层间介电膜ILD3的相应区域可被去除，以使第一节点电极N1的另一端与驱动晶体管Tdr的源极电极SE接触。例如，第三层间介电膜ILD3可包括第一节点电极N1的一端穿过的接触孔和第一节点电极N1的另一端穿过的接触孔。
如上所述，由于采样晶体管Ts布置在第二电路层CL2并且以包括氧化物类半导体层ACT的共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括具有优异截止电流特性的采样晶体管Ts，所以可防止在第一节点N1与第二节点N2之间流动截止电流并且稳定地保持驱动晶体管Tdr的栅极-源极电压。
第一节点电极N1可布置在第三层间介电膜ILD3上，并且可通过设置在第三层间介电膜ILD3中的接触孔与采样晶体管Ts的源极电极SE和驱动晶体管Tdr的源极电极SE直接接触。
平坦化层PL可布置在基板110上，并且可覆盖布置在显示区域上的所有晶体管。详细地说，平坦化层PL可设置在第三层间介电膜ILD3上，以将像素电路的上端平化。例如，平坦化层PL可包括阳极电极AE穿过的接触孔。在这种情况下，平坦化层PL的接触孔可与第三层间介电膜ILD3的接触孔连通，以使阳极电极AE穿过。
第二电路层CL2可进一步包括驱动晶体管Tdr的半导体层ACT、源极电极SE和漏极电极DE。详细地说，驱动晶体管Tdr的半导体层ACT可布置在电路绝缘层CIL上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第二层间介电膜ILD2和电路绝缘层CIL而面对栅极电极GE。
根据一个示例，驱动晶体管Tdr的半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，并且源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
驱动晶体管Tdr的源极电极SE可覆盖半导体层ACT的源极/漏极区域ACT2的一端，同时设置在电路绝缘层CIL上。驱动晶体管Tdr的漏极电极DE可覆盖半导体层ACT的源极/漏极区域ACT2的另一端，同时设置在电路绝缘层CIL上。驱动晶体管Tdr的源极电极SE和漏极电极DE的每一个可与半导体层ACT的沟道区域ACT1分隔开。
驱动晶体管Tdr的源极电极SE可与穿过设置在第三层间介电膜ILD3中的接触孔的第一节点电极N1的另一端直接接触。如图2中所示，采样晶体管Ts的源极电极SE、第一发光控制晶体管Tec1的源极电极SE和驱动晶体管Tdr的源极电极SE可电连接至第一节点N1。
驱动晶体管Tdr的半导体层ACT、源极电极SE和漏极电极DE可通过第二层间介电膜ILD2和电路绝缘层CIL与布置在第一电路层CL1的栅极电极GE绝缘。这样，由于驱动晶体管Tdr的栅极电极GE布置在第一电路层CL1，并且驱动晶体管Tdr的半导体层ACT布置在第一电路层CL1上的第二电路层CL2，所以驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
例如，当用于驱动发光二极管的像素电路仅包括具有优异亚阈值摆幅因子(S-factor)的多个晶体管，或仅包括具有优异截止电流特性的多个晶体管，或仅包括具有优异导通特性的多个晶体管时，考虑到亚阈值摆幅因子(S-factor)、截止电流特性和导通特性的全部，存在亚阈值摆幅因子(S-factor)的极限值。
因而，由于根据本发明实施方式的显示设备包括具有优异亚阈值摆幅因子(S-factor)的驱动晶体管Tdr；具有优异截止电流特性的采样晶体管Ts；以及每个都具有优异导通特性的第一发光控制晶体管Tec1、第二发光控制晶体管Tec2、第一初始化晶体管Ti1、第二初始化晶体管Ti2和数据供给晶体管Tds，所以可满足优异的截止电流特性和导通特性并且同时可将驱动晶体管Tdr的亚阈值摆幅因子(S-factor)最大化，以细分灰阶。换言之，根据实施方式的像素电路可包括不同类型的晶体管的混合，以提供用于实现高分辨率和提高的亚阈值摆幅因子(S-factor)的最佳组合。
发光二极管LED的阳极电极AE可布置在平坦化层PL上的多个像素的每一个的开口部中。详细地说，阳极电极AE可被堤部B围绕，堤部B限定出多个像素的每一个的开口部。阳极电极AE的一部分可被堤部B覆盖，而阳极电极AE的其他部分通过开口部暴露而未被堤部B覆盖。
图4是示出根据本发明另一个实施方式的显示设备中的像素电路的电路图。
参照图4，多个像素P的每一个可包括具有驱动晶体管Tdr的像素电路、和连接至像素电路的发光二极管LED。
像素电路可通过控制流到发光二极管LED的驱动电流Iled来驱动发光二极管LED。根据一个示例，像素电路可包括驱动晶体管Tdr、基准供给晶体管Trs、数据供给晶体管Tds、初始化晶体管Ti、发光控制晶体管Tec、存储电容器Cst和驱动电压电容器Cvdd。
驱动晶体管Tdr可控制流到发光二极管LED的驱动电流Iled。驱动晶体管Tdr可选择性地将第二节点N2连接至第三节点N3。详细地说，驱动晶体管Tdr可连接在第二节点N2与第三节点N3之间，以将驱动电流Iled提供至发光二极管LED。例如，驱动晶体管Tdr的漏极电极可与第二节点N2连接，驱动晶体管Tdr的源极电极可与第三节点N3连接，并且驱动晶体管Tdr的栅极电极可与第一节点N1连接。
驱动晶体管Tdr的漏极电极可通过第二节点N2与发光控制晶体管Tec的漏极电极连接。驱动晶体管Tdr的源极电极可通过第三节点N3与初始化晶体管Ti的源极电极、存储电容器Cst的一端和驱动电压电容器Cvdd的一端连接。驱动晶体管Tdr的栅极电极可通过第一节点N1与基准供给晶体管Trs的源极电极、数据供给晶体管Tds的源极电极和存储电容器Cst的另一端连接。因此，驱动晶体管Tdr可基于第一节点N1的电压导通，以将从第二节点N2提供的驱动电流Iled提供至第三节点N3。
根据一个示例，驱动晶体管Tdr可包括氧化物类半导体层。驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构或底栅结构，其中在形成源极电极和漏极电极的工艺期间，暴露半导体层。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻结构(BCE)的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
根据一个示例，驱动晶体管Tdr可对应于与发光控制晶体管Tec不同类型的晶体管。例如，驱动晶体管Tdr可对应于n型晶体管，发光控制晶体管Tec可对应于p型晶体管。驱动晶体管Tdr可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管驱动晶体管Tdr的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于第二节点N2的电压提供至第三节点N3的方向来确定驱动晶体管Tdr的漏极电极和源极电极。
在用于形成源极电极和漏极电极的蚀刻和构图工艺期间，驱动晶体管Tdr的半导体层可暴露于蚀刻气体或蚀刻溶液。根据一个示例，驱动晶体管Tdr的半导体层可包括对应于沟道层或有源层的第一半导体层、和布置在第一半导体层上的第二半导体层。
第一半导体层可由诸如IZO(InZnO)类、IGO(InGaO)类、ITO(InSnO)类、IGZO(InGaZnO)类、IGZTO(InGaZnSnO)类、GZTO(GaZnSnO)类、GZO(GaZnO)类和ITZO(InSnZnO)类的氧化物半导体材料制成。第一半导体层不限于上面的材料，其可由本领域已知的其他氧化物半导体材料制成。
第二半导体层可布置在第一半导体层上，以在用于形成源极电极和漏极电极的蚀刻和构图工艺期间保护第一半导体层免受蚀刻气体或蚀刻溶液影响。详细地说，第二半导体层可包含浓度比第一半导体层高的氮，并且可具有比第一半导体层更优异的膜稳定性。例如，第二半导体层中包含的氮可与氧形成稳定的键合，并且可稳定地布置在金属元素之间。第二半导体层相对于用来制造驱动晶体管Tdr的诸如曝光、蚀刻、构图和热处理之类的工艺来说具有优异的耐受性，由此保护下方的第一半导体层。
基准供给晶体管Trs可基于第三扫描控制信号SC2(n)导通，以将第一电源线VL1与第一节点N1电连接。详细地说，基准供给晶体管Trs的漏极电极可与第一电源线VL1连接，基准供给晶体管Trs的源极电极可与第一节点N1连接，并且基准供给晶体管Trs的栅极电极可与第三扫描线SL3连接。
基准供给晶体管Trs的漏极电极可从第一电源线VL1接收基准电压Vref。基准供给晶体管Trs的源极电极可通过第一节点N1与驱动晶体管Tdr的栅极电极、数据供给晶体管Tds的源极电极和存储电容器Cst的另一端连接。基准供给晶体管Trs的栅极电极可从第三扫描线SL3接收第三扫描控制信号SC2(n)。因此，基准供给晶体管Trs可基于第三扫描控制信号SC2(n)导通，以将基准电压Vref提供至第一节点N1。
根据一个示例，基准供给晶体管Trs可包括氧化物类半导体层。基准供给晶体管Trs可具有其中栅极电极布置在氧化物类半导体层上方的共面结构。由于基准供给晶体管Trs以共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括具有优异截止电流特性的基准供给晶体管Trs，所以可防止在第一电源线VL1与第一节点N1之间流动截止电流并且稳定地保持第一节点N1的电压。
根据一个示例，基准供给晶体管Trs可对应于与发光控制晶体管Tec不同类型的晶体管。例如，基准供给晶体管Trs可对应于n型晶体管，发光控制晶体管Tec可对应于p型晶体管。基准供给晶体管Trs可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管基准供给晶体管Trs的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于基准电压Vref提供至第一节点N1的方向来确定基准供给晶体管Trs的漏极电极和源极电极。
数据供给晶体管Tds可基于第二扫描信号SC1(n)导通，以将数据线DL与第一节点N1电连接。详细地说，数据供给晶体管Tds的漏极电极可与数据线DL连接，数据供给晶体管Tds的源极电极可与第一节点N1连接，并且数据供给晶体管Tds的栅极电极可与第二扫描线SL2连接。
数据供给晶体管Tds的漏极电极可被数据线DL提供数据电压Vdata。数据供给晶体管Tds的源极电极可通过第一节点N1与驱动晶体管Tdr的栅极电极、基准供给晶体管Trs的源极电极和存储电容器Cst的另一端连接。数据供给晶体管Tds的栅极电极可从第二扫描线SL2接收第二扫描信号SC1(n)。因此，数据供给晶体管Tds可基于第二扫描信号SC1(n)导通，以将数据电压Vdata提供至第一节点N1。
根据一个示例，数据供给晶体管Tds可包括氧化物类半导体层。数据供给晶体管Tds可具有其中栅极电极布置在氧化物类半导体层上方的共面结构。由于数据供给晶体管Tds以共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括具有优异截止电流特性的数据供给晶体管Tds，所以可防止在数据线DL与第一节点N1之间流动截止电流并且稳定地保持第一节点N1的电压。
根据一个示例，数据供给晶体管Tds可对应于与发光控制晶体管Tec不同类型的晶体管。例如，数据供给晶体管Tds可对应于n型晶体管，发光控制晶体管Tec可对应于p型晶体管。数据供给晶体管Tds可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管数据供给晶体管Tds的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于数据电压Vdata提供至第一节点N1的方向来确定数据供给晶体管Tds的漏极电极和源极电极。
初始化晶体管Ti可基于第一扫描信号SC1(n-3)导通，以将第三电源线VL3与第三节点N3电连接。详细地说，初始化晶体管Ti的漏极电极可与第三电源线VL3连接，初始化晶体管Ti的源极电极可与第三节点N3连接，并且初始化晶体管Ti的栅极电极可与第一扫描线SL1连接。
初始化晶体管Ti的漏极电极可被第三电源线VL3提供初始化电压Vinit。初始化晶体管Ti的源极电极可通过第三节点N3与驱动晶体管Tdr的源极电极、存储电容器Cst的一端、驱动电压电容器Cvdd的一端和发光二极管LED的阳极电极连接。初始化晶体管Ti的栅极电极可从第一扫描线SL1接收第一扫描信号SC1(n-3)。因此，初始化晶体管Ti可基于第一扫描信号SC1(n-3)导通，以将初始化电压Vinit提供至第三节点N3。
根据一个示例，初始化晶体管Ti可包括氧化物类半导体层。初始化晶体管Ti可具有其中栅极电极布置在氧化物类半导体层上方的共面结构。由于初始化晶体管Ti以共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括具有优异截止电流特性的初始化晶体管Ti，所以可防止在第三电源线VL3与第三节点N3之间流动截止电流并且稳定地保持第三节点N3的电压。
根据一个示例，初始化晶体管Ti可对应于与发光控制晶体管Tec不同类型的晶体管。例如，初始化晶体管Ti可对应于n型晶体管，发光控制晶体管Tec可对应于p型晶体管。初始化晶体管Ti可基于施加至栅极电极的电压，通过源极电极输出进入漏极电极的电流。在这种情况下，尽管初始化晶体管Ti的漏极电极和源极电极可根据电流的方向而变化，但根据像素P的驱动方法，基于初始化电压Vinit提供至第三节点N3的方向来确定初始化晶体管Ti的漏极电极和源极电极。
发光控制晶体管Tec可基于发光信号EM导通，以将第二电源线VL2与第二节点N2电连接。详细地说，发光控制晶体管Tec的源极电极可与第二电源线VL2连接，发光控制晶体管Tec的漏极电极可与第二节点N2连接，并且发光控制晶体管Tec的栅极电极可与发光控制线EML连接。
发光控制晶体管Tec的源极电极可被第二电源线VL2提供驱动电压VDD，并且可与驱动电压电容器Cvdd的另一端连接，该另一端与驱动电压电容器Cvdd的连接至第三节点N3的一端相对。发光控制晶体管Tec的漏极电极可通过第二节点N2与驱动晶体管Tdr的漏极电极连接。发光控制晶体管Tec的栅极电极可从发光控制线EML接收发光信号EM。因此，发光控制晶体管Tec可基于发光信号EM导通，以将驱动电压VDD提供至第二节点N2。
根据一个示例，发光控制晶体管Tec可包括硅类半导体层。详细地说，发光控制晶体管Tec可包括由低温多晶硅(LTPS)制成的半导体层。由于发光控制晶体管Tec包括由低温多晶硅制成的半导体层，所以可获得高电子迁移率和优异的导通特性。因此，由于根据本发明实施方式的显示设备包括具有优异导通特性的发光控制晶体管Tec，所以可稳定地且有效地驱动像素电路。
例如，发光控制晶体管Tec可对应于p型晶体管，并且可基于施加至栅极电极的电压，通过漏极电极输出进入源极电极的电流。
存储电容器Cst可连接在第一节点N1与第三节点N3之间。详细地说，存储电容器Cst可存储第一节点N1与第三节点N3之间的差分电压，以控制第一节点N1的电压。例如，即使在初始化晶体管Ti截止时，由于驱动电压电容器Cvdd的两端之间的电位差，第三节点N3的电压仍可保持不变，并且由于存储电容器Cst的另一端与驱动电压电容器Cvdd的另一端之间的电位差，第一节点N1的电压仍可保持不变。结果，即使在初始化晶体管Ti截止时，由于存储电容器Cst仍保持第一节点N1的电压不变，所以存储电容器Cst可控制驱动晶体管Tdr的操作。
驱动电压电容器Cvdd可连接在第二电源线VL2与第三节点N3之间。详细地说，驱动电压电容器Cvdd可包括与发光控制晶体管Tec的源极电极电连接的第一电容器电极和与驱动晶体管Tdr的源极电极电连接的第二电容器电极，第一电容器电极配置为接收来自第二电源线VL2的驱动电压。驱动电压电容器Cvdd可存储第二电源线VL2与第三节点N3之间的差分电压，以控制第三节点N3的电压。例如，即使在初始化晶体管Ti截止时，由于驱动电压电容器Cvdd的两端之间的电位差，第三节点N3的电压仍可保持不变。结果，即使在初始化晶体管Ti截止时，驱动电压电容器Cvdd仍保持第三节点N3的电压不变。
例如，当用于驱动发光二极管的像素电路仅包括具有优异亚阈值摆幅因子(S-factor)的多个晶体管，仅包括具有优异截止电流特性的多个晶体管或者仅包括具有优异导通特性的多个晶体管时，考虑到亚阈值摆幅因子(S-factor)、截止电流特性和导通特性的全部，存在亚阈值摆幅因子(S-factor)的极限值。
因而，由于根据本发明实施方式的显示设备包括具有优异亚阈值摆幅因子(S-factor)的驱动晶体管Tdr；每个都具有截止电流特性的基准供给晶体管Trs、数据供给晶体管Tds和初始化晶体管Ti；以及具有优异导通特性的发光控制晶体管Tec，所以可满足优异的截止电流特性和导通特性并且同时可将驱动晶体管Tdr的亚阈值摆幅因子(S-factor)最大化，以细分灰阶。
发光二极管LED通过从像素电路接收驱动电流Iled而发光。详细地说，发光二极管LED的阳极电极可与驱动晶体管Tdr串联连接。
根据一个示例，发光二极管LED可包括连接至第三节点N3的阳极电极、形成在阳极电极上的发光层和连接至发光层的阴极电极。
阳极电极可布置在像素P的开口部上并且可与第三节点N3电连接。
发光层可布置在阳极电极上。例如，发光层可具有空穴传输层/发光层/电子传输层的结构、或空穴注入层/空穴传输层/发光层/电子传输层/电子注入层的结构。发光层可进一步包括用于提高发光层的发光效率和寿命的功能层。
阴极电极可沿着扫描线SL或数据线DL的长度方向形成，或者可公共地连接至所有像素P。根据一个示例，阴极电极可从数据驱动电路500或电源电路接收公共电源Vss。这样，发光二极管LED可基于根据驱动晶体管Tdr的驱动而流动的驱动电流Iled发光。
图5是示出图4中所示的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的沉积关系的布局剖面图。
参照图4和图5，显示设备可包括基板110、缓冲层BU、第一电路层CL1、电路绝缘层CIL、第二电路层CL2、发光二极管LED的阳极电极AE、以及堤部B。
基板110是底基板，并且可以是可弯曲或弯折的透明柔性基板。根据一个示例，基板110可包括聚酰亚胺材料，但不限于此。基板110可由诸如聚对苯二甲酸乙二醇酯之类的透明塑料材料制成。根据一个示例，基板110可以是玻璃基板。
缓冲层BU可布置在基板110上。根据一个示例，缓冲层BU可以以沉积多个无机膜的方式形成。缓冲层BU可形成在基板110的整个上表面上，以防止水分通过基板110渗透到发光二极管中。
第一电路层CL1可包括第一栅极绝缘膜GI1、第一层间介电膜ILD1、第二层间介电膜ILD2和发光控制晶体管Tec。第一电路层CL1可包括第一类型的晶体管。例如，第一类型的晶体管可包括由低温多晶硅(LTPS)制成的半导体层ACT。
发光控制晶体管Tec可包括硅类半导体层。详细地说，发光控制晶体管Tec可包括由低温多晶硅(LTPS)制成的半导体层ACT。由于发光控制晶体管Tec包括由低温多晶硅(LTPS)制成的半导体层，所以可获得高电子迁移率和优异导通特性。
发光控制晶体管Tec的半导体层ACT可布置在缓冲层BU上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第一栅极绝缘膜GI1而面对栅极电极GE。
根据一个示例，半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，并且源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
第一栅极绝缘膜GI1可设置在发光控制晶体管Tec的半导体层ACT上。第一栅极绝缘膜GI1可设置在缓冲层BU上。详细地说，第一栅极绝缘膜GI1可将半导体层ACT与栅极电极GE绝缘。
发光控制晶体管Tec可进一步包括栅极电极GE、源极电极SE和漏极电极DE。
发光控制晶体管Tec的栅极电极GE可设置在第一栅极绝缘膜GI1上。通过在栅极电极GE与半导体层ACT的沟道区域ACT1之间插入第一栅极绝缘膜GI1，栅极电极GE可与半导体层ACT的沟道区域ACT1重叠。
第一层间介电膜ILD1和第二层间介电膜ILD2可顺序地沉积在栅极电极GE上。第一层间介电膜ILD1和第二层间介电膜ILD2可设置在第一栅极绝缘膜GI1上，以保护发光控制晶体管Tec。第一层间介电膜ILD1和第二层间介电膜ILD2的相应区域可被去除，以使半导体层ACT与源极电极SE或漏极电极DE接触。例如，第一层间介电膜ILD1和第二层间介电膜ILD2可包括源极电极SE穿过的接触孔和漏极电极DE穿过的接触孔。
发光控制晶体管Tec的源极电极SE和漏极电极DE可在第二层间介电膜ILD2上设置成彼此分隔开。漏极电极DE可通过设置在第一栅极绝缘膜GI1、第一层间介电膜ILD1和第二层间介电膜ILD2中的接触孔与半导体层ACT的源极/漏极区域ACT2的一端接触，并且源极电极SE可通过设置在第一栅极绝缘膜GI1、第一层间介电膜ILD1和第二层间介电膜ILD2中的接触孔与半导体层ACT的源极/漏极区域ACT2的另一端接触。
发光控制晶体管Tec的漏极电极DE可与驱动晶体管Tdr的穿过设置在电路绝缘层CIL中的接触孔的漏极电极DE直接接触。如图4中所示，发光控制晶体管Tec的漏极电极DE可电连接至第二节点N2。
第一电路层CL1可进一步包括驱动晶体管Tdr的栅极电极GE。详细地说，驱动晶体管Tdr的栅极电极GE可布置在第一层间介电膜ILD1上并且被第二层间介电膜ILD2覆盖。就是说，驱动晶体管Tdr的栅极电极GE可通过第二层间介电膜ILD2和电路绝缘层CIL与驱动晶体管Tdr的半导体层ACT绝缘。
第一电路层CL1可进一步包括存储电容器Cst，存储电容器Cst包括第一电容器电极GE和第二电容器电极。详细地说，第一电容器电极GE可由驱动晶体管Tdr的栅极电极GE制成，并且第二电容器电极可布置在第一栅极绝缘膜GI1上以与第一电容器电极GE重叠。存储电容器Cst的第二电容器电极可与驱动晶体管Tdr的源极电极SE电连接。就是说，存储电容器Cst可存储驱动晶体管Tdr的栅极电极GE和源极电极SE之间的差分电压。
这样，根据本发明实施方式的显示设备使用布置在第一电路层CL1的驱动晶体管Tdr的栅极电极GE作为存储电容器Cst的第一电容器电极，由此用于电连接存储电容器Cst的第一和第二电容器电极的接触孔的数量最小化。
换句话说，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr，所以与其中驱动晶体管包括氧化物类半导体层或包括由低温多晶硅(LTPS)制成的半导体层的共面结构相比，可将用于电连接形成在驱动晶体管Tdr的栅极电极GE和源极电极SE之间的存储电容器Cst的接触孔的数量最小化。
由于驱动晶体管Tdr的栅极电极GE布置在第一电路层CL1，并且驱动晶体管Tdr的半导体层ACT布置在第一电路层CL1上的第二电路层CL2，所以驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
电路绝缘层CIL可布置在第一电路层CL1上，以将第一电路层CL1和第二电路层CL2彼此绝缘。例如，电路绝缘层CIL可由有机绝缘材料或无机绝缘材料制成。
根据一个示例，电路绝缘层CIL可以以相对较厚的厚度形成，以将第一电路层CL1的上表面平化。根据另一个示例，电路绝缘层CIL可以以相对较薄的厚度形成，以具有原样遵循第一电路层CL1的表面形状和轮廓的形状。
第二电路层CL2可包括第二栅极绝缘膜GI2、第三层间介电膜ILD3、平坦化层PL和初始化晶体管Ti。第二电路层CL2可包括第二类型的晶体管。例如，第二类型的晶体管可具有其中栅极电极GE布置在氧化物类半导体层ACT上方的共面结构。
初始化晶体管Ti可包括氧化物类半导体层ACT。初始化晶体管Ti可具有其中栅极电极GE布置在氧化物类半导体层ACT上方的共面结构。由于初始化晶体管Ti以共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。
初始化晶体管Ti的半导体层ACT可布置在电路绝缘层CIL上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第二栅极绝缘膜GI2而面对栅极电极GE。
根据一个示例，初始化晶体管Ti的半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，并且源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
第二栅极绝缘膜GI2可设置在初始化晶体管Ti的半导体层ACT上。详细地说，第二栅极绝缘膜GI2可将半导体层ACT与栅极电极GE绝缘。
初始化晶体管Ti可进一步包括栅极电极GE、源极电极SE和漏极电极DE。
初始化晶体管Ti的栅极电极GE可设置在第二栅极绝缘膜GI2上。通过在栅极电极GE与半导体层ACT的沟道区域ACT1之间插入第二栅极绝缘膜GI2，栅极电极GE可与半导体层ACT的沟道区域ACT1重叠。
初始化晶体管Ti的漏极电极DE和源极电极SE可在第三层间介电膜ILD3上设置成彼此分隔开。漏极电极DE可通过设置在第三层间介电膜ILD3中的接触孔与半导体层ACT的源极/漏极区域ACT2的一端接触，并且源极电极SE的一端可通过设置在第三层间介电膜ILD3中的接触孔与半导体层ACT的源极/漏极区域ACT2的另一端接触。
初始化晶体管Ti的源极电极SE的另一端可通过设置在第三层间介电膜ILD3中的接触孔与驱动晶体管Tdr的源极电极SE直接接触。初始化晶体管Ti的源极电极SE可与穿过设置在平坦化层PL中的接触孔的阳极电极AE直接接触。如图4中所示，初始化晶体管Ti的源极电极SE、驱动晶体管Tdr的源极电极SE和发光二极管LED的阳极电极AE可电连接至第三节点N3。
第三层间介电膜ILD3可覆盖初始化晶体管Ti的半导体层ACT和栅极电极GE。就是说，第三层间介电膜ILD3可布置在初始化晶体管Ti上，以保护初始化晶体管Ti。
根据一个示例，基准供给晶体管Trs和数据供给晶体管Tds的每一个可进一步包括布置在与初始化晶体管Ti的半导体层ACT相同的层上并且由与初始化晶体管Ti的半导体层ACT相同的材料形成的半导体层。
基准供给晶体管Trs和数据供给晶体管Tds的每一个可进一步包括布置在与初始化晶体管Ti的栅极电极GE、源极电极SE和漏极电极DE相同的层上并且由与初始化晶体管Ti的栅极电极GE、源极电极SE和漏极电极DE相同的材料形成的栅极电极、源极电极和漏极电极。
如上所述，由于基准供给晶体管Trs、数据供给晶体管Tds和初始化晶体管Ti布置在第二电路层CL2，并且以包括氧化物类半导体层ACT的共面结构实现，所以可获得优异的截止电流特性并且可执行低频率驱动，由此可降低功耗。因此，由于根据本发明实施方式的显示设备包括每个都具有优异截止电流特性的基准供给晶体管Trs、数据供给晶体管Tds和初始化晶体管Ti，所以可防止在第三节点N3与第三电源线VL3之间流动截止电流并且稳定地保持驱动晶体管Tdr的栅极-源极电压。
平坦化层PL可布置在基板110上，并且可覆盖布置在显示区域上的所有晶体管。详细地说，平坦化层PL可设置在第三层间介电膜ILD3上，以将像素电路的上端平化。例如，平坦化层PL可包括阳极电极AE穿过的接触孔。
第二电路层CL2可进一步包括驱动晶体管Tdr的半导体层ACT、源极电极SE和漏极电极DE。详细地说，驱动晶体管Tdr的半导体层ACT可布置在电路绝缘层CIL上，并且可与栅极电极GE、源极电极SE和漏极电极DE重叠。半导体层ACT可与源极电极SE和漏极电极DE直接接触，并且可通过在半导体层ACT与栅极电极GE之间插入第二层间介电膜ILD2和电路绝缘层CIL而面对栅极电极GE。
根据一个示例，驱动晶体管Tdr的半导体层ACT可包括沟道区域ACT1和源极/漏极区域ACT2。沟道区域ACT1可形成在半导体层ACT的中央区域，源极/漏极区域ACT2可通过在之间插入沟道区域ACT1而彼此平行形成。沟道区域ACT1可与栅极电极GE重叠，并且源极/漏极区域ACT2可与源极电极SE和漏极电极DE重叠。
驱动晶体管Tdr的源极电极SE可覆盖半导体层ACT的源极/漏极区域ACT2的一端，同时设置在电路绝缘层CIL上。驱动晶体管Tdr的漏极电极DE可覆盖半导体层ACT的源极/漏极区域ACT2的另一端，同时设置在电路绝缘层CIL上。驱动晶体管Tdr的源极电极SE和漏极电极DE的每一个可与半导体层ACT的沟道区域ACT1分隔开。
驱动晶体管Tdr的源极电极SE可与初始化晶体管Ti的穿过设置在第三层间介电膜ILD3中的接触孔的源极电极SE的另一端直接接触。如图4中所示，初始化晶体管Ti的源极电极SE、驱动晶体管Tdr的源极电极SE和发光二极管LED的阳极电极AE可电连接至第三节点N3。
驱动晶体管Tdr的半导体层ACT、源极电极SE和漏极电极DE可通过第二层间介电膜ILD2和电路绝缘层CIL与布置在第一电路层CL1的栅极电极GE绝缘。这样，由于驱动晶体管Tdr的栅极电极GE布置在第一电路层CL1，并且驱动晶体管Tdr的半导体层ACT布置在第一电路层CL1上的第二电路层CL2，所以驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构。因此，由于根据本发明实施方式的显示设备包括具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr，所以可通过改善像素电路的亚阈值摆幅因子(S-factor)并细分灰阶来实现高分辨率的图像。
例如，当用于驱动发光二极管的像素电路仅包括具有优异亚阈值摆幅因子(S-factor)的多个晶体管，仅包括具有优异截止电流特性的多个晶体管或者仅包括具有优异导通特性的多个晶体管时，考虑到亚阈值摆幅因子(S-factor)、截止电流特性和导通特性的全部，存在亚阈值摆幅因子(S-factor)的极限值。
因而，由于根据本发明实施方式的显示设备包括具有优异亚阈值摆幅因子(S-factor)的驱动晶体管Tdr；每个都具有优异截止电流特性的基准供给晶体管Trs、数据供给晶体管Tds和初始化晶体管Ti；以及具有优异导通特性的发光控制晶体管Tec，所以可满足优异的截止电流特性和导通特性并且同时可将驱动晶体管Tdr的亚阈值摆幅因子(S-factor)最大化，以细分灰阶。
发光二极管LED的阳极电极AE可布置在平坦化层PL上的多个像素的每一个的开口部中。详细地说，阳极电极AE可被堤部B围绕，堤部B限定出多个像素的每一个的开口部。
图6是示出图4中所示的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的每一个的取决于栅极-源极电压的漏极-源极电流曲线的图表，图7是示出图4中所示的像素电路中的驱动晶体管、初始化晶体管和发光控制晶体管的每一个的灰阶区域和亚阈值区域的示图。在此情况下，通过量化图6中所示的图表，获得图7中所示的栅极-源极电压Vgs和漏极-源极电流Ids的数值。
参照图6和图7，驱动晶体管Tdr可具有背沟道蚀刻(BCE)结构，初始化晶体管Ti可具有共面结构，并且发光控制晶体管Tec可具有低温多晶硅(LTPS)结构。
在图6中，取决于栅极-源极电压Vgs的漏极-源极电流(Ids)曲线的梯度(gradient)表示亚阈值摆幅因子(S-factor)。就是说，注意到驱动晶体管Tdr的亚阈值摆幅因子(S-factor)比初始化晶体管Ti和发光控制晶体管Tec的每一个的亚阈值摆幅因子(S-factor)更优异。换言之，可通过驱动晶体管Tdr提供更优异的亚阈值摆幅因子(S-factor)，因为其相应的漏极-源极电流(Ids)曲线的斜率没有其他类型的晶体管那么陡峭，这允许更佳的灰阶细分以提供颜色更好的较佳图像。
在图7中，灰阶区域(gradation region)表示栅极-源极电压Vgs的特定区段，在该区段中，晶体管的取决于栅极-源极电压Vgs的漏极-源极电流(Ids)曲线的梯度对应于特定范围。例如，具有背沟道蚀刻(BCE)结构的驱动晶体管Tdr的灰阶区域对应于其中栅极-源极电压Vgs为-0.8V至2V的区域。具有共面结构的初始化晶体管Ti的灰阶区域对应于其中栅极-源极电压Vgs为0.6V至1.4V的区域。此外，具有低温多晶硅(LTPS)结构的发光控制晶体管Tec的灰阶区域对应于其中栅极-源极电压Vgs为0.8V至2V的区域。
因此，注意到驱动晶体管Tdr的灰阶区域比初始化晶体管Ti和发光控制晶体管Tec的每一个的灰阶区域宽。
此外，具有共面结构的初始化晶体管Ti的优点在于，其截止电流特性比驱动晶体管Tdr和发光控制晶体管Tec更优异并且能够执行低频率驱动，而包括由低温多晶硅(LTPS)制成的半导体层的发光控制晶体管Tec具有优异的导通特性。
例如，当用于驱动发光二极管的像素电路仅包括具有优异亚阈值摆幅因子(S-factor)的多个晶体管，或仅包括具有优异截止电流特性的多个晶体管，或仅包括具有优异导通特性的多个晶体管时，考虑到亚阈值摆幅因子(S-factor)、截止电流特性和导通特性的全部，存在亚阈值摆幅因子(S-factor)的极限值。
因而，由于根据本发明实施方式的显示设备包括具有优异亚阈值摆幅因子(S-factor)的驱动晶体管Tdr；每个都具有优异截止电流特性的基准供给晶体管Trs、数据供给晶体管Tds和初始化晶体管Ti；以及具有优异导通特性的发光控制晶体管Tec，所以可满足优异的截止电流特性和导通特性并且同时可将驱动晶体管Tdr的亚阈值摆幅因子(S-factor)最大化，以细分灰阶。
对于本领域的技术人员显而易见的是，上述本发明不被上述实施方式和附图限制，在不背离本发明的精神或范围的情况下，可在本发明中做出各种替换、修改和变化。因此，本发明的范围由所附权利要求限定，从权利要求的含义、范围和等同概念得到的所有变形或修改都落入本发明的范围内。
可按照上面详细的描述对实施方式进行这些和其他变化。通常，在下面的权利要求中，使用的术语不应被解释为将权利要求限于说明书和权利要求书中公开的具体实施方式，而是应当解释为包括这些权利要求涵盖的所有可能的实施方式以及全部等同范围。因此，权利要求不被公开内容限制。

Claims (20)

1.一种显示设备，包括：
多个像素；和
所述多个像素的每一像素中的像素电路，所述像素电路包括：
驱动晶体管，
与所述驱动晶体管电连接的发光二极管，
第一电路层，所述第一电路层包括布置在基板上的第一材料的第一半导体层和至少一个第一类型的晶体管，所述第一类型的晶体管具有布置在所述第一材料的所述第一半导体层上的第一栅极电极，
布置在所述第一电路层上的电路绝缘层，和
第二电路层，所述第二电路层包括布置在所述电路绝缘层上的第二材料的第二半导体层和至少一个第二类型的晶体管，所述第二类型的晶体管具有布置在所述第二材料的所述第二半导体层上的第二栅极电极，所述第二材料与所述第一材料是不同类型的材料，
其中所述驱动晶体管包括：
布置在所述第一电路层的栅极电极；和
布置在与所述至少一个第二类型的晶体管的所述第二半导体层相同的层上的第二材料的半导体层，所述驱动晶体管的半导体层与所述至少一个第二类型的晶体管的所述第二半导体层分隔开。
2.根据权利要求1所述的显示设备，其中所述至少一个第二类型的晶体管包括：
采样晶体管，所述采样晶体管用于选择性地将第一节点与第二节点连接，
其中所述第一节点是所述驱动晶体管的源极电极，所述第二节点是所述驱动晶体管的栅极电极。
3.根据权利要求1所述的显示设备，其中所述至少一个第一类型的晶体管包括：
第一发光控制晶体管，所述第一发光控制晶体管用于选择性地将第一节点与所述发光二极管的阳极电极连接，所述第一节点是所述驱动晶体管的源极电极；
第一初始化晶体管，所述第一初始化晶体管用于将第一电源线提供的初始化电压提供至所述第一节点；
第二发光控制晶体管，所述第二发光控制晶体管用于将第二电源线提供的驱动电压提供至第三节点，所述第三节点是所述驱动晶体管的漏极电极；
第二初始化晶体管，所述第二初始化晶体管用于将所述初始化电压提供至所述发光二极管的所述阳极电极；和
数据供给晶体管，所述数据供给晶体管用于将数据电压提供至所述第三节点。
4.根据权利要求1所述的显示设备，其中所述第一材料的所述第一半导体层由低温多晶硅(LTPS)制成，
其中所述第二材料的所述第二半导体层由氧化物半导体制成。
5.根据权利要求3所述的显示设备，其中所述像素电路进一步包括：
存储电容器，所述存储电容器具有由所述驱动晶体管的栅极电极制成的第一电容器电极、和与所述第一电容器电极重叠的第二电容器电极，所述第二电容器电极与所述第二发光控制晶体管的源极电极电连接，并且配置为接收来自所述第二电源线的驱动电压。
6.根据权利要求3所述的显示设备，其中所述发光二极管的阳极电极布置在覆盖所述第二电路层的平坦化层上，
其中所述发光二极管的阳极电极与所述第一电路层的所述第一发光控制晶体管的漏极电极电连接。
7.根据权利要求1所述的显示设备，其中所述至少一个第一类型的晶体管包括：
发光控制晶体管，所述发光控制晶体管用于将第二电源线提供的驱动电压提供至第二节点，所述第二节点是所述驱动晶体管的漏极电极。
8.根据权利要求7所述的显示设备，其中所述至少一个第一类型的晶体管进一步包括：
驱动电压电容器，所述驱动电压电容器包括：
与所述发光控制晶体管的源极电极电连接的第一电容器电极，所述第一电容器电极配置为接收来自所述第二电源线的驱动电压；和
与所述驱动晶体管的源极电极电连接的第二电容器电极。
9.根据权利要求1所述的显示设备，其中所述电路绝缘层布置在所述第一电路层和所述第二电路层之间。
10.根据权利要求1所述的显示设备，其中所述至少一个第一类型的晶体管是p型晶体管，
其中所述至少一个第二类型的晶体管是n型晶体管。
11.根据权利要求1所述的显示设备，其中所述驱动晶体管具有背沟道蚀刻结构(BCE)，
其中所述驱动晶体管的半导体层由氧化物半导体制成。
12.根据权利要求1所述的显示设备，其中所述发光二极管的阳极电极与所述至少一个第一类型的晶体管之一、所述至少一个第二类型的晶体管之一和所述驱动晶体管重叠。
13.一种显示设备，包括：
多个像素；和
所述多个像素的每一像素中的像素电路，所述像素电路包括：
驱动晶体管，
与所述驱动晶体管电连接的发光二极管，
第一电路层，所述第一电路层包括布置在基板上的第一材料的第一半导体层和第一类型的第一晶体管，所述第一类型的第一晶体管具有布置在所述第一材料的第一半导体层上的第一栅极电极，
布置在所述第一电路层上的电路绝缘层，
第二电路层，所述第二电路层包括布置在所述电路绝缘层上的第二材料的第二半导体层和第二类型的第二晶体管，所述第二类型的第二晶体管具有布置在所述第二材料的第二半导体层上的第二栅极电极，所述第二材料与所述第一材料是不同类型的材料，
驱动晶体管，所述驱动晶体管包括：布置在所述第一电路层的栅极电极、和布置在与所述第二类型的第二晶体管的第二半导体层相同的层上的半导体层，和
存储电容器，所述存储电容器形成在所述驱动晶体管的栅极电极和所述驱动晶体管的源极电极之间。
14.根据权利要求13所述的显示设备，其中所述第二类型的第二晶体管包括多个晶体管，所述多个晶体管包括：
基准供给晶体管，所述基准供给晶体管用于将来自第一电源线的基准电压提供至第一节点，所述第一节点是所述驱动晶体管的栅极电极；
数据供给晶体管，所述数据供给晶体管用于将数据电压提供至所述第一节点；和
初始化晶体管，所述初始化晶体管用于将初始化电压提供至所述发光二极管的阳极电极。
15.根据权利要求13所述的显示设备，其中所述第一材料的第一半导体层由低温多晶硅(LTPS)制成，
其中所述第二半导体层和所述驱动晶体管的半导体层由所述第二材料制成，所述第二材料包括氧化物半导体。
16.根据权利要求13所述的显示设备，其中所述发光二极管的阳极电极布置在覆盖所述第二电路层的平坦化层上，
其中所述发光二极管的阳极电极与所述第二电路层上的所述驱动晶体管的源极电极电连接。
17.根据权利要求13所述的显示设备，其中所述存储电容器包括：
由所述驱动晶体管的栅极电极制成的第一电容器电极，和
与所述第一电容器电极重叠的第二电容器电极，所述第二电容器电极与所述驱动晶体管的源极电极电连接。
18.一种显示设备，包括：
布置在基板上的第一晶体管，所述第一晶体管包括由低温多晶硅(LTPS)制成的第一有源层；
布置在所述第一晶体管上的电路绝缘层；
布置在所述电路绝缘层上的第二晶体管，所述第二晶体管包括由氧化物半导体制成的第二有源层；
布置在所述电路绝缘层上的驱动晶体管，所述驱动晶体管具有背沟道蚀刻结构(BCE)和由氧化物半导体制成的有源层；和
与所述驱动晶体管电连接的发光二极管，
其中所述电路绝缘层布置在所述第一晶体管和所述驱动晶体管、所述第二晶体管之间。
19.根据权利要求18所述的显示设备，其中所述发光二极管的阳极电极与所述第一晶体管、所述第二晶体管、所述驱动晶体管重叠。
20.根据权利要求18所述的显示设备，其中所述驱动晶体管的栅极电极和所述驱动晶体管的有源层布置在所述电路绝缘层的相反侧上。
CN201910918826.9A 2018-10-31 2019-09-26 显示设备 Active CN111199704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180132198A KR102530811B1 (ko) 2018-10-31 2018-10-31 표시 장치
KR10-2018-0132198 2018-10-31

Publications (2)

Publication Number Publication Date
CN111199704A true CN111199704A (zh) 2020-05-26
CN111199704B CN111199704B (zh) 2022-06-21

Family

ID=70327088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910918826.9A Active CN111199704B (zh) 2018-10-31 2019-09-26 显示设备

Country Status (3)

Country Link
US (1) US11004384B2 (zh)
KR (1) KR102530811B1 (zh)
CN (1) CN111199704B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053661A (zh) * 2020-09-28 2020-12-08 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
US11997899B2 (en) 2020-09-28 2024-05-28 Boe Technology Group Co., Ltd. Pixel circuit, pixel driving method, display panel and display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN116665551A (zh) * 2020-02-14 2023-08-29 群创光电股份有限公司 电子装置
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210134172A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
CN112992070B (zh) * 2021-02-25 2023-04-07 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板及显示装置
JP2024508016A (ja) * 2021-03-04 2024-02-21 アップル インコーポレイテッド 低減された温度輝度感度を有するディスプレイ
US11620949B2 (en) 2021-09-03 2023-04-04 Lg Display Co., Ltd. Pixel circuit and display device including the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028471A2 (en) * 1999-02-09 2000-08-16 SANYO ELECTRIC Co., Ltd. Electroluminescence display device
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN103106872A (zh) * 2011-11-15 2013-05-15 精工爱普生株式会社 像素电路、电光装置以及电子设备
CN104241298A (zh) * 2014-09-02 2014-12-24 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN104347643A (zh) * 2014-09-04 2015-02-11 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
US20160307988A1 (en) * 2015-04-17 2016-10-20 Apple Inc. Organic Light-Emitting Diode Displays with Silicon and Semiconducting Oxide Thin-Film Transistors
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
KR20170100503A (ko) * 2014-02-25 2017-09-04 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN107591410A (zh) * 2016-07-06 2018-01-16 乐金显示有限公司 包括多种类型的薄膜晶体管的有机发光显示装置及其制造方法
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101682691B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US20140204067A1 (en) * 2013-01-21 2014-07-24 Apple Inc. Pixel Circuits and Driving Schemes for Active Matrix Organic Light Emitting Diodes
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102116896B1 (ko) * 2013-10-14 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102399574B1 (ko) * 2015-04-03 2022-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US10102802B2 (en) * 2015-12-30 2018-10-16 Lg Display Co., Ltd. Organic light-emitting display device and method for driving the same
KR102617812B1 (ko) * 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치
KR20190143309A (ko) * 2018-06-20 2019-12-30 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028471A2 (en) * 1999-02-09 2000-08-16 SANYO ELECTRIC Co., Ltd. Electroluminescence display device
US20100182223A1 (en) * 2009-01-22 2010-07-22 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN103106872A (zh) * 2011-11-15 2013-05-15 精工爱普生株式会社 像素电路、电光装置以及电子设备
KR20170100503A (ko) * 2014-02-25 2017-09-04 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104241298A (zh) * 2014-09-02 2014-12-24 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN104347643A (zh) * 2014-09-04 2015-02-11 上海天马微电子有限公司 驱动电路及其形成方法、有机发光显示装置及其形成方法
US20160307988A1 (en) * 2015-04-17 2016-10-20 Apple Inc. Organic Light-Emitting Diode Displays with Silicon and Semiconducting Oxide Thin-Film Transistors
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN107591410A (zh) * 2016-07-06 2018-01-16 乐金显示有限公司 包括多种类型的薄膜晶体管的有机发光显示装置及其制造方法
CN107799064A (zh) * 2016-08-29 2018-03-13 三星显示有限公司 有机发光显示装置及其制造方法
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112053661A (zh) * 2020-09-28 2020-12-08 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
US11997899B2 (en) 2020-09-28 2024-05-28 Boe Technology Group Co., Ltd. Pixel circuit, pixel driving method, display panel and display device

Also Published As

Publication number Publication date
CN111199704B (zh) 2022-06-21
KR20200049219A (ko) 2020-05-08
US11004384B2 (en) 2021-05-11
KR102530811B1 (ko) 2023-05-09
US20200135089A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111199704B (zh) 显示设备
US10998344B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
KR102595359B1 (ko) 디스플레이 장치
US11296178B2 (en) Display device including a curved control line
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
US9564478B2 (en) Liquid crystal displays with oxide-based thin-film transistors
US9053986B2 (en) Semiconductor device and flat panel display including the same
KR102464131B1 (ko) 전계발광 표시장치
US9291870B2 (en) Thin film transistor and display device having the same
KR20180133280A (ko) 표시 장치
CN114550653A (zh) 像素驱动电路以及显示装置
CN102013433B (zh) 有机发光二极管显示器
CN114830222A (zh) 显示面板及其驱动方法和显示装置
US20220149133A1 (en) Organic light emitting display device
KR20230085519A (ko) 발광표시장치 및 이의 제조방법
US20220262881A1 (en) Display device
US20230131089A1 (en) Display device
US20240046880A1 (en) Pixel drive circuit and driving method thereof, and display panel
US20240021157A1 (en) Display device
US20230317008A1 (en) Display device
TWI836236B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器及顯示像素

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant