CN111194141A - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN111194141A
CN111194141A CN201811361685.7A CN201811361685A CN111194141A CN 111194141 A CN111194141 A CN 111194141A CN 201811361685 A CN201811361685 A CN 201811361685A CN 111194141 A CN111194141 A CN 111194141A
Authority
CN
China
Prior art keywords
layer
hole
conductive
copper
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811361685.7A
Other languages
English (en)
Other versions
CN111194141B (zh
Inventor
黄士辅
黄昱程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co ltd
Original Assignee
Qi Ding Technology Qinhuangdao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qi Ding Technology Qinhuangdao Co Ltd filed Critical Qi Ding Technology Qinhuangdao Co Ltd
Priority to CN201811361685.7A priority Critical patent/CN111194141B/zh
Priority to US16/378,061 priority patent/US20200163229A1/en
Publication of CN111194141A publication Critical patent/CN111194141A/zh
Application granted granted Critical
Publication of CN111194141B publication Critical patent/CN111194141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation

Abstract

本发明提供一种电路板制作方法，其包括以下步骤：提供一载板，载板包括种子层，电镀形成第一导电线路层；镀铜形成至少一个铜柱，至少一个铜柱位于预设的第一导电孔的位置；提供一覆盖层，将其贴设于第一导电线路层及铜柱上；对覆盖层开孔以形成至少一个第一通孔与至少一个第二通孔，其中，至少一个第一通孔对准至少一个铜柱，至少一个第二通孔对准第一导电线路层，且第一通孔的直径大于第二通孔的直径；在覆盖层的表面电镀形成第二导电线路层并在第一通孔与第二通孔中电镀形成镀铜层，使第一通孔与第二通孔分别形成第一导电孔与第二导电孔；及撕除载板。本发明还提供一种电路板。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
在制作多层电路板时，需要通过开孔再镀铜填孔的方式形成导电孔以连通上下两层电路。不同直径的导电孔需要的镀铜量也不一致，但由于电镀时间相同，会导致大导电孔处的镀铜层向内凹陷，小导电孔处的镀铜层向外凸出，从而导致镀铜层表面形成波浪状的起伏，影响电路板的质量。此外，大导电孔在开孔时需要更长时间的激光照射，需要耗费较大的能量及时间。
发明内容
有鉴于此，有必要提供一种电路板及其制作方法以解决上述问题。
一种电路板制作方法，其包括以下步骤：提供一载板，所述载板包括种子层，在所述种子层的表面电镀形成第一导电线路层；在所述第一导电线路层的表面镀铜形成至少一个铜柱，至少一个所述铜柱位于预设的第一导电孔的位置；提供一覆盖层，将其贴设于所述第一导电线路层及所述铜柱上；对所述覆盖层开孔以形成至少一个第一通孔与至少一个第二通孔，其中，至少一个所述第一通孔对准至少一个所述铜柱，至少一个所述第二通孔对准所述第一导电线路层，且所述第一通孔的直径大于所述第二通孔的直径；在所述覆盖层的表面电镀形成第二导电线路层并在所述第一通孔与所述第二通孔中电镀形成镀铜层，使所述第一通孔与第二通孔分别形成第一导电孔与第二导电孔；及撕除所述载板。
进一步地，在撕除所述载板后，还包括步骤：在所述第一导电线路层及所述第二导电线路层表面形成防焊层，使所述第一导电线路层未被所述防焊层覆盖的部位形成第一电性接触垫，所述第二导电线路层未被所述防焊层覆盖的部位形成第二电性接触垫。
进一步地，在形成防焊层之后，还包括步骤：对所述第一电性接触垫及所述第二电性接触垫进行表面处理形成表面处理层。
进一步地，在所述第一导电线路层的表面镀铜形成至少一个铜柱之后，还包括步骤：将至少一个所述铜柱磨平。
进一步地，在撕除所述载板之后，还包括步骤：蚀刻去除所述种子层。
一种电路板，包括第一导电线路层、覆盖层及第二导电线路层，所述覆盖层包括胶层及底膜，所述第一导电线路层埋设于所述胶层，且其一侧从所述胶层露出，所述第二导电线路层设于所述底膜背离所述胶层的一侧，所述覆盖层设有贯穿所述覆盖层的第一通孔及第二通孔，所述第一通孔的直径大于所述第二通孔的直径，所述第一通孔内填充有靠近所述第一导电线路层的铜柱及靠近所述第二导电线路层的镀铜层，所述第二通孔内填充有镀铜层。
进一步地，所述第一导电线路层及第二导电线路层表面形成有防焊层，所述第一导电线路层未被所述防焊层覆盖的部位形成第一电性接触垫，所述第二导电线路层未被所述防焊层覆盖的部位形成第二电性接触垫。
进一步地，所述第一电性接触垫及第二电性接触垫表面形成有表面处理层。
进一步地，所述铜柱直径取值区间为100微米至1000微米，所述铜柱的靠近第一导电线路层一端的直径与另一端的直径之比的取值区间为95％至105％。
进一步地，所述胶层中设有玻璃纤维布以增加电路板的整体硬度。
相较于现有技术，本发明的电路板制作方法通过先在所述第一导电线路层的表面镀铜形成至少一个铜柱，再在覆盖层对应铜柱的部位形成第一通孔，从而使第一通孔的深度低于第二通孔，同时由于第一通孔的直径大于第二通孔，在电镀时，填满第一通孔与第二通孔所花费的时间大致相同，因此电镀后的位于第一通孔中的镀铜层与位于第二通孔中的镀铜层的表面大致相齐。在通过激光打孔时，由于第一通孔的深度较小，可以减少激光加工时间从而能够提高激光的产能及减少加工散发的热量。
附图说明
图1是本发明一实施方式的载板上形成第一光致抗蚀剂图形层的剖视图。
图2是图1所示形成第一光致抗蚀剂图形层后的载板形成第一导电线路层的剖视图。
图3是图2所示第一导电线路层后的载板上形成第二光致抗蚀剂图形层的剖视图。
图4是图3所示形成第二光致抗蚀剂图形层后的载板上形成铜柱后的剖视图。
图5是图4所示铜柱磨平后的剖视图。
图6是图5所示载板去除第一光致抗蚀剂图形层及第而光致抗蚀剂图形层后的剖视图。
图7是图6所示第一导电线路层及铜柱上贴设覆盖层的剖视图。
图8是图7所示覆盖层开孔后的剖视图。
图9是图8所示覆盖层形成第三光致抗蚀剂图形层后的剖视图。
图10是图9所示覆盖层形成第二导电线路层及镀铜层的剖视图。
图11是图10所示第一线路层与载板分离后的剖视图。
图12是图11所示第一线路层蚀刻去除种子层后的剖视图。
图13是图12所示第一线路层与第二线路层表面形成防焊层的剖视图。
图14是本发明实施例提供的电路板的剖视图。
主要元件符号说明
Figure BDA0001867489390000031
Figure BDA0001867489390000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参见图1至图14，本发明一较佳实施方式的电路板制作方法包括以下步骤：
第一步，请参见图1及图2，提供一载板10，所述载板10包括种子层13，在所述种子层13的表面电镀形成第一导电线路层20。
在本实施方式中，所述载板10包括基材层11、设于所述基材层11上的离型膜12及形成在所述离型膜12表面的种子层13。
所述基材层11可选自但不仅限于聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等中的一种。
所述离型膜12在后续步骤中用于使所述载板10与所述种子层13容易分离。
请继续参阅图1与图2，电镀形成第一导电线路层20的方法包括以下步骤：
首先，请参阅图1，在所述种子层13的表面压合一层干膜，并且对干膜进行曝光显影以形成第一光致抗蚀剂图形层14，所述第一光致抗蚀剂图形层14包括有第一间隙140。
其次，请参阅图2，在所述第一间隙140的位置进行电镀形成所述第一导电线路层20。
第二步，请参见图3与图4，在所述第一导电线路层20的表面镀铜形成至少一个铜柱42，至少一个所述铜柱42位于预设的第一导电孔303(见图14)的位置。
参阅图3与图4，电镀形成至少一个铜柱42的方法包括步骤：
首先，请参阅图3，在所述第一导电线路层20及所述第一光致抗蚀剂图形层14的表面压合一层干膜，并且对干膜进行曝光显影以形成第二光致抗蚀剂图形层21，所述第二光致抗蚀剂图形层21包括有第二间隙210，所述第二间隙210位于预设的第一导电孔303的位置。
其次，请参阅图4，在所述第二间隙210的位置进行电镀形成所述铜柱42。
在本实施例中，铜柱42直径取值区间为100微米至1000微米。铜柱42的靠近第一导电线路层20一端的直径与另一端的直径之比的取值区间为95％至105％。
第三步，请参阅图5，将至少一个所述铜柱42磨平。
在本实施例中，对至少一个所述铜柱42进行抛光磨平使其表面保持平整以利于后续电镀加工的均匀。可以理解，在其他实施例中，可以省略本步骤。
第四步，请参阅图6，剥膜以去除第一光致抗蚀剂图形层14及第二光致抗蚀剂图形层21。
可以理解，在其他实施例中，还可以在形成所述第一导电线路层20后剥膜以去除第一光致抗蚀剂图形层14，在形成至少一个铜柱42后剥膜以去除第二光致抗蚀剂图形层21。
第五步，请参阅图7，提供一覆盖层30，将其贴设于所述第一导电线路层20及所述铜柱42上。
所述覆盖层30包括胶层31及底膜32，所述底膜32通过所述胶层31贴装于所述第一导电线路层20及所述铜柱42上。
所述底膜32可选自但不仅限于聚酰亚胺(polyimide，PI)、液晶聚合物(liquidcrystal polymer，LCP)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等中的一种。
在本实施例中，所述胶层31中设有玻璃纤维布311以增加电路板的整体硬度，但不限于此。
第六步，请参阅图8，对所述覆盖层30开孔以形成至少一个第一通孔301与至少一个第二通孔302，其中，至少一个所述第一通孔301对准至少一个所述铜柱42，至少一个所述第二通孔302对准所述第一导电线路层20，且所述第一通孔301的直径大于所述第二通孔302的直径。
由于所述第一通孔301对准所述铜柱42，所述第一通孔301的深度低于所述第二通孔302。经过激光加工后，位于所述铜柱42上方的玻璃纤维布311被激光清除，不会形成残留。
在本实施例中，第一通孔301直径取值区间为100微米至1000微米。第一通孔301靠近第一导电线路层20一端的直径与另一端的直径之比的取值区间为60％至90％。
第七步，请参阅图9与图10，在所述覆盖层30的表面电镀形成第二导电线路层40并同时在所述第一通孔301与第二通孔302中电镀形成镀铜层41，以分别形成第一导电孔303及第二导电孔304。
请参阅图9至图10，电镀形成第二导电线路层40、第一导电孔303及第二导电孔304的方法包括步骤：
首先，请参阅图9，在所述覆盖层30及铜柱42的表面压合一层干膜，并且对干膜进行曝光显影以形成第三光致抗蚀剂图形层33，所述第三光致抗蚀剂图形层33包括有第三间隙330。
其次，请参阅图10，在所述第三间隙330的位置进行电镀形成位于所述覆盖层30表面的第二导电线路层40及位于所述第一导电孔303与第二导电孔304中的镀铜层41。
所述第一通孔301的直径大于所述第二通孔302，所述第一通孔301的深度小于所述第二通孔302，因此电镀后的位于第一通孔301中的镀铜层41与位于第二通孔302中的镀铜层41的表面大致相齐。
第八步，请参阅图11，撕除所述载板10。
通过撕除所述离型膜12将所述基材层11与所述第一导电线路层20分离，所述种子层13与所述第一导电线路层20相连接。
第九步，请参阅图12，蚀刻去除所述种子层13。
蚀刻去除所述种子层13，使所述第一导电线路层20露出以连接其它元件。可以理解，在其他实施例中，还可以省略本步骤。
第十步，请参阅图13，在所述第一导电线路层20及第二导电线路层40表面形成防焊层50，使所述第一导电线路层20未被所述防焊层50覆盖的部位形成第一电性接触垫201，所述第二导电线路层40未被所述防焊层50覆盖的部位形成第二电性接触垫401。
本实施例中，使用液态感光防焊油墨制作所述防焊层50，具体步骤为：在所述第一导电线路层20及第二导电线路层40的表面区域及其之间区域印刷液态感光防焊油墨；预烘烤使该液态感光防焊油墨表面预固化；通过选择性UV曝光使该液态感光防焊油墨部分区域发生交联反应；通过显影流程将该液态感光防焊油墨的未发生交联反应的区域去除，以露出所述第一电性接触垫201及第二电性接触垫401；最后，加热固化该液态感光防焊油墨，从而形成所述防焊层50。
在其它实施例中，还可以采用涂布的方式形成所述防焊层50。
第十一步，请参阅图14，对所述第一电性接触垫201及第二电性接触垫401进行表面处理形成表面处理层60以保护所述第一电性接触垫201及第二电性接触垫401。
本实施例中，通过化学或物理方法形成该表面处理层60，其中所述表面处理层60的种类可以选择自石墨、金、镍金、镍钯金、锡、银与有机保焊膜其中之一或其组合。当然，所述表面处理层60也可以省略。
本发明的电路板制作方法通过先在所述第一导电线路层20的表面镀铜形成至少一个铜柱42，再在覆盖层30对应铜柱42的部位形成第一通孔301，从而使第一通孔301的深度低于第二通孔302，同时由于第一通孔301的直径大于第二通孔302，在电镀时，填满第一通孔301与第二通孔302所花费的时间大致相同，因此电镀后的位于第一通孔301中的镀铜层41与位于第二通孔302中的镀铜层41的表面大致相齐。在通过激光打孔时，由于第一通孔301的深度较小，可以减少激光加工时间从而能够提高激光的产能及减少加工散发的热量。
请参阅图14，本发明一较佳实施方式的电路板100包括第一导电线路层20、覆盖层30及第二导电线路层40。所述覆盖层30包括胶层31及底膜32。所述第一导电线路层20埋设于所述胶层31，且其一侧从所述胶层31露出。所述第二导电线路层40设于所述底膜32背离所述胶层31的一侧。所述覆盖层30设有所述覆盖层30的第一通孔301及第二通孔302。所述第一通孔301的直径大于所述第二通孔302的直径。所述第一通孔301内填充有靠近所述第一导电线路层20的铜柱42及靠近所述第二导电线路层40的镀铜层41。所述第二通孔302内填充有镀铜层41。
所述第一导电线路层20及第二导电线路层40表面形成有防焊层50。所述第一导电线路层20未被所述防焊层50覆盖的部位形成第一电性接触垫201，所述第二导电线路层40未被所述防焊层50覆盖的部位形成第二电性接触垫401。
所述第一电性接触垫201及第二电性接触垫401表面形成有表面处理层60。所述表面处理层60的种类可以选择自石墨、金、镍金、镍钯金、锡、银与有机保焊膜其中之一或其组合。
所述铜柱42直径取值区间为100微米至1000微米。所述铜柱42的靠近第一导电线路层20一端的直径与另一端的直径之比的取值区间为95％至105％。
所述第一通孔301直径取值区间为100微米至1000微米。所述第一通孔301靠近第一导电线路层20一端的直径与另一端的直径之比的取值区间为60％至90％。
所述胶层31中设有玻璃纤维布311以增加电路板100的整体硬度。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板制作方法，其包括以下步骤：
提供一载板，所述载板包括种子层，在所述种子层的表面电镀形成第一导电线路层；
在所述第一导电线路层的表面镀铜形成至少一个铜柱，至少一个所述铜柱位于预设的第一导电孔的位置；
提供一覆盖层，将其贴设于所述第一导电线路层及所述铜柱上；
对所述覆盖层开孔以形成至少一个第一通孔与至少一个第二通孔，其中，至少一个所述第一通孔对准至少一个所述铜柱，至少一个所述第二通孔对准所述第一导电线路层，且所述第一通孔的直径大于所述第二通孔的直径，所述第一通孔的深度小于所述第二通孔的深度；
在所述覆盖层的表面电镀形成第二导电线路层并在所述第一通孔与所述第二通孔中电镀形成镀铜层，使所述第一通孔与第二通孔分别形成第一导电孔与第二导电孔；及
撕除所述载板。
2.如权利要求1所述的电路板制作方法，其特征在于：在撕除所述载板后，还包括步骤：在所述第一导电线路层及所述第二导电线路层表面形成防焊层，使所述第一导电线路层未被所述防焊层覆盖的部位形成第一电性接触垫，所述第二导电线路层未被所述防焊层覆盖的部位形成第二电性接触垫。
3.如权利要求2所述的电路板制作方法，其特征在于：在形成防焊层之后，还包括步骤：对所述第一电性接触垫及所述第二电性接触垫进行表面处理形成表面处理层。
4.如权利要求1所述的电路板制作方法，其特征在于：在所述第一导电线路层的表面镀铜形成至少一个铜柱之后及提供所述覆盖层之前，还包括步骤：将至少一个所述铜柱磨平。
5.如权利要求1所述的电路板制作方法，其特征在于：在撕除所述载板之后，还包括步骤：蚀刻去除所述种子层。
6.一种电路板，包括第一导电线路层、覆盖层及第二导电线路层，所述覆盖层包括胶层及底膜，其特征在于：所述第一导电线路层埋设于所述胶层，且其一侧从所述胶层露出，所述第二导电线路层设于所述底膜背离所述胶层的一侧，所述覆盖层设有贯穿所述覆盖层的第一通孔及第二通孔，所述第一通孔的直径大于所述第二通孔的直径，所述第一通孔内填充有靠近所述第一导电线路层的铜柱及靠近所述第二导电线路层的镀铜层，所述第二通孔内填充有镀铜层。
7.如权利要求6所述的电路板，其特征在于：所述第一导电线路层及第二导电线路层表面形成有防焊层，所述第一导电线路层未被所述防焊层覆盖的部位形成第一电性接触垫，所述第二导电线路层未被所述防焊层覆盖的部位形成第二电性接触垫。
8.如权利要求7所述的电路板，其特征在于：所述第一电性接触垫及第二电性接触垫表面形成有表面处理层。
9.如权利要求6所述的电路板，其特征在于：所述铜柱直径取值区间为100微米至1000微米，所述铜柱的靠近第一导电线路层一端的直径与另一端的直径之比的取值区间为95％至105％。
10.如权利要求6所述的电路板，其特征在于：所述胶层中设有玻璃纤维布以增加电路板的整体硬度。
CN201811361685.7A 2018-11-15 2018-11-15 电路板及其制作方法 Active CN111194141B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811361685.7A CN111194141B (zh) 2018-11-15 2018-11-15 电路板及其制作方法
US16/378,061 US20200163229A1 (en) 2018-11-15 2019-04-08 Circuit board and method of making circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811361685.7A CN111194141B (zh) 2018-11-15 2018-11-15 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN111194141A true CN111194141A (zh) 2020-05-22
CN111194141B CN111194141B (zh) 2023-04-18

Family

ID=70708967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811361685.7A Active CN111194141B (zh) 2018-11-15 2018-11-15 电路板及其制作方法

Country Status (2)

Country Link
US (1) US20200163229A1 (zh)
CN (1) CN111194141B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554700A (zh) * 2020-11-25 2022-05-27 碁鼎科技秦皇岛有限公司 线路板的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060083895A1 (en) * 2004-10-15 2006-04-20 Ibiden Co., Ltd. Multilayer core board and manufacturing method thereof
US20120261166A1 (en) * 2011-04-15 2012-10-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4237726B2 (ja) * 2005-04-25 2009-03-11 パナソニック電工株式会社 フレキシブルプリント配線板用基材入り接着シート及びその製造方法、多層フレキシブルプリント配線板、フレックスリジッドプリント配線板
JP5566771B2 (ja) * 2010-05-18 2014-08-06 日本特殊陶業株式会社 多層配線基板
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060083895A1 (en) * 2004-10-15 2006-04-20 Ibiden Co., Ltd. Multilayer core board and manufacturing method thereof
US20120261166A1 (en) * 2011-04-15 2012-10-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN104219867A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114554700A (zh) * 2020-11-25 2022-05-27 碁鼎科技秦皇岛有限公司 线路板的制备方法
CN114554700B (zh) * 2020-11-25 2024-03-22 礼鼎半导体科技秦皇岛有限公司 线路板的制备方法

Also Published As

Publication number Publication date
US20200163229A1 (en) 2020-05-21
CN111194141B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US8847082B2 (en) Multilayer wiring substrate
US5858816A (en) Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
CN111194141B (zh) 电路板及其制作方法
TW201720255A (zh) 電路板之線路製作方法及利用該方法製作之電路板
TW201446084A (zh) 電路板及其製作方法
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
US8024856B2 (en) Method for manufacturing printed circuit board
US8510940B2 (en) Method of fabricating a multi-trace via substrate
JP2013058775A (ja) 半導体パッケージ基板の製造方法
JPH04181749A (ja) ２層ｔａｂ製造用フォトマスク
KR20130055335A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20120120789A (ko) 인쇄회로기판의 제조방법
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
CN110876239B (zh) 电路板及其制作方法
US6210746B1 (en) Method of fabricating a solder resist mask
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TWI715060B (zh) 內埋式電路板及其製作方法
TWI517775B (zh) 印刷電路板及其製法
TW201826899A (zh) 可撓性電路板之製造方法
KR20030070855A (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230316

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Applicant after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Applicant before: Qi Ding Technology Qinhuangdao Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240204

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region after: China

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd.

TR01 Transfer of patent right