CN111145702A - 一种时钟信号调制电路和显示面板 - Google Patents

一种时钟信号调制电路和显示面板 Download PDF

Info

Publication number
CN111145702A
CN111145702A CN202010032352.0A CN202010032352A CN111145702A CN 111145702 A CN111145702 A CN 111145702A CN 202010032352 A CN202010032352 A CN 202010032352A CN 111145702 A CN111145702 A CN 111145702A
Authority
CN
China
Prior art keywords
clock signal
stage
nth
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010032352.0A
Other languages
English (en)
Inventor
黄顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010032352.0A priority Critical patent/CN111145702A/zh
Publication of CN111145702A publication Critical patent/CN111145702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种时钟信号调制电路，其包括电平漂移电路；电荷共享电路，与电平漂移电路的输出端连接，用于根据第一时钟信号，电荷共享电路对第二时钟信号进行分时多级调制，以输出第三时钟信号；以及负载电路，与电荷共享电路的输出端连接，用于接入第三时钟信号。

Description

一种时钟信号调制电路和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及信号调制技术领域，具体涉及一种时钟信号调制电路和显示面板。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)中的GOA(Gate On Array，阵列基板行驱动)电路需要用到高电平VGH和低电平VGL的方波，该方波基本用Level shift(电平漂移)电路将时序控制器输出的时钟信号进行调制，将该时钟信号的高电平直接拉高到与高电平VGH相同的电位和将该时钟信号的低电平直接拉低到低电平VGL来实现的，如图1所示。
其中，高电平VGH一般为直流10V～30V，低电平VGL一般为直流-14V～-6V；上述时钟信号的低电平为0V，高电平为DVDD，一般为直流1.8V或者3.3V。
随着分辨率和刷新率往更高分辨率和更高刷新率发展，GOA电路需要方波的频率越来越高，从而导致传输这些方波信号的走线温度也越来越高，甚至超过了安全温度。
发明内容
本申请提供了一种时钟信号调制电路，解决的通过Level shift电路直接将时钟信号拉高/拉低到GOA电路所需的方波信号，导致传输这些方波信号的走线温度过高的问题。
第一方面，本申请提供了一种时钟信号调制电路，其包括电平漂移电路、电荷共享电路以及负载电路；电平漂移电路，用于连接时序控制器的输出端以引入第一时钟信号，并根据开启电压和关闭电压调制第一时钟信号，以输出第二时钟信号；电荷共享电路，与电平漂移电路的输出端连接，用于根据第一时钟信号，电荷共享电路对第二时钟信号进行分时多级调制，以输出第三时钟信号；以及负载电路，与电荷共享电路的输出端连接，用于接入第三时钟信号。
结合第一方面，在第一方面的第一种实施方式中，电荷共享电路包括信号发生器、多个级联的第一电荷共享子电路、多个级联的第二电荷共享子电路以及数字电位选择器；一信号发生器，与时序控制器的输出端连接，用于根据第一时钟信号生成多级开启时钟信号和多级关闭时钟信号；多个级联的第一电荷共享子电路，与电平漂移电路的输出端、负载电路的输入端以及信号发生器的输出端连接，用于根据多级开启时钟信号对第二时钟信号的上升沿进行分时多级调制；多个级联的第二电荷共享子电路，与电平漂移电路的输出端、负载电路的输入端、信号发生器的输出端以及多个级联的第一电荷共享子电路连接，用于根据多级关闭时钟信号对第二时钟信号的下降沿进行分时多级调制；一数字电位选择器，与多个级联的第一电荷共享子电路和多个级联的第二电荷共享子电路连接，用于提供多级电位。
结合第一方面的第一种实施方式，在第一方面的第二种实施方式中，第N级开启时钟信号与第N级第一电荷共享子电路的控制端连接，第N级电位与第N级第一电荷共享子电路的输入端连接；第N级关闭时钟信号与第N级第二电荷共享子电路的控制端连接，第M级电位与第N级第二电荷共享子电路的输入端连接；第N级第一电荷共享子电路的输出端与第N级第二电荷共享子电路的输出端、电平漂移电路的输出端以及负载电路的输入端连接；其中，M、N均为正整数；第N+1级电位高于第N级电位；第M级电位高于第M+1级电位。
结合第一方面的第二种实施方式，在第一方面的第三种实施方式中，第N级开启时钟信号的高电平维持时间、第N级关闭时钟信号的高电平维持时间均小于第一时钟信号的高电平维持时间；第N级开启时钟信号的下降沿与第N+1级开启时钟信号的上升沿相对应；第N级关闭时钟信号的上升沿与第N+1级关闭时钟信号的下降沿相对应；其中，当N为1时，第N级开启时钟信号的上升沿与第一时钟信号的上升沿相对应；第N级关闭时钟信号的下降沿与第一时钟信号的下降沿相对应。
结合第一方面的第三种实施方式，在第一方面的第四种实施方式中，第N级第一电荷共享子电路包括第N级第一电阻和第N级第一开关管；第N级开启时钟信号与第N级第一开关管的控制端连接；第N级第一开关管的输入端与第N级第一电阻的输出端连接；第N级第一电阻的输入端与第N级电位连接；第N级第一开关管的输出端与第N级第二电荷共享子电路的输出端、电平漂移电路的输出端以及负载电路的输入端连接。
结合第一方面的第四种实施方式，在第一方面的第五种实施方式中，第N级第二电荷共享子电路包括第N级第二电阻和第N级第二开关管；第N级关闭时钟信号与第N级第二开关管的控制端连接；第N级第二开关管的输入端与第N级第二电阻的输出端连接；第N级第二电阻的输入端与第M级电位连接；第N级第二开关管的输出端与第N级第一开关管的输出端、电平漂移电路的输出端以及负载电路的输入端连接。
结合第一方面的第二种实施方式，在第一方面的第六种实施方式中，第M级电位与第N级电位相对应设置。
结合第一方面的第二种实施方式，在第一方面的第七种实施方式中，第一时钟信号的高电平与第N级开启时钟信号的高电平和第N级关闭时钟信号的高电平相同。
结合第一方面，在第一方面的第八种实施方式中，负载电路为GOA电路。
第二方面，本申请提供了一种显示面板，其包括上述任一实施方式中的时钟信号调制电路。
本申请提供的时钟信号调制电路，通过电荷共享电路将电平漂移电路电路输出的第二时钟信号进行分时多级调制，能够降低传输负载电路所需第三时钟信号的电流有效值，从而降低了传输第三时钟信号的走线温度。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为传统技术方案中时钟信号调制电路的结构示意图。
图2为本申请实施例提供的时钟信号调制电路的第一种结构示意图。
图3为本申请实施例提供的时钟信号调制电路的第二种结构示意图。
图4为本申请实施例提供的时钟信号调制电路中关键时钟信号的波形图。
图5为本申请实施例提供的时钟信号调制电路中第N级第一电荷共享子电路的电路原理图。
图6为本申请实施例提供的时钟信号调制电路中第N级第二电荷共享子电路的电路原理图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图2所示，本实施例提供了一种时钟信号调制电路，其包括电平漂移电路100、电荷共享电路200以及负载电路300；电平漂移电路100，用于连接时序控制器的输出端以引入第一时钟信号CK1，并根据开启电压和关闭电压调制第一时钟信号CK1，以输出第二时钟信号CK2；电荷共享电路200，与电平漂移电路100的输出端连接，用于根据第一时钟信号CK1，电荷共享电路200对第二时钟信号CK2进行分时多级调制，以输出第三时钟信号CK3；以及负载电路300，与电荷共享电路200的输出端连接，用于接入第三时钟信号CK3。
具体地，本实例中时钟信号调制电路通过电荷共享电路200将电平漂移电路100电路输出的第二时钟信号CK2的上升沿和下降沿进行分时多级电位调制，即将其上升沿通过多级电位依次抬高，下降沿通过多级电位依次拉低，最终输出负载电路300所需的第三时钟信号CK3，这样的过程能够降低传输负载电路300所需第三时钟信号CK3的电流有效值，从而降低了传输第三时钟信号CK3的走线温度。
如图3所示，在其中一个实施例中，电荷共享电路200包括信号发生器210、多个级联的第一电荷共享子电路220、多个级联的第二电荷共享子电路230以及数字电位选择器240；一信号发生器210，与时序控制器的输出端连接，用于根据第一时钟信号CK1生成多级开启时钟信号和多级关闭时钟信号；多个级联的第一电荷共享子电路220，与电平漂移电路100的输出端、负载电路300的输入端以及信号发生器210的输出端连接，用于根据多级开启时钟信号对第二时钟信号CK2的上升沿进行分时多级调制；多个级联的第二电荷共享子电路230，与电平漂移电路100的输出端、负载电路300的输入端、信号发生器210的输出端以及多个级联的第一电荷共享子电路220连接，用于根据多级关闭时钟信号对第二时钟信号CK2的下降沿进行分时多级调制；一数字电位选择器240，与多个级联的第一电荷共享子电路220和多个级联的第二电荷共享子电路230连接，用于提供多级电位。
具体地，信号发生器210根据一个时钟信号生成多个时钟信号，属于现有技术，在此不作敷述；多级开启时钟信号分别对应控制多个级联中的第一电荷共享子电路，对第二时钟信号CK2的上升沿进行分时多级电位调制，即将其上升沿通过多级电位依次抬高；多级关闭时钟信号分别对应控制多个级联的第二电荷共享子电路230，对第二时钟信号CK2的下降沿进行分时多级电位调制，即下降沿通过多级电位依次拉低，最终将第二时钟信号CK2的高电平和低电平调制到电平漂移电路100中的开启电压即高电平VGH和关闭电压即低电平VGL，以供GOA电路或者负载电路300使用。
如图5和图6所示，在其中一个实施例中，第N级开启时钟信号CK-ON(N)与第N级第一电荷共享子电路的控制端连接，第N级电位VN与第N级第一电荷共享子电路的输入端连接；第N级关闭时钟信号CK-OFF(N)与第N级第二电荷共享子电路的控制端连接，第M级电位VM与第N级第二电荷共享子电路的输入端连接；第N级第一电荷共享子电路的输出端与第N级第二电荷共享子电路的输出端、电平漂移电路100的输出端以及负载电路300的输入端连接；其中，M、N均为正整数；第N+1级电位高于第N级电位VN；第M级电位VM高于第M+1级电位。
如图4所示，在其中一个实施例中，第N级开启时钟信号CK-ON(N)的高电平维持时间、第N级关闭时钟信号CK-OFF(N)的高电平维持时间均小于第一时钟信号CK1的高电平维持时间；第N级开启时钟信号CK-ON(N)的下降沿与第N+1级开启时钟信号CK-ON(N+1)的上升沿相对应；第N级关闭时钟信号CK-OFF(N)的上升沿与第N+1级关闭时钟信号CK-OFF(N+1)的下降沿相对应；其中，当N为1时，第N级开启时钟信号CK-ON(N)的上升沿与第一时钟信号CK1的上升沿相对应；第N级关闭时钟信号CK-OFF(N)的下降沿与第一时钟信号CK1的下降沿相对应。
具体地，多级开启时钟信号分时依次输出高电平，以避免相互间同时输出高电平；多级关闭时钟信号分时依次输出高电平，以避免相互间同时输出高电平。
如图5所示，在其中一个实施例中，第N级第一电荷共享子电路包括第N级第一电阻R1N和第N级第一开关管T1N；第N级开启时钟信号CK-ON(N)与第N级第一开关管T1N的控制端连接；第N级第一开关管T1N的输入端与第N级第一电阻R1N的输出端连接；第N级第一电阻R1N的输入端与第N级电位VN连接；第N级第一开关管T1N的输出端与第N级第二电荷共享子电路的输出端、电平漂移电路100的输出端以及负载电路300的输入端连接。
具体地，第N级第一开关管T1N可以但不限于为三极管或者MOS管或者薄膜晶体管，可以根据其使用场景需要进行选择，也可以为开关电路或者开关单元。
如图6所示，在其中一个实施例中，第N级第二电荷共享子电路包括第N级第二电阻R2N和第N级第二开关管T2N；第N级关闭时钟信号CK-OFF(N)与第N级第二开关管T2N的控制端连接；第N级第二开关管T2N的输入端与第N级第二电阻R2N的输出端连接；第N级第二电阻R2N的输入端与第M级电位VM连接；第N级第二开关管T2N的输出端与第N级第一开关管T1N的输出端、电平漂移电路100的输出端以及负载电路300的输入端连接。
具体地，第N级第二开关管T2N可以但不限于为三极管或者MOS管或者薄膜晶体管，可以根据其使用场景需要进行选择，也可以为开关电路或者开关单元。
在其中一个实施例中，第M级电位VM与第N级电位VN相对应设置。
具体地，例如，当第N级电位VN、第N+1级电位以及第N+2级电位依次为直流2V、直流4V、直流6V时，第M级电位VM、第M+1级电位以及第M+2级电位依次为直流6V、直流4V、直流2V；该点位反序的设置方式，可以减少数字电位选择器240的电位输出，进一步简化电路的设置。
在其中一个实施例中，第一时钟信号CK1的高电平与第N级开启时钟信号CK-ON(N)的高电平和第N级关闭时钟信号CK-OFF(N)的高电平相同。
如图1所示，在其中一个实施例中，负载电路300为GOA电路。
具体地，负载电路300可以但不限于为GOA电路，也可以是负载电路300包括多个依次连接的阻容单元；其中，第P个阻容单元的输出端与第P+1个阻容单元的输入端连接；第P个阻容单元的接地端与第P+1个阻容单元的接地端连接，并接地；其中，P为正整数；当P为1时，第P个阻容单元的输入端与电荷共享电路200的输出端连接。
阻容单元包括一电阻和一电容；电阻的第一端作为阻容单元的输入端；电阻的第二端作为阻容单元的输出端，与电容的第一端连接；电容的第二端作为阻容单元的接地端，与大地连接。
在其中一个实施例中，本申请提供了一种显示面板，其包括上述任一实施例中的时钟信号调制电路。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的时钟信号调制电路进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种时钟信号调制电路，其特征在于，包括：
电平漂移电路，用于连接时序控制器的输出端以引入第一时钟信号，并根据开启电压和关闭电压调制所述第一时钟信号，以输出第二时钟信号；
电荷共享电路，与所述电平漂移电路的输出端连接，用于根据所述第一时钟信号，所述电荷共享电路对所述第二时钟信号进行分时多级调制，以输出第三时钟信号；以及
负载电路，与所述电荷共享电路的输出端连接，用于接入所述第三时钟信号。
2.根据权利要求1所述的时钟信号调制电路，其特征在于，所述电荷共享电路包括：
一信号发生器，与所述时序控制器的输出端连接，用于根据所述第一时钟信号生成多级开启时钟信号和多级关闭时钟信号；
多个级联的第一电荷共享子电路，与所述电平漂移电路的输出端、所述负载电路的输入端以及所述信号发生器的输出端连接，用于根据所述多级开启时钟信号对所述第二时钟信号的上升沿进行分时多级调制；
多个级联的第二电荷共享子电路，与所述电平漂移电路的输出端、所述负载电路的输入端、所述信号发生器的输出端以及多个级联的所述第一电荷共享子电路连接，用于根据所述多级关闭时钟信号对所述第二时钟信号的下降沿进行分时多级调制；
一数字电位选择器，与多个级联的所述第一电荷共享子电路和多个级联的所述第二电荷共享子电路连接，用于提供多级电位。
3.根据权利要求2所述的时钟信号调制电路，其特征在于，第N级开启时钟信号与第N级第一电荷共享子电路的控制端连接，第N级电位与所述第N级第一电荷共享子电路的输入端连接；
第N级关闭时钟信号与第N级第二电荷共享子电路的控制端连接，第M级电位与所述第N级第二电荷共享子电路的输入端连接；
所述第N级第一电荷共享子电路的输出端与所述第N级第二电荷共享子电路的输出端、所述电平漂移电路的输出端以及所述负载电路的输入端连接；
其中，M、N均为正整数；第N+1级电位高于所述第N级电位；所述第M级电位高于第M+1级电位。
4.根据权利要求3所述的时钟信号调制电路，其特征在于，所述第N级开启时钟信号的高电平维持时间、所述第N级关闭时钟信号的高电平维持时间均小于所述第一时钟信号的高电平维持时间；
所述第N级开启时钟信号的下降沿与第N+1级开启时钟信号的上升沿相对应；
所述第N级关闭时钟信号的上升沿与第N+1级关闭时钟信号的下降沿相对应；
其中，当N为1时，所述第N级开启时钟信号的上升沿与所述第一时钟信号的上升沿相对应；所述第N级关闭时钟信号的下降沿与所述第一时钟信号的下降沿相对应。
5.根据权利要求4所述的时钟信号调制电路，其特征在于，所述第N级第一电荷共享子电路包括第N级第一电阻和第N级第一开关管；
所述第N级开启时钟信号与所述第N级第一开关管的控制端连接；所述第N级第一开关管的输入端与所述第N级第一电阻的输出端连接；所述第N级第一电阻的输入端与所述第N级电位连接；所述第N级第一开关管的输出端与所述第N级第二电荷共享子电路的输出端、所述电平漂移电路的输出端以及所述负载电路的输入端连接。
6.根据权利要求5所述的时钟信号调制电路，其特征在于，所述第N级第二电荷共享子电路包括第N级第二电阻和第N级第二开关管；
所述第N级关闭时钟信号与所述第N级第二开关管的控制端连接；所述第N级第二开关管的输入端与所述第N级第二电阻的输出端连接；所述第N级第二电阻的输入端与所述第M级电位连接；所述第N级第二开关管的输出端与所述第N级第一开关管的输出端、所述电平漂移电路的输出端以及所述负载电路的输入端连接。
7.根据权利要求3所述的时钟信号调制电路，其特征在于，所述第M级电位与所述第N级电位相对应设置。
8.根据权利要求3所述的时钟信号调制电路，其特征在于，所述第一时钟信号的高电平与所述第N级开启时钟信号的高电平和所述第N级关闭时钟信号的高电平相同。
9.根据权利要求1所述的时钟信号调制电路，其特征在于，所述负载电路为GOA电路。
10.一种显示面板，其特征在于，包括如权利要求1至权利要求9中任一项所述的时钟信号调制电路。
CN202010032352.0A 2020-01-13 2020-01-13 一种时钟信号调制电路和显示面板 Pending CN111145702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010032352.0A CN111145702A (zh) 2020-01-13 2020-01-13 一种时钟信号调制电路和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010032352.0A CN111145702A (zh) 2020-01-13 2020-01-13 一种时钟信号调制电路和显示面板

Publications (1)

Publication Number Publication Date
CN111145702A true CN111145702A (zh) 2020-05-12

Family

ID=70524662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010032352.0A Pending CN111145702A (zh) 2020-01-13 2020-01-13 一种时钟信号调制电路和显示面板

Country Status (1)

Country Link
CN (1) CN111145702A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062415A1 (zh) * 2020-09-28 2022-03-31 北京奕斯伟计算技术有限公司 电荷共享电路、方法、显示驱动模组和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326440A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体集積回路装置およびその装置を用いた電子装置
CN103258514A (zh) * 2013-05-06 2013-08-21 深圳市华星光电技术有限公司 Goa驱动电路及驱动方法
CN103475341A (zh) * 2013-09-16 2013-12-25 北京京东方光电科技有限公司 时钟信号生成方法及生成电路、栅极驱动电路
CN104966505A (zh) * 2015-07-31 2015-10-07 深圳市华星光电技术有限公司 削角电路、具有该电路的液晶显示装置及驱动方法
CN105609080A (zh) * 2016-03-16 2016-05-25 深圳市华星光电技术有限公司 可调节削角波形的削角电路及削角波形的调节方法
CN106157913A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种液晶显示器的栅极开启电压产生装置
CN109859710A (zh) * 2019-02-26 2019-06-07 昆山龙腾光电有限公司 栅极驱动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326440A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体集積回路装置およびその装置を用いた電子装置
CN103258514A (zh) * 2013-05-06 2013-08-21 深圳市华星光电技术有限公司 Goa驱动电路及驱动方法
CN103475341A (zh) * 2013-09-16 2013-12-25 北京京东方光电科技有限公司 时钟信号生成方法及生成电路、栅极驱动电路
CN104966505A (zh) * 2015-07-31 2015-10-07 深圳市华星光电技术有限公司 削角电路、具有该电路的液晶显示装置及驱动方法
CN105609080A (zh) * 2016-03-16 2016-05-25 深圳市华星光电技术有限公司 可调节削角波形的削角电路及削角波形的调节方法
CN106157913A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种液晶显示器的栅极开启电压产生装置
CN109859710A (zh) * 2019-02-26 2019-06-07 昆山龙腾光电有限公司 栅极驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
白英彩: "《英汉计算机技术大辞典》", 30 April 1997 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062415A1 (zh) * 2020-09-28 2022-03-31 北京奕斯伟计算技术有限公司 电荷共享电路、方法、显示驱动模组和显示装置
US11749189B2 (en) 2020-09-28 2023-09-05 Beijing Eswin Computing Technology Co., Ltd. Charge sharing circuit with two clock signal generation units, charge sharing method, display driving module and display device

Similar Documents

Publication Publication Date Title
US10997886B2 (en) Shift register and method of driving the same, gate driving circuit, and display device
CN102982777B (zh) 显示装置的栅极驱动电路
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108962154B (zh) 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
US10204694B2 (en) Shift register, gate driving circuit and display apparatus
US10453369B2 (en) Shift register unit, driving method thereof, gate driver on array and display apparatus
CN107527587B (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
US11037502B2 (en) Shift register and driving method thereof, gate driving circuit, array substrate, and display device
CN108573673B (zh) 移位寄存器、驱动电路、显示装置
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
CN109448656B (zh) 移位暂存器和栅极驱动电路
US10403188B2 (en) Shift register unit, gate driving circuit and display device
CN104966503B (zh) 一种栅极驱动电路及其驱动方法、电平移位器
US10522065B2 (en) Transmitting electrode scan driving unit, driving circuit, driving method and array substrate
CN108492793B (zh) 移位寄存器、栅极驱动电路及显示装置
CN106683607B (zh) 一种移位寄存器、栅极驱动电路及显示面板
US9703416B2 (en) Touch circuit, touch panel and display apparatus
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108053801B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108766381B (zh) 一种移位寄存器电路、阵列基板和显示装置
CN112102768A (zh) Goa电路及显示面板
CN111488859A (zh) 指纹识别驱动电路
CN110189681B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN109859701B (zh) 移位暂存器和栅极驱动电路
CN110136669B (zh) 移位寄存器单元及其驱动方法和栅极驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200512

RJ01 Rejection of invention patent application after publication