CN111130546B - 基于硬件二分法的adc自动校准方法 - Google Patents

基于硬件二分法的adc自动校准方法 Download PDF

Info

Publication number
CN111130546B
CN111130546B CN201911421183.3A CN201911421183A CN111130546B CN 111130546 B CN111130546 B CN 111130546B CN 201911421183 A CN201911421183 A CN 201911421183A CN 111130546 B CN111130546 B CN 111130546B
Authority
CN
China
Prior art keywords
trimming
calibration
value
vref
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911421183.3A
Other languages
English (en)
Other versions
CN111130546A (zh
Inventor
方马龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xijie Microelectronics Co ltd
Original Assignee
Wuxi Xijie Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xijie Microelectronics Co ltd filed Critical Wuxi Xijie Microelectronics Co ltd
Priority to CN201911421183.3A priority Critical patent/CN111130546B/zh
Publication of CN111130546A publication Critical patent/CN111130546A/zh
Application granted granted Critical
Publication of CN111130546B publication Critical patent/CN111130546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及MCU芯片校准技术领域，尤其涉及一种基于硬件二分法的MCU芯片ADC自动校准方法，该方法是在进入MCU芯片的ADC内部基准修调模式后，外部输入目标修调电压值，利用ADC模块内部的比较器首先将校准值初始设定档位所对应的内部基准电压值与目标修调电压值进行比较，根据比较结果变化校准值的设定档位，采用二分法，每经过一个SCK信号进行一次比较，直至比较结果符合修调校准允许误差范围时，结束比较，最后一次比较所采用的修调校准值即为正确的修调校准值，将其烧写入MCU芯片的配置字，修调校准结束，SDA串行输入端口返回高电平，利用本发明所述方法，减少了测试时间，提高了测试精度，降低了测试成本。

Description

基于硬件二分法的ADC自动校准方法
技术领域
本发明涉及MCU校准技术领域，尤其涉及一种基于硬件二分法的MCU芯片ADC自动校准方法。
背景技术
现有ADC类MCU常规校准是通过CP测试(中测)或者FT测试(成测)进行修调，由于每个芯片修调值不是固定的，常规测试机只能通过串行测试逐个修调，测试时间成倍增加，而且测量电压会有误差，以图1所示的芯片为例，测试时，芯片6脚SCK端口、7脚SDA端口上电并分别串行输入固定的时钟和数据进入ADC内部基准修调模式，之后通过SCK端口配合SDA端口串行输入不同的校准值VCAL<4:0>，芯片8脚VREF OUT端口会输出不同的电压，直至VREFOUT输出的电压值符合标准设计值，校准测试结束，然后将此校准值烧录至MCU的配置字中，上述校准测试过程串行输入数据以及等待VREF OUT端口输出后测量电压的时间都会较长。因此现有的MCU芯片ADC自动校准方法存在测试时间长，测试程序繁杂的问题。
发明内容
针对现有技术中的问题，本发明提供一种基于硬件二分法的MCU芯片ADC自动校准方法。
为实现以上技术目的，本发明的技术方案是：
一种基于硬件二分法的MCU芯片ADC自动校准方法，包括以下步骤：
A.设定目标修调电压值Vg；
B.设定修调校准值范围，校准值VCAL以<X:0>变化，即校准值一共有2X+1个档位，逐级递增，内部基准电压值VREF随着校准值VCAL的递增而递增，校准值VCAL为第1档时，内部基准电压值为最小值VREFmin，校准值VCAL为第2X+1档时，内部基准电压值为最大值VREFmax，校准值的初始设定档位为第2X+1档；
若每一档修调的电压值为Vt,校准值VCAL每递增一个档位，VREF递增Vt，则2X+1档的修调电压范围为2X+1*Vt，修调完成后的修调校准允许误差范围ΔVt≤Vt/2，修调范围为Vg±Vt/2；
C.根据MCU芯片功能说明，在MCU芯片的SCK端口输入时钟信号，在SDA串行输入端口输入相应数据，使MCU芯片进入ADC内部基准修调模式；
D.进入ADC内部基准修调模式后，首先判定内部状态机输出的内部基准电压值VREF是否落入修调范围Vg±Vt/2；如果未落入，则修调失效，如果落入，则修调有效，在SCK端口输入一个时钟信号，开始修调；
E.开始修调后，外部输入目标修调电压值Vg，内部状态机输出校准值VCAL为第2X+1档时对应的内部基准电压值VREF，利用ADC模块内部的比较器该内部基准电压值VREF与目标修调电压值Vg进行比较，根据比较结果变化校准值VCAL的设定档位，采用二分法，每输入一个时钟信号进行一次比较，直至比较结果符合修调校准允许误差范围ΔVt时，结束比较，最后一次比较所采用的修调校准值即为正确的修调校准值，将其烧写入MCU芯片的配置字，修调校准结束，SDA串行输入端口返回高电平以示修调校准结束。
作为优选，步骤D包括以下步骤：
D1.进入ADC内部基准修调模式后，外部输入测试修调电压值Vg-Vt/2，内部状态机给出校准值VCAL为第2X+1档时对应的内部基准电压值VREFmax，利用ADC模块内部的比较器将内部基准电压值VREFmax与测试修调电压值Vg-Vt/2进行比较，若VREFmax＜Vg-Vt/2，则比较器输出0，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入D2步骤；
D2.外部输入测试修调电压值Vg+Vt/2，内部状态机给出校准值VCAL为第1档时对应的内部基准电压值VREFmin，利用ADC模块内部的比较器将内部基准电压值VREFmin与测试修调电压值Vg+Vt/2进行比较，若VREFmin＞Vg+Vt/2，则比较器输出1，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入步骤E。
从以上描述可以看出，本发明具备以下优点：
利用本发明所述方法对MCU芯片进行ADC修调校准时，不仅可以实现并行测试，成倍地减少测试时间，而且测试机可以提供非常精准的电压，使得修调精度得以提高，并且现有的普通烧写器就可以实现上述方法，在芯片竞争日益激烈的环境下不仅大大降低了测试成本和测试难度，而且提高了芯片的价格竞争力。
附图说明
图1是现有MCU芯片的结构示意图；
图2是本发明的应用示意图。
具体实施方式
结合图2，详细说明本发明的一个具体实施例，但不对本发明的权利要求做任何限定。
如图2所示，一种基于硬件二分法的MCU芯片ADC自动校准方法，包括以下步骤：
A.设定目标修调电压值Vg；
B.设定修调校准值范围，校准值VCAL以<X:0>变化，即校准值一共有2X+1个档位，逐级递增，内部基准电压值VREF随着校准值VCAL的递增而递增，校准值VCAL为第1档时，内部基准电压值为最小值VREFmin，校准值VCAL为第2X+1档时，内部基准电压值为最大值VREFmax，校准值的初始设定档位为第2X+1档；
若每一档修调的电压值为Vt,校准值VCAL每递增一个档位，VREF递增Vt，则2X+1档的修调电压范围为2X+1*Vt，修调完成后的修调校准允许误差范围ΔVt≤Vt/2，修调范围为Vg±Vt/2；
C.根据MCU芯片功能说明，在MCU芯片的SCK端口输入时钟信号，在SDA串行输入端口输入相应数据，使MCU芯片进入ADC内部基准修调模式；
D.进入ADC内部基准修调模式后，首先判定内部状态机输出的内部基准电压值VREF是否落入修调范围Vg±Vt/2；如果未落入，则修调失效，如果落入，则修调有效，在SCK端口输入一个时钟信号，开始修调，具体包括以下步骤：
D1.进入ADC内部基准修调模式后，外部输入测试修调电压值Vg-Vt/2，内部状态机给出校准值VCAL为第2X+1档时对应的内部基准电压值VREFmax，利用ADC模块内部的比较器将内部基准电压值VREFmax与测试修调电压值Vg-Vt/2进行比较，若VREFmax＜Vg-Vt/2，则比较器输出0，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入D2步骤；
D2.外部输入测试修调电压值Vg+Vt/2，内部状态机给出校准值VCAL为第1档时对应的内部基准电压值VREFmin，利用ADC模块内部的比较器将内部基准电压值VREFmin与测试修调电压值Vg+Vt/2进行比较，若VREFmin＞Vg+Vt/2，则比较器输出1，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入步骤E
E.开始修调后，外部输入目标修调电压值Vg，内部状态机输出校准值VCAL为第2X+1档时对应的内部基准电压值VREF，利用ADC模块内部的比较器该内部基准电压值VREF与目标修调电压值Vg进行比较，根据比较结果变化校准值VCAL的设定档位，采用二分法，每输入一个时钟信号进行一次比较，直至比较结果符合修调校准允许误差范围ΔVt时，结束比较，最后一次比较所采用的修调校准值即为正确的修调校准值，将其烧写入MCU芯片的配置字，修调校准结束，SDA串行输入端口返回高电平以示修调校准结束。
根据上述方法，给出具体应用示例：
设定目标修调电压值为4V，修调校准值VCAL以<4:0>变化，即校准值VCAL一共有32个档位，逐级递增，内部基准电压VREF随着校准值VCAL递增而递增，校准值VCAL为第1档(即VCAL＝00000)时，内部基准电压为最小值，校准值为第32档(即VCAL＝11111)时，内部基准电压为最大值，校准值的初始设定档位为第17档(即VCAL＝10000)；
假设每一档可修调Vt＝0.01V，校准值VCAL每递增一个档位，VREF递增0.01V，则32档修调范围为0.32V，最终修调后误差应<＝Vt/2＝0.005V；
若修调校准值VCAL的中间值(即初始设定档位)为VCAL＝10000，则初始VREF只需3.845V<＝VREF<＝4.165V范围内则可通过修调满足结果3.995V至4.005V范围内。
利用ADC模块内部的比较器将内部基准电压与外部输入的目标修调电压值进行比较，且采用二分法比较的比较过程如下：
首先判断是否在可修调范围内：
第一步：外部测试机给出测试修调电压3.995V，内部状态机初始值为VCAL＝11111，若VREF<3.995V，比较器输出0，此时判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则输入一个SCK时钟，进入第二步；
第二步：外部测试机给出测试修调电压4.005V，输入一个SCK时钟，内部状态机使得VCAL＝00000，若VREF>4.005V，比较器输出1，此时判定为可修调的最小值大于目标电压，SDA输出高电平，此修调失效；否则输入一个SCK时钟，进入第三步；
第三步：
(1)第一种情形：假设初始VREF＝4.153V：
第一次比较，外部测试机给出电压4.000V，内部状态机VCAL＝10000：
则VREF＝4.153V，VREF>目标修调电压4V，比较器输出1,输入一个SCK时钟VCAL<4>置0，VCAL<3>置1；
第二次比较，内部状态机VCAL＝01000：
则VREF＝4.153V-0.08V＝4.073V，VREF>目标修调电压4V，比较器输出1，输入一个SCK时钟VCAL<3>置0，VCAL<2>置1；
第三次比较，内部状态机VCAL＝00100：
则VREF＝4.153V-0.12V＝4.033V，VREF>目标修调电压4V，比较器输出1，输入一个SCK时钟VCAL<2>置0，VCAL<1>置1；
第四次比较，内部状态机VCAL＝00010：
则VREF＝4.153V-0.14V＝4.013V，VREF>目标修调电压4V，比较器输出1，输入一个SCK时钟VCAL<1>置0，VCAL<0>置1；
第五次比较，内部状态机VCAL＝00001：
则VREF＝4.153V-0.15V＝4.003V，VREF>目标修调电压4V，比较器输出1；
第五次比较所采用的修调校准值VCAL＝00001即为正确的修调校准值，输入一个SCK时钟将其烧写入MCU芯片的配置字，SDA串行输入端口返回高电平以示修调校准结束。
(2)第二种情形：假设初始VREF＝3.889V，
第一次比较，外部测试机给出电压4.000V，内部状态机VCAL＝10000：
则VREF＝3.889V，VREF<目标修调电压4V，比较器输出0，输入一个SCK时钟VCAL<3>置1；
第二次比较，内部状态机VCAL＝11000，则VREF＝3.889V+0.08V＝3.969V，VREF<目标修调电压4V，比较器输出0，输入一个SCK时钟VCAL<2>置1；
第三次比较，内部状态机VCAL＝11100，则VREF＝3.889V+0.12V＝4.009V，VREF>目标修调电压4V，比较器输出1，输入一个SCK时钟VCAL<2>置0，VCAL<1>置1；
第四次比较，内部状态机VCAL＝11010，则VREF＝3.889V+0.10V＝3.989V，VREF<目标修调电压4V，比较器输出0，输入一个SCK时钟VCAL<0>置1；
第五次比较，内部状态机VCAL＝11011，则VREF＝3.889V+0.11V＝3.999V，VREF<目标修调电压4V，比较器输出0；
第五次比较所采用的修调校准值＝11011即为正确的修调校准值，输入一个SCK时钟将其烧写入MCU芯片的配置字，SDA串行输入端口返回高电平以示修调校准结束。
从上述两种比较情形可以看出，若VREF在修调范围内，则五次比较后，VREF一定会在修调误差范围内。
从上述过程可以看出，利用本发明所述方法进行ADC修调校准时，不仅可以实现并行测试，成倍地减少测试时间，而且测试机可以提供非常精准的电压，使得修调精度得以提高，并且现有的普通烧写器就可以实现上述方法，在芯片竞争日益激烈的环境下不仅大大降低了测试成本和测试难度，而且提高了芯片的价格竞争力。
综上所述，本发明具有以下优点：
利用本发明所述方法对MCU芯片进行ADC修调校准时，不仅可以实现并行测试，成倍地减少测试时间，而且测试机可以提供非常精准的电压，使得修调精度得以提高，并且现有的普通烧写器就可以实现上述方法，在芯片竞争日益激烈的环境下不仅大大降低了测试成本和测试难度，而且提高了芯片的价格竞争力。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。

Claims (2)

1.一种基于硬件二分法的MCU芯片ADC自动校准方法，包括以下步骤：
A.设定目标修调电压值Vg；
B.设定修调校准值范围，校准值VCAL以<X:0>变化，即校准值一共有2X+1个档位，逐级递增，内部基准电压值VREF随着校准值VCAL的递增而递增，校准值VCAL为第1档时，内部基准电压值为最小值VREFmin，校准值VCAL为第2X+1档时，内部基准电压值为最大值VREFmax，校准值的初始设定档位为第2X+1档；
若每一档修调的电压值为Vt,校准值VCAL每递增一个档位，VREF递增Vt，则2X+1档的修调电压范围为2X+1*Vt，修调完成后的修调校准允许误差范围ΔVt≤Vt/2，修调范围为Vg±Vt/2；
C.根据MCU芯片功能说明，在MCU芯片的SCK端口输入时钟信号，在SDA串行输入端口输入相应数据，使MCU芯片进入ADC内部基准修调模式；
D.进入ADC内部基准修调模式后，首先判定内部状态机输出的内部基准电压值VREF是否落入修调范围Vg±Vt/2；如果未落入，则修调失效，如果落入，则修调有效，在SCK端口输入一个时钟信号，开始修调；
E.开始修调后，外部输入目标修调电压值Vg，内部状态机输出校准值VCAL为第2X+1档时对应的内部基准电压值VREF，利用ADC模块内部的比较器该内部基准电压值VREF与目标修调电压值Vg进行比较，根据比较结果变化校准值VCAL的设定档位，采用二分法，每输入一个时钟信号进行一次比较，直至比较结果符合修调校准允许误差范围ΔVt时，结束比较，最后一次比较所采用的修调校准值即为正确的修调校准值，将其烧写入MCU芯片的配置字，修调校准结束，SDA串行输入端口返回高电平以示修调校准结束。
2.根据权利要求1所述的基于硬件二分法的MCU芯片ADC自动校准方法，其特征在于：步骤D包括以下步骤：
D1.进入ADC内部基准修调模式后，外部输入测试修调电压值Vg-Vt/2，内部状态机给出校准值VCAL为第2X+1档时对应的内部基准电压值VREFmax，利用ADC模块内部的比较器将内部基准电压值VREFmax与测试修调电压值Vg-Vt/2进行比较，若VREFmax＜Vg-Vt/2，则比较器输出0，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入D2步骤；
D2.外部输入测试修调电压值Vg+Vt/2，内部状态机给出校准值VCAL为第1档时对应的内部基准电压值VREFmin，利用ADC模块内部的比较器将内部基准电压值VREFmin与测试修调电压值Vg+Vt/2进行比较，若VREFmin＞Vg+Vt/2，则比较器输出1，判定为可修调的最大值小于目标电压，SDA输出高电平，修调失效；否则在SCK端口输入一个时钟信号，进入步骤E。
CN201911421183.3A 2019-12-31 2019-12-31 基于硬件二分法的adc自动校准方法 Active CN111130546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911421183.3A CN111130546B (zh) 2019-12-31 2019-12-31 基于硬件二分法的adc自动校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911421183.3A CN111130546B (zh) 2019-12-31 2019-12-31 基于硬件二分法的adc自动校准方法

Publications (2)

Publication Number Publication Date
CN111130546A CN111130546A (zh) 2020-05-08
CN111130546B true CN111130546B (zh) 2023-04-07

Family

ID=70507844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911421183.3A Active CN111130546B (zh) 2019-12-31 2019-12-31 基于硬件二分法的adc自动校准方法

Country Status (1)

Country Link
CN (1) CN111130546B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112104341B (zh) * 2020-08-10 2024-06-14 华帝股份有限公司 基于自适应电网工频的系统时钟校准方法
CN112015229B (zh) * 2020-08-24 2023-02-03 合肥智芯半导体有限公司 一种可使用调试器实现芯片内部时钟校准的电路
CN112578270A (zh) * 2020-12-29 2021-03-30 深圳市芯天下技术有限公司 基准电压自动校准的测试方法、装置、存储介质和终端
CN113504457B (zh) * 2021-07-08 2024-05-28 中颖电子股份有限公司 提升检测精度的电路测试装置和方法
CN115542132A (zh) * 2022-11-28 2022-12-30 深圳市鹏芯数据技术有限公司 Soc芯片内建测试电路、soc芯片及测试方法
CN116381457A (zh) * 2023-04-10 2023-07-04 中山市博测达电子科技有限公司 一种基于数据预统计的光感芯片校正方法
CN116540074A (zh) * 2023-05-09 2023-08-04 武汉芯必达微电子有限公司 一种芯片出厂校准内部电压源的方法及装置
CN116598218A (zh) * 2023-07-17 2023-08-15 深圳市思远半导体有限公司 芯片、测试机台、芯片参数的校准系统、方法及相关设备
CN116841341B (zh) * 2023-09-01 2023-12-12 合肥智芯半导体有限公司 多电压产生装置、多电压校准系统和芯片设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
JP2000298464A (ja) * 1999-03-15 2000-10-24 Texas Instr Inc <Ti> 選択的に輝度解像度を増強したディジタルイメージング制御
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
CN104660260B (zh) * 2015-02-10 2018-06-19 上海华虹宏力半导体制造有限公司 Adc的自适应滤波数字校准电路和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
JP2000298464A (ja) * 1999-03-15 2000-10-24 Texas Instr Inc <Ti> 選択的に輝度解像度を増強したディジタルイメージング制御
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统

Also Published As

Publication number Publication date
CN111130546A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN111130546B (zh) 基于硬件二分法的adc自动校准方法
US8638613B1 (en) Flash memory
US4709225A (en) Self-calibration method for capacitors in a monolithic integrated circuit
US7924209B2 (en) Self-calibration circuit and method for capacitors
US20110051523A1 (en) Small unit internal verify read in a memory device
US20100195401A1 (en) Method of programming nonvolatile memory device
CN108023571B (zh) 一种校准电路和校准方法
CN108387837B (zh) 芯片的测试方法
TWI535136B (zh) 保護裝置及其校正方法
US20060140030A1 (en) System for performing fast testing during flash reference cell setting
EP3174056B1 (en) Data reception chip
US9685972B1 (en) Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same
CN113805033B (zh) 芯片电压的修调方法
CN114492265B (zh) 一种芯片可测试设计的确定方法、设备和存储介质
CN102545906B (zh) 电流型数模转换方法和装置
CN103746693A (zh) 一种消除电容失配误差的校准电路
EP3174058B1 (en) Data reception chip
CN103811070B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN111381623A (zh) 用于基准电压修调的系统及相应的基准电压修调的方法
JPS62188100A (ja) 紫外線消去型プログラマブルｒｏｍの書込方法
CN114879789B (zh) 一种可双向自动追踪的修调集成电路
CN115051693B (zh) 一种偏移校准电路及存储器
CN111262561A (zh) 一种比较器的亚稳态检测电路
US7853845B2 (en) Circuit and method for integrated circuit configuration
JPH11161350A (ja) 電圧制御回路、電圧制御方法およびフローティング・ゲート・アナログ記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant