CN111128940A - 封装结构、半导体器件及封装方法 - Google Patents

封装结构、半导体器件及封装方法 Download PDF

Info

Publication number
CN111128940A
CN111128940A CN201911411726.3A CN201911411726A CN111128940A CN 111128940 A CN111128940 A CN 111128940A CN 201911411726 A CN201911411726 A CN 201911411726A CN 111128940 A CN111128940 A CN 111128940A
Authority
CN
China
Prior art keywords
bar
solder
substrate
preset
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911411726.3A
Other languages
English (en)
Inventor
周立
王俊
王文桂
靳嫣然
潘华东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Photonics Technology Co Ltd
Original Assignee
Suzhou Everbright Photonics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Everbright Photonics Technology Co Ltd filed Critical Suzhou Everbright Photonics Technology Co Ltd
Priority to CN201911411726.3A priority Critical patent/CN111128940A/zh
Publication of CN111128940A publication Critical patent/CN111128940A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明半导体技术领域，具体涉及封装结构、半导体器件及封装方法，其中封装结构包括：基底；焊料，形成在所述基底表面；巴条，所述巴条的第一电极面与所述焊料接触且所述巴条的一端伸出所述基底的预设边缘；其中，所述焊料在所述基底表面的正投影面积小于所述巴条在所述基底表面的正投影面积。本发明实施例提供的封装结构，通过将巴条的一端伸出基底的预设边缘且控制焊料在基底表面的正投影面积小于巴条在所述基底表面的正投影面积，使得在基底与巴条之间形成让位空间，用于预防焊料流动或迁移到巴条的腔面以及侧面处，即避免了巴条的失效。

Description

封装结构、半导体器件及封装方法
技术领域
本发明涉及半导体技术领域，具体涉及封装结构、半导体器件及封装方法。
背景技术
现行半导体巴条在封装时所使用的焊料分两类，一种是硬性焊料，一种是软性焊料。其中，软焊料一般为铟。铟焊料虽然有导热率高，封装应力小的优点，但其在加热情况下易流动且在半导体器件使用过程中，加电易发生电迁移。
具体地，如图1a所示，巴条30通过焊料20焊接封装在基底10上，在巴条第一电极面均匀接触焊料。如图1b所示，在封装过程中使得焊料均匀接触整个第一电极面；或者，更进一步地，焊料区域的面积会大于巴条面积以更好地保证散热。但是，在巴条工作过程中，铟焊料会因电学迁移特性，从焊接面向巴条侧边(包括巴条前后腔面以及巴条左右侧面)迁移。当铟焊料迁移到巴条侧边的PN结的第二电极材料处时，铟焊料将联通巴条的PN结，形成并联在PN结上的一个电阻，成为一个芯片边缘的漏电通道。铟焊料是金属材料，形成的电阻远小于芯片PN结电阻，芯片工作时大量电流从该漏电通道流过，容易造成该位置发热烧毁，导致巴条失效。
发明内容
有鉴于此，本发明实施例提供了一种封装结构、半导体器件及封装方法，以解决现有封装方法所导致的巴条容易失效的问题。
根据第一方面，本发明实施例提供了一种封装结构，包括：
基底；
焊料，形成在所述基底表面；
巴条，所述巴条的第一电极面与所述焊料接触且所述巴条的一端伸出所述基底的预设边缘；其中，所述焊料在所述基底表面的正投影面积小于所述巴条在所述基底表面的正投影面积。
本发明实施例提供的封装结构，通过将巴条的一端伸出基底的预设边缘且控制焊料在基底表面的正投影面积小于巴条在所述基底表面的正投影面积，使得在基底与巴条之间形成让位空间，用于预防焊料流动或迁移到巴条的腔面以及侧面处，能够避免巴条的失效。
结合第一方面，在第一方面第一实施方式中，所述巴条的一端伸出所述预设边缘的距离为10μm-20μm。
本发明实施例提供的封装结构，通过将巴条伸出基底的预设边缘，在伸出的部分无焊料，能够预防焊料流动或迁移到巴条的前腔面。
结合第一方面第一实施方式，在第一方面第二实施方式中，在所述巴条的腔长方向上，所述焊料的一端与所述预设边缘平齐，另一端与所述预设边缘之间的距离为所述巴条的腔长与第一预设值的差值；其中，所述第一预设值为50μm-200μm。
本发明实施例提供的封装结构，通过控制焊料的另一端与巴条的后腔面相距一定的距离，能够预防焊料流动或迁移到巴条的后腔面。
结合第一方面第二实施方式，在第一方面第三实施方式中，所述巴条的腔长为2mm-3mm。
结合第一方面第二实施方式或第三实施方式，在第一方面第四实施方式中，在预设方向上，所述焊料的长度为所述巴条在所述预设方向上的长度与第二预设值的差值；其中，所述第二预设值为150μm-400μm，所述预设方向为与所述腔长垂直的方向。
本发明实施例提供的封装结构，通过控制焊料的长度在对应于与腔长垂直的方向与巴条在该方向的长度相距一定的距离，能够预防焊料流动或迁移到巴条的左右两侧，抑制边缘漏电。
根据第二方面，本发明实施例还提供了一种半导体器件，包括：
本发明第一方面，或第一方面任一项实施方式中所述的封装结构；
预设部件，与所述封装结构连接；其中所述预设部件与所述半导体器件适配。
本发明实施例提供的半导体器件，通过将巴条的一端伸出基底的预设边缘且控制焊料在基底表面的正投影面积小于巴条在所述基底表面的正投影面积，使得在基底与巴条之间形成让位空间，用于预防焊料流动或迁移到巴条的腔面以及侧面处，即避免了巴条的失效，可以提高该半导体器件的使用寿命。
根据第三方面，本发明实施例还提供了一种封装方法，包括：
提供基底以及巴条；
基于所述巴条的尺寸确定掩膜板的开口尺寸；
利用所述掩膜板在所述基底表面形成焊料，并去除所述掩膜板；
控制巴条的一端伸出所述基底的预设边缘且将所述巴条的第一电极面与所述焊料接触；其中，所述焊料在所述基底表面的正投影面积小于所述巴条在所述基底表面的正投影面积。
本发明实施例提供的封装方法，通过将巴条的一端伸出基底的预设边缘且控制焊料在基底表面的正投影面积小于巴条在所述基底表面的正投影面积，使得在基底与巴条之间形成让位空间，用于预防焊料流动或迁移到巴条的腔面以及侧面处，即避免了巴条的失效。
结合第二方面，在第二方面第一实施方式中，所述基于所述巴条的尺寸确定掩膜板的开口尺寸，包括：
确定所述巴条的腔长；
计算所述巴条的腔长与第一预设值的差值，以得到所述掩膜板对应于所述腔长方向上的开口尺寸；其中，所述第一预设值为50μm-200μm。
结合第二方面第一实施方式，在第二方面第二实施方式中，所述基于所述巴条的尺寸确定掩膜板的开口尺寸，还包括：
确定所述巴条在垂直于所述腔长方向上的长度；
计算确定出的长度与第二预设值的差值，以得到所述掩膜板对应于与所述腔长垂直的方向上的开口尺寸；其中，所述第二预设值为150μm-400μm。
本发明实施例提供的封装方法，利用巴条的尺寸设置掩膜板的开口尺寸，以保证后续利用该掩膜板的开口能够控制所形成的焊料的尺寸，防止焊料在流动或迁移至巴条的侧边，抑制边缘漏电。
结合第二方面第二实施方式，在第二方面第三实施方式中，所述利用所述掩膜板在所述基底表面形成焊料，包括：
将所述掩膜板对应于所述腔长方向上的开口的一侧与所述基底的预设边缘平齐；
利用所述掩膜板在所述基底表面蒸镀所述焊料。
结合第二方面或第二方面第三实施方式，在第二方面第四实施方式中，所述控制巴条的一端伸出所述基底的预设边缘，包括：
采用悬空方式将所述巴条的一端伸出所述基底的预设边缘10μm-20μm。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a-图1b示出了现有封装结构的示意图；
图2a为现有封装结构的仰视图；
图2b为图2a中A部放大图；
图3a为现有封装结构的侧视图；
图3b为图3a中B部放大图；
图4a为根据本发明实施例的封装结构的示意图；
图4b为图4a中C部放大图；
图5为根据本发明实施例的封装方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如上文所示，现有的巴条封装结构中，一般使得焊料涂覆巴条的整个第一电极面，以保证较好的散热效果。同时考虑到焊料的流动或迁移，通常会在巴条的侧壁面上形成腔面膜，以使得焊料与巴条的侧壁面隔离。但是，这并不能完全杜绝边缘漏电。这是由于，如图2a所示，图2a示出了巴条阵列的仰视图，图2b示出了图2a中的A部放大图。请结合图2a以及图2b，在巴条腔面(解离断面)对应于第一电极面的棱边处，存在GaAs材料-绝缘膜层(SiO)-金属膜层(TiPtAu)，巴条腔面棱边解离不良带来的棱边破损和污染碎屑，会影响腔面膜的覆盖性，导致图2b所示的腔面膜31与巴条腔面间存在空隙32。
另外，如图3a所示，图3a示出了巴条阵列的侧视图，图3b示出了图3a中的B部放大图。请结合图3a以及图3b，腔面膜因本身质量或者与半导体材料的应力差导致的脱膜，更会使腔面棱边不受保护。在这些空隙处和腔面脱膜处(图3b的阴影处)，铟焊料因封装时的流动性和加电时的迁移性，容易侵入膜层与半导体材料的界面中，造成芯片边缘漏电烧毁。
基于此，本发明实施例提出了一种封装结构以及封装方法，旨在预防焊料流动或迁移到巴条腔面处。具体地，本发明实施例通过控制焊料区域大小，使得封装完成后的焊料距离巴条的至少一个腔面存在边距，从而隔离焊料与巴条腔面以及侧面的接触。
本发明实施例提供了一种封装结构，该封装结构用于巴条的封装。如图4a以及图4b所示，其中图4a示出了封装结构的俯视图，图4b示出了图4a中C部放大图。所述的封装结构包括基底10、焊料20以及巴条。需要说明的是，在实际的封装结构中，巴条30是完全覆盖焊料20的表面的，在俯视图上是看不出焊料20的。但是，在图4a以及图4b中为了便于下文的描述，进一步地，为了表示出焊料20与巴条30之间的尺寸关系，将焊料20以及巴条30全部显示出来。
具体地，基底10的具体材料可以根据实际情况进行相应的设置，在此并不做任何限制。焊料20形成在基底10的表面，用于将巴条30固定在基底10表面。所述的焊料为软焊料，具体材料可以根据实际情况进行相应的选择，在此对焊料的具体材料并不做任何限制。
如图4b所示，图4b示出了封装结构的侧视图。巴条30的第一电极面与焊料20接触，且所述巴条30的一端伸出基底10的预设边缘。请结合图4a，在下文中将巴条30伸出基底10的预设边缘的一端面称之为前腔面，与前腔面对应的另一端面称之为后腔面。图4a中的竖直方向为巴条30的腔长方向，水平方向为巴条30的长度方向，腔长方向与巴条30的长度方向垂直。所述巴条30在沿其长度方向的两个表面分别称之为左侧面以及右侧面，因此，对于巴条30而言，除了与焊料30接触的第一电极面，以及与第一电极面对应的第二电极面以外，其余的四个面分别称之为前腔面、后腔面、左侧面以及右侧面。其中所述第一电极面可以是P电极面，也可以是N电极面；相应地，第二电极面为N电极面，或P电极面。
具体地，请结合图4b，巴条30的前腔面伸出基底10的预设边缘，且焊料20在基底10表面的正投影面积小于巴条30在基底10表面的正投影面积。即，焊料20区域的面积小于巴条30在基底10表面的正投影面积。
通过将巴条30的一端伸出基底10的预设边缘且控制焊料20在基底10表面的正投影面积小于巴条30在基底10表面的正投影面积，使得在基底10与巴条30之间形成让位空间，即使后续利用该封装结构制备半导体器件的过程中，由于加热工艺所导致的焊料流动，或者，具有该封装结构的半导体器件在使用过程中发生了焊料迁移，那么由于让位空间的存在，焊料会在该让位空间内流动或迁移，而不至于流动或迁移至巴条处，用于预防焊料流动或迁移到巴条的腔面以及侧面处，即避免了巴条的失效。
作为本实施例的一个可选实施方式，巴条30的前腔面伸出基底10的预设边缘的距离为10μm-20μm。具体可以在将巴条30固定在基底10表面时，可以通过定位标识，使得巴条30的前腔面伸出基底10的预设边缘，例如，可以事先在距离巴条30的前腔面10μm-20μm的位置出设置第一标识，在基底10的预设边缘出设置第二标识，通过第一标识与第二标识的对位，即可实现巴条30的前腔面伸出基底10的预设边缘的距离为10μm-20μm。其中，巴条30的前腔面伸出基底10的预设边缘的具体距离可以根据实际情况进行设置，在此对其具体距离并不做任何限制，例如可以是10μm、12μm、15μm或20μm等等。
进一步地，如上文所示，巴条30的前腔面伸出基底10的预设边缘是为了保证在巴条30的前腔面与基底10的预设边缘之间形成让位空间，伸出的距离越长让位空间越大，但是伸出的距离越长就会导致巴条30与焊料20的接触面积相应的减小，可能会导致巴条30不能较好地利用焊料20固定在基底10表面。因此，在进行巴条30的前腔面伸出距离的确定时，除了需要让位空间的大小之外，还需要考虑到巴条30的尺寸，才能在巴条30较好地固定在基底10上的前提下，保证焊料不易流动或迁移至巴条30的前腔面。
通过将巴条伸出基底的预设边缘在伸出的部分无焊料，能够预防焊料流动或迁移到巴条的前腔面。
在本实施例的一些可选实施方式中，如图4b，在巴条30的腔长方向上，焊料20的一端与基底10的预设边缘平齐，焊料20的另一端与预设边缘之间的距离为巴条30的腔长与第一预设值的差值。即，焊料20的另一端与预设边缘之间的距离为巴条30的腔长减去第一预设值，其中，所述第一预设值为50μm-200μm。可选地，第一预设值可以是50μm、60μm、80μm、100μm、150μm以及200μm等等。
具体地，在巴条30的腔长方向上(即图4a中的竖直方向上)，焊料20的一端与预设边缘平齐，另一端与预设边缘之间的距离采用腔长计算得到。其中，在第一预设值确定之后，焊料20在该方向上的尺寸与巴条的腔长相关。
通过控制焊料20的另一端与巴条30的后腔面相距一定的距离，能够预防焊料20流动或迁移到巴条30的后腔面。
在本实施例中，巴条30的腔长可以为2mm-3mm。其具体数值取决于巴条30的具体结构以及后续所需要利用该封装结构形成的半导体器件的性能。
作为本实施例的另一些可选实施方式中，在预设方向(即，与巴条30的腔长垂直的方向上)上，焊料20的长度为巴条30在该方向上的长度与第二预设值的差值。其中，第二预设值为150μm-400μm。可选地，第二预设值可以为150μm、165μm、200μm、250μm、300μm以及400μm。其具体数值可以根据实际情况进行相应的设置，在此并不做任何限定。
具体地，在预设方向上(即图4a中的水平方向上)，先确定巴条30在该方向上的长度与第二预设值的差值，该差值就是焊料20在该方向上的长度。由于事先已经确定出巴条30在基底10表面的位置，那么就可以以巴条30在该方向上的中心线为焊料20的中心线，在确定出中心线之后，就可以基于中心线在其两侧形成焊料。例如，在预设方向上，巴条30的长度为1cm，第二预设值为200μm，在该方向上焊料20的长度为9800μm。那么，在中心线两侧分别形成4900μm长度的焊料20，从而能够保证焊料20与巴条30的第一电极面均匀接触。
通过控制焊料的长度在对应于与腔长垂直的方向与巴条在该方向的长度相距一定的距离，能够预防焊料流动或迁移到巴条的左右两侧，抑制边缘漏电。
上文所述的封装结构，焊料20距离巴条30的前后腔面以及左右侧面还有一定的距离，通过该距离可以实现隔离焊料20与巴条各个侧边的接触，避免了由于焊料与巴条侧边的接触所导致的巴条失效。其中，所述的侧边包括前后腔面以及左右侧面。
本发明实施例还提供了一种半导体器件，该半导体器件包括本发明实施例中所述的封装结构以及与该半导体器件适配的预设组件。例如，当半导体器件为半导体激光器时，预设组件就与半导体激光器适配等等。在此对预设组件的具体结构细节并不做任何限制，只需保证其与半导体器件适配即可。
本发明实施例中所述的封装结构不仅可以适用于连续巴条激光器，也可以适用于准连续巴条激光器。其中，尤其适用于准连续巴条激光器，准连续巴条激光器相对连续巴条激光器平均热损耗更低，通过控制焊料的面积，会造成巴条边缘数十μm区域散热更慢，在更高功率的巴条器件上可能造成寿命的缩短(如单个巴条平均功率为300W以上)，但在准连续巴条激光器上因废热很少，不会因边缘散热慢导致器件寿命受损。另外，准连续巴条激光器特点是高电流，反复脉冲，极易造成焊料迁移，因此更需要本发明实施例中所述的封装结构提高可靠性。
本发明实施例还提供了一种封装方法，如图5所示，所述方法包括：
S11，提供基底以及巴条。
其中，关于基底以及巴条的具体材料以及结构细节可以根据实际情况进行相应的设置，在此并不做任何限制。
S12，基于巴条的尺寸确定掩膜板的开口尺寸。
掩膜板的开口尺寸以及形状决定了后续所形成的焊料的尺寸以及形状，因此，在基底表面形成焊料之前，先基于巴条的尺寸确定掩膜板的开口尺寸，在确定出开口尺寸之后，在制备出具有该开口尺寸的掩膜板。
其中，确定掩膜板的开口尺寸的目的在于，保证后续形成的焊料在基底表面的正投影面积小于巴条在基底表面的正投影面积。具体的确定过程将在下文中进行详细描述。
需要说明的是，掩膜板仅仅是一种功能性的表述，其作用是使得在基底表面所形成的焊料的尺寸与形状与其开口适配，并不代表其他任何含义。关于掩膜板可以根据实际情况进行相应的选择，例如可以是一种具有开口的金属层等等，在此对掩膜板的具体材料以及形式并不做任何限制，只需保证其具有开口即可。
S13，利用掩膜板在基底表面形成焊料，并去除掩膜板。
由于掩膜板具有开口，那么就可以利用该开口在基底表面形成焊料，所形成的焊料的尺寸与开口尺寸相同。即，将S12中所形成的掩膜板放置在基底表面，并利用其开口在基底表面形成焊料，最后去除掩膜板。其中，在基底表面防止掩膜板时，可以采用定位的方式实现等等。
可选地，上述S13包括：
(1)将掩膜板对应于腔长方向上的开口的一侧与基底的预设边缘平齐。
由于掩膜板的开口是基于巴条确定出的，那么在基底表面放置掩膜板时，可以将掩膜板对应于巴条腔长方向上的开口的一侧与基底的预设边缘平齐。
(2)利用掩膜板在基底表面蒸镀焊料。
在掩膜板放置完成之后，采用蒸镀的方式在基底表面形成焊料。当然，也可以采用其他工艺形成焊料，并不限于蒸镀的方式。
S14，控制巴条的一端伸出基底的预设边缘且将巴条的第一电极面与焊料接触。
其中，所述焊料在基底表面的正投影面积小于巴条在基底表面的正投影面积。
在基底表面制备出焊料之后，控制巴条的一端伸出基底的预设边缘且将巴条的第一电极面与焊料接触。例如，可以采用悬空(Overhang)方式将巴条的一端伸出基底的预设边缘10μm-20μm。
关于如何控制巴条的一端伸出基底的预设边缘以及制备出的封装结构的结构细节，请参见上文描述，在此不再赘述。
本实施例提供的封装方法，通过将巴条的一端伸出基底的预设边缘且控制焊料在基底表面的正投影面积小于巴条在所述基底表面的正投影面积，使得在基底与巴条之间形成让位空间，用于预防焊料流动或迁移到巴条的腔面以及侧面处，即避免了巴条的失效。
作为本实施例的一些可选实施方式中，上述S12包括：
(1)确定巴条的腔长。
巴条的腔长在巴条制备完成之后就可以知晓，可以利用巴条的微腔结构计算得出，也可以测量得出等等，在此对腔长的获取并不做任何限制。
(2)计算巴条的腔长与第一预设值的差值，以得到掩膜板对应于腔长方向上的开口尺寸。
其中，所述第一预设值为50μm-200μm。
巴条的腔长与第一预设值的差值即为掩膜板对应于腔长方向上的开口尺寸。
在本实施例的另一些可选实施方式中，上述S12还可以包括：
(1)确定巴条在垂直于腔长方向上的长度。
巴条在垂直于腔长方向上的长度可以通过测量得出。
(2)计算确定出的长度与第二预设值的差值，以得到掩膜板对应于与腔长垂直的方向上的开口尺寸。
其中，所述第二预设值为150μm-400μm。
巴条的长度与第二预设值的差值即为掩膜板对应于与腔长垂直的方向上的开口尺寸。
利用巴条的尺寸设置掩膜板的开口尺寸，以保证后续利用该掩膜板的开口能够控制所形成的焊料的尺寸，防止焊料在流动或迁移至巴条的侧面，抑制边缘漏电。
其中，关于采用上文所述的封装方法形成的封装结构可以参见图4a-图4b所示实施例的详细描述，在此不再赘述。
本发明实施例提供的封装方法，一方面采用Overhang方式，实现巴条前腔面与焊料的隔离；另一方面通过基底上焊料区域的控制，实现巴条前后腔面和左右侧面与焊料的隔离。通过控制焊料区域和Overhang工艺，实现焊料和巴条侧边的空间隔离，可以杜绝焊料在封装时流淌到芯片侧边上，并大大增加焊料迁移到巴条侧边处的行程，这样可以提高基于该方法所制备出的半导体器件的可靠性。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种封装结构，其特征在于，包括：
基底；
焊料，形成在所述基底表面；
巴条，所述巴条的第一电极面与所述焊料接触且所述巴条的一端伸出所述基底的预设边缘；其中，所述焊料在所述基底表面的正投影面积小于所述巴条在所述基底表面的正投影面积。
2.根据权利要求1所述的封装结构，其特征在于，所述巴条的一端伸出所述预设边缘的距离为10μm-20μm。
3.根据权利要求2所述的封装结构，其特征在于，在所述巴条的腔长方向上，所述焊料的一端与所述预设边缘平齐，另一端与所述预设边缘之间的距离为所述巴条的腔长与第一预设值的差值；其中，所述第一预设值为50μm-200μm。
4.根据权利要求3所述的封装结构，其特征在于，在预设方向上，所述焊料的长度为所述巴条在所述预设方向上的长度与第二预设值的差值；其中，所述第二预设值为150μm-400μm，所述预设方向为与所述腔长垂直的方向。
5.一种半导体器件，其特征在于，包括：
权利要求1-4中任一项所述的封装结构；
预设部件，与所述封装结构连接；其中所述预设部件与所述半导体器件适配。
6.一种封装方法，其特征在于，包括：
提供基底以及巴条；
基于所述巴条的尺寸确定掩膜板的开口尺寸；
利用所述掩膜板在所述基底表面形成焊料，并去除所述掩膜板；
控制巴条的一端伸出所述基底的预设边缘且将所述巴条的第一电极面与所述焊料接触；其中，所述焊料在所述基底表面的正投影面积小于所述巴条在所述基底表面的正投影面积。
7.根据权利要求6所述的方法，其特征在于，所述基于所述巴条的尺寸确定掩膜板的开口尺寸，包括：
确定所述巴条的腔长；
计算所述巴条的腔长与第一预设值的差值，以得到所述掩膜板对应于所述腔长方向上的开口尺寸；其中，所述第一预设值为50μm-200μm。
8.根据权利要求7所述的方法，其特征在于，所述基于所述巴条的尺寸确定掩膜板的开口尺寸，还包括：
确定所述巴条在垂直与所述腔长方向上的长度；
计算确定出的长度与第二预设值的差值，以得到所述掩膜板对应于与所述腔长垂直的方向上的开口尺寸；其中，所述第二预设值为150μm-400μm。
9.根据权利要求8所述的方法，其特征在于，所述利用所述掩膜板在所述基底表面形成焊料，包括：
将所述掩膜板对应于所述腔长方向上的开口的一侧与所述基底的预设边缘平齐；
利用所述掩膜板在所述基底表面蒸镀所述焊料。
10.根据权利要求6或9所述的方法，其特征在于，所述控制巴条的一端伸出所述基底的预设边缘，包括：
采用悬空方式将所述巴条的一端伸出所述基底的预设边缘10μm-20μm。
CN201911411726.3A 2019-12-31 2019-12-31 封装结构、半导体器件及封装方法 Pending CN111128940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911411726.3A CN111128940A (zh) 2019-12-31 2019-12-31 封装结构、半导体器件及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911411726.3A CN111128940A (zh) 2019-12-31 2019-12-31 封装结构、半导体器件及封装方法

Publications (1)

Publication Number Publication Date
CN111128940A true CN111128940A (zh) 2020-05-08

Family

ID=70506792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911411726.3A Pending CN111128940A (zh) 2019-12-31 2019-12-31 封装结构、半导体器件及封装方法

Country Status (1)

Country Link
CN (1) CN111128940A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796480B1 (en) * 2003-04-03 2004-09-28 Spectra-Physics Reliability of heat sink mounted laser diode bars
CN101208807A (zh) * 2004-04-28 2008-06-25 克里公司 Led接合结构以及led接合结构的制造方法
WO2017127455A1 (en) * 2016-01-21 2017-07-27 Dolby Laboratories Licensing Corporation Precision mounting of laser diodes and other optical component
CN108666869A (zh) * 2017-03-29 2018-10-16 山东华光光电子股份有限公司 一种红光大功率激光模组及其组装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796480B1 (en) * 2003-04-03 2004-09-28 Spectra-Physics Reliability of heat sink mounted laser diode bars
CN101208807A (zh) * 2004-04-28 2008-06-25 克里公司 Led接合结构以及led接合结构的制造方法
WO2017127455A1 (en) * 2016-01-21 2017-07-27 Dolby Laboratories Licensing Corporation Precision mounting of laser diodes and other optical component
CN108666869A (zh) * 2017-03-29 2018-10-16 山东华光光电子股份有限公司 一种红光大功率激光模组及其组装方法

Similar Documents

Publication Publication Date Title
CN110214399B (zh) 具有与基板成面对关系的无焊料激光有源条的接合激光器
CN111211477B (zh) 半导体激光器及其制备方法
JP2965668B2 (ja) 半導体レーザ素子及びその製造方法
CN105453350B (zh) 激光元件和用于制造激光元件的方法
CN111128940A (zh) 封装结构、半导体器件及封装方法
CN108879326B (zh) 一种水平结构vcsel芯片及其制作方法和激光装置
US20140348196A1 (en) Semiconductor optical device assembly
JP5297892B2 (ja) 光半導体装置、及びその製造方法
CN105679756A (zh) 一种半导体器件顶层金属的终端结构及其制造方法
US4785455A (en) Light emitting device with improved electrode structure to minimize short circuiting
JP6736902B2 (ja) 半導体装置の製造方法
US6323530B1 (en) Optical semiconductor device
JPH09213831A (ja) 半導体装置，及びその製造方法
KR102191909B1 (ko) 안티 퓨즈 및 그 제조 방법
JP2012009488A (ja) リッジ型半導体光素子の製造方法
JPS5858788A (ja) 半導体発光装置の製造方法
JP2018532274A (ja) 半導体レーザ、半導体レーザの製造方法およびウェハ
JP7114292B2 (ja) 半導体レーザ装置
JP2000114142A (ja) 半導体素子の製造方法
JP3473134B2 (ja) 半導体レーザの製造方法
KR100992758B1 (ko) 반도체 레이저소자와 그 제조방법
US6166445A (en) Semiconductor device and method for producing same
JP6698186B2 (ja) 半導体装置
TW201308807A (zh) 半導體雷射元件
KR20080001197A (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215163 No.2 workshop-1-102, No.2 workshop-2-203, zone a, industrial square, science and Technology City, No.189 Kunlunshan Road, high tech Zone, Suzhou City, Jiangsu Province

Applicant after: Suzhou Changguang Huaxin Optoelectronic Technology Co.,Ltd.

Address before: 215163 Building 2, No.189, Kunlunshan Road, high tech Zone, Suzhou City, Jiangsu Province

Applicant before: SUZHOU EVERBRIGHT PHOTONICS TECHNOLOGY Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508