CN111128861B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111128861B
CN111128861B CN201911051128.XA CN201911051128A CN111128861B CN 111128861 B CN111128861 B CN 111128861B CN 201911051128 A CN201911051128 A CN 201911051128A CN 111128861 B CN111128861 B CN 111128861B
Authority
CN
China
Prior art keywords
layer
mechanical polishing
chemical mechanical
trench
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911051128.XA
Other languages
English (en)
Other versions
CN111128861A (zh
Inventor
黄才铭
黄伟杰
匡训冲
朱彦璋
鍾政哲
梁晋玮
郭景森
陈界璋
许峰嘉
陈昇照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111128861A publication Critical patent/CN111128861A/zh
Application granted granted Critical
Publication of CN111128861B publication Critical patent/CN111128861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

一种半导体装置及其制造方法。制造半导体装置的方法包含，第一层间介电层形成于基材上，化学机械研磨停止层形成于第一层间介电层上，经由图案化化学机械研磨停止层以及第一层间介电层形成沟槽，金属层形成于化学机械研磨停止层上以及沟槽中，化学机械研磨牺牲层形成于金属层上，于化学机械研磨牺牲层以及金属层上执行化学机械研磨操作，以移除化学机械研磨停止层上方的金属层的部分，并移除沟槽上的化学机械研磨牺牲层的剩余部分。

Description

半导体装置及其制造方法
技术领域
本揭露的若干实施方式涉及半导体装置与其制造方法。
背景技术
习知的平面薄膜装置提供了低功耗的优异性能。为了增强装置的可控性，并减少平面装置占据的基材表面积，半导体工业已经进展到纳米技术制程，以追求更高的装置密度、更高的性能以及更低的成本。纳米技术制程的关键技术之一为平坦化制程，例如化学机械研磨(chemical mechanical polishing)，是在由沉积(deposition)所形成的一或多层之上进行操作。因此，需要改善化学机械研磨操作的过程。
发明内容
本揭露的一些实施方式中提供一种制造半导体装置的方法，包含：形成第一层间介电(Interlayer Dielectric；ILD)层于基材上；形成化学机械研磨(ChemicalMechanical Polishing；CMP)停止层于第一层间介电层上；图案化化学机械研磨停止层以及第一层间介电层以形成沟槽；形成金属层于化学机械研磨停止层上以及沟槽中；形成牺牲层于金属层上；进行化学机械研磨操作于牺牲层以及金属层上，以移除化学研磨停止层上的金属层的部分；以及移除沟槽上的牺牲层的剩余部分。
本揭露的一些实施方式中提供一种制造半导体装置的方法，包含形成第一层间介电层于基材上；形成化学机械研磨停止层于第一层间介电层上；图案化化学机械研磨停止层以及第一层间介电层，以形成沟槽于周边区以及开口于电路区；形成金属层于化学机械研磨停止层上以及沟槽中；形成牺牲层于金属层上；进行化学机械研磨操作于牺牲层以及金属层上，以移除化学研磨停止层上的金属层的部分，借以形成通孔触点于电路区；以及移除周边区中沟槽上的牺牲层的剩余部分。
本揭露的一些实施方式中提供一种半导体装置，包括金属布线层、通孔触点、定位标记。金属布线层嵌于基材上的层间介电层中；通孔触点包括设置在金属布线层上的金属；定位标记由金属层所形成，金属层设置于形成于层间介电层的沟槽中，其中通孔触点的金属和定位标记的金属层由相同的材料制成；定位标记具有U形横截面，U形横截面具有底部件以及侧壁部件；至少一侧壁部件中的顶表面与平行于基材表面的平面具有角度；以及角度超过0度并且小于5度。
附图说明
当与所附附图一起阅读时，本揭露内容可自以下详细的描述而得到最好的理解。要强调的是，根据产业的标准做法，各个特征并不按尺寸绘制，而仅用来说明目的。事实上，为了清楚地讨论，各个特征的尺寸可任意地增加或减小。
图1为根据本揭露的一实施例所绘示的基材的化学机械研磨操作的示意图；
图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14以及图15为根据本揭露的一些实施例的用于制造半导体装置的方法，所依序绘示的横截面图；
图16A以及图16B为根据本揭露的一些实施例所绘示的定位标记；
图17为图2至图15所示操作的制造流程图；
图18、图19、图20、图21以及图22为根据本揭露的其他实施例的用于制造半导体装置的方法，所绘示的横截面图；
图23A以及图23B为根据本揭露的一些实施例所绘示的覆盖量测标记。
【符号说明】
100设备
110晶圆载体
120样品
125第一层间介电层
130向下力
140箭头
150旋转板
160研磨垫
170浆料分配器
180浆料
190研磨浆料
210化学机械研磨停止层
220第一光阻层
220’部分
230金属层
240化学机械研磨牺牲层
240’化学机械研磨牺牲层
250液体
260磨料颗粒
270第二层间介电层
280第二光阻层
500金属布线层
520开口
SLA切割道区域
CA电路区域
AM定位标记
OM1 下覆盖量测标记
OM2 上覆盖量测标记
D1深度
D2深度
θ1角度
θ2角度
L光
M遮罩
T沟槽
S1710、S1720、S1730、S1740、S1750、S1760步骤
具体实施方式
可以理解的是，下述内容提供的不同实施例或实例可实施本揭露的一些实施方式的不同结构。特定构件与排列的实施例是用以简化本揭露而非局限本揭露。举例来说，单元尺寸并不限于揭露的范围或数值，而可依制程条件及/或装置所需的性质而定。此外，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。为了简化与清楚说明，可依不同比例任意绘示多种结构。为简化附图，可省略附图中的某些层/结构。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一装置与另一装置在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的装置，而非局限于图示方向。装置亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“的组成为”指的是“包括”或者“由...组成”。在本揭露的一些实施方式中，术语“A、B以及C的其中之一”表示“A、B和/或C”(A、B、C、A和B、A和C、B和C、或A、B以及C)，除非本文另有说明，并不解读为A的一个装置、B的一个装置以及C的一个装置。
在本揭露的一些实施方式中，源极/漏极意指源极和/或漏极。应注意，在本揭露的一些实施方式中，源极和漏极可互换使用，并且其结构基本上相同。
在半导体装置例如具有源极/漏极磊晶层的场效晶体管(field effecttransistor；FET)的制造过程中，需进行表面平坦化，研磨表面以避免凹陷的缺陷，并移除不需要的材料。金属(例如光微影术(photolithography)中用于形成定位记号的金属)被平坦化。平坦化通常经由被称作化学机械研磨的制程达成。化学机械研磨制程的平坦化处理过程中，由于金属部件的表面可能是弯曲的，因此可能无法达成平坦化的需求，而那些具有缺陷的定位标记会导致不准确定位。本揭露的多个实施方式公开了一种解决上述问题的方法。
图1为根据本揭露的一实施例所绘示的基材的化学机械研磨操作的示意图。用于化学机械研磨操作的设备100包括承载晶圆或样品120的晶圆载体110。向下力130施加到沿方向140旋转的晶圆载体110。晶圆或样品120与晶圆载体110一起旋转。设备100还包括浆料分配器170，浆料分配器170将浆料180供应到旋转板150上的研磨垫160上。研磨垫160上的浆料180变成流向晶圆或样品120的研磨浆料190。
在研磨期间，旋转板150具有约10至约70rpm的旋转速度；晶圆载体110以约25至约90rpm的速度旋转；在本揭露的一些实施例中，向下力130施加到晶圆的压力为约2至约20psi。
材料移除率定义于以下公式：
其中h是研磨和移除的层的厚度，t是研磨持续时间，p是施加的压力，v是相对旋转速度。经过校正，可取得公式I的比例常数，而比例常数取决于经化学机械研磨的层的材料、经研磨的材料的硬度、研磨垫的刚度、磨料颗粒的尺寸、研磨垫的粗糙度、样品表面粗糙度、以及晶圆和研磨垫之间的浆料浓度。
浆料包括氧化剂、催化剂、磨料颗粒以及稳定剂。氧化剂包括具有过氧基的化合物或含有最高氧化态元素的化合物。在本揭露的一些实施例中，氧化剂的例子包括过氧化氢及其加合物，例如过氧化氢脲(urea hydrogen peroxide)及过碳酸盐(percarbonates)、有机过氧化物例如过氧化苯甲醇(benzol peroxide)、过乙酸(peracetic acid)和过氧化二叔丁基(di-t-butyl peroxide)、单过硫酸盐(monopersulfates)，二过硫酸盐(dipersulfates)和过氧化钠(sodium peroxide)。
在本揭露的一些实施例中，浆料中的催化剂包括具有多种氧化态的金属化合物，例如银(Ag)、钴(Co)、铬(Cr)、铜(Cu)、铁(Fe)、钼(Mo)、锰(Mn)、铌(Nb)、镍(Ni)、锇(Os)、钯(Pd)、钌(Ru)、锡(Sn)、钛(Ti)以及钒(V)。催化剂的量取决于氧化剂的量。
磨料包括金属氧化物磨料，金属氧化物磨料包括氧化铝(alumina)、氧化钛(titania)、氧化锆(zirconia)、氧化锗(germania)、二氧化硅(silica)、氧化铈(ceria)、及其混合物。在本揭露的一些实施例中，磨料颗粒的量取决于浆料的量，介于约1.0至约20.0重量百分比(wt％)的范围内。在本揭露的一些实施例中，磨料颗粒可由溶胶-凝胶法、水热法或电浆法形成。磨料颗粒的尺寸分布小于1μm，且平均聚集体尺寸小于约0.4μm。在一个特定实施例中，浆料中的磨粒材料是硅或铝，pH值介于约8至约11之间。
在本揭露的一些实施例中，稳定剂包括磷酸、有机酸(例如己二酸(adipic)、柠檬酸(citric)、丙二酸(malonic)、邻苯二甲酸(orthophthalic)和乙二胺四乙酸(Ethylenediaminetetraacetic acid；EDTA)、磷酸盐化合物(nitrites)、亚硝酸盐(nitrites)以及其他配位子(ligands)及其混合物。
图2-14为根据本揭露的一实施例的用于制造半导体装置的方法所绘示的依序流程。应当理解，可以在图2至图14所示的流程之前、之中和之后提供额外的操作。以下描述的一些操作可以替换或删除，作为制造方法的额外实施例。操作/流程的顺序是可互换的。图2至图14为根据本揭露的一些实施例的用于制造半导体装置的操作方法，所绘示的横截面图。
在以下制造操作中，电路区域(circuit area；CA)和周边区例如切割道区域(scribe lane area；SLA)制备成电路图案(例如通孔或通孔触点)以及定位标记，定位标记用以将光遮罩对准已形成的电路图案。
如图2所示，一或多层第一层间介电(first interlayer dielectric；层间介电)层125形成于基材120上。基材120可以包括单晶半导体材料，例如但不限于硅(Si)、锗(Ge)、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb以及InP。在本揭露的一实施例中，基材120由硅制成。基材120可包括在其表面区域的一或多层缓冲层(图未示)。缓冲层可用于逐渐地将晶格常数从基材的晶格常数转变为源极/漏极区域的晶格常数。缓冲层可以由外延生长的单晶半导体材料形成，单晶半导体材料例如但不限于硅、锗、GeSn、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、GaN、GaP和InP。在本揭露的一实施例中，基材120包括在硅基材120上外延生长的硅锗(SiGe)缓冲层。硅锗缓冲层的锗浓度可以从最底部缓冲层的约30锗原子百分比，提升到最顶部缓冲层的约70锗原子百分比。在本揭露的一些实施例中，基材120包括已经适当掺杂有杂质(例如，p型或n型导电性)的多种区域。在一些实施例中，一个或多个电子装置形成于基材120上，例如晶体管(transistor)，并且第一层间介电层125覆盖电子装置。用于第一层间介电层125的介电或绝缘材料包括氧化硅、氮化硅、氮氧化硅(Si-O-N)、碳氮化硅(Si-C-N)、碳氮氧化硅(Si-C-O-N)、氟掺杂硅酸盐玻璃(FSG)或低k介电材料，低k介电材料经由低压化学气相沉积(low pressure chemicalvapor deposition；LPCVD)、电浆-化学气相沉积(plasma-CVD)、流动式化学气相沉积(flowable CVD)或任何其它合适的膜形成方法形成。在一些实施例中，一或多个金属布线层500设置在电路区域CA中的第一层间介电层125中。在一些实施例中，金属布线层500由铜或铜合金制成。在一些实施例中，在金属布线层500下方形成一个或多个金属布线层。在其他实施例中，开口520连接到形成于基材120的电子装置的其中一者，例如，晶体管的栅极或源极/漏极。
如图3所示，在一些实施例中，化学机械研磨停止层210沉积在第一层间介电层上125上。化学机械研磨停止层210包括富硅氧化物、碳化硅或任何其他合适的材料。化学机械研磨停止层210可以通过化学气相沉积、原子层沉积(Atomic Layer Deposition；ALD)或是其他合适的膜形成方法形成。在一些实施例中，化学机械研磨停止层210的厚度的范围介于20nm至约500nm内，并且在其他实施例中，厚度介于约50nm至约200nm内。
然后，如图4所示，在化学机械研磨停止层210上形成第一光阻层220。接着，如图5所示，执行一或多个光微影术操作以图案化第一光阻层220。光微影术的操作使用具有透明区域的遮罩M，用以使光L通过。图6呈现第一光阻层220的部分220’被光L化学性改变，并经由显影剂移除。光微影术操作包括深紫外(deep ultra violet；DUV)光微影术操作或超紫外光(extreme UV；EUV)光微影术操作。在一些实施例中，除光微影术操作之外还可使用电子束光微影术，或是使用电子束光微影术代替光微影术操作。
在一些实施例中，部分220’(图案)对应于被用于一或多个后续光微影术操作的定位标记。在一些实施例中，遮罩M包括设置于切割道区域(scribe lane area；SLA)中的定位标记的图案，以及用于电路区域CA中的目标电路的图案，例如通孔。在一些实施例中，平面图中的定位标记的尺寸(亦即是宽度和/或长度)介于约100nm至约10μm的范围内。在一些实施例中，定位标记是排列为矩阵、或线及间隔的图案的矩形图案或正方形图案。如图7所示，经曝光的光阻层显影之后，被遮罩M阻隔的未曝露于光L的第一光阻层220的部分残留于化学机械研磨停止层210上，如图6所示。残留下来的第一光阻层220的部分用以做为蚀刻化学机械研磨停止层210以及第一层间介电层125的遮罩。蚀刻操作的结果如图8所示。
如图8所示，一或多个蚀刻操作移除化学机械研磨停止层210以及第一层间介电层125中未被第一光阻层220覆盖的部分，从而形成沟槽T。在一些实施例中，化学机械研磨停止层210的上表面的沟槽T的深度介于约50nm至约1000nm的范围内。在一些实施例中，电路区域CA中曝露出金属布线层500的底部形成开口520，用于形成通孔触点如图8所示。在其他实施例中，开口520是用于布线图案的沟槽。
然后，如图9所示，在残留下的化学机械研磨停止层210以及沟槽T上形成一或多层金属层230。在一些实施例中，如图9，金属层230共形地形成并且不完全填满沟槽T。因此，在一些实施例中，如图9所示，金属层230具有凹部部分，凹部部分在沟槽中具有底部部分以及侧壁部分。在一些实施例中，金属层230包括一或多层铜、铝、钛、钨、镍、钴、钽及其合金、氮化钛(TiN)和氮化钽(TaN)。金属层230可以通过化学气相沉积、物理气相沉积(physicalvapor deposition；PVD)包括溅射、电镀、原子层沉积或任何其他合适的膜形成方法形成。在一些实施例中，金属层230的厚度介于约50nm至约500nm的范围内。在电路区域CA中，由于开口520的尺寸(例如直径)小，作为通孔触点的开口520被金属层230完全填充。
接下来，如图10所示，化学机械研磨牺牲层240形成于金属层230上。在一些实施例中，化学机械研磨牺牲层240包括一或多层有机层。化学机械研磨牺牲层240包括光阻层、底部抗反射涂料(bottom anti-reflection coating；BARC)层或可以选择性地移除金属层230和化学机械研磨停止层210的任何其他合适的材料。有机材料可以经由旋转涂布法(spin-coating method)或任何其他合适的方法形成于基材120上。在一些实施例中，在有机材料经旋转涂布法以除去溶剂之后，进行烘烤操作。在一些实施例中，化学机械研磨牺牲层240的厚度使得化学机械研磨牺牲层240的最低上表面在沟槽T(例如，在沟槽的中心处)的高度等于或高于化学机械研磨停止层210的上表面。在其他实施例中，化学机械研磨牺牲层240的厚度介于约50nm至约500nm的范围内，并且在其他实施例中，厚度介于约100nm至约300nm的范围内。在一些实施例中，如图10所示，化学机械研磨牺牲层240基本上共形地形成具有在沟槽T上的凹部。
图11为使用具有磨料颗粒260和液体250的研磨浆料190的化学机械研磨操作。化学机械研磨操作的旋转方向指示于箭头140。磨料颗粒260包括无机氧化物，例如硅和铝。
图12显示为图11中化学机械研磨操作的结果。化学机械研磨操作基本上停止于化学机械研磨停止层210。在一些实施例中，稍微蚀刻化学机械研磨停止层210并且检测化学机械研磨停止层的蚀刻，若检测到化学机械研磨停止层210的蚀刻，则停止化学机械研磨操作。在其他实施例中，通过例如光学测量来侦测化学机械研磨停止层210的曝露，并且若检测到化学机械研磨停止层210的曝露，则停止化学机械研磨操作。
如图12所示，移除化学机械研磨停止层210上的化学机械研磨牺牲层240的部分以及金属层230的部分。在一些实施例中，金属层230的部分和化学机械研磨牺牲层240的部分残留于沟槽T的空间内。在一些实施例中，残留的化学机械研磨牺牲层240的上表面与化学机械研磨停止层210的上表面和/或残留的金属层230的上表面齐平。如图12所示，通孔触点形成于电路区域CA中。在一些实施例中，没有化学机械研磨牺牲层240残留于电路区域CA中。
接着，如图13所示，经由对金属层230和化学机械研磨停止层210具有选择性的移除制程，移除沟槽T中残留的化学机械研磨牺牲层240，从而形成定位标记AM。在一些实施例中，当化学机械研磨牺牲层240由有机材料制成时，可以使用灰化操作，例如使用含氧气体(例如，氧气电浆、臭氧电浆)的电浆灰化制程。在一些实施例中，在电浆灰化操作之后，进行湿式清洁操作。在其他实施例中，使用有机溶剂的湿式移除操作用于选择性地去除由有机材料制成的化学机械研磨牺牲层240。在其他实施例中，使用含有水、氢氧化胺、过氧化氢的溶液和/或含有水、氯化氢、过氧化氢的溶液来移除残留的化学机械研磨牺牲层240。
此外，如图14所示，在化学机械研磨停止层210和定位标记AM上形成一或多层第二层间介电层270。在图14和图15中，省略了电路区域。在一些实施例中，第二层间介电层270的材料与第一层间介电层125的材料相同。
接着，如图15所示，在第二层间介电层270上形成第二光阻层280。并且，使用定位标记AM作为定位基准，执行光微影术操作以图案化第二光阻层280。在一些实施例中，通过光微影术设备的激光读取定位标记AM，并且检测反射的激光(定位信号)以确定定位标记AM的相对位置，然后经由光微影术设备执行晶圆定位操作。
在一些实施例中，图16A为定位标记AM的平面图，而图16B为定位标记AM的放大横截面图。在一些实施例中，定位标记AM排列为矩阵。在一些实施例中，定位标记AM具有U形横截面，U形横截面具有底部和侧壁部分。在一些实施例中，从化学机械研磨停止层210的上表面到沟槽中的U形金属层230的底部的上表面的深度D1介于约50nm至约500nm的范围内。在其他实施例中，深度D1介于约100nm至约300nm的范围内。在一些实施例中，化学机械研磨停止层210的上表面至金属层230的最底部部分的深度D2介于约50nm至约1000nm的范围内，在其他实施例中，介于约150nm至约500nm的范围内。
在移除制程中，由于化学机械研磨牺牲层240填充沟槽T，所以经由化学机械研磨制程的平坦化基本上是均匀的，从而抑制了凹陷问题。在一些实施例中，金属层230的侧壁的上表面与形成在沟槽T中的金属层230的侧壁之间的角度θ1具有较大的角度。在一些实施例中，角度θ1介于约50度至约90度的范围内，并且在其他实施例中，角度θ1介于约60度至80度的范围内。当角度θ1较大(接近90度)时，可以由沟槽T中的金属层230形成的定位标记取得更好的定位信号(例如，更强和/或更少的杂讯)。在一些实施例中，形成在沟槽T中的金属层230，其侧壁部分的顶部具有更平坦且水平性更佳的表面。在一些实施例中，金属层230的侧壁的上表面与平行于基材120表面(或化学机械研磨停止层210的上表面)的平面之间，朝向沟槽中心倾斜的角度θ2介于约0度(平坦)至约10度的范围内。在其他实施例中，角度θ2大于0度并且小于5度。当角度θ2较小(接近零)时，可以从沟槽T中的金属层230形成的定位标记取得较佳的定位信号。另外，由于金属层230的边缘没有被过度研磨，因此可以取得更大的高度差。当高度差较大时，可以从沟槽T中的金属层230形成的定位标记取得较佳的定位信号。此外，由于沟槽T填充有化学机械研磨牺牲层240，因此防止了磨粒颗粒260残留于沟槽中，进一步改善了定位标记的品质。
图17为图6至图15所示的操作的制造流程图。图17为包括在基材上形成化学机械研磨停止层的步骤S1710的制造流程图。接着，执行步骤S1720，以透过一或多次光微影术和蚀刻操作，在基材上形成沟槽。执行步骤S1730，以在化学机械研磨停止层和沟槽中形成金属层。接下来，执行步骤S1740，以在金属层上形成化学机械研磨牺牲层。依序进行步骤S1750，以执行化学机械研磨以移除金属层的部分以及化学机械研磨牺牲层的部分。最后，执行步骤S1760，以去除化学机械研磨牺牲层。应理解的是，图15中所示的结构可进一步进行互补式金属-氧化物半导体(complementary metal-oxide semiconductor；CMOS)，以形成多种特征，例如触点/通孔、互连金属层、介电层、钝化层等。
在前述实施例中，由于有机层可以经由使用含氧气体的电浆灰化制程或湿式制程轻易移除，湿式制程为使用对金属层230以及化学机械研磨停止层210具有高选择性的有机溶剂，因此有机材料可做为化学机械研磨牺牲层，以覆盖金属层230。然而，任何其他材料都可以取代金属层230作为化学机械研磨牺牲层，覆盖金属层230，只要化学机械研磨牺牲层相对于金属层230和化学机械研磨停止层210，可被选择性地移除。
在一些实施例中，沟槽T上残留的化学机械研磨牺牲层240不会被移除，并且在残留的化学机械研磨牺牲层240上形成第二层间介电层270。特别是，当金属层230和化学机械研磨停止层210之间的对比度足够高，或者深度D1足够高时，残留的化学机械牺牲层240对于光微影术设备定位层上的沟槽的影响可以很小。
图18至图22为根据本揭露的其他实施例所绘示的制造半导体装置的方法。应当理解，可以在图18至图22所示的流程之前、之中和之后提供额外的操作。以下描述的一些操作可以替换或删除，作为制造方法的额外实施例。操作/制程的顺序可以是可互换的。在以下实施例中可以采用与图2至图17的说明相同或类似的材料、配置、尺寸、制程和/或步骤，并且可以省略其详细说明。
在图9所示的结构形成后，如图18所示，化学机械研磨牺牲层240’形成于化学机械研磨停止层210上。图18所示为化学机械研磨牺牲层240’形成于化学机械研磨停止层210上方，与图10所示的结构不同，图10为化学机械研磨牺牲层240基本上共形地形成。因此，如图18所示，化学机械研磨牺牲层240’完全填充沟槽T中化学机械研磨停止层210的凹部，并且具有基本上平坦的表面(平面)。接着，与图11类似，执行具有磨料颗粒260和液体250的研磨浆料190的化学机械研磨操作如图19所示，且取得如图12所示的结构。由于化学机械研磨牺牲层240’中没有凸起部分，因此在化学机械研磨操作之后，基本上没有磨料颗粒残留于沟槽上。
在一些实施例中，如图18所示，形成平坦的化学机械研磨牺牲层240’之后，如图20所示，执行回蚀操作以降低化学机械研磨牺牲层240’的厚度。接着，与图11类似，如图21所示，执行具有磨料颗粒260和液体250的研磨浆料190的化学机械研磨操作，并且取得如图12的结构。由于降低了有机层的厚度，因此可能降低化学机械研磨操作的处理时间。再者，由于化学机械研磨牺牲层240’中没有凸起部分，因此在化学机械研磨操作之后，基本上没有磨料颗粒残留于沟槽上。
在一些实施例中，在如图10所示形成化学机械研磨牺牲层240之后，再如图22所示，执行热操作以使化学机械研磨牺牲层240回蚀。在其他实施例中，热操作执行于介于约150℃至约200℃的温度范围内，并且在其他实施例中，温度范围介于约170℃至约180℃的范围内。通过化学机械研磨牺牲层240的回蚀，可以去除或减少沟槽T中的凹部，并且因此可避免磨蚀颗粒残留于沟槽上。
图23A以及图23B为本揭露的一实施例中的覆盖量测图案的横截面图以及平面图。在以下实施例中可以采用与第2至图21的说明相同或类似的材料、配置、尺寸、制程和/或步骤，并且可以省略其详细说明。
上述技术不仅可以应用于定位标记，还可以应用于覆盖测量标记。在一些实施例中，下层(例如，金属层230)包括下覆盖量测标记OM1。下覆盖量测标记OM1由形成于第一层间介电层125的沟槽以及金属层230形成。金属层230经由如图2至图13的说明步骤形成。此外，在下覆盖量测标记OM1上形成第二层间介电层270，并且由光阻图案280形成上覆盖测量标记OM2。通过测量下覆盖量测标记的图案OM1和上覆盖量测标记的图案OM2的边缘，取得下覆盖量测标记的图案OM1以及上覆盖量测标记的图案OM2之间的相对距离，是为覆盖误差。由于下覆盖量测标记的图案OM1具有如上所述的清晰和锐利的边缘，因此来自下覆盖量测标记的图案OM1的信号强和/或包括较少的杂讯。因此，可以进行更精确的覆盖量测。
上述方法可以避免各层在化学机械研磨之后的凹陷或弯曲，例如金属层或化学机械研磨之后的介电层。特别是，金属定位标记透过金属定位标记的边缘，达成装置制造的精确度。上述方法可以避免金属定位标记的边缘的弯曲或凹陷，并且可以改善装置制造精确度。
应当理解，并非所有优势都必须在本揭露中讨论，所有的实施例或示例并不需要特别的优势，而其他实施例或示例可提供不同的优势。
根据本揭露的一个态样，在制造半导体装置的方法中，化学和机械研磨(CMP)停止层形成于基材上。沟槽形成于基材中。金属层形成于化学机械研磨停止层上以及沟槽中。有机层形成于金属层上。执行化学机械研磨以移除金属层的部分，并且执行灰化以移除有机层的剩余部分。残留的金属层的部分形成光微影术的定位标记。有机层包括光阻剂以及底部抗反射涂料(BARC)的其中之一。灰化为电浆灰化。形成沟槽的步骤，包括形成光阻层于化学机械研磨停止层上，并执行蚀刻以移除基材的部分和化学机械研磨停止层的部分以形成沟槽。定位标记形成于沟槽中。光阻层经由遮罩图案化。
根据本揭露的一种态样，在制造半导体装置的方法中，第一层间电介质(ILD)层形成于基材上，化学机械研磨(CMP)停止层形成于第一层间介电层上，经过图案化化学机械研磨停止层以及第一层间介电层以形成沟槽，金属层形成于化学机械研磨停止层以及沟槽上，并且牺牲层形成于金属层上，在牺牲层以及金属层上执行化学机械研磨操作，以移除化学机械研磨停止层上的金属层的部分，并移除沟槽上牺牲层的残留的部分。在前述及以下的一或多个实施例中，牺牲层包括有机材料。在前述和以下的一或多个实施例中，有机材料包含光阻剂以及底部抗反射涂料(BARC)的其中一种。在前述和以下的一或多个实施例中，使用含氧气体经由电浆灰化操作移除牺牲层。在前述和以下的一或多个实施例中，使用有机溶剂经由湿式清洁操作移除牺牲层。在前述和以下的一或多个实施例中，金属层共形地形成于沟槽中，而使得金属层具有凹部于沟槽中。在前述和以下的一或多个实施例中，化学机械研磨停止层包括富硅氧化物和碳化硅中的至少一种。在前述和以下的一或多个实施例中，化学机械研磨操作包括施加包含磨料颗粒的浆料，并且在化学机械研磨操作之后，没有磨料颗粒残留在沟槽上。在前述和以下的一或多个实施例中，在形成牺牲层之后，在沟槽中心处的牺牲层的表面等于或高于化学机械研磨停止层的上表面。在前述和以下的一或多个实施例中，牺牲层的厚度介于50nm至500nm的范围内。
根据本揭露的另一种态样，制造半导体装置的方法中，形成第一层间介电层形成于基材上，化学机械研磨停止层形成于第一层间介电层上，在周边区形成沟槽，经由图案化化学机械研磨停止层以及第一层间介电层在电路区域中形成开口，在化学机械研磨停止层上以及沟槽中形成金属层，在金属层上形成牺牲层，执行化学机械研磨操作于牺牲层以及金属层上，以移除化学机械研磨停止层上方的金属层的部分，从而在电路区域中形成通孔触点，并移除周边区的沟槽上的牺牲层的剩余部分。在前述和以下的一或多个实施例中，牺牲层包括光阻剂和底部抗反射涂料中的一种。在前述和以下的一或多个实施例中，使用含氧气体经由电浆灰化操作移除牺牲层。在前述和以下的一或多个实施例中，使用有机溶剂经由湿式清洁操作移除牺牲层。在前述和以下的一或多个实施例中，金属层共形地形成于周边区中的沟槽中，而使得金属层具有凹部于沟槽中，并完全填满电路区域的开口。在前述和以下的一或多个实施例中，化学机械研磨停止层包括富硅氧化物和碳化硅中的至少一者。在前述和以下的一或多个实施例中，化学机械研磨操作包括施加包含磨料颗粒的浆料，并且在化学机械研磨操作之后，没有磨料颗粒残留在沟槽上，以及没有牺牲层残留于周边区。在前述和以下的一或多个实施例中，在形成牺牲层之后，在沟槽中心处的牺牲层的表面等于或高于化学机械研磨停止层的上表面。在前述和以下的一或多个实施例中，牺牲层的厚度介于50nm至500nm的范围内。
根据本揭露的另一种态样，半导体装置包括：金属布线层，嵌入于基材上方的层间介电层中；通孔触点，包括设置在金属布线层上的金属；以及定位标记，形成于沟槽中的金属层，沟槽则形成于层间介电层中。通孔触点的金属和定位标记的金属层由相同的材料制成。定位标记具有U形横截面，U形横截面具有底部件以及多个侧壁部件。至少一侧壁部件的顶表面与平行于基材的表面的平面具有一个角度。此角度超过0度并且小于5度。
本揭露的一些实施方式提供一种制造半导体装置的方法，包含：形成第一层间介电(Interlayer Dielectric；ILD)层于基材上；形成化学机械研磨(Chemical MechanicalPolishing；CMP)停止层于第一层间介电层上；图案化化学机械研磨停止层以及第一层间介电层以形成沟槽；形成金属层于化学机械研磨停止层上以及沟槽中；形成牺牲层于金属层上；进行化学机械研磨操作于牺牲层以及金属层上，以移除化学研磨停止层上的金属层的部分；以及移除沟槽上的牺牲层的剩余部分。在一些实施例中，牺牲层包括有机材料。在一些实施例中，牺牲层包括有机材料。在一些实施例中，有机材料包含光阻剂以及底部抗反射涂料(Bottom Anti-Reflective Coating；BARC)的其中一种。在一些实施例中，使用含氧气体经由电浆灰化操作移除牺牲层。在一些实施例中，使用有机溶剂经由湿式清洗操作移除牺牲层。在一些实施例中，金属层共形地形成于沟槽中，而使得金属层具有凹部于沟槽中。在一些实施例中，化学机械研磨停止层包括富硅氧化物及碳化硅中的至少一种。在一些实施例中，该化学机械研磨操作包括施加包含研磨颗粒的浆料，以及在化学机械研磨操作之后，没有研磨颗粒残留于该沟槽上。在一些实施例中，其中在形成牺牲层之后，牺牲层于沟槽中心处的表面等于或高于化学机械研磨停止层的上表面。在一些实施例中，牺牲层的厚度的范围介于50nm至500nm之间。
本揭露的一些实施方式提供一种制造半导体装置的方法，包含形成第一层间介电层于基材上；形成化学机械研磨停止层于第一层间介电层上；图案化化学机械研磨停止层以及第一层间介电层，以形成沟槽于周边区以及开口于电路区；形成金属层于化学机械研磨停止层上以及沟槽中；形成牺牲层于金属层上；进行化学机械研磨操作于牺牲层以及金属层上，以移除化学研磨停止层上的金属层的部分，借以形成通孔触点于电路区；以及移除周边区中沟槽上的牺牲层的剩余部分。在一些实施例中，牺牲层包含光阻剂以及底部抗反射涂料的其中一种。在一些实施例中，使用含氧气体经由电浆灰化操作移除牺牲层。在一些实施例中，使用有机溶剂经由湿式清洗操作移除牺牲层。在一些实施例中，金属层共形地形成于周边区中的沟槽中，而使得金属层具有凹部于沟槽中。在一些实施例中，化学机械研磨停止层包括富硅氧化物及碳化硅中的至少一种。在一些实施例中，化学机械研磨操作包括施加包含研磨颗粒的浆料，以及在化学机械研磨操作之后，没有研磨颗粒残留于沟槽上，以及没有牺牲层残留于电路区中。在一些实施例中，在形成牺牲层之后，牺牲层于沟槽中心处的表面等于或高于化学机械研磨停止层的上表面。在一些实施例中，牺牲层的厚度的范围介于50nm至500nm之间。
本揭露的一些实施方式提供一种半导体装置，包括金属布线层、通孔触点、定位标记。金属布线层嵌于基材上的层间介电层中；通孔触点包括设置在金属布线层上的金属；定位标记由金属层所形成，金属层设置于形成于层间介电层的沟槽中，其中通孔触点的金属和定位标记的金属层由相同的材料制成；定位标记具有U形横截面，U形横截面具有底部件以及侧壁部件；至少一侧壁部件中的顶表面与平行于基材表面的平面具有角度；以及角度超过0度并且小于5度。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本揭露的各方面。本领域技术人员应当理解，他们可以容易地使用本揭露作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应该理解到，这样的等同构造不脱离本揭露的精神和范围，并且在不脱离本揭露的精神和范围的情况下，它们可以在本文中进行各种改变，替换和变更。

Claims (20)

1.一种制造半导体装置的方法，其特征在于，包含：
形成一第一层间介电层于一基材上；
形成一化学机械研磨停止层于该第一层间介电层上；
图案化该化学机械研磨停止层以及该第一层间介电层以形成一沟槽；
形成一金属层于该化学机械研磨停止层上以及该沟槽中，其中该金属层与该化学机械研磨停止层直接接触，其中该化学机械研磨停止层的上表面到该沟槽中的该金属层的底部的上表面的深度介于50nm至500nm之间；
形成一牺牲层于该金属层上，其中该牺牲层与该金属层直接接触；
执行热操作以使该牺牲层回蚀；
进行一化学机械研磨操作于该牺牲层以及该金属层上，以移除该化学研磨停止层上的该金属层的一部分，其中该牺牲层残留于该沟槽上；以及
形成一第二层间介电层于该牺牲层上。
2.根据权利要求1所述的方法，其特征在于，其中该牺牲层包括一有机材料。
3.根据权利要求2所述的方法，其特征在于，其中该有机材料包含光阻剂以及底部抗反射涂料的其中一种。
4.根据权利要求1所述的方法，其特征在于，其中该牺牲层共形地形成在该沟槽上。
5.根据权利要求1所述的方法，其特征在于，其中该化学机械研磨停止层的该上表面至该金属层的最底部部分的深度介于50nm至1000nm之间。
6.根据权利要求1所述的方法，其特征在于，其中该金属层共形地形成于该沟槽中，而使得该金属层具有一凹部于该沟槽中。
7.根据权利要求1所述的方法，其特征在于，其中该化学机械研磨停止层包括富硅氧化物及碳化硅中的至少一者。
8.根据权利要求1所述的方法，其特征在于，
该化学机械研磨操作包括施加包含研磨颗粒的一浆料，以及
在该化学机械研磨操作之后，没有研磨颗粒残留于该沟槽上。
9.根据权利要求1所述的方法，其特征在于，其中在形成该牺牲层之后，该牺牲层于该沟槽中心处的一表面等于或高于该化学机械研磨停止层的一上表面。
10.根据权利要求1所述的方法，其特征在于，其中该牺牲层之一厚度的范围介于50nm至500nm之间。
11.一种制造半导体装置的方法，其特征在于，包括：
形成一第一层间介电层于一基材上；
形成一化学机械研磨停止层于该第一层间介电层上；
图案化该化学机械研磨停止层以及该第一层间介电层，以形成一沟槽于一周边区以及一开口于一电路区；
形成一金属层于该化学机械研磨停止层上以及该沟槽中，其中该金属层与该化学机械研磨停止层直接接触，其中该化学机械研磨停止层的上表面到该沟槽中的该金属层的底部的上表面的深度介于50nm至500nm之间；
形成一牺牲层于该金属层上，其中该牺牲层与该金属层直接接触；
执行热操作以使该牺牲层回蚀；
进行一化学机械研磨操作于该牺牲层以及该金属层上，以移除该化学研磨停止层上的该金属层的一部分，借以形成一通孔触点于该电路区，其中该牺牲层残留于该沟槽上；以及
形成一第二层间介电层于该牺牲层上。
12.根据权利要求11所述的方法，其特征在于，其中该牺牲层包含光阻剂以及底部抗反射涂料的其中一者。
13.根据权利要求11所述的方法，其特征在于，其中该牺牲层共形地形成在该沟槽上。
14.根据权利要求11所述的方法，其特征在于，其中该化学机械研磨停止层的该上表面至该金属层的最底部部分的深度介于50nm至1000nm之间。
15.根据权利要求11所述的方法，其特征在于，其中该金属层共形地形成于该周边区中的该沟槽中，而使得该金属层具有一凹部于该沟槽中，并完全填满电路区的开口。
16.根据权利要求11所述的方法，其特征在于，其中该化学机械研磨停止层包括富硅氧化物及碳化硅中的至少一者。
17.根据权利要求11所述的方法，其特征在于，其中
该化学机械研磨操作包括施加一包含研磨颗粒的浆料，以及
在该化学机械研磨操作之后，没有研磨颗粒残留于该沟槽上，以及没有牺牲层残留于该电路区中。
18.根据权利要求11所述的方法，其特征在于，其中在形成该牺牲层之后，该牺牲层于该沟槽中心处之一表面等于或高于该化学机械研磨停止层的一上表面。
19.根据权利要求11所述的方法，其特征在于，其中该牺牲层之一厚度的范围介于50nm至500nm之间。
20.一种半导体装置，其特征在于，包括：
一金属布线层，该金属布线层嵌于一基材上的一层间介电层中；
一通孔触点，该通孔触点包括直接设置在该金属布线层上的一金属；
一定位标记，该定位标记由一金属层所形成，该金属层设置于形成于该层间介电层的一沟槽中，其中
该通孔触点的该金属和该定位标记的该金属层由相同的材料制成；
该定位标记具有一U形横截面，该U形横截面具有一底部件以及多个侧壁部件；以及
至少一该侧壁部件的一顶表面与平行于该基材的一表面的一平面具有一角度，该角度超过0度并且小于5度；
一化学机械研磨停止层，设置在该层间介电层上，其中该化学机械研磨停止层的上表面到该沟槽中的该金属层的底部的上表面的深度介于50nm至500nm之间；以及
一牺牲层，设置于该金属层上。
CN201911051128.XA 2018-10-31 2019-10-31 半导体装置及其制造方法 Active CN111128861B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753908P 2018-10-31 2018-10-31
US62/753,908 2018-10-31
US16/584,594 2019-09-26
US16/584,594 US11049767B2 (en) 2018-10-31 2019-09-26 Semiconductor device and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
CN111128861A CN111128861A (zh) 2020-05-08
CN111128861B true CN111128861B (zh) 2023-08-25

Family

ID=70325568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051128.XA Active CN111128861B (zh) 2018-10-31 2019-10-31 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11049767B2 (zh)
CN (1) CN111128861B (zh)
TW (1) TWI732331B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359416A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark structure and method for making
CN113972900B (zh) * 2021-12-22 2022-05-13 深圳新声半导体有限公司 一种声表面滤波器的键合方法及其键合结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930647A1 (en) * 1998-01-20 1999-07-21 International Business Machines Corporation Method to selectively fill recesses with conductive metal
TW400619B (en) * 1999-03-05 2000-08-01 United Microelectronics Corp The manufacture method of dual damascene structure
TW508735B (en) * 2000-02-11 2002-11-01 Ghartered Semicoductor Manufat A method to create a controllable and reproducible dual copper damascene structure
CN102945842A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 对准标记及其制造方法
CN103839917A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140233A (en) * 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
JP4623819B2 (ja) 2000-12-12 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US20060276034A1 (en) * 2005-06-06 2006-12-07 Philippe Blanchard Forming via contacts in MRAM cells
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9520296B2 (en) 2014-06-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930647A1 (en) * 1998-01-20 1999-07-21 International Business Machines Corporation Method to selectively fill recesses with conductive metal
TW400619B (en) * 1999-03-05 2000-08-01 United Microelectronics Corp The manufacture method of dual damascene structure
TW508735B (en) * 2000-02-11 2002-11-01 Ghartered Semicoductor Manufat A method to create a controllable and reproducible dual copper damascene structure
CN102945842A (zh) * 2012-11-21 2013-02-27 上海宏力半导体制造有限公司 对准标记及其制造方法
CN103839917A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阎军，胡文祥.分析样品制备.《分析样品制备》.2003,第224. *

Also Published As

Publication number Publication date
TW202038336A (zh) 2020-10-16
CN111128861A (zh) 2020-05-08
TWI732331B (zh) 2021-07-01
US20210327748A1 (en) 2021-10-21
US11049767B2 (en) 2021-06-29
US20200135538A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US20200066719A1 (en) Fin Field Effect Transistor (FinFET) Device and Method
JP5168966B2 (ja) 研磨方法及び研磨装置
CN111128861B (zh) 半导体装置及其制造方法
US10971370B2 (en) Hard mask removal method
US10692728B2 (en) Use of selective aluminum oxide etch
US11508618B2 (en) Multicolor self-aligned contact selective etch
TWI721168B (zh) 形成取代接觸窗的方法及導電結構
US9059394B2 (en) Self-aligned lower bottom electrode
JP4663694B2 (ja) 半導体素子の製造方法
US10534276B1 (en) Lithographic photomask alignment using non-planar alignment structures formed on wafer
US20140097539A1 (en) Technique for uniform cmp
JP2010118529A (ja) 半導体素子の製造方法
CN107301948A (zh) 一种用于金属cmp的集成工艺的方法
US8324743B2 (en) Semiconductor device with a structure to protect alignment marks from damage in a planarization process
KR20200066567A (ko) 반도체 장치 및 이를 위한 방법
US10727076B2 (en) Slurry and manufacturing semiconductor using the slurry
US20220262624A1 (en) Method of manufacturing semiconductor devices
US20070062910A1 (en) Complex CMP process and fabricating methods of STI structure and interconnect structure
US8329522B2 (en) Method for fabricating semiconductor device
US20230307289A1 (en) Method for fabricating semiconductor device with damascene structure by using etch stop layer
KR100338937B1 (ko) 반도체 장치의 분리구조 제조방법
CN113097176A (zh) 半导体装置
JP5585279B2 (ja) 半導体装置の製造方法
KR100607724B1 (ko) 반도체 소자의 내로우 게이트 라인 제조 방법
KR20060055753A (ko) 반도체 장치에서 콘택홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant