CN111028787B - 通道控制单元和使用通道控制单元的显示装置 - Google Patents

通道控制单元和使用通道控制单元的显示装置 Download PDF

Info

Publication number
CN111028787B
CN111028787B CN201910956909.7A CN201910956909A CN111028787B CN 111028787 B CN111028787 B CN 111028787B CN 201910956909 A CN201910956909 A CN 201910956909A CN 111028787 B CN111028787 B CN 111028787B
Authority
CN
China
Prior art keywords
data
channel
adc
source driver
inactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910956909.7A
Other languages
English (en)
Other versions
CN111028787A (zh
Inventor
张修赫
李晋源
金晓珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111028787A publication Critical patent/CN111028787A/zh
Application granted granted Critical
Publication of CN111028787B publication Critical patent/CN111028787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供了一种通道控制单元和使用通道控制单元的显示装置。该通道控制单元包括：数据驱动器，所述数据驱动器将像素数据转换为数据电压并且将所述数据电压提供至数据线；和无效通道控制器，所述无效通道控制器接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。

Description

通道控制单元和使用通道控制单元的显示装置
本申请要求于2018年10月10日提交的韩国专利申请No.10-2018-0120725的优先权，为了所有目的在此援引该专利申请的整个内容作为参考，如同在此完全阐述一样。
技术领域
本发明涉及一种能够自适应地改变源极驱动器集成电路(IC)中的通道数量的通道控制单元。
背景技术
正在开发包括液晶显示器(LCD)、电致发光显示器、场发射显示器(FED)、等离子体显示面板(PDP)等在内的各种平板显示器。
电致发光显示器根据发光层的材料大致分为无机发光显示器和有机发光显示器。其中，有源矩阵有机发光显示器包括自发光的有机发光二极管(下文中称为“OLED”)，并且具有快速响应速度、高发光效率、高亮度和宽视角等优点。由于有机发光显示器可将黑色电平显示为真黑色，因此可产生具有更高对比度和更高色彩再现性的图像。
平板显示器中的驱动电路包括用于向数据线提供数据信号的数据驱动器电路、用于向栅极线(或扫描线)提供栅极信号(或扫描信号)的栅极驱动器电路等。数据驱动器电路可实现为安装在COF(膜上芯片)的基底膜上的源极驱动器IC。COF可通过利用ACF(各向异性导电膜)的接合工艺接合至显示面板，使得其输出焊盘连接至数据线上的焊盘。
发明内容
驱动器IC中的通道数量是固定的，并且根据显示面板的水平分辨率来选择。当显示面板的水平分辨率变化时，驱动器IC中的通道数量需要根据变化的分辨率来改变。当存在四种具有不同水平分辨率的显示面板时，需要根据每个显示面板的水平分辨率而具有不同通道数量的四种驱动器IC。
尽管可向驱动器IC添加用于调整通道数量的电路，但电路和选择引脚的添加会导致源极驱动器IC的芯片尺寸增加和更高的IC成本。
本发明提供了一种通道控制单元和使用通道控制单元的显示装置，能够改变驱动器IC中的通道数量而不用向驱动器IC增加用于调整通道数量的电路和引脚。
本发明的示例性实施方式提供了一种通道控制单元，包括：数据驱动器，所述数据驱动器将像素数据转换为数据电压并且将所述数据电压提供至数据线；和无效通道控制器，所述无效通道控制器接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。
本发明的示例性实施方式还提供了一种显示装置，包括：布置有多条数据线的显示面板；数据驱动器，所述数据驱动器包括电连接至所述数据线的有效通道和与所述数据线分离的无效通道；和时序控制器，所述时序控制器配置成将像素数据发送至所述有效通道并且将虚拟数据发送至所述无效通道。
本发明的示例性实施方式还提供了一种显示装置，包括：连接至被写入像素数据的像素的数据线；数据驱动器，所述数据驱动器将所述像素数据转换为数据电压并且将所述数据电压提供至所述数据线；和无效通道控制器，所述无效通道控制器接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。
根据本发明的显示装置通过使用通道控制单元允许设计者按照他们的需求设定每个驱动器IC中的通道数量，而不用向驱动器IC添加用于调整通道数量的电路和选择引脚。
附图说明
被包括来给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是显示根据本发明示例性实施方式的显示装置的框图；
图2是显示其中五个源极驱动器IC连接至显示面板的示例的视图；
图3是显示在其中五个源极驱动器IC连接至具有2560×1440分辨率的显示面板的示例中，时序控制器的输入信号和输出信号的波形图；
图4是显示在其中五个源极驱动器IC连接至具有2460×1200分辨率的显示面板的示例中，时序控制器的输入信号和输出信号的波形图；
图5是COF的平面图，显示了图4中所示的源极驱动器IC之一的无效通道区段；
图6是显示在其中五个源极驱动器IC连接至具有2416×1200分辨率的显示面板的示例中，时序控制器的输入信号和输出信号的波形图；
图7是显示其中四个源极驱动器IC SIC1至SIC4连接至显示面板的示例的视图；
图8是显示在其中四个源极驱动器IC连接至具有1920×1080分辨率的显示面板的示例中，时序控制器的输入信号和输出信号的波形图；
图9是显示像素电路的示例的电路图；
图10A和图10B是显示外部补偿电路的视图；
图11是详细显示在应用外部补偿电路的显示装置中，时序控制器与源极驱动器IC之间的布线连接的视图；
图12是显示根据本发明第一示例性实施方式的无效通道控制器的电路图；
图13是显示根据本发明第二示例性实施方式的无效通道控制器的电路图；
图14是显示ADC数据通道之中的无效通道区段的示例的波形图。
具体实施方式
通过参照下文示例性实施方式的详细描述和附图可更容易理解本发明的各个方面和特征及其实现方法。然而，本发明可以以诸多不同的形式实施，不应当解释为限于在此阐述的示例性实施方式。而是，提供这些示例性实施方式是为了使本发明的公开内容彻底和完整并将本发明的构思充分传达给所属领域技术人员，本发明由所附权利要求书限定。
为了描述本发明的示例性实施方式而在图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，不限于图中所示的那些。相似的参考标记在整个申请中表示相似的要素。在描述本发明时，将省略对相关公知技术的详细描述，以避免不必要地使本发明模糊不清。
当使用术语“包括”、“具有”、“包含”等时，只要未使用术语“仅”，就可增加其他部分。
即使未明确说明，要素也可解释为包括误差范围。
当使用术语“在……上”、“在……上方”、“在……下方”、“在……之后”等描述两部分之间的位置关系时，只要未使用术语“紧接”或“直接”，一个或多个部分就可位于这两部分之间。
将理解到，尽管可使用术语“第一”、“第二”等将一个要素与另一个要素区分开，但这些要素的功能或结构不受这些术语限制。
本发明各示例性实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上互操作或以各种方式共同工作。这些示例性实施方式可彼此独立或协同地实施。
下文中，将参照附图详细描述本发明的各示例性实施方式。应当注意，尽管在下面的示例性实施方式中将描述有机发光显示器，但本发明不限于此。本发明可应用于有机发光显示器以外的其他类型的显示装置，只要这些显示装置需要根据显示面板的不同分辨率来改变显示面板驱动电路中的通道数量即可。
参照图1，根据本发明示例性实施方式的显示装置包括显示面板100和显示面板驱动电路。
显示面板100包括再现输入图像的像素阵列AA。像素阵列AA包括多条数据线DL、与数据线DL交叉的多条栅极线GL、和以矩阵形式布置的像素。
每个像素可划分为用于表现颜色的红色子像素、绿色子像素和蓝色子像素。每个像素可进一步包括白色子像素。每个子像素101包括像素电路。
可在显示面板100上设置触摸传感器。可使用触摸传感器或通过像素感测触摸输入。触摸传感器可实现为设置在显示面板的屏幕上的单元上(on-cell)型触摸传感器或外挂型触摸传感器，或者可实现为内置在像素阵列中的集成(in-cell)型触摸传感器。
显示面板驱动电路包括数据驱动器110和栅极驱动器120。显示面板驱动电路在时序控制器(TCON)130的控制下向显示面板100上的像素写入输入图像的像素数据。
数据驱动器110通过使用数模转换器(下文中称为“DAC”)将从时序控制器130接收的输入图像的像素数据EPI DATA转换为模拟伽马补偿电压，以通过有效通道(effectivechannel)产生像素数据电压。数据驱动器110中的有效通道电连接至数据线DL，以将像素数据电压提供至数据线DL。每个子像素通过数据线DL被提供像素数据电压。每个子像素的像素电路可包括数据线与子像素之间的用于切换像素数据电压的TFT(薄膜晶体管)。
栅极驱动器120可形成在显示面板100上的不显示图像的边框区域BZ中。栅极驱动器120在时序控制器130的控制下通过栅极线GL输出栅极信号，以选择要被充入数据电压的像素。栅极驱动器120输出栅极信号并且通过使用移位寄存器将栅极信号移位。栅极信号可包括发光控制信号(下文中称为“EM信号”)以及扫描信号SCAN1和SCAN2，如图9中所示。
时序控制器130将输入图像的像素数据(数字数据)发送至数据驱动器110中的有效通道，并且将与输入图像的像素数据无关地设定的虚拟数据发送至数据驱动器110中的无效通道(ineffective channel)。虚拟数据是与像素数据分开设定的。
时序控制器130从主机系统150接收输入图像的像素数据LVDS DATA和与其同步的时序信号。时序信号包括垂直同步信号(Vsync)、水平同步信号(Hsync)、时钟信号(DCLK)和数据使能信号(DE)。垂直同步信号(Vsync)的每个周期对应于1帧。水平同步信号(Hsync)和数据使能信号(DE)的每个周期对应于1个水平时段1H。数据使能信号(DE)的脉冲限定要在像素上显示的像素数据的持续时间。通过对数据使能信号DE计数来确定每个帧时段和水平时段，并且可省略垂直同步信号(Vsync)和水平同步信号(Hsync)。
主机系统150可以是下述之一：TV(电视)系统、机顶盒、导航系统、个人电脑PC、家庭影院系统、移动装置和可穿戴装置。
时序控制器130可通过将输入图像的帧频(Hz)乘以i倍(i是大于0的正整数)控制显示面板驱动器110和120的操作时序。帧频在NTSC(国家电视标准委员会)系统中是60Hz，在PAL(逐行倒相)系统中是50Hz。
时序控制器130基于从主机系统150接收的时序信号(Vsync、Hsync和DE)产生用于控制数据驱动器110的操作时序的数据时序控制信号和用于控制栅极驱动器(例如GIP电路)120的操作时序的栅极时序控制信号GDC。
时序控制器130连接至存储器131。存储器131在诸如TV或监视器之类的显示器中可以是EEPROM(电可擦可编程只读存储器)，或者在移动装置或可穿戴装置的情形中可以是闪存。
在移动装置或可穿戴装置中，时序控制器130、数据驱动器110、电平移位器和电源电路(未示出)可集成在一个驱动器IC中。
存储器131中存储用于限定显示面板驱动电路的操作时序的设置数据(settingdata)。设置数据进一步包括限定数据驱动器110的无效通道区段(section)的CSM(通道同步模块)数据CSM DATA。CSM数据基于显示面板100的水平分辨率或源极驱动器IC中的通道数量限定无效通道区段。CSM数据包括与无效通道区段的起始位置和宽度有关的信息。显示器制造商可利用与显示面板100的水平分辨率或源极驱动器IC中的通道数量对应的设置值来更新CSM数据。
电平移位器140将从时序控制器110输出的栅极时序控制信号GDC转换为栅极导通电压(gate-on voltage)和栅极截止电压(gate-off voltage)并且将其提供至栅极驱动器120。栅极时序控制信号GDC的低电平电压转换为栅极低电压(VGL)，并且栅极时序控制信号GDC的高电平电压转换为栅极高电压(VGH)。
有机发光显示器上的每个像素包括作为发光元件的OLED、以及驱动元件，驱动元件通过栅极-源极电压(Vgs)向OLED提供电流并驱动OLED。OLED包括阳极、阴极和位于这些电极之间的有机化合物层。有机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。当电流流过OLED时，穿过空穴传输层(HTL)的空穴和穿过电子传输层(ETL)的电子移动至发光层(EML)，形成激子。结果，发光层(EML)产生可见光。
驱动元件可实现为诸如MOSFET(金属氧化物半导体场效应晶体管)之类的晶体管。驱动元件的电特性对于每个像素应当是均匀的，但由于工艺变化和器件特性变化，驱动元件的电特性在像素之间可存在变化，并且随着显示器驱动时间的流逝，驱动元件的电特性可存在变化。为了补偿驱动元件的电特性的变化，可对有机发光显示器应用内部补偿和外部补偿。
在内部补偿方法中，使用内置于每个子像素中的内部补偿电路采样每个像素的驱动元件的电特性并且通过每个子像素的电特性的变化量或者或者随时间的变化(时间变化)量来补偿驱动元件的栅极-源极电压。
在外部补偿方法中，外部补偿电路通过感测随驱动元件的电特性而变化的驱动元件的电流或电压，并且基于感测的每个子像素的驱动元件的电特性实时调制输入图像的像素数据(数字数据)，来实时补偿每个子像素的电特性的变化或时间变化。驱动元件的电特性可包括阈值电压Vth和迁移率μ。
外部补偿电路通过使用模数转换器(下文中成为“ADC”)将来自每个子像素的感测结果转换为数字数据ADC DATA并且将其发送至补偿部(未示出)。补偿部根据表示每个子像素的电特性的数字数据ADC DATA选择预设补偿值。补偿部通过向像素数据增加所选择的补偿值或者将像素数据乘以所选择的补偿值调制发送至数据驱动器110的输入图像的像素数据，来补偿每个子像素的电特性随时间的变化或子像素之间的电特性的变化。
参照图2，数据驱动器110可实现为一个或多个源极驱动器IC。源极驱动器IC SIC1至SIC5的每一个可安装在COF的基底膜上。安装有源极驱动器IC SIC1至SIC5的COF通过利用ACF的接合工艺接合至显示面板100。COF上的输入焊盘连接至PCB，并且输出焊盘连接至数据线DL上的焊盘。时序控制器130、电平移位器140、电源电路等可安装在PCB上。
源极驱动器IC SIC1至SIC5的每一个包括多个通道。源极驱动器IC的每个通道可在时序控制器130的控制下限定为无效通道和有效通道。无效通道与数据线分离。换句话说，无效通道不连接至数据线。相反，有效通道电连接至数据线并且向数据线提供像素数据电压。
无效通道是源极驱动器IC的、输出与输入图像的像素数据无关地设定的虚拟数据的无效通道。虚拟数据通过时序控制器130编码在无效通道区段中并且发送至源极驱动器IC SIC1至SIC5。虚拟数据通过时序控制器130设定为零并且发送至无效通道区段，但不限于此。由于无效通道不连接至数据线DL，所以从源极驱动器IC SIC1至SIC5产生的虚拟数据电压不施加至数据线DL。
源极驱动器IC SIC1至SIC5的有效通道可经由COF上的输出焊盘连接至数据线。源极驱动器IC SIC1至SIC5可以以COG(玻璃上芯片)工艺直接接合到显示面板100的基板上。在该情形中，源极驱动器IC的有效通道可经由IC封装上的凸块(bump)连接至数据线。
可在源极驱动器IC SIC1至SIC5的有效通道与数据线之间设置解复用器(demultiplexer)(未示出)。解复用器可在时序控制器130的控制下将源极驱动器IC的有效通道连接至数据线。解复用器通过使用多个开关元件将从数据驱动器110输出的像素数据电压进行时间划分并且分配至数据线DL。由于从数据驱动器的一个通道输出的像素数据电压被时间划分并分配至多条数据线，所以可减少数据驱动器110中的通道数量。
当在每个源极驱动器IC SIC中存在N个通道(N等于或大于2)时，N个通道的每一个在时序控制器130的控制下作为有效通道或无效通道进行操作。
在下面的示例性实施方式中，源极驱动器IC SIC1至SIC5的每一个被描述为具有1,536个通道，但本发明不限于此。在像素数据包括红色数据、绿色数据和蓝色数据的情况下，通过三条数据线将1个像素数据提供至三个子像素。由于1,536个有效通道连接至1,536条数据线，因此它们同时向512个像素提供红色数据、绿色数据和蓝色数据并且处理512个像素。
在图2所示的示例中，源极驱动器IC SIC1至SIC5的每一个中的1,536个通道之中的1,530个有效通道1530ch连接至数据线DL并且同时向显示面板100上的沿1个水平行x布置的510个像素提供像素数据电压。在图2所示的示例中，时序控制器130将源极驱动器ICSIC1至SIC5的每一个中的六个通道控制为发送虚拟数据的无效通道。
图2显示了其中五个源极驱动器IC SIC1至SIC5连接至具有2550×1440分辨率的显示面板100。在图2中，PIX#表示像素数据编号。在2550水平分辨率的情况下，显示面板100上的数据线的数量为2,550*3＝7,650。源极驱动器IC SIC1至SIC5的每一个在时序控制器130的控制下具有1,536个通道之中的1,530个有效通道。因而，源极驱动器IC SIC1至SIC5中的有效通道总数量为7,650。
这五个源极驱动器IC SIC1至SIC5连接至具有2550水平分辨率的显示面板100。第一源极驱动器IC SIC1的第一有效通道连接至最左端的第一条数据线，并且第五源极驱动器IC SIC5的最后一个有效通道连接至最右端的最后一条数据线，即，第7650条数据线。如图2的示例中，由于在源极驱动器IC SIC1至SIC5的每个有效通道区段之间布置无效通道区段，所以显示面板100的左边框和右边框的宽度变得更加纤薄并且尺寸相等。
在此，将结合图3至图8描述改变源极驱动器IC中的有效通道数量的四个选择的示例。
图3显示了在其中五个源极驱动器IC SIC1至SIC5连接至具有2560×1440分辨率的显示面板100的示例中，时序控制器的输入信号和输出信号。
参照图3，当存在每个都具有1,536个通道的五个源极驱动器IC SIC1至SIC5时，总通道数量为7,680。在2560水平分辨率的情况下，显示面板100上的数据线的数量为2,560*3＝7,680。因而，当五个源极驱动器IC SIC1至SIC5连接至具有2560水平分辨率的显示面板100时，时序控制器130将源极驱动器IC SIC1至SIC5中的所有通道控制为有效通道。在图3的示例中，源极驱动器IC SIC1至SIC5中的所有通道作为有效通道进行操作并输出像素数据电压，而不包括任何无效通道。
在图3中，DE_in是输入至时序控制器130的第一数据使能信号。Red_in、Green_in和Blue_in分别代表与第一数据使能信号DE_in同步输入至时序控制器130的红色数据、绿色数据和蓝色数据。CLK_in是输入至时序控制器130的第一时钟。时序控制器130根据来自主机系统150的第一时钟CLK_in将输入的像素数据Red_in、Green_in和Blue_in采样并将其写入内部存储器中。
在图3中，DE_out是时序控制器130中产生的第二数据使能信号。Red_out、Green_out和Blue_out分别代表与第二数据使能信号DE_out同步从时序控制器130输出的红色数据、绿色数据和蓝色数据。CLK_out是由时序控制器130中的振荡器产生的第二时钟。时序控制器130根据第二时钟CLK_out从内部存储器读取像素数据Red_out、Green_out和Blue_out并且将其发送至源极驱动器IC SIC1至SIC5。SIC_CH#表示源极驱动器IC SIC1至SIC5的通道SIC_CH的编号。
在第二数据使能信号DE_out的一个脉冲中传送每个源极驱动器IC的1,536个通道的数据。当通过时序控制器130设定无效数据区段时，添加要发送至无效数据区段的虚拟数据，因而将第二数据使能信号DE_out的脉冲宽度增加了虚拟数据的宽度。因而，当有效通道的数量随着源极驱动器IC的无效通道区段变化而变化时，第二数据使能信号DE_out如图4和图6中所示进行变化。时序控制器130在第二数据使能信号DE_out的一个脉冲宽度内输出与源极驱动器IC SIC1至SIC5的每一个中的通道总数量对应的数据，与是否存在无效通道区段无关并且与无效通道区段的长度无关。在此的数据包括在第二数据使能信号DE_out的一个脉冲宽度内传送的像素数据和虚拟数据。
图4显示了在其中五个源极驱动器IC SIC1至SIC5连接至具有2460×1200分辨率的显示面板的示例中，时序控制器130的输入信号和输出信号。图5显示了图4中所示的源极驱动器IC之一的无效通道区段。
参照图4和图5，在2460水平分辨率的情况下，显示面板100上的数据线的数量为2,460*3＝7,380。因而，当五个源极驱动器IC SIC1至SIC5连接至具有2460水平分辨率的显示面板100时，源极驱动器IC SIC1至SIC5的每一个中的有效通道的数量为1,476，并且有效通道的总数量为1,476*5＝7,380。由于1,476个有效通道连接至1,476条数据线，所以它们同时向492个像素提供红色数据、绿色数据和蓝色数据。
为了将源极驱动器IC SIC1至SIC5的每一个中的有效通道的数量从1,536减少至1,476，时序控制器130设定60个无效通道NC_CH。在图4中，NC_CH#表示无效通道编号。时序控制器130在第二数据使能信号DE_out的脉冲内设定无效通道区段，并且向无效通道区段添加60个通道的虚拟数据。
时序控制器130与第二数据使能信号DE_out的脉冲同步地向源极驱动器IC SIC1至SIC5同时传送用于每个源极驱动器的像素数据。时序控制器130向源极驱动器IC 10传送数据，使得对于第二数据使能信号DE_out的每个脉冲来说，最后一个像素数据与源极驱动器IC 10的第1536个通道，即，最后一个通道同步。在图4和图5的示例中，无效通道区段设定在每个有效通道区段之间，但不限于此。
在图5中，在具有1,536个通道的源极驱动器IC 10中存在60个无效通道NC_CH。时序控制器130可通过向每个有效通道区段(在其中向源极驱动器IC 10传送像素数据)添加无效通道区段并且在无效通道区段期间传送虚拟数据来控制无效通道的位置和数量。
图6是显示在其中五个源极驱动器IC连接至具有2416×1200分辨率的显示面板的示例中，时序控制器的输入信号和输出信号的波形图。
参照图6，在五个源极驱动器IC SIC1至SIC5连接至具有2416水平分辨率的显示面板100的情形中，五个源极驱动器IC SIC1至SIC5各自需要具有1,452个有效通道。由于1,452个有效通道连接至1,452条数据线，所以它们处理484个像素。
为了将源极驱动器IC SIC1至SIC5的每一个中的有效通道的数量从1,536减少至1,452，时序控制器130通过从1,536减去1,452来设定84个无效通道NC_CH。时序控制器130在第二数据使能信号DE_out的脉冲内设定无效通道区段，并且向无效通道区段添加84个通道的虚拟数据。
时序控制器130与第二数据使能信号DE_out的第一脉冲同步地向第一源极驱动器IC SIC1传送像素数据和虚拟数据，并且与第二数据使能信号DE_out的第二脉冲同步地向第二源极驱动器IC SIC2传送像素数据和虚拟数据。对于第二数据使能信号DE_out的每个脉冲来说，最后一个像素数据与源极驱动器IC 10的第1536个通道，即，最后一个通道同步。
图7是显示其中四个源极驱动器IC SIC1至SIC4连接至显示面板的示例的视图。图8是显示在其中四个源极驱动器IC SIC1至SIC4连接至具有1920×1080分辨率的显示面板100的示例中，时序控制器130的输入信号和输出信号的波形图。
参照图7和图8，在其中四个源极驱动器IC SIC1至SIC4连接至具有1920水平分辨率的显示面板100的情形中，四个源极驱动器IC SIC1至SIC4各自需要具有1,440个有效通道。由于1,440个有效通道连接至1,440条数据线，所以它们处理480个像素。
为了将源极驱动器IC SIC1至SIC4的每一个中的有效通道的数量从1,536减少至1,440，时序控制器130通过从1,536减去1,440来设定96个无效通道NC_CH。时序控制器130在第二数据使能信号DE_out的脉冲内设定无效通道区段，并且向无效通道区段添加96个通道的虚拟数据。
时序控制器130与第二数据使能信号DE_out的第一脉冲同步地向第一源极驱动器IC SIC1传送像素数据和虚拟数据，并且与第二数据使能信号DE_out的第二脉冲同步地向第二源极驱动器IC SIC2传送像素数据和虚拟数据。对于第二数据使能信号DE_out的每个脉冲来说，最后一个像素数据与源极驱动器IC 10的第1536个通道，即，最后一个通道同步。
尽管本发明的像素电路可实现为图9中所示的电路，但因为可使用任何公知的电路基础结构，所以不限于图9中所示的电路。图9中所示的像素电路可适用于外部补偿电路。
参照图9，像素电路具有OLED、驱动元件DT、开关元件M1至M3、电容器Cst等。驱动元件DT以及开关元件M1至M3可实现为晶体管。在每个子像素101中，像素电路连接至一条数据线和一条感测线。数据线连接至像素电路的数据输入节点，感测线连接至像素电路的感测节点。数据输入节点连接至数据线，感测节点连接至感测线。
像素电路的OLED是利用由驱动元件DT的栅极-源极电压(Vgs)控制的电流量来发光的发光元件。通过由EM信号EM控制的第二开关元件M2切换OLED的电流路径。OLED包括阳极、阴极和在阳极与阴极之间的有机化合物层。有机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)，但不限于此。OLED的阳极连接至第三节点n3，并且OLED的阴极连接至被提供低电位电源电压VSS的VSS电极。VSS电极可具有比像素驱动电压VDD低的电位电压(例如，0V)，但不限于此。
电容器Cst连接在第二节点n2与第三节点n3之间并且存储驱动元件DT的栅极-源极电压(Vgs)。
第一开关元件M1可实现为n沟道TFT。当具有很长截止周期的第一开关元件M1实现为n型氧化物TFT时，在慢速驱动模式中可减少漏电流，由此改善功耗并减少漏电流导致的闪烁。
第二开关元件M2和第三开关元件M3可实现为p沟道TFT。P沟道LTPS(低温多晶硅)TFT因具有高电荷迁移率，所以可增加驱动效率并且降低功耗。驱动元件DT可实现为n沟道TFT或p沟道TFT。
第一开关元件M1响应于第一扫描信号SCAN1将来自感测线的基准电压Vref提供至第二节点n2。第二开关元件M2响应于EM信号EM切换流过OLED的电流。第三开关元件M3响应于第二扫描信号SCAN2将来自数据线的数据电压Vdata提供至第三节点n3。第一开关元件M1可切换数据电压Vdata，并且第三开关元件M3可切换基准电压。
图10A和图10B是显示外部补偿电路的视图。
参照图10A，外部补偿电路包括连接至感测线103的感测部22和补偿部26。感测线103连接至子像素101的像素电路。
感测部22包括开关元件SW1和SW2、采样和保持电路55、ADC 56等。感测部22与DAC23一起可内置在数据驱动器110中。DAC 23将从时序控制器130接收的数据转换为模拟伽马补偿电压。从DAC 23输出的像素数据的数据电压Vdata通过有效通道输出至数据线102。
感测部22可通过采样随流过驱动元件DT的电流而变化的感测线103的电流或电压来感测驱动元件DT的电特性。感测部22可实现为公知的电压感测电路或电流感测电路。第一开关元件SW1向感测线103提供基准电压Vref，用来将子像素101和感测线103复位。第二开关元件SW2将感测线103连接至采样和保持电路55。
采样和保持电路55将感测线103上的电流转换为电压并使用积分器、电容器、开关等采样该电压，或者采样感测线103上的电压，并且将采样的电压输出至ADC 56。ADC 56将从采样和保持电路55输入的电压转换为数字数据ADC DATA并且将其输出至补偿部26。数字数据ADC DATA包含与每个子像素的驱动元件的电特性有关的信息。
补偿部26根据从感测部22接收的数字数据ADC DATA从查找表选择补偿值。补偿部26通过向像素数据增加所选择的补偿值或者将像素数据乘以所选择的补偿值调制像素数据来补偿每个子像素101的电特性随时间的变化或子像素101之间的电特性的变化。查找表按地址接收来自感测部22的ADC数据和像素数据并且输出存储在该地址中的补偿值。由补偿部26调制的像素数据发送至数据驱动器110并且通过DAC 23转换为数据电压Vdata。
由补偿部26调制的视频数据V-DATA传送至DAC 23。调制的视频数据V-DATA通过DAC 23转换为用于显示的数据电压并且提供至第一数据线102。
如图10B中所示，感测部22可通过第一开关元件SW1向数据线102提供数据电压Vdata。基准电压Vref通过感测线103提供至子像素101。
图11是详细显示在应用外部补偿电路的显示装置中，时序控制器与源极驱动器IC之间的布线连接的视图。
参照图11，源极驱动器IC SIC1至SIC12经由EPI接口从时序控制器130接收数据。
EPI接口通过将时序控制器130和源极驱动器IC SIC1至SIC12以点对点方式，即，一一对应的方式连接，将时序控制器130与源极驱动器IC SIC1至SIC12之间的布线数量最小化。EPI接口不具有连接在时序控制器130与源极驱动器IC SIC1至SIC12之间的时钟布线。
在本申请人提交的韩国待审专利公开No.10-2010-0068936和No.10-2010-0068938中详细解释了EPI接口协议。
时序控制器130通过EPI接口协议中规定的编码方法利用差分信号将包含时钟的数据EPI DATA发送至源极驱动器IC SIC1至SIC12。因而，在时序控制器130与源极驱动器ICSIC1至SIC12之间连接有用于传输差分信号的EPI数据布线对[DL(EPI DATA)]。
源极驱动器IC SIC1至SIC12的每一个中内置有用于CDR(时钟和数据恢复)的时钟恢复电路。时序控制器130向源极驱动器IC SIC1至SIC12的每一个传送时钟训练图案(clock training pattern)或前导信号(preamble signal)，使得可锁定由源极驱动器IC的时钟恢复电路恢复的时钟的相位和频率。源极驱动器IC SIC1至SIC12的时钟恢复电路从经由EPI数据布线对[DL(EPI DATA)]接收的差分信号的数据恢复时钟。
在EPI接口协议中，时序控制器130在发送输入图像的控制数据和像素数据之前向源极驱动器IC SIC1至SIC12传送前导信号。控制数据包括数据时序控制信息和栅极时序控制信息。源极驱动器IC SIC1至SIC12的时钟恢复电路通过根据前导信号执行时钟训练(CT)操作将内部时钟的相位和频率锁定至稳定状态。一旦内部时钟的相位和频率锁定至稳定状态，就在源极驱动器IC SIC1至SIC12与时序控制器130之间建立起用于数据传输的数据链路。在从最后一个源极驱动器IC SIC接收高逻辑电平的锁定信号(LOCK)之后，时序控制器130开始将控制数据和视频数据编码到EPI接口协议中定义的数据包中并且将其传送至源极驱动器IC SIC1至SIC12。
当内置于源极驱动器IC SIC1至SIC12任意一个中的时钟恢复电路的输出相位和频率被解锁时，锁定信号(LOCK)反转为低逻辑电平，并且最后一个源极驱动器IC SIC12将反转的锁定信号传送至时序控制器130。一旦锁定信号反转为低逻辑信号，时序控制器130就通过xiang源极驱动器IC SIC1至SIC12传送前导信号重新开始源极驱动器IC的时钟训练。
时序控制器130和源极驱动器IC SIC1至SIC12经由EPI数据布线对DL(EPI DATA)连接，并且还经由ADC数据布线对SL(ADC DATA)连接。EPI数据布线对DL(EPI DATA)可将时序控制器130和源极驱动器IC SIC1至SIC12以点对点的方式连接。
ADC数据布线对SL(ADC DATA)将时序控制器130并联连接至源极驱动器IC SIC1至SIC12。ADC数据布线对SL(ADC DATA)将时序控制器130连接至源极驱动器IC SIC1至SIC12的ADC有效数据通道。源极驱动器IC SIC1至SIC12将从感测部22的ADC 56输出的ADC数据传送至时序控制器130。
连接至第一PCB PCB1的源极驱动器IC SIC1至SIC6可经由第一ADC数据布线对SL(ADC DATA)并联连接至时序控制器130。连接至第二PCB PCB2的源极驱动器IC SIC7至SIC12可经由第二ADC数据布线对SL(ADC DATA)并联连接至时序控制器130。由于源极驱动器IC SIC1至SIC12并联连接至时序控制器130，所以源极驱动器IC SIC1至SIC12按顺序向时序控制器130传送ADC数据。
如图12中所示，时序控制器130可包括对每个源极驱动器IC设定无效通道区段的无效通道控制器200。
参照图12，无效通道控制器200可内置在时序控制器130中，但不限于此。例如，无效通道控制器200可实现为连接至时序控制器130的单独电路。
无效通道控制器200包括多个存储器131至133、存储器控制器30、数据组合器(data combiner)134至136、和数据传送器137至139。
存储器131至133存储要传送至源极驱动器IC的像素数据。存储器131至133的每一个通过来自存储器控制器30的使能信号启动并且存储从主机系统150接收的像素数据LVDSDATA。像素数据LVDS DATA被写入到由从存储器控制器30接收的地址信号指示的存储器区域(地址)。
第一存储器131响应于从存储器控制器30接收的第一使能信号EN#1和第一地址信号ADDR#1存储要传送至第一源极驱动器IC SIC1中的有效通道的像素数据。第二存储器132响应于从存储器控制器30接收的第二使能信号EN#2和第二地址信号ADDR#2存储要传送至第二源极驱动器IC SIC2中的有效通道的像素数据。第n个存储器133响应于从存储器控制器30接收的第n个使能信号EN#n和第n个地址信号ADDR#n存储要传送至第n个源极驱动器ICSICn中的有效通道的像素数据。
数据组合器134至136在存储器控制器30的控制下将从存储器131至133读取的像素数据与来自存储器控制器130的虚拟数据组合。第一数据组合器134将虚拟数据DUMMYDATA#1与来自第一存储器131的像素数据一起添加到第一源极驱动器IC SIC1的无效通道区段并将其输出至第一数据传送器137。第二数据组合器135将虚拟数据DUMMY DATA#2与来自第二存储器132的像素数据一起添加到第二源极驱动器IC SIC2的无效通道区段并将其输出至第二数据传送器138。第n个数据组合器136将虚拟数据DUMMY DATA#n与从第n个存储器133接收的像素数据一起添加到第n个源极驱动器IC SICn的无效通道区段并将其输出至第n个数据传送器139。
第一数据传送器137将从第一数据组合器134接收的数据转换为串行数据并且将串行数据作为差分信号对EPI DATA Out#1输出。从第一数据传送器137输出的差分信号对在第二数据使能信号DE_out的第一脉冲时段期间经由第一EPI数据布线对传送至第一源极驱动器IC SIC1。第二数据传送器138将从第二数据组合器135接收的数据转换为串行数据并且将串行数据作为差分信号对EPI DATA Out#2输出。从第二数据传送器138输出的差分信号对在第二数据使能信号DE_out的第二脉冲时段期间经由第二EPI数据布线对传送至第二源极驱动器IC SIC2。第n个数据传送器139将从第n个数据组合器136接收的数据转换为串行数据并且将串行数据作为差分信号对EPI DATA Out#n输出。从第n个数据传送器139输出的差分信号对在第二数据使能信号DE_out的第n个脉冲时段期间经由第n个EPI数据布线对传送至第n个源极驱动器IC SICn。
存储器控制器30针对存储器131至133产生分离的使能信号EN#1至EN#n，以控制每个存储器的读取/写入时序。此外，存储器控制器30为源极驱动器IC产生分离的地址信号ADDR#1至ADDR#n，以限定有效通道区段而不包括由CSM数据CSM DATA限定的源极驱动器IC的无效通道区段。CSM数据通过每个源极驱动器IC的无效通道区段的起始位置和宽度来限定无效通道区段。
存储器控制器30将为每个源极驱动器IC的无效通道区段预设的虚拟数据传送到数据组合器134至136。存储器控制器30将第二数据使能信号DE_out传送到数据传送器137至139，以控制数据传送器137至139的数据输出时序。
可改变每个源极驱动器IC的所有ADC数据通道之中的有效通道的数量。在这种情形中，在ADC数据通道之中，可设立无效通道(下文中称为“ADC无效通道”)，而不设立有效通道(下文中称为“ADC有效通道”)。ADC有效通道连接至感测线103。相反，ADC无效通道不连接至感测线103。
图13显示了在ADC数据通道之中控制无效通道区段的无效通道控制器200。图14是显示ADC数据通道之中的无效通道区段的示例的波形图。
参照图13和图14，无效通道控制器200包括：用于在像素数据通道之中设定无效通道区段(下文中称为“源极无效通道区段”)的第一无效通道部分、以及用于在ADC数据通道之中设定ADC无效通道区段的第二无效通道部分。CSM数据CSM DATA输入至第一无效通道部分和第二无效通道部分。CSM数据通过源极无效通道区段和ADC无效通道区段的起始位置和宽度来限定源极无效通道区段和ADC无效通道区段。CSM数据可更新，以改变源极无效通道区段和ADC无效通道区段。
第一无效通道部分包括存储器131至133、第一存储器控制器40、数据组合器134至136、和数据传送器137至139。第一无效通道部分大致与图12中所示的无效通道控制器相同，因而将省略其详细描述。第一存储器控制器40控制其中存储每个源极驱动器IC的像素数据RGB Data的存储器131至133的地址信号，并且控制存储器131至133、数据组合器134至136、和数据传送器137至139，使得虚拟数据被添加至源极无效通道区段。
第二无效通道部分包括多个数据接收器46至48、ADC有效数据检查部45、和多个存储器42至44。
在图13的示例中，ADC DATA#1至ADC DATA#n是无效通道控制器200从每个源极驱动器IC接收的ADC数据。ADC DATA CH#表示ADC数据通道编号。ADC数据是无效通道控制器200存储在存储器42至44中的ADC有效通道数据。
根据第一源极驱动器IC SIC1的第一至第480个ADC数据通道产生第一ADC数据ADCDATA#1。根据第二源极驱动器IC SIC2的第一至第480个ADC数据通道产生第二ADC数据ADCDATA#2。在每个ADC数据ADC DATA#1至ADC DATA#4的第240个数据与第241个数据之间向无效通道控制器200传送32个ADC无效通道NC_CH DATA。
数据接收器46至48接收每个源极驱动器IC的ADC数据。第一数据接收器46经由ADC数据布线对从第一源极驱动器IC SIC1接收第一ADC数据ADC DATA In#1。第二数据接收器47经由ADC数据布线对从第二源极驱动器IC SIC2接收第二ADC数据ADC DATA In#2。第n个数据接收器48经由ADC数据布线对从第n个源极驱动器IC SICn接收第n个ADC数据ADC DATAIn#n。ADC数据ADC DATA#1至ADC DATA#n可经由ADC数据布线对被时间划分并传送至无效通道控制器200。
ADC有效数据检查部45接收CSM数据，从除由CSM数据指示的除了无效通道区段之外的ADC有效通道选择ADC数据并且将其提供至第二存储器控制器41。为了将来自每个源极驱动器IC的ADC有效通道的ADC数据存储在存储器42至44中，ADC有效数据检查部45针对每个存储器彼此分开ADC数据使能信号ADC DE#1至ADC DE#n和ADC数据DATA#1至DATA#n。
第二存储器控制器41响应于来自ADC有效数据检查部45的ADC数据使能信号，针对每个单独的存储器产生使能信号和地址信号，以便单独控制存储器42至44。第二存储器控制器41响应于来自ADC有效数据检查部45的第一ADC数据使能信号产生第一ADC存储器使能信号和第一ADC数据地址信号，第一ADC存储器使能信号用于控制对第一存储器42的读取和写入操作。第二存储器控制器41响应于来自ADC有效数据检查部45的第二ADC数据使能信号产生第二ADC存储器使能信号和第二ADC数据地址信号，第二ADC存储器使能信号用于控制对第二存储器43的读取和写入操作。第二存储器控制器41响应于来自ADC有效数据检查部45的第n个ADC数据使能信号产生第n个ADC存储器使能信号和第n个ADC数据地址信号，第n个ADC存储器使能信号用于控制对第n个存储器44的读取和写入操作。
第一存储器42通过第一ADC存储器使能信号启动并且将从第一源极驱动器ICSIC1中的ADC有效通道接收的ADC数据存储在由第一ADC数据地址信号指示的存储器区域中。第二存储器43通过第二ADC存储器使能信号启动并且将从第二源极驱动器IC SIC2中的ADC有效通道接收的ADC数据存储在由第二ADC数据地址信号指示的存储器区域中。第n个存储器44通过第n个ADC存储器使能信号启动并且将从第n个源极驱动器IC SICn中的ADC有效通道接收的ADC数据存储在由第n个ADC数据地址信号指示的存储器区域中。存储在存储器42至44中的ADC数据被提供至补偿部26。
如前面所述，由于通道控制单元的无效通道控制器设定无效通道区段，向无效通道区段添加虚拟数据并且将虚拟数据发送至驱动器IC，所以本发明可改变驱动器IC中的通道数量，而不需要向驱动器IC添加用于调整通道数量的电路和选择引脚。
本发明通过接收通道数据允许仅从ADC有效通道接收而不从ADC无效通道接收ADC数据，所述通道数据限定了在用于输出包含与每个像素的电特性有关的信息的ADC数据的ADC数据通道之中的、不连接至感测线的ADC无效通道。因而，本发明可改变驱动器IC中的通道数量，而不需要向驱动器IC添加用于调整通道数量的电路和选择引脚。
根据本发明各实施方式的通道控制单元和使用通道控制单元的显示装置可描述如下。
根据本发明实施方式的通道控制单元包括：数据驱动器，所述数据驱动器配置成将像素数据转换为数据电压并且将所述数据电压提供至数据线；和无效通道控制器，所述无效通道控制器配置成接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。
在一个或多个实施方式中，所述通道数据限定所述无效通道区段的起始位置和宽度。
在一个或多个实施方式中，所述数据驱动器包括一个或多个源极驱动器IC，每个源极驱动器IC包括由所述通道数据限定的无效通道，其中所述源极驱动器IC的有效通道连接至所述数据线，并且所述源极驱动器IC的无效通道与所述数据线分离。
在一个或多个实施方式中，所述无效通道控制器接收第一数据使能信号并且产生第二数据使能信号，所述第二数据使能信号的脉冲宽度改变了与由所述通道数据限定的无效通道区段的宽度相等的量。
在一个或多个实施方式中，所述无效通道控制器包括：第一存储器，所述第一存储器配置成接收第一使能信号和第一地址信号并且将要发送至第一源极驱动器IC的像素数据存储在第一地址中；第二存储器，所述第二存储器配置成接收第二使能信号和第二地址信号并且将要发送至第二源极驱动器IC的像素数据存储在第二地址中；存储器控制器，所述存储器控制器配置成产生所述第一使能信号和所述第二使能信号以及所述第一地址信号和所述第二地址信号并且将所述虚拟数据输出至由所述通道数据指示的无效通道区段；第一数据组合器，所述第一数据组合器配置成将来自所述第一存储器的像素数据和所述虚拟数据组合；第二数据组合器，所述第二数据组合器配置成将来自所述第二存储器的像素数据和所述虚拟数据组合；第一数据传送器，所述第一数据传送器配置成在所述第二数据使能信号的第一脉冲时段期间将从所述第一数据组合器接收的数据传送至所述第一源极驱动器IC；和第二数据传送器，所述第二数据传送器配置成在所述第二数据使能信号的第二脉冲时段期间将从所述第二数据组合器接收的数据传送至所述第二源极驱动器IC。
在一个或多个实施方式中，所述数据驱动器还包括用于输出ADC数据的ADC有效通道，其中所述ADC数据是通过将从与像素的感测节点连接的感测线接收的信号转换为数字数据而产生的，其中所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
在一个或多个实施方式中，所述数据驱动器包括一个或多个源极驱动器IC，每个源极驱动器IC包括：属于所述ADC无效通道区段的一个或多个ADC无效通道；和所述ADC有效通道，其中所述源极驱动器IC的ADC有效通道连接至所述感测线，并且所述源极驱动器IC的ADC无效通道与所述感测线分离。
在一个或多个实施方式中，所述通道数据限定在像素数据通道中的源极无效通道区段和所述ADC无效通道区段的起始位置和宽度。
在一个或多个实施方式中，所述数据驱动器包括第一源极驱动器IC和第二源极驱动器IC，并且所述无效通道控制器包括：第一存储器，所述第一存储器配置成接收第一使能信号和第一地址信号并且将要发送至所述第一源极驱动器IC的像素数据存储在第一地址中；第二存储器，所述第二存储器配置成接收第二使能信号和第二地址信号并且将要发送至所述第二源极驱动器IC的像素数据存储在第二地址中；第一存储器控制器，所述第一存储器控制器配置成产生所述第一使能信号和所述第二使能信号以及所述第一地址信号和所述第二地址信号并且将所述虚拟数据输出至由所述通道数据指示的无效通道区段；第一数据组合器，所述第一数据组合器配置成将来自所述第一存储器的像素数据和所述虚拟数据组合；第二数据组合器，所述第二数据组合器配置成将来自所述第二存储器的像素数据和所述虚拟数据组合；第一数据传送器，所述第一数据传送器配置成在所述第二数据使能信号的第一脉冲时段期间将从所述第一数据组合器接收的数据传送至所述第一源极驱动器IC；第二数据传送器，所述第二数据传送器配置成在所述第二数据使能信号的第二脉冲时段期间将从所述第二数据组合器接收的数据传送至所述第二源极驱动器IC；第一数据接收器，所述第一数据接收器配置成从所述第一源极驱动器IC接收ADC数据；第二数据接收器，所述第二数据接收器配置成从所述第二源极驱动器IC接收ADC数据；ADC有效数据检查部，所述ADC有效数据检查部配置成选择从所述ADC有效通道接收的ADC数据；和第二存储器控制器，所述第二存储器控制器配置成存储来自所述第一源极驱动器IC和所述第二源极驱动器IC的ADC有效通道的ADC数据。
根据本发明实施方式的显示装置包括：数据线，连接至被写入像素数据的像素；数据驱动器，所述数据驱动器将所述像素数据转换为数据电压并且将所述数据电压提供至所述数据线；和无效通道控制器，所述无效通道控制器接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。
在一个或多个实施方式中，所述数据驱动器包括：与所述数据线分离的一个或多个无效通道；和连接至所述数据线的有效通道。
在一个或多个实施方式中，所述无效通道控制器接收第一数据使能信号并且产生第二数据使能信号，所述第二数据使能信号的脉冲宽度改变了与由所述通道数据限定的无效通道区段的宽度相等的量。
在一个或多个实施方式中，所述显示装置还包括与所述像素的感测节点连接的感测线，其中所述数据驱动器还包括ADC有效通道，通过将从所述感测线接收的信号转换为数字数据而产生的ADC数据经由所述ADC有效通道输出，其中所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
根据本发明实施方式的显示装置包括：布置有多条数据线的显示面板；数据驱动器，所述数据驱动器包括电连接至所述数据线的有效通道和与所述数据线分离的无效通道；和时序控制器，所述时序控制器配置成将像素数据发送至所述有效通道并且将虚拟数据发送至所述无效通道。
在一个或多个实施方式中，所述时序控制器包括：无效通道控制器，所述无效通道控制器配置成接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器。
在一个或多个实施方式中，所述通道数据限定所述无效通道区段的起始位置和宽度。
在一个或多个实施方式中，所述有效通道连接至所述数据线，并且所述无效通道与所述数据线分离。
在一个或多个实施方式中，所述显示装置还包括与所述像素的感测节点连接的感测线，其中所述数据驱动器还包括用于输出ADC数据的ADC有效通道，其中所述ADC数据是通过将从所述感测线接收的信号转换为数字数据而产生的。
在一个或多个实施方式中，所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
在一个或多个实施方式中，所述ADC有效通道连接至所述感测线，并且属于所述ADC无效通道区段的ADC无效通道与所述感测线分离。
尽管参考多个示例性的实施方式描述了实施方式，但应当理解，所属领域技术人员能够设计出落在本发明的原理范围内的多个其他修改例和实施方式。更具体地说，在说明书、附图和所附权利要求书的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替代使用对于所属领域技术人员来说也将是显而易见的。

Claims (17)

1.一种通道控制单元，包括：
数据驱动器，所述数据驱动器配置成将像素数据转换为数据电压并且将所述数据电压提供至数据线；
无效通道控制器，所述无效通道控制器配置成接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器，
其中，所述数据驱动器包括一个或多个源极驱动器集成电路(IC)，每个所述源极驱动器集成电路包括由所述通道数据限定的无效通道，
其中，所述无效通道控制器接收第一数据使能信号，并且产生第二数据使能信号，
其中，当所述无效通道通过所述无效通道区段的变化而改变时，所述第二数据使能信号改变，
其中，基于显示面板的水平分辨率限定所述无效通道区段，
其中，所述第二数据使能信号的脉冲宽度包括所述虚拟数据和所述像素数据，
其中，所述第二数据使能信号的脉冲宽度增加了所包括的虚拟数据的量，以及
其中，所述第二数据使能信号的脉冲宽度改变了与由所述通 道数据限定的所述无效通道区段的宽度相等的量。
2.根据权利要求1所述的通道控制单元，其中所述通道数据限定所述无效通道区段的起始位置和宽度。
3.根据权利要求1所述的通道控制单元，其中所述源极驱动器IC的有效通道连接至所述数据线，并且所述源极驱动器IC的无效通道与所述数据线分离。
4.根据权利要求1所述的通道控制单元，其中所述无效通道控制器包括：
第一存储器，所述第一存储器配置成接收所述第一数据使能信号和第一地址信号并且将要发送至第一源极驱动器IC的像素数据存储在第一地址中；
第二存储器，所述第二存储器配置成接收所述第二数据使能信号和第二地址信号并且将要发送至第二源极驱动器IC的像素数据存储在第二地址中；
存储器控制器，所述存储器控制器配置成产生所述第一数据使能信号和所述第二数据使能信号以及所述第一地址信号和所述第二地址信号并且将所述虚拟数据输出至由所述通道数据指示的无效通道区段；
第一数据组合器，所述第一数据组合器配置成将来自所述第一存储器的像素数据和所述虚拟数据组合；
第二数据组合器，所述第二数据组合器配置成将来自所述第二存储器的像素数据和所述虚拟数据组合；
第一数据传送器，所述第一数据传送器配置成在所述第二数据使能信号的第一脉冲时段期间将从所述第一数据组合器接收的数据传送至所述第一源极驱动器IC；和
第二数据传送器，所述第二数据传送器配置成在所述第二数据使能信号的第二脉冲时段期间将从所述第二数据组合器接收的数据传送至所述第二源极驱动器IC。
5.根据权利要求1所述的通道控制单元，其中所述数据驱动器还包括用于输出ADC数据的ADC有效通道，
其中所述ADC数据是通过将从与像素的感测节点连接的感测线接收的信号转换为数字数据而产生的，
其中所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
6.根据权利要求5所述的通道控制单元，其中所述数据驱动器包括一个或多个源极驱动器IC，
每个源极驱动器IC包括：
属于所述ADC无效通道区段的一个或多个ADC无效通道；和
所述ADC有效通道，
其中所述源极驱动器IC的ADC有效通道连接至所述感测线，并且所述源极驱动器IC的ADC无效通道与所述感测线分离。
7.根据权利要求5所述的通道控制单元，其中所述通道数据限定在像素数据通道中的源极无效通道区段和所述ADC无效通道区段的起始位置和宽度。
8.根据权利要求5所述的通道控制单元，其中所述数据驱动器包括第一源极驱动器IC和第二源极驱动器IC，并且
所述无效通道控制器包括：
第一存储器，所述第一存储器配置成接收第一使能信号和第一地址信号并且将要发送至所述第一源极驱动器IC的像素数据存储在第一地址中；
第二存储器，所述第二存储器配置成接收第二使能信号和第二地址信号并且将要发送至所述第二源极驱动器IC的像素数据存储在第二地址中；
第一存储器控制器，所述第一存储器控制器配置成产生所述第一使能信号和所述第二使能信号以及所述第一地址信号和所述第二地址信号并且将所述虚拟数据输出至由所述通道数据指示的无效通道区段；
第一数据组合器，所述第一数据组合器配置成将来自所述第一存储器的像素数据和所述虚拟数据组合；
第二数据组合器，所述第二数据组合器配置成将来自所述第二存储器的像素数据和所述虚拟数据组合；
第一数据传送器，所述第一数据传送器配置成在所述第二数据使能信号的第一脉冲时段期间将从所述第一数据组合器接收的数据传送至所述第一源极驱动器IC；
第二数据传送器，所述第二数据传送器配置成在所述第二数据使能信号的第二脉冲时段期间将从所述第二数据组合器接收的数据传送至所述第二源极驱动器IC；
第一数据接收器，所述第一数据接收器配置成从所述第一源极驱动器IC接收ADC数据；
第二数据接收器，所述第二数据接收器配置成从所述第二源极驱动器IC接收ADC数据；
ADC有效数据检查部，所述ADC有效数据检查部配置成选择从所述ADC有效通道接收的ADC数据；和
第二存储器控制器，所述第二存储器控制器配置成存储来自所述第一源极驱动器IC和所述第二源极驱动器IC的ADC有效通道的ADC数据。
9.一种显示装置，包括：
数据线，连接至被写入像素数据的像素；
数据驱动器，所述数据驱动器将所述像素数据转换为数据电压并且将所述数据电压提供至所述数据线；
无效通道控制器，所述无效通道控制器接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器，
其中，所述数据驱动器包括一个或多个无效通道和有效通道，
其中，所述无效通道控制器接收第一数据使能信号，并且产生第二数据使能信号，
其中，当所述无效通道通过所述无效通道区段的变化而改变时，所述第二数据使能信号改变，
其中，基于显示面板的水平分辨率限定所述无效通道区段，
其中，所述第二数据使能信号的脉冲宽度包括所述虚拟数据和所述像素数据，
其中，所述第二数据使能信号的脉冲宽度增加了所包括的虚拟数据的量，以及
其中，所述第二数据使能信号的脉冲宽度改变了与由所述通 道数据限定的所述无效通道区段的宽度相等的量。
10.根据权利要求9所述的显示装置，其中所述无效通道与所述数据线分离；和
所述有效通道连接至所述数据线。
11.根据权利要求9所述的显示装置，还包括与所述像素的感测节点连接的感测线，
其中所述数据驱动器还包括ADC有效通道，通过将从所述感测线接收的信号转换为数字数据而产生的ADC数据经由所述ADC有效通道输出，
其中所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
12.一种显示装置，包括：
布置有多条数据线的显示面板；
数据驱动器，所述数据驱动器包括电连接至所述数据线的有效通道和与所述数据线分离的无效通道；
时序控制器，所述时序控制器配置成将像素数据发送至所述有效通道并且将虚拟数据发送至所述无效通道，以及包括无效信道控制器，所述无效信道控制器配置成接收第一数据使能信号，产生第二数据使能信号，接收通道数据，在由所述通道数据指示的无效通道区段期间产生虚拟数据，并且将所述虚拟数据和所述像素数据发送至所述数据驱动器，
其中，当所述虚拟数据通过所述无效通道区段的变化而改变时，所述通道数据改变，
其中，基于所述显示面板的水平分辨率限定所述无效通道区段，
其中，所述第二数据使能信号的脉冲宽度包括所述虚拟数据和所述像素数据，
其中，所述第二数据使能信号的脉冲宽度增加了所包括的虚拟数据的量，以及
其中，所述第二数据使能信号的脉冲宽度改变了与由所述通 道数据限定的所述无效通道区段的宽度相等的量。
13.根据权利要求12所述的显示装置，其中所述通道数据限定所述无效通道区段的起始位置和宽度。
14.根据权利要求12所述的显示装置，其中所述有效通道连接至所述数据线，并且所述无效通道与所述数据线分离。
15.根据权利要求12所述的显示装置，还包括与所述像素的感测节点连接的感测线，
其中所述数据驱动器还包括用于输出ADC数据的ADC有效通道，
其中所述ADC数据是通过将从所述感测线接收的信号转换为数字数据而产生的。
16.根据权利要求15所述的显示装置，其中所述通道数据限定除了ADC无效通道区段之外的ADC有效通道，并且所述无效通道控制器响应于所述通道数据选择从所述ADC有效通道接收的ADC数据。
17.根据权利要求16所述的显示装置，其中所述ADC有效通道连接至所述感测线，并且属于所述ADC无效通道区段的ADC无效通道与所述感测线分离。
CN201910956909.7A 2018-10-10 2019-10-10 通道控制单元和使用通道控制单元的显示装置 Active CN111028787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180120725A KR102646000B1 (ko) 2018-10-10 2018-10-10 채널 제어 장치와 이를 이용한 표시장치
KR10-2018-0120725 2018-10-10

Publications (2)

Publication Number Publication Date
CN111028787A CN111028787A (zh) 2020-04-17
CN111028787B true CN111028787B (zh) 2022-10-28

Family

ID=70162165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910956909.7A Active CN111028787B (zh) 2018-10-10 2019-10-10 通道控制单元和使用通道控制单元的显示装置

Country Status (3)

Country Link
US (1) US11521556B2 (zh)
KR (2) KR102646000B1 (zh)
CN (1) CN111028787B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588320B1 (ko) * 2018-09-21 2023-10-13 삼성디스플레이 주식회사 타이밍 제어부 및 이를 포함하는 표시 장치
KR20230029317A (ko) * 2021-08-24 2023-03-03 엘지디스플레이 주식회사 디스플레이 장치, 데이터 구동 회로 및 디스플레이 구동 방법
CN115185594B (zh) * 2022-09-06 2023-01-06 湖北芯擎科技有限公司 基于虚拟显示的数据交互方法、装置、电子设备及介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166733A (ja) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置
KR100598741B1 (ko) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시장치
KR20060010223A (ko) * 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
KR100732842B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 발광 표시장치
KR101642849B1 (ko) * 2009-06-02 2016-07-27 삼성디스플레이 주식회사 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
US9236011B2 (en) * 2011-08-30 2016-01-12 Lg Display Co., Ltd. Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
KR101922686B1 (ko) * 2012-08-29 2018-11-28 삼성디스플레이 주식회사 표시 장치
KR102055152B1 (ko) * 2012-10-12 2019-12-12 엘지디스플레이 주식회사 표시장치
US10388243B2 (en) * 2014-05-06 2019-08-20 Novatek Microelectronics Corp. Driving system and method for driving display panel and display device thereof
KR101529005B1 (ko) * 2014-06-27 2015-06-16 엘지디스플레이 주식회사 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
KR102455327B1 (ko) * 2015-06-15 2022-10-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102368079B1 (ko) * 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
KR102423615B1 (ko) * 2015-09-30 2022-07-22 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102578713B1 (ko) * 2016-11-29 2023-09-18 엘지디스플레이 주식회사 표시장치
KR20180092502A (ko) * 2017-02-09 2018-08-20 삼성전자주식회사 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 구동 장치
KR102420998B1 (ko) * 2017-08-04 2022-07-13 엘지디스플레이 주식회사 통신 방법과 이를 이용한 표시장치
KR102057873B1 (ko) * 2017-12-20 2020-01-22 주식회사 실리콘웍스 데이터 구동 장치 및 이를 포함하는 디스플레이 장치
CN110875003A (zh) * 2018-09-04 2020-03-10 群创光电股份有限公司 显示系统以及显示系统运作方法

Also Published As

Publication number Publication date
KR20230106559A (ko) 2023-07-13
KR102646000B1 (ko) 2024-03-12
CN111028787A (zh) 2020-04-17
KR20200040600A (ko) 2020-04-20
US20200118498A1 (en) 2020-04-16
US11521556B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
CN108257551B (zh) 电致发光显示器及其驱动装置
CN109308864B (zh) 栅极驱动电路及包括其的显示装置
US11037493B2 (en) Electroluminescence display device including gate driver
US11423821B2 (en) Data driving circuit and display device using the same
CN111028787B (zh) 通道控制单元和使用通道控制单元的显示装置
CN114446246B (zh) 显示装置及其驱动方法
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
US11195473B2 (en) Display device using inverted signal and driving method thereof
KR102603538B1 (ko) 표시장치와 그 구동 방법
US11798489B2 (en) Gate driver and display device using the same
US20220036813A1 (en) Electroluminescence display apparatus
KR102625961B1 (ko) 전계 발광 표시장치
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
CN115602114A (zh) 像素电路和包括该像素电路的显示装置
KR102650360B1 (ko) 표시장치와 그 구동 방법
KR102626531B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20240221600A1 (en) Level Shifter and Display Device Including the Same
KR102530897B1 (ko) 표시패널 모듈과 이를 이용한 표시장치
KR102460112B1 (ko) 표시장치
KR20230009258A (ko) 게이트 구동부 및 이를 이용한 표시 장치
US20240144858A1 (en) Clock generator and display device including the same
KR20240056145A (ko) 레벨 시프터와 이를 이용한 표시장치
KR20230000604A (ko) 표시장치와 그 픽셀 센싱 방법
CN116386543A (zh) 面板驱动装置、面板驱动方法和电致发光显示设备
CN118397970A (zh) 显示装置的像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant