CN111009497A - 一种高导热率半导体衬底及其制备方法和应用 - Google Patents
一种高导热率半导体衬底及其制备方法和应用 Download PDFInfo
- Publication number
- CN111009497A CN111009497A CN201911421077.5A CN201911421077A CN111009497A CN 111009497 A CN111009497 A CN 111009497A CN 201911421077 A CN201911421077 A CN 201911421077A CN 111009497 A CN111009497 A CN 111009497A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- diamond
- groove structure
- continuous groove
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
- H01S5/02484—Sapphire or diamond heat spreaders
Abstract
本发明涉及新型衬底材料技术领域,提供了一种高导热率半导体衬底,所述高导热率半导体衬底中半导体基底背面为连续沟槽结构,所述连续沟槽结构的内表面被类金刚石薄膜覆盖;所述连续沟槽结构的深度为8~12μm。本发明将高导热率半导体衬底的沟槽结构设计成连续的,然后在连续沟槽的内表面覆盖类金刚石薄膜,利用类金刚石薄膜的高热导特性以及连续沟槽结构,使得本发明提供的半导体衬底在具有纵向高效散热的同时,兼具横向散热的优势,有效提高了半导体衬底的导热效率。本发明提供的半导体衬底在纵向及横向均能高效散热,大大提高了散热效果。
Description
技术领域
本发明涉及新型衬底材料技术领域,尤其涉及一种高导热率半导体衬底及其制备方法和应用。
背景技术
光电子器件(photoelectron devices)是利用电-光子转换效应制成的各种功能器件。光电子器件是光电子技术的关键和核心部件,作为理想的通过电流运作的光电子元器件,半导体激光器获得了广泛关注和应用。
半导体激光器散热的核心问题是随着注入电流的增加,功率增大,热耗散功率也随之增大,如果不及时消除因耗散功率所转化的热量,势必造成结温升高,进而使激光器的阈值电流升高,效率降低,激光波长发生严重温漂,更严重的是使激光器的寿命下降。
半导体激光器的热量首先从有源区传递到半导体衬底,再由半导体衬底经过焊料传递到热沉上,其中半导体衬底散热性差是半导体器件热损耗的主要原因。而且,半导体衬底的导电能力和导热能力远不及金属,导致高电阻的半导体衬底在通电时会产生大量的焦耳热。现有技术中为增加器件的散热能力会在衬底背面制备孔洞结构增加导热面积,衬底背面制备孔洞结构使器件在纵向导热的能力得到提升,但由于孔洞之间是由半导体材料隔开的在横向散热的能力并没有增加,而横向的散热好坏也会影响器件工作的性能。因此,如何实现衬底在横向和纵向都具有优良的散热能力,提高半导体衬底的散热性能是解决器件散热问题的关键。
发明内容
本发明提供了一种高导热率半导体衬底及其制备方法和应用,本发明提供的高导热率半导体衬底在纵向及横向均能散热,大大提高了散热效果。
本发明提供了一种高导热率半导体衬底,其特征在于,所述高导热率半导体衬底中半导体基底背面为连续沟槽结构,所述连续沟槽结构的内表面被类金刚石薄膜覆盖;所述连续沟槽结构的深度为8~12μm。
优选的,所述类金刚石薄膜的厚度为2μm~5μm。
优选的,所述连续沟槽结构底面的表面积至少占半导体衬底背面表面积的60%。
优选的,所述连续沟槽结构的形状包括直线、折线和曲线中的一种或多种。
本发明提供了上述技术方案所述高导热率半导体衬底的制备方法,包括以下步骤:
(1)对半导体基底背面进行等离子体干法刻蚀,形成连续沟槽结构;
(2)在连续沟槽结构的内表面沉积类金刚石薄膜,得到高导热率半导体衬底。
优选的,所述等离子体干法刻蚀的刻蚀气体为六氟化硫和氩气,所述六氟化硫的流速为5sccm~10sccm,所述氩气的流量为10sccm~20sccm,ICP功率为300W~700W,RF功率为50W~100W,工作压力为0.5Pa~1.6Pa。
优选的,所述步骤(2)采用射频等离子体增强化学气相沉积法沉积类金刚石薄膜,所述射频等离子体增强化学气相沉积法的碳源为CH4,CH4的流速为40~50sccm,功率为1000W~3000W,沉积时间为15~20min,工作压力为7~20Pa。
优选的,所述步骤(2)采用上下极板电容耦合的方式沉积类金刚石膜,上下极板直径比为2~3:1,极板间距为50mm~65mm,激励电源频率为10MHz~13.56MHz,射频电源功率为1kW~3kW。
本发明还提供了上述技术方案所述高导热率半导体衬底或者上述技术方案所述方法制备得到的高导热率半导体衬底在光电子器件的应用。
本发明提供了一种高导热率半导体衬底,所述高导热率半导体衬底中半导体基底背面为连续沟槽结构,所述连续沟槽结构的内表面被类金刚石薄膜覆盖;所述连续沟槽结构的深度为8~12μm。本发明将高导热率半导体衬底的沟槽结构设计成连续的,然后在连续沟槽的内表面覆盖类金刚石薄膜,利用类金刚石薄膜的高热导特性以及连续沟槽结构,使得本发明提供的半导体衬底在具有纵向散热效果的同时,兼具横向散热的优势,有效提高了半导体衬底的导热效率。本发明提供的半导体衬底在纵向及横向均能散热,大大提高了散热效果。
附图说明
图1为半导体基底上的“几字形”连续沟槽结构;
图2为半导体基底上的“折线形”连续沟槽结构;
图3为半导体基底上的“串联圆形”连续沟槽结构。
具体实施方式
本发明提供了一种高导热率半导体衬底,所述高导热率半导体衬底中半导体基底背面为连续沟槽结构,所述连续沟槽结构的内表面被类金刚石薄膜覆盖;所述连续沟槽结构的深度为8~12μm。
在本发明中,所述半导体基底的材质优选包括GaSb、GaAs、InP、Si或InAs;所述半导体基底的厚度优选为40~50μm,更优选为45μm。在本发明中,所述半导体基底背面的连续沟槽结构的深度为8~12μm,更优选为10μm。在本发明中,优选的,所述连续沟槽结构的底表面积至少占半导体衬底背面表面积的60%,以使连续沟槽结构能够充分发挥横向散热和纵向散热作用。本发明对连续沟槽结构的形状没有特别要求,可以包括直线、折线和曲线中的一种或多种,例如连续沟槽结构如图1所示为“几字形”结构,或者连续沟槽结构如图2所示为“折线形”结构,或者连续沟槽结构如图3所示为“串联圆形”结构。本发明将沟槽结构设计成连续的,使得衬底不仅可以在沟槽深度方向上进行纵向散热,还可以在沟槽横向方向上进行散热,大大提高了散热效果。
在本发明中,所述连续沟槽结构的内表面被类金刚石薄膜覆盖,所述连续沟槽结构的内表面包括连续沟槽结构的底面和内壁。在本发明中,覆盖在连续沟槽内表面的类金刚石薄膜的厚度优选为2μm~5μm,更优选为3~4μm。本发明通过在连续沟槽的内表面覆盖类金刚石薄膜,有利于增强衬底的散热能力,结合连续沟槽的共同作用,使得本发明提供的半导体衬底在具有纵向散热效果的同时,兼具横向散热的优势,有效提高了半导体衬底的导热效率。
本发明还提供了上述技术方案所述高导热率半导体衬底的制备方法,包括以下步骤:
(1)对半导体基底背面进行等离子体干法刻蚀,形成连续沟槽结构;
(2)在连续沟槽结构的内表面沉积类金刚石薄膜,得到高导热率半导体衬底。
本发明对半导体基底背面进行等离子体干法刻蚀,形成连续沟槽结构。在本发明中,所述等离子体干法刻蚀的刻蚀气体优选为六氟化硫和氩气,所述六氟化硫的流速优选为5sccm~10sccm,更优选为6sccm~9sccm;所述氩气的流量优选为10sccm~20sccm,更优选为12sccm~18sccm;ICP功率优选为300W~700W,更优选为400~600W,RF功率优选为50W~100W,更优选为60W~90W,工作压力优选为0.5Pa~1.6Pa,更优选为1.0Pa~1.5Pa。本发明优选将等离子体干法刻蚀的条件控制在上述范围内,有利于刻蚀得到结构均匀,侧壁光滑的连续沟槽结构。
本发明优选在等离子干法刻蚀前,优选清洗半导体基底,然后依次进行制作图形掩膜版、掩膜版与半导体基底对接、涂光刻胶、软烘、曝光、坚膜、和显影处理。在本发明中,清洗半导体基底的方法优选包括:依次采用丙酮、乙醇和去离子水对半导体基底进行超声清洗,然后用氮气吹干,再进行加热烘干。在本发明中,每次超声清洗的时间独立地优选为10~15min;所述加热烘干的温度优选为75~85℃,加热烘干的时间优选为5~10min。本发明优选对半导体基底进行清洗,有利于使光刻胶更好的粘附在半导体基底上。
本发明对制作图形掩膜版和掩膜版与半导体基底对接的的具体实施方式没有特别要求,采用本领域技术人员所熟知的方法即可。本发明优选采用AZ5214光刻胶作为掩膜。
在本发明中,所述涂光刻胶时的匀胶机转速优选为3400~3600rad/min,更优选为3500rad/min,所述涂光刻胶的时间优选为25~35s,更优选为30s。在本发明中,所述软烘的温度优选为90~110℃,更优选为100℃;所述软烘的时间优选为90~120s,更优选为100~110s。在本发明中,所述曝光的时间优选为4~4.5s,更优选为4.2s。在本发明中,所述坚膜的温度优选为100~120℃,更优选为110℃,所述坚膜的时间优选为80~100s,更优选为90s。在本发明中,所述显影用显影液优选为电子级四甲基氢氧化铵,所述显影的时间优选为40s。
形成连续沟槽结构后,本发明在连续沟槽结构的内表面沉积类金刚石薄膜,得到高导热率半导体衬底。
本发明优选采用射频等离子体增强化学气相沉积法在连续沟槽结构的内表面沉积类金刚石薄膜,更优选采用上下极板电容耦合的方式沉积类金刚石薄膜。在本发明中,上下极板的直径比优选为2~3:1,更优选为2.25~2.85:1,极板间距优选为50mm~65mm,更优选为55mm~60mm,激励电源频率优选为10MHz~13.56MHz,更优选为11MHz~13MHz,射频电源功率优选为1kW~3kW,更优选为1.5kW~2.5kW。本发明优选将带有连续沟槽结构的半导体基底放在下极板指定位置后,清洗基底,所述清洗的过程优选包括:抽真空至气压小于1.5×10-2Pa,然后通入氩气,保持气体压力为3.3Pa~4Pa,设置功率为180~220W,优选为200W,清洗基片的时间优选为2~6min,更优选为5min。
清洗完成后,本发明在连续沟槽结构的内表面沉积类金刚石薄膜,得到高导热率半导体衬底。在本发明中,所述射频等离子体增强化学气相沉积法的碳源优选为CH4,所述CH4的流速优选为40~50sccm,更优选为42~48sccm;功率优选为1000W~3000W,更优选为2000W;沉积时间优选为15~20min,更优选为16~18min;工作压力优选为7~20Pa,更优选为10~18Pa。沉积完一次后,如果连续沟槽结构的内表面没有完全被类金刚石薄膜覆盖,本发明优选将沉积后的基底冷却至室温后,按照上述操作步骤重复进行清洗基底和沉积步骤,直至连续沟槽结构的内表面被类金刚石薄膜完全覆盖。
本发明还提供了上述技术方案所述高导热率半导体衬底或者上述技术方案所述方法制备得到的高导热率半导体衬底在光电子器件的应用。
下面将结合本发明中的实施例,对本发明中的技术方案进行清楚、完整地描述。
实施例1
以锑化镓(GaSb)基底为例:
(1)清洗GaSb基底:采用丙酮中对基底超声清洗10min,然后采用乙醇对基底超声清洗10min,再采用去离子水对基底超声清洗15min,然后用氮气吹干,并在80℃加热台上加热5min,去除水蒸气;
(2)在GaSb基底背面制备连续直线(“几”字形)沟槽结构,如图1所示,沟槽大小根据GaSb衬底大小及芯片的横向尺寸而定,一般在一个芯片的横向尺寸范围内为4-6个“几”字形即可,沟槽结构底面的表面积占半导体衬底背面表面积的60%,沟槽深度为10μm,具体过程为:利用事先做好的套刻标记(沟槽结构),将套刻标记与预留的套刻标记进行对接,这里选择AZ5214光刻胶作为掩膜,光刻具体参数如下:匀胶机转速:3500rad/min,时间30s;软烘温度100℃,时间90s;曝光:首先启动紫外曝光机,预热20min,将外延片放在光刻机载物台中间吸住,将掩膜版放置在台上吸住,并调节旋钮,调整外延片位置,使掩膜版上图案对准外延片,设置曝光时间10s,开始紫外曝光;坚膜:温度110℃,时间90s;显影:四甲基氢氧化铵TMAH,时间40s;刻蚀方法利用感应耦合等离子体刻蚀(ICP)设备进行干法刻蚀,选用六氟化硫(SF6)和氩气(Ar)为刻蚀气体,所述六氟化硫和氩气的流量流速分别为8sccm、15sccm,ICP功率为400W,RF功率为60W,工作压力为1.0Pa,刻蚀深度为10μm,刻蚀完成后利用先丙酮后异丙醇的清洗流程对样品进行清洗,将残余光刻胶去除干净;
(3)采用射频等离子体增强化学气相沉积法在沟槽的内表面(底部及内壁)沉积类金刚石薄膜,制备类金刚石薄膜的装置采用上下极板电容耦合的方式,上下极板直径比为9:4,极板间距65mm,激励电源为频率13.56MHz,功率2kW的射频源,将用无水乙醇擦拭干净的GaSb衬底片放入下极板指定位置后,抽真空至小于1.5×10-2Pa,通入Ar气,保持气体压力3.5Pa,功率200W,清洗基片5min;
然后在沟槽内表面进行沉积类金刚石薄膜,通入甲烷(CH4),气体流量45sccm,工作压力10Pa,功率1000W,沉积时间18min;然后关闭电源,冷却10min钟后,取出基底,如果基底中的连续沟槽没有完全被类金刚石薄膜覆盖,则再次将基底放入装置腔室中,抽真空至1.5×10-2Pa,用氩气清洗2min后,在相同条件下沉积15min,直至基底中的连续沟槽被类金刚石薄膜完全覆盖。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种高导热率半导体衬底,其特征在于,所述高导热率半导体衬底中半导体基底背面为连续沟槽结构,所述连续沟槽结构的内表面被类金刚石薄膜覆盖;所述连续沟槽结构的深度为8μm~12μm。
2.根据权利要求1所述的高导热率半导体衬底,其特征在于,所述类金刚石薄膜的厚度为2μm~5μm。
3.根据权利要求1所述的高导热率半导体衬底,其特征在于,所述连续沟槽结构底面的表面积至少占半导体衬底背面表面积的60%。
4.根据权利要求1所述的高导热率半导体衬底,其特征在于,所述连续沟槽结构的形状包括直线、折线和曲线中的一种或多种。
5.权利要求1~4任一项所述高导热率半导体衬底的制备方法,包括以下步骤:
(1)对半导体基底背面进行等离子体干法刻蚀,形成连续沟槽结构;
(2)在连续沟槽结构的内表面沉积类金刚石薄膜,得到高导热率半导体衬底。
6.根据权利要求5所述的制备方法,其特征在于,所述等离子体干法刻蚀的刻蚀气体为六氟化硫和氩气,所述六氟化硫的流速为5sccm~10sccm,所述氩气的流量为10sccm~20sccm,ICP功率为300W~700W,RF功率为50W~100W,工作压力为0.5Pa~1.6Pa。
7.根据权利要求5所述的制备方法,其特征在于,所述步骤(2)采用射频等离子体增强化学气相沉积法沉积类金刚石薄膜,所述射频等离子体增强化学气相沉积法的碳源为CH4,CH4的流速为40sccm~50sccm,功率为1000W~3000W,沉积时间为15min~20min,工作压力为7Pa~20Pa。
8.根据权利要求5所述的制备方法,其特征在于,所述步骤(2)采用上下极板电容耦合的方式沉积类金刚石膜,上下极板直径比为2~3:1,极板间距为50mm~65mm,激励电源频率为10MHz~13.56MHz,射频电源功率为1kW~3kW。
9.权利要求1~4所述高导热率半导体衬底或者权利要求5~8任一项所述方法制备得到的高导热率半导体衬底在光电子器件中的应用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911421077.5A CN111009497B (zh) | 2019-12-31 | 2019-12-31 | 一种高导热率半导体衬底及其制备方法和应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911421077.5A CN111009497B (zh) | 2019-12-31 | 2019-12-31 | 一种高导热率半导体衬底及其制备方法和应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111009497A true CN111009497A (zh) | 2020-04-14 |
CN111009497B CN111009497B (zh) | 2021-07-06 |
Family
ID=70120192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911421077.5A Active CN111009497B (zh) | 2019-12-31 | 2019-12-31 | 一种高导热率半导体衬底及其制备方法和应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111009497B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941437A (zh) * | 2005-09-26 | 2007-04-04 | 三星电机株式会社 | 氮化镓基半导体发光二极管及其制造方法 |
CN101183701A (zh) * | 2007-12-10 | 2008-05-21 | 华中科技大学 | 一种led芯片及其制备方法 |
CN102891100A (zh) * | 2011-07-22 | 2013-01-23 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构及其形成方法 |
CN103378113A (zh) * | 2012-04-12 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 图像传感器的制造方法 |
CN109037175A (zh) * | 2018-07-17 | 2018-12-18 | 盛世瑶兰(深圳)科技有限公司 | 功率器件及其封装方法 |
CN109881151A (zh) * | 2019-03-25 | 2019-06-14 | 芜湖职业技术学院 | 基于类金刚石薄膜的led散热结构及其制备方法和led结构 |
-
2019
- 2019-12-31 CN CN201911421077.5A patent/CN111009497B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941437A (zh) * | 2005-09-26 | 2007-04-04 | 三星电机株式会社 | 氮化镓基半导体发光二极管及其制造方法 |
CN101183701A (zh) * | 2007-12-10 | 2008-05-21 | 华中科技大学 | 一种led芯片及其制备方法 |
CN102891100A (zh) * | 2011-07-22 | 2013-01-23 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构及其形成方法 |
CN103378113A (zh) * | 2012-04-12 | 2013-10-30 | 台湾积体电路制造股份有限公司 | 图像传感器的制造方法 |
CN109037175A (zh) * | 2018-07-17 | 2018-12-18 | 盛世瑶兰(深圳)科技有限公司 | 功率器件及其封装方法 |
CN109881151A (zh) * | 2019-03-25 | 2019-06-14 | 芜湖职业技术学院 | 基于类金刚石薄膜的led散热结构及其制备方法和led结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111009497B (zh) | 2021-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104134689B (zh) | 一种hemt器件及制备方法 | |
CN105826434B (zh) | 一种金刚石热沉GaN基LED的制作方法 | |
CN113571409B (zh) | 一种高导热金刚石增强碳化硅衬底的制备方法 | |
CN106128942A (zh) | 一种消除碳化硅器件终端刻蚀中微掩膜的方法 | |
CN111009496B (zh) | 一种具有高热导率的半导体衬底及其制备方法 | |
JP7007407B2 (ja) | 複数の堆積した半導体層のスタックを形成する方法 | |
JP2023156333A (ja) | パターニングのための高品質c膜のパルスプラズマ(dc/rf)蒸着 | |
CN111009497B (zh) | 一种高导热率半导体衬底及其制备方法和应用 | |
JP4123428B2 (ja) | エッチング方法 | |
CN112466942B (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
CN113889411A (zh) | 一种带金刚石微柱阵列的金刚石基GaN材料制备方法 | |
CN104300048A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
CN101916723B (zh) | 一种肖特基二极管的制备方法 | |
CN114497038B (zh) | 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法 | |
TW200908097A (en) | Gapfill extension of HDP-CVD integrated process modulation SiO2 process | |
CN104795472B (zh) | 一种半导体发光器件的制备方法 | |
US20130122707A1 (en) | Methods of polymers deposition for forming reduced critical dimensions | |
TWI713099B (zh) | 移除電極氧化層與蝕刻電極之處理方法 | |
CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
CN1954424A (zh) | 等离子体处理系统中的选择性控制 | |
CN105810581A (zh) | 蚀刻方法 | |
TW201532278A (zh) | 含鍺半導體器件中之接點形成 | |
CN108172511A (zh) | 一种具备空气沟结构的t型栅制作方法 | |
CN104851945B (zh) | 一种垂直结构led芯片制备方法 | |
CN114496934B (zh) | GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |