CN111009475A - 光学模组的封装结构及其封装方法 - Google Patents

光学模组的封装结构及其封装方法 Download PDF

Info

Publication number
CN111009475A
CN111009475A CN201911152290.0A CN201911152290A CN111009475A CN 111009475 A CN111009475 A CN 111009475A CN 201911152290 A CN201911152290 A CN 201911152290A CN 111009475 A CN111009475 A CN 111009475A
Authority
CN
China
Prior art keywords
circuit substrate
chip
optical module
packaging
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911152290.0A
Other languages
English (en)
Other versions
CN111009475B (zh
Inventor
王伟
王文涛
宋其超
孙艳美
孙恺
汪奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Intelligent Sensor Co Ltd
Original Assignee
Qingdao Goertek Intelligent Sensor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Intelligent Sensor Co Ltd filed Critical Qingdao Goertek Intelligent Sensor Co Ltd
Priority to CN201911152290.0A priority Critical patent/CN111009475B/zh
Publication of CN111009475A publication Critical patent/CN111009475A/zh
Application granted granted Critical
Publication of CN111009475B publication Critical patent/CN111009475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种光学模组的封装结构及其封装方法。其中，所述光学模组的封装方法包括以下步骤：提供具有第一焊点的电路基板；在所述电路基板设有所述第一焊点的表面贴装芯片，并于所述芯片背向所述电路基板的表面贴装防护垫片；在所述电路基板设有所述芯片的表面注塑形成塑封层，所述塑封层包裹所述第一焊点、所述芯片及所述防护垫片；对所述塑封层背向所述电路基板的表面进行开槽操作，以显露所述防护垫片和所述第一焊点；将光电二极管贴装在所述防护垫片的显露面，并将所述光电二极管的电极引线与所述第一焊点连接。本发明的技术方案解决相关技术中封装方法存在的异型模具开发成本高，开发周期长，贴装盖子加工难度大、缺陷多的问题。

Description

光学模组的封装结构及其封装方法
技术领域
本发明涉及光学模组技术领域，特别涉及一种光学模组的封装结构及其封装方法。
背景技术
相关技术中，光学模组的封装方法主要有采用异型模具包封芯片和采用贴装盖子包封芯片，这些封装方法往往存在以下问题：异型模具开发成本高，开发周期长；贴装盖子加工难度大、缺陷多。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的是提供一种光学模组的封装结构及其封装方法，旨在解决相关技术中封装方法存在的异型模具开发成本高，开发周期长，贴装盖子加工难度大、缺陷多的问题。
为实现上述目的，本发明提出的光学模组的封装方法，包括以下步骤：
提供具有第一焊点的电路基板；
在所述电路基板设有所述第一焊点的表面贴装芯片，并于所述芯片背向所述电路基板的表面贴装防护垫片；
在所述电路基板设有所述芯片的表面注塑形成塑封层，所述塑封层包裹所述第一焊点、所述芯片及所述防护垫片；
对所述塑封层背向所述电路基板的表面进行开槽操作，以显露所述防护垫片和所述第一焊点；
将光电二极管贴装在所述防护垫片的显露面，并将所述光电二极管的电极引线与所述第一焊点连接。
可选地，所述防护垫片完全覆盖所述芯片背向所述电路基板的表面。
可选地，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之前，还包括：
在所述第一焊点的表面贴装第一导体片。
可选地，所述将光电二极管贴装在所述防护垫片的显露面，并将所述光电二极管的电极引线与所述第一焊点连接的步骤之后，还包括：
向显露所述防护垫片和所述第一焊点的开槽内填充透明胶
可选地，所述电路基板的表面还设置有焊盘和第二焊点，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之后，包括：
对所述塑封层背向所述电路基板的表面进行开槽操作，以显露所述焊盘和所述第二焊点；
将发光二极管贴装在所述焊盘的显露面，并将所述发光二极管的电极引线与所述第二焊点连接。
可选地，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之前，还包括：
在所述焊盘的表面贴装第二导体片；
和/或，在所述第二焊点的表面贴装第三导体片。
可选地，将发光二极管贴装在所述焊盘的显露面，并将所述发光二极管的电极引线与所述第二焊点连接的步骤之后，还包括：
向显露所述焊盘和所述第二焊点的开槽内填充透明胶。
本发明还提出了一种光学模组的封装结构，所述光学模组的封装结构包括：电路基板，所述电路基板的表面设有第一焊点；芯片，所述芯片设于所述电路基板设有所述第一焊点的表面，且所述芯片背向所述电路基板的表面设置有防护垫片；塑封层，所述塑封层设于所述电路基板设有所述芯片的表面，并设有第一通槽，所述芯片、所述防护垫片及所述第一焊点均位于所述第一通槽内；以及光电二极管，所述光电二极管设于所述防护垫片背向所述芯片的表面，且所述光电二极管的电极通过引线与所述第一焊点连接。
可选地，所述电路基板的表面还设有焊盘和第二焊点，所述塑封层还设有第二通槽，所述焊盘和所述第二焊点均位于所述第二通槽内；
所述光学模组的封装结构还包括发光二极管，所述发光二极管设于所述焊盘背向所述电路基板的表面，且所述发光二极管的电极通过引线与所述第二焊点连接。
可选地，所述第一通槽和所述第二通槽内均填充有透明胶层。
本发明的技术方案，首先在电路基板设有第一焊点的表面贴装芯片，接着在芯片背向电路基板的表面贴装防护垫片，用以后续镭射开槽时对芯片进行保护，然后采用模具在电路基板设有芯片的表面注塑塑封层，塑封层包裹第一焊点、芯片及防护垫片，之后对塑封层的表面进行开槽操作，以显露第一焊点和防护垫片，最后将光电二极管贴装在防护垫片的显露面，将光电二极管的电极引线与第一焊点连接，便可制作得到光学模组的封装结构。本发明光学模组的封装方法中，注塑塑封层所述采用的模具为通用模具，替代了相关技术中的异型模具，可以大大地降低模具的开模时间和开模费用，从而可有效地降低光学模组的封装成本；并且也无需贴装盖子，有效地避免了盖子生产难度大、缺陷多的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明光学模组的封装方法一实施例的步骤流程示意图；
图2为本发明光学模组的封装方法另一实施例的步骤流程示意图；
图3为本发明光学模组的封装方法中步骤S30之前制作的结构示意图；
图4为本发明光学模组的封装方法中步骤S30后的结构示意图；
图5为本发明光学模组的封装方法中步骤S40后的结构示意图；
图6为本发明光学模组的封装方法中步骤S60之前制作的结构示意图；
图7为本发明光学模组的封装结构的结构示意图。
附图标号说明：
Figure BDA0002285300850000031
Figure BDA0002285300850000041
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种光学模组的封装方法，这里光学模组可以为心率模组。
请参阅图1至图7，在本发明光学模组的封装方法一实施例中，光学模组的封装方法包括以下步骤：
S10，提供具有第一焊点的电路基板10。
这里电路基板10为洁净的基板，其表面设置有第一焊点，用以与光电二极管(PD)50的电极引线连接，其连接方式一般为键合连接。需要说明的是，一般地，PD具有两个电极，即正极和负极，则第一焊点对应设置有两个，一个第一焊点与一个电极引线键合连接。
S20，在电路基板10设有第一焊点的表面贴装芯片20，并于芯片20背向电路基板10的表面贴装防护垫片21。
这里芯片20为模拟前端或微处理器芯片(AFE/MPU芯片)，一般地，采用倒装晶片的方式将AFE/MPU芯片贴装在电路基板10的表面，倒装晶片为现有贴片方式，其具体操作在此不作一一赘述。防护垫片21通常为金属垫片，主要为后续开槽操作时对芯片20起到保护作用，一般地，采用表面贴装技术(SMT)或者晶片贴装(Die attach)的方式将防护垫片21贴装在芯片20的表面，表面贴装技术(SMT)或者晶片贴装(Die attach)均为现有贴片方式，其具体操作在此不作一一赘述。
S30，在电路基板10设有芯片20的表面注塑形成塑封层40，所述塑封层40包裹第一焊点(未图示)、芯片20及防护垫片21。
具体地，采用普通的模具便可在电路基板10设有芯片20的表面注塑形成塑封层40，塑封层40的形状和厚度根据实际情况来确定，在此不作限定。塑封层40包裹芯片20、防护垫片21及第一焊点，以对其起到固定作用，替代了相关技术中采用的盖子，如此便有效地避免了相关技术中贴盖子加工难度大、缺陷多的问题。
S40，对塑封层40背向电路基板10的表面进行开槽操作，以显露防护垫片21和第一焊点。
这里通常采用镭射进行开槽操作，其具体操作为，在塑封层40对应于防护垫片21和第一焊点的位置进行镭射开槽，得到第一通槽41，防护垫片21和第一焊点均显露于该第一通槽41内。
S50，将光电二极管50贴装在防护垫片21的显露面，并将光电二极管50的电极引线与第一焊点进行连接。
具体地，将光电二极管50(PD)穿过第一通槽41并贴装在防护垫片21的显露表面，接着将光电二极管50的电极引线与第一焊点进行连接，其连接方式一般为键合连接，这里PD具有正极和负极，第一焊点设置有两个，正极引线与一个第一焊点进行键合连接，负极引线与另一个第一焊点进行键合连接。采用上述步骤便可制作得到光学模组的封装结构100。
因此，可以理解的，本发明的技术方案，首先在电路基板10设有第一焊点的表面贴装芯片20，接着在芯片20背向电路基板10的表面贴装防护垫片21，用以后续开槽时对芯片20进行保护，然后采用模具在电路基板10设有芯片20的表面注塑塑封层40，塑封层40包裹第一焊点、芯片20及防护垫片21，之后采用镭射对塑封层40的表面进行开槽操作，以显露第一焊点和防护垫片21，最后将光电二极管50贴装在防护垫片21的显露面，将光电二极管50的电极引线与第一焊点连接，便可制作得到光学模组的封装结构100。本发明光学模组的封装方法中，注塑塑封层40所述采用的模具为通用模具，替代了相关技术中的异型模具，可以大大地降低模具的开模时间和开模费用，从而可有效地降低光学模组的封装成本；并且也无需贴装盖子，有效地避免了盖子生产难度大、缺陷多的问题。
需要说明的，为了方便于光电二极管50的贴装操作，一般开槽后的通槽尺寸相对较大，能够完全显露出防护垫片21。
可选地，防护垫片21完全覆盖芯片20背向电路基板10的表面。将防护垫片21完全覆盖芯片20设置，可以更有效地对整个芯片20起到保护作用，以避免镭射开槽操作时对芯片20造成损坏。
进一步地，步骤S30之前，还包括：
步骤S21，在第一焊点的表面贴装第一导体片(未图示)。由于第一焊点位于第一通槽41内，将第一导体片贴装在第一焊点的表面，第一导体片自身具有一定厚度，可方便于后续的引线键合操作。可以理解地，在进行引线键合操作时，将PD的电极引线直接与第一导体片进行键合操作即可，操作相对较为容易且简便。
进一步地，请参阅图7，步骤S50之后，还包括：
步骤S60，向显露防护垫片21和第一焊点的开槽内填充透明胶。这里向第一通槽内填充透明胶，主要对贴装后的PD器件和电极引线起到固定和保护作用，以提高光学模组的整体稳定性。其操作较为方便，且制作得到的光学模组的封装结构100稳定性和可靠性较好。需要说明的是，这里透明胶的用量不作限制，只有能起到对PD固定和满足透光性即可。可选地，透明胶与开槽的开口处相平齐，这样不仅能够有效地固定PD和电极引线，还能使得光学模组的封装结构100外观较美观。
请再次参阅图2、图5及图6，在本发明的一实施例中，电路基板10的表面还设置有焊盘11和第二焊点(未图示)，步骤S30之后，包括：
步骤S41，对塑封层40背向电路基板10的表面进行开槽操作，以显露焊盘11和第二焊点；
步骤S51，将发光二极管60贴装在焊盘11的显露面，并将发光二极管60的电极引线与第二焊点连接。
这里焊盘11和第二焊点均设于电路基板10设有第一焊点的表面，用以贴装发光二极管60(LED)。具体操作为，在进行镭射开槽时，在塑封层40对应焊盘11和第二焊点的位置开设第二通槽43，以使得焊盘11和第二焊点均显露于第二通槽43内。之后，将LED穿过第二通槽43贴装在焊盘11上，LED的一个电极贴装在焊盘11的表面，将LED的另一电极通过引线与第二焊点进行键合操作，如此便可完成LED的装配操作。本实施例制作的光学模组的封装结构100包括LED和PD。
可以理解的是，步骤S41和步骤S40的先后顺序不作限定，二者可以一先一后操作，也可同时进行。同样地，步骤S51和步骤S50的先后顺序不作限定，二者可以一先一后操作，也可同时进行。
进一步地，步骤S30之前，还包括：
步骤S22，在焊盘11的表面贴装第二导体片30。
由于焊盘11位于第二通槽43内，不便于LED的贴装操作，则在第二通槽43内焊盘11的表面贴装第二导体片30，且第二导体片30自身具有一定厚度，可以方便LED的贴装操作。需要说明的，为了方便于发光二极管60的贴装操作，开槽后的第二通槽43尺寸相对较大，能够完全显露出第二导体片30。
可以理解的是，步骤S22和步骤S21的先后顺序不作限定，二者可以一先一后操作，也可同时进行。
进一步地，步骤S30之前，还包括：
步骤S23，在第二焊点的表面贴装第三导体片。这里第三导体片的设置，可以方便LDE的电极引线键合操作。
需要说明的是，步骤S23、步骤S21及步骤S22的先后顺序不作限定，三者可以依次操作，也可同时进行。
进一步地，步骤S51之后，还包括：
步骤S61，向显露焊盘11和第二焊点的开槽内填充透明胶。
这里向第二通槽43内填充透明胶，主要对贴装后的LED器件和电极引线起到固定和保护作用，以提高光学模组的整体稳定性。其操作较为方便，且制作得到的光学模组的封装结构100稳定性和可靠性较好。需要说明的是，这里透明胶的用量不作限制，只有能起到对LED固定和满足透光性即可。可选地，透明胶与开槽的开口处相平齐，这样不仅能够有效地固定LED和电极引线，还能使得光学模组的封装结构100外观较美观。
本发明还提出一种光学模组的封装结构100，该光学模组的封装结构100是由如前所述的光学模组的封装方法制作得到，当然也可由其他封装方法制作得到。
请参阅图6和图7，在本发明光学模组的封装结构100的一实施例中，光学模组的封装结构100包括：电路基板10，电路基板10的表面设有第一焊点；芯片20，芯片20设于电路基板10设有第一焊点的表面，且芯片20背向电路基板10的表面设置有防护垫片21；塑封层40，塑封层40设于电路基板10的表面，并设有第一通槽41，芯片20、防护垫片21及第一焊点均位于第一通槽41内；以及光电二极管50，光电二极管50设于防护垫片21背向芯片20的表面，且光电二极管50的电极引线与第一焊点连接。
具体地，这里芯片20为模拟前端或微处理器芯片20，采用晶片倒装的方式贴装于电路基板10设有第一焊点的表面，接着采用晶片贴装的方式将防护垫片21贴装在芯片20背向电路基板10的表面。塑封层40是通过模具注塑得到，第一通槽41是通过镭射开槽操作得到的，芯片20、防护垫片21及第二焊点均显露于第一通槽41内，光电二极管50贴装在防护垫片21背向芯片20的表面，其电极引线与第一焊点连接，其连接方式一般为键合连接。本发明的光学模组的封装结构100可靠性较高，稳定性较好。
进一步地，光学模组的封装结构100还包括第一导体片，第一导体片设于第一焊点的表面，并通过引线与光电二极管50的电极键合连接。这里第一导体片也位于第一通槽内，由于其自身具有一定厚度，则方便进行引线键合操作。
进一步地，第一通槽41填充有透明胶层70。透明层的设置，能够对光电二极管50和电极引线起到固定和保护作用，以提高其稳定性和可靠性，从而提高光学模组的封装结构100的可靠性和稳定性。
在本发明的一实施例中，电路基板10的表面还设有焊盘11和第二焊点，塑封层40还设有第二通槽43，焊盘11和第二焊点均位于第二通槽43内；光学模组的封装结构100还包括发光二极管60，发光二极管60设于焊盘11背向电路基板10的表面，且发光二极管60的电极引线与第二焊点连接。
这里焊盘11用于安装发光二极管60，发光二极管60的负极连接于焊盘11，正极引线与第二焊点连接，其连接方式一般为键合连接。如此便可完成发光二极管60的装配操作，操作较为简单。
进一步地，光学模组的封装结构100还包括第二导体片30，第二导体片30设于焊盘11与发光二极管60之间。这里第二导体片30也位于第二通槽43内，由于自身具有一定厚度，则可方便于进行发光二极管60的贴装操作。
进一步地，光学模组的封装结构100还包括第三导体片，第三导体片设于第二焊点的表面，并通过引线与发光二极管60的电极键合连接。这里第三导体片也位于第二通槽43内，由于自身具有一定厚度，则可方便于发光二极管60的电极引线键合操作。
进一步地，第二通槽43填充有透明胶层70。透明层的设置，能够对发光二极管60及其电极引线起到固定和保护作用，以提高其稳定性和可靠性，从而提高光学模组的封装结构100的可靠性和稳定性。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种光学模组的封装方法，其特征在于，包括以下步骤：
提供具有第一焊点的电路基板；
在所述电路基板设有所述第一焊点的表面贴装芯片，并于所述芯片背向所述电路基板的表面贴装防护垫片；
在所述电路基板设有所述芯片的表面注塑形成塑封层，所述塑封层包裹所述第一焊点、所述芯片及所述防护垫片；
对所述塑封层背向所述电路基板的表面进行开槽操作，以显露所述防护垫片和所述第一焊点；
将光电二极管贴装在所述防护垫片的显露面，并将所述光电二极管的电极引线与所述第一焊点连接。
2.如权利要求1所述的光学模组的封装方法，其特征在于，所述防护垫片完全覆盖所述芯片背向所述电路基板的表面。
3.如权利要求1所述的光学模组的封装方法，其特征在于，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之前，还包括：
在所述第一焊点的表面贴装第一导体片。
4.如权利要求1所述的光学模组的封装方法，其特征在于，所述将光电二极管贴装在所述防护垫片的显露面，并将所述光电二极管的电极引线与所述第一焊点连接的步骤之后，还包括：
向显露所述防护垫片和所述第一焊点的开槽内填充透明胶。
5.如权利要求1至4中任一项所述的光学模组的封装方法，其特征在于，所述电路基板的表面还设置有焊盘和第二焊点，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之后，包括：
对所述塑封层背向所述电路基板的表面进行开槽操作，以显露所述焊盘和所述第二焊点；
将发光二极管贴装在所述焊盘的显露面，并将所述发光二极管的电极引线与所述第二焊点连接。
6.如权利要求5所述的光学模组的封装方法，其特征在于，在所述电路基板设有所述芯片的表面注塑形成塑封层的步骤之前，还包括：
在所述焊盘的表面贴装第二导体片；
和/或，在所述第二焊点的表面贴装第三导体片。
7.如权利要求5所述的光学模组的封装方法，其特征在于，将发光二极管贴装在所述焊盘的显露面，并将所述发光二极管的电极引线与所述第二焊点连接的步骤之后，还包括：
向显露所述焊盘和所述第二焊点的开槽内填充透明胶。
8.一种光学模组的封装结构，其特征在于，所述光学模组的封装结构包括：
电路基板，所述电路基板的表面设有第一焊点；
芯片，所述芯片设于所述电路基板设有所述第一焊点的表面，且所述芯片背向所述电路基板的表面设置有防护垫片；
塑封层，所述塑封层设于所述电路基板设有所述芯片的表面，并设有第一通槽，所述芯片、所述防护垫片及所述第一焊点均位于所述第一通槽内；以及
光电二极管，所述光电二极管设于所述防护垫片背向所述芯片的表面，且所述光电二极管的电极通过引线与所述第一焊点连接。
9.如权利要求8所述的光学模组的封装结构，其特征在于，所述电路基板的表面还设有焊盘和第二焊点，所述塑封层还设有第二通槽，所述焊盘和所述第二焊点均位于所述第二通槽内；
所述光学模组的封装结构还包括发光二极管，所述发光二极管设于所述焊盘背向所述电路基板的表面，且所述发光二极管的电极通过引线与所述第二焊点连接。
10.如权利要求9所述的光学模组的封装结构，其特征在于，所述第一通槽和所述第二通槽内均填充有透明胶层。
CN201911152290.0A 2019-11-22 2019-11-22 光学模组的封装结构及其封装方法 Active CN111009475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911152290.0A CN111009475B (zh) 2019-11-22 2019-11-22 光学模组的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911152290.0A CN111009475B (zh) 2019-11-22 2019-11-22 光学模组的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN111009475A true CN111009475A (zh) 2020-04-14
CN111009475B CN111009475B (zh) 2021-08-27

Family

ID=70113399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911152290.0A Active CN111009475B (zh) 2019-11-22 2019-11-22 光学模组的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN111009475B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640739A (zh) * 2020-05-29 2020-09-08 青岛歌尔智能传感器有限公司 光学传感器封装结构和电子设备
CN111968949A (zh) * 2020-08-27 2020-11-20 青岛歌尔微电子研究院有限公司 芯片封装工艺及封装芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1445995A1 (en) * 1996-12-27 2004-08-11 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic component on a circuit board
CN205752187U (zh) * 2016-05-17 2016-11-30 歌尔股份有限公司 一种光学传感器封装结构
CN106784031A (zh) * 2017-01-18 2017-05-31 华天科技（西安）有限公司 一种新型光电传感器的封装件
CN208548349U (zh) * 2018-08-10 2019-02-26 歌尔科技有限公司 心率传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1445995A1 (en) * 1996-12-27 2004-08-11 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic component on a circuit board
CN205752187U (zh) * 2016-05-17 2016-11-30 歌尔股份有限公司 一种光学传感器封装结构
CN106784031A (zh) * 2017-01-18 2017-05-31 华天科技（西安）有限公司 一种新型光电传感器的封装件
CN208548349U (zh) * 2018-08-10 2019-02-26 歌尔科技有限公司 心率传感器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640739A (zh) * 2020-05-29 2020-09-08 青岛歌尔智能传感器有限公司 光学传感器封装结构和电子设备
WO2021238150A1 (zh) * 2020-05-29 2021-12-02 青岛歌尔智能传感器有限公司 光学传感器封装结构和电子设备
CN111968949A (zh) * 2020-08-27 2020-11-20 青岛歌尔微电子研究院有限公司 芯片封装工艺及封装芯片
WO2022042354A1 (zh) * 2020-08-27 2022-03-03 青岛歌尔微电子研究院有限公司 芯片封装工艺及封装芯片
CN111968949B (zh) * 2020-08-27 2022-05-24 青岛歌尔微电子研究院有限公司 芯片封装工艺及封装芯片

Also Published As

Publication number Publication date
CN111009475B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN105704354B (zh) 摄像模组及其感光组件和制造方法
JP3930710B2 (ja) チップ型発光ダイオード及びその製造方法
CN102683509B (zh) Led模块
TWI475715B (zh) 用於光電子元件之殼體及在該殼體內的光電子元件之配置
CN111009475B (zh) 光学模组的封装结构及其封装方法
JP2012049527A (ja) 電子部品、および電子部品の製造方法
JPH06151977A (ja) 光半導体装置
JP2008244143A (ja) 半導体発光装置の製造方法
JP2016127253A (ja) 発光素子のパッケージ構造
TW201511347A (zh) 發光二極體封裝結構及其製造方法
CN111640739A (zh) 光学传感器封装结构和电子设备
CN209086962U (zh) 用于屏下光学指纹的识别组件及电子设备
CN115810589A (zh) 芯片封装结构及其制作方法
CN211929487U (zh) 光学传感器封装结构和电子设备
CN205845930U (zh) 一种芯片封装结构及终端设备
CN103904552A (zh) 投影用激光芯片封装结构
CN210429881U (zh) 一种led支架封装结构
CN209947868U (zh) 一种贴片式发光二极管的封装结构
JP4746767B2 (ja) 発光ダイオード
US9184149B2 (en) Semiconductor device with an interlocking wire bond
CN207800598U (zh) 一种芯片的新型绑定结构和电子装置
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
CN214672613U (zh) 一种扇出型封装结构
CN211088307U (zh) 一种集成光源封装结构
KR20120099962A (ko) 칩 온 보드형 발광장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant