CN110998543A - 磨损平整 - Google Patents

磨损平整 Download PDF

Info

Publication number
CN110998543A
CN110998543A CN201880050879.7A CN201880050879A CN110998543A CN 110998543 A CN110998543 A CN 110998543A CN 201880050879 A CN201880050879 A CN 201880050879A CN 110998543 A CN110998543 A CN 110998543A
Authority
CN
China
Prior art keywords
memory
portions
accessed
host
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880050879.7A
Other languages
English (en)
Other versions
CN110998543B (zh
Inventor
R·E·法肯索尔
D·R·迈尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110998543A publication Critical patent/CN110998543A/zh
Application granted granted Critical
Publication of CN110998543B publication Critical patent/CN110998543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

实例设备包括存储器单元阵列的第一部分、所述存储器单元阵列的第二部分、对应于所述第一部分的第一寄存器及对应于所述第二部分的第二寄存器。所述第一寄存器基于所述第一部分被存取或待存取的频率而指示是否磨损平整所述第一部分，且所述第二寄存器基于所述第二部分被存取或待存取的频率而指示是否磨损平整所述第二部分。所述设备响应于设置命令而设置所述第一或第二寄存器以指示是否磨损平整所述第一或第二部分。且所述设备当所述设备通电时接收所述设置命令。

Description

磨损平整
技术领域
本发明大体上涉及例如计算系统及/或存储器系统的电子系统，且更特定来说，本发明涉及例如存储器中的磨损平整。
背景技术
存储器通常在例如计算机、手机、手持装置等等的电子系统中实施。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过当未被供电时保持所存储的数据而提供持续数据且可包含“NAND”快闪存储器、“NOR”快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如相变随机存取存储器)、电阻式存储器(例如电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)或其类似者。硬盘驱动器(HDD)可为另一类型的存储器的实例且可包含磁带及/或光盘。
存储器的耐久性可界定为所述存储器在其不再能够可靠地存储数据之前(例如在其可能失效之前)可耐受的写入的数目，例如写入/擦除(例如编程/擦除)循环的数目。举例来说，非易失性存储器可具有比DRAM低的耐久性。
在一些实例中，非易失性存储器可分成例如存储器单元的页、存储器单元的块等等的存储器单元的群组。举例来说，存储器单元的一些群组可经受比其它群组高的写入的数目且可比经受较低数目个写入的群组更可能失效。举例来说，当存储器的存储器单元群组的一或多者具有高写入/擦除循环计数而其它群组可具有低写入/擦除循环计数时，所述存储器可被视为可能失效。
在一些实例中，可通过使用磨损平整来改进耐久性。磨损平整可将写入扩展到整个存储器单元群组。举例来说，在磨损平整期间，具有较高写入/擦除循环计数的群组可替换为具有较低写入/擦除循环计数的群组。
发明内容
附图说明
图1是说明根据本发明的若干实施例的设备的实例的框图。
图2是说明根据本发明的若干实施例的设备的另一实例的框图。
图3是说明根据本发明的若干实施例的设备的另一实例的框图。
图4是说明根据本发明的若干实施例的设备的另一实例的框图。
图5A说明根据本发明的若干实施例的存储器阵列的实例。
图5B说明根据本发明的若干实施例的存储器单元的实例。
具体实施方式
在实例中，可基于存储器阵列的部分被存取或待存取的频率而选择磨损平整所述部分。可磨损平整所述部分。
本发明的若干实施例提供益处，例如与例如存储器系统的先前设备相比，归因于磨损平整减少带宽使用及/或减少电力消耗。
在以下详细描述中，参考形成详细描述的部分且其中以说明的方式展示特定实例的附图。在图式中，相同数字描述若干视图中的大体上类似组件。可利用其它实例且可在不背离本发明的范围的情况下进行电气改变。因此，以下详细描述不具限制性，且本发明的范围仅由所附权利要求书及其等效物界定。
在一些现有存储器中，磨损平整可施加于整个存储器阵列而不管是否使用阵列的特定部分。举例来说，磨损平整可施加于可不需要磨损平整的存储器阵列的部分，借此消耗带宽及电力。当存储器密度增加时，此问题可加剧。
存储器阵列可包含例如存储器单元的页、存储器单元的块等等的存储器单元的多个群组。在例如循环方案的现有磨损平整方案的实例中，存储器单元的备用群组可替换现有群组，且所述现有群组可成为备用群组。举例来说，与现有群组相邻的逻辑地址可重新映射到取代阵列中的现有群组的位置的阵列中的备用群组的位置。
图1是根据本发明的若干实施例的例如电子系统100的设备的框图。电子系统100可包含耦合到例如主机103(例如芯片上的系统(SOC))的设备(例如控制器)的例如存储器101(例如FeRAM)的存储器系统。在一些实例中，主机103可为例如个人计算机、手持装置、手机等等中的计算系统的部分。主机103可充当(例如)计算系统的处理器(例如中央处理单元(CPU))与存储器101之间的接口。
术语“耦合”可包含电耦合、直接耦合及/或直接连接而无中介元件(例如通过直接物理接触)或使用中介元件间接耦合及/或连接。术语耦合可进一步包含共同操作或彼此交互(例如呈因果关系)的两个或两个以上元件。
存储器101可包含存储器装置102及例如存储器控制器的控制器104。控制器104可包含(例如)处理器。控制器104可经由连接105从主机103接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)且可经由连接105输出数据到主机103。
存储器装置102可包含存储器单元的存储器阵列106。在一些实例中，存储器阵列106可分成例如库(例如分区)的若干部分。存储器阵列106可包含(例如)交叉点存储器阵列(例如三维交叉点存储器阵列)、铁电存储器单元阵列(例如图5A中的阵列506)、快闪存储器阵列(例如“NAND”快闪存储器阵列)等等。
存储器装置102可包含地址电路108以锁存通过I/O电路112经由I/O连接110提供的地址信号。地址信号可由行解码器114及列解码器116接收及解码以存取存储器阵列106。
存储器装置102可通过使用在一些实例中可为读取/锁存电路120的感测/缓冲电路感测存储器阵列中的电压及/或电流改变来读取存储器阵列106中的数据。读取/锁存电路120可读取及锁存来自存储器阵列106的数据。可包含I/O电路112以用于与控制器104经由I/O连接110的双向数据通信。可包含写入电路122以将数据写入存储器阵列106。
控制电路124可解码通过控制连接126从控制器104提供的信号。这些信号可包含用于控制对存储器阵列106的操作(包含数据读取操作、数据写入操作及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。
控制电路124可是包含于(例如)控制器104中。控制器104可包含其它电路、固件、软件或其类似者(单独的或以组合形成)。控制器104可为外部控制器(例如位于独立于存储器阵列106的裸片中，整体或部分地)或内部控制器(例如包含于与存储器阵列106相同的裸片中)。举例来说，内部控制器可为状态机或存储器序列发生器。在其中控制器104可为内部控制器的一些实例中，控制器104可为存储器装置102的部分。
控制器104可包含一或多个寄存器130(例如锁存器)。在一些实例中，寄存器130的状态(例如寄存器130中的值)可指示是否选择阵列106的对应部分进行磨损平整，且因此响应于在控制器104处经由连接105从主机103接收的磨损平整命令来对其进行磨损平整。举例来说，可响应于在控制器104处经由连接105从主机103接收的磨损平整设置命令而设置寄存器130的状态(例如逻辑高或逻辑低)，以指示是否选择阵列106的对应部分进行磨损平整，且因此响应于来自主机103的磨损平整命令而对其进行磨损平整。在其它实例中，寄存器130可存储阵列106的最后存取(写入、读取及/或擦除)部分的地址。举例来说，可选择阵列106的所述最后存取部分(例如仅最后存取部分)来进行磨损平整，且因此可响应于磨损平整命令而对其进行磨损平整。
在一些实例中，主机103可记录阵列106的每一部分被存取的次数的数目。举例来说，控制器104可记录阵列106的每一部分被写入的次数的数目或对阵列106的每一部分执行的写入/擦除循环的数目。控制器104可包含一或多个计数器135，以计数阵列106的部分被存取的次数的数目，例如所述部分被写入的次数的数目或对所述部分执行的写入/擦除循环的次数的数目(例如写入/擦除循环的数目)。举例来说，可存在用于阵列106的每一部分的计数器135。计数器135的计数可在(例如)系统100通电时复位(例如复位为零)。
在一些实例中，刷新信号(例如刷新命令)(例如通常可用于DRAM的类型)可通过连接105提供。举例来说，可使用刷新命令替代磨损平整命令以起始(例如触发)磨损平整。举例来说，在典型DRAM刷新期间，数据可从存储器位置读取，且读取数据可写回所述存储器位置。
在一些实例中，控制器104可包含例如地址转换表137的地址转换器。举例来说，地址转换表137可将从主机103接收的逻辑地址转换为存储器阵列106内的存储器单元的群组的位置(例如位置的物理地址)。在一些实例中，可存在用于存储器阵列106的每一部分专用地址转换表137，其可将来自主机103的对应于所述部分的逻辑地址转换为所述部分的物理地址。
图2是说明根据本发明的若干实施例的例如可为电子系统100的部分的电子系统200的设备的实例的框图。举例来说，电子系统200可包含耦合到可为主机103的部分的主机203的存储器201，存储器201可为存储器101的部分。举例来说，存储器201可包含耦合到例如存储器装置102的存储器装置的例如控制器104的控制器。在一些实例中，存储器201的控制器可为存储器201的存储器装置的部分(例如且存储器201可称为存储器装置)。
存储器201可包含可为存储器阵列106的部分且可分成例如库(例如分区)的多个部分240的存储器阵列206。举例来说，存储器阵列206可包含部分240-1到240-4。然而，部分240的数目可不受限于四个部分。每一部分240可个别寻址且可个别存取。举例来说，每一部分240可个别写入、读取及/或擦除。在一些实例中，读取命令及写入命令可包含部分240-1到240-4中的特定部分的地址。此外，每一部分240可个别及独立于其它部分240而磨损平整。每一部分240可(例如)包含例如存储器单元的页、存储器单元的块等等的存储器单元的多个群组。
存储器201可包含寄存器230-1到230-4，例如模式寄存器，(例如锁存器)可为根据本发明的若干实施例的图1中的寄存器130的部分。寄存器230-1到230-4中的相应寄存器可分别对应于部分240-1到240-4中的对应部分。
计数器235-1到235-4可为根据本发明的若干实施例的图1中的计数器135的部分。然而，计数器的数目可不受限于四个。在一些实例中，主机203的计数器235-1到235-4中的相应计数器可分别对应于部分240-1到240-4中的对应部分。计数器235可计数部分240-1到240-4中的对应部分被存取的次数的数目。举例来说，信号241可发送到可在每次存取对应部分240时递增计数的计数器235。举例来说，计数可指示对应部分240已被存取的次数的数目。
磨损平整可响应于可为来自主机203的磨损平整命令或刷新命令的命令242而对部分240-1到240-4的某些选定部分执行。在一些实例中，寄存器230的状态可指示部分240的对应部分是否响应于命令242而被磨损平整。举例来说，例如逻辑(1)的逻辑高可存储于寄存器230中以选择部分240的对应部分响应于命令242而被磨损平整，且例如逻辑零(0)的逻辑低可存储于其对应部分240响应于命令242而被忽略(例如未经选择进行磨损平整)寄存器230中。尽管寄存器230中的逻辑高可用于指示对应部分240待被磨损平整(例如选择对应部分240进行磨损平整)，且寄存器230中的逻辑低可用于指示对应部分240不会被磨损平整(例如未选择对应部分240进行磨损平整)，但在其它实例中，可反转逻辑高及逻辑低的角色。
在一些实例中，主机203可提前知道部分240的哪个部分可最频繁存取。举例来说，最频繁存取的部分240可响应于命令242而被磨损平整，而相对不频繁存取的所述部分可不响应于命令242而被磨损平整。举例来说，可选择可最频繁存取的部分240进行磨损平整，而可不选择相对不频繁存取的所述部分进行磨损平整。
在一些实例中，主机203可发送设置命令244到存储器201，设置命令244可指示存储器201哪些寄存器230待设置为基于对应部分240被存取的频率而指示对所述对应部分240执行磨损平整的状态(例如逻辑高)及哪些寄存器230待设置为基于对应部分240被存取的频率而指示不对所述对应部分240执行磨损平整的状态(例如逻辑低)。可响应于此命令而设置寄存器230。举例来说，寄存器230-1到230-4的相应寄存器可分别基于分别存取部分240-1到240-4的对应部分的频率而指示部分240-1到240-4的对应部分是否被磨损平整(例如是否选择部分240-1到240-4的对应部分进行磨损平整)。在一些实例中，寄存器230可设置为指示对应部分240响应于待执行的存取的数目(例如预期数目)大于或等于特定数目而被磨损平整。
设置命令244可在(例如)每次系统200通电时发送到存储器201(例如每通电一次)。在一些实例中，主机203可基于是否将对对应部分240执行磨损平整而将状态写入寄存器230。
在一些实例中，寄存器230中的逻辑低可用于防止(例如锁定)对应部分240被磨损平整，使得仅对应于具有逻辑高的寄存器230的部分240可响应于命令242而被(例如选择进行)磨损平整。在图2的实例中，寄存器230-1到230-3中的逻辑零可用于分别防止部分240-1到240-3响应于命令242而被磨损平整，使得仅分别对应于具有逻辑一的寄存器230-2到230-4的部分240-2到240-4可响应于命令242而被磨损平整。举例来说，仅部分240-2到240-4可被选择待进行磨损平整。
主机203可监测计数器235上的计数。当计数器235的计数大于或等于特定值(例如表示对对应部分240的存取的特定数目)时，主机203可(例如)通过将逻辑一写入对应侦测器230中或通过发送引起存储器201将逻辑一存储于对应寄存器230中的设置命令244来将对应寄存器230设置为逻辑高。就图2的实例来说，响应于计数器235-1上的计数变得大于或等于特定值，主机203可引起对应寄存器230-1中的值从逻辑零改变为逻辑一(例如通过发送可引起值改变的设置命令244到存储器201，或通过将逻辑一写入寄存器230-1中)。
在一些实例中，主机203可从对应计数器235的计数确定每一部分240的每单位时间的存取的数目(存取的速率)。举例来说，主机203可基于对对应部分240的存取的速率来将寄存器230设置为逻辑低或高。就图2的实例来说，响应于对部分240-1的存取的速率大于或等于特定值，主机203可将对应寄存器230-1中的值从逻辑零改变为逻辑一，且响应于对部分240-2的存取的速率小于所述特定值，主机203可将对应寄存器230-2中的值从逻辑一改变为逻辑零。
图3是说明根据本发明的若干实施例的例如可为电子系统100的部分的电子系统300的设备的实例的框图。举例来说，电子系统300可包含经耦合到可为主机103的部分的主机303的可为存储器101的部分的存储器301。举例来说，存储器301可包含经耦合到例如存储器装置102的存储器装置的例如控制器104的控制器。在一些实例中，存储器301的控制器可为存储器301的存储器装置的部分(例如，且存储器301可被称为存储器装置)。
存储器301可包含可为存储器阵列106的部分且可分成例如库(例如分区)的多个部分340的存储器阵列306。举例来说，存储器阵列306可包含部分340-1到340-4。然而，部分340的数目可不受限于四个部分。每一部分340可个别寻址且可个别存取。举例来说，每一部分340可个别写入、读取及/或擦除。在一些实例中，读取命令及写入命令可包含部分340-1到340-4的特定部分的地址。此外，每一部分340可个别及独立于其它部分340而磨损平整。每一部分340可(例如)包含例如存储器单元的页、存储器单元的块等等的存储器单元的多个群组。
计数器335-1到335-4可为根据本发明的若干实施例的图1中的计数器135的部分。然而，计数器的数目可不受限于四个。在一些实例中，主机303的计数器335-1到335-4的相应计数器可分别对应于到部分340-1到340-4的对应部分。计数器335可计数部分340-1到340-4的对应部分被存取的次数的数目。举例来说，信号341可发送到可在每次存取对应部分340时递增计数的计数器335。举例来说，计数可指示对应部分340已被存取的次数的数目。
例如磨损平整命令或刷新命令的命令342可从主机303发送到存储器301以引起(例如选择)部分340进行磨损平整。举例来说，命令342可含有(例如经选择)待被磨损平整的特定一部分340的地址。因此，命令342可称为(例如)部分定向命令。在一些实例中，命令343可包含部分340的并非所有部分的地址。举例来说，命令342可包含可最频繁存取的部分340的地址。应注意，(例如)仅其地址在命令342中的部分340可被磨损平整。举例来说，仅选择其地址在命令342中的部分340进行磨损平整。
在一些实例中，主机303可提前知道部分340的哪个部分可最频繁存取，且可使所述部分的地址包含于命令342中。举例来说，可基于(例如预期)存取具有地址的部分的频率而包含所述地址。在其它实例中，命令342中的地址可包含基于(例如预期)存取部分的频率而从磨损平整排除的所述部分的地址，其中其地址未出现的所述部分响应于命令342而被磨损平整。举例来说，命令可通过明确仅包含所述部分的地址而直接指示仅所述部分被磨损平整或可通过仅包含不会被磨损平整的部分的地址使得仅将磨损平整被排除地址而间接指示仅所述部分被磨损平整。举例来说，以此方式，命令可直接或间接仅选择待被磨损平整的所述部分。
在其它实例中，主机303可监测计数器335上的计数。响应于计数器335的计数大于或等于特定值(例如表示对对应部分340的存取的特定数目)，主机303可将对应部分340的地址添加到命令342。
在一些实例中，主机303可从对应计数器335的计数确定每一部分340的每单位时间的存取的数目(例如存取的速率)。举例来说，响应于对部分340的存取的速率大于或等于特定值，主机303可将所述部分340的地址添加到命令342，且响应于对部分340的存取的速率变得小于所述特定值，主机303可从命令342移除所述部分340的地址。
图4是根据本发明的若干实施例的例如可为电子系统100的部分的电子系统400的设备的实例的框图。举例来说，电子系统400可包含耦合到可为主机103的部分的主机403的可为存储器101的部分的存储器401。举例来说，存储器401可包含耦合到例如存储器装置102的存储器装置的例如控制器104的控制器。在一些实例中，存储器401的控制器可为存储器401的存储器装置的部分(例如且存储器401可称为存储器装置)。
存储器401可包含可为存储器阵列106的部分且可分成例如库(例如分区)的多个部分440的存储器阵列406。举例来说，存储器阵列406可包含部分440-1到440-4。然而，部分440的数目可不受限于四个部分。每一部分440可个别寻址且可个别存取。举例来说，每一部分440可个别写入、读取及/或擦除。在一些实例中，读取命令及写入命令可包含部分440-1到440-4中的特定部分的地址。此外，每一部分440可个别及独立于其它部分440而磨损平整。每一部分440可(例如)包含例如存储器单元的页、存储器单元的块等等的存储器单元的多个群组。
主机403可发送例如磨损平整命令或刷新命令的命令442到存储器401。存储器401可包含可为(例如)根据本发明的若干实施例的图1中的寄存器130的部分的寄存器430(例如锁存器)。寄存器430可存储部分440(例如部分440-1到440-4)的最后存取部分440的地址。存储器401可在地址存储于寄存器430中之后响应于接收下一命令442而磨损平整其地址在寄存器430中的部分440。举例来说，存储器401可响应于命令442而读取寄存器430中的地址且可磨损平整具有所述地址的部分440。举例来说，最后存取部分440的地址位于寄存器430中可选择所述部分用于磨损平整。
举例来说，预期特定最后存取部分440的地址出现在寄存器430中的次数的数目(例如所述特定最后存取部分440的地址出现在寄存器430中的频率)是存取所述特定一部分440的频率测量(例如至少统计上)。举例来说，其地址最常出现在寄存器430中的所述部分440最可能最常被存取，且其地址最少出现在寄存器430中的所述部分440最可能最少被存取。举例来说，选择其地址在寄存器430中的部分440可类似于基于对所述部分440的存取的数目大于剩余部分440而选择所述部分440。举例来说，选择其地址在寄存器430中的部分440可类似于基于存取或待存取所述部分的频率而选择所述部分。
在一些实例中，可执行上文所讨论的磨损平整作为背景操作，例如当执行读取或写入操作时。如果可能需要执行例如一些读取或写入的较高优先权(例如时延关键)操作，那么可推迟待响应于来自主机的命令而对存储器阵列的部分执行的磨损平整。
在一些实例中，例如图2中的每一部分240、图3中的每一部分340及图4中的每一部分440的存储器阵列的每一部分可具有(例如)其自身的使用中块的群组的互斥(例如与所有其它群组互斥)集合及其自身的备用块的互斥集合。在一些实例中，存储器阵列的部分中(例如每一部分中)的磨损平整可包含将使用中的存储器单元的群组(例如现有群组)替换为存储器单元的替换备用群组。举例来说，可映射到存储器阵列的部分中的现有群组的位置(例如物理地址)的逻辑地址可重新映射到所述部分中的替换备用群组的位置。对应于现有群组的逻辑地址可(例如)通过将存储器阵列的部分的例如地址转换表137的地址转换表中的现有群组的物理地址改变为所述部分中的替换备用群组的物理地址而重新映射到替换备用群组的地址。举例来说，如上文结合图1所指示，可存在例如每一部分240、340及440的存储器阵列106的每一部分的专用地址转换表137。
存储器阵列的部分(例如每一部分)中的磨损平整可包含(例如)循环操作，其中队列备用群组中的第一位置中的备用群组(例如与所述部分互斥)可替换现有群组且现有群组可放置于所述队列备用群组中的最后位置。在后续磨损平整操作中，从队列中的最后位置开始，备用群组可移动直到其到达队列中的第一位置且最终替换现有块。举例来说，在每一磨损平整期间，最后位置中的备用群组可朝向第一位置位移达已被替换的现有块。
图5A说明根据本发明的若干实施例的例如铁电存储器阵列的存储器阵列506的实例。举例来说，存储器阵列506可为存储器阵列106、206、306及/或406。
存储器阵列506可包含可编程以存储不同状态的存储器单元508。存储器单元508可包含电容器以存储表示可编程状态的电荷。举例来说，充电及未充电电容器可分别表示两个逻辑状态。在一些实例中，存储器单元508可包含具有铁电材料的电容器。举例来说，铁电材料可具有自发电极化(例如铁电材料可在不存在电场的情况下具有非零极化)。举例来说，铁电电容器的电荷的不同电平可表示不同逻辑状态。
存储器单元508可耦合到例如存取线510-1到510-M的相应存取线的相应存取线及例如数据线515-1到515-N中的一者的相应数据(例如数字)线。举例来说，存储器单元508可耦合于存取线510与数据线515之间。在一些实例中，存取线510也可称为字线，而数据线515也可称为位线。存取线510及数据线515可(例如)由例如铜、铝、金、钨等等的导电材料、金属合金、其它导电材料或其类似者制成。
在一些实例中，通常耦合到存取线510的存储器单元508可称为行存储器单元。举例来说，存取线510可耦合到一行解码器114，且数据线可耦合到列解码器116。例如读取及写入的操作可通过激活或选择适当存取线510及数据线515(例如通过将电压施加于存取线)而对存储器单元508执行。激活存取线510可将对应行的存储器单元508电耦合到其相应数据线515。
图5B说明根据本发明的若干实施例的包含存储器单元508的实例电路520。电路520可包含可分别为图5A中所展示的铁电存储器单元508、存取线510及数据线515的实例的存储器单元508A、存取线510A及数据线515A。
存储器单元508A可包含例如可具有第一板(例如单元板530)及第二板(例如单元底部535)的电容器525的逻辑存储组件。单元板530及单元底部535可通过定位于单元板530与单元底部535之间的铁电材料540电容耦合。单元板530及单元底部535的定向可在不改变存储器单元508A的操作的情况下反转。
电路520可包含例如选择晶体管的选择装置550。举例来说，选择装置550的控制栅极552可耦合到存取线510A。在图5B的实例中，单元板530可经由板线555存取，且单元底部535可经由数据线515A存取。举例来说，选择装置550可响应于存取线510A激活选择装置550而选择性地将数据线515A耦合到单元底部535。举例来说，当撤销激活选择装置550时，电容器525可与数据线515A电隔离，而当激活选择装置550时，电容器525可电耦合到数据线515A。激活选择装置550可称为(例如)选择存储器单元508A。如先前所描述，各种状态可通过对电容器525充电或放电而存储。
尽管已在本文中说明及描述特定实例，但所属领域的技术人员应了解，经计算以实现相同结果的布置可取代所展示的特定实例。本发明希望涵盖本发明的一或多个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。应参考所附权利要求书以及此权利要求书所享有的等效物的全范围确定本发明的一或多个实例的范围。

Claims (20)

1.一种操作设备的方法，其包括：
基于存储器阵列的部分被存取或待存取的频率来选择磨损平整所述部分；及
磨损平整所述部分。
2.根据权利要求1所述的方法，其中选择待磨损平整的所述部分包括选择所述存储器阵列的最后存取部分。
3.根据权利要求1所述的方法，其中选择待磨损平整的所述部分包括选择具有从主机接收的命令中指定的地址的所述存储器阵列的部分。
4.根据权利要求3所述的方法，其进一步包括所述主机响应于确定具有所述地址的所述部分被存取大于或等于特定数目个次数而将所述地址添加到所述命令。
5.根据权利要求1所述的方法，其中选择待磨损平整的所述部分包括主机设置对应于所述部分的第一寄存器以允许所述部分被磨损平整，及设置对应于所述存储器阵列的剩余部分的第二寄存器的数目以不允许所述剩余部分被磨损平整。
6.根据权利要求5所述的方法，其包括响应于来自所述主机的命令而设置所述第一寄存器及设置第二寄存器的所述数目。
7.根据权利要求5所述的方法，其中设置所述第一寄存器是响应于所述主机确定所述部分被存取大于或等于特定数目个次数，且其中设置第二寄存器的所述数目以不允许所述剩余部分被磨损平整是响应于所述主机确定所述剩余部分被存取小于所述特定数目个次数。
8.一种设备，其包括：
存储器单元阵列的第一部分；
所述存储器单元阵列的第二部分；
第一寄存器，其对应于所述第一部分；
及；
第二寄存器，其对应于所述第二部分；
其中所述第一寄存器基于所述第一部分被存取或待存取的频率来指示所述第一部分是否待磨损平整；且
其中所述第二寄存器基于所述第二部分被存取或待存取的频率来指示所述第二部分是否待磨损平整。
9.根据权利要求8所述的设备，其中所述第一寄存器响应于所述第一部分被存取大于或等于特定数目个次数而指示所述第一部分是待磨损平整。
10.根据权利要求8所述的设备，其中所述第一部分及所述第二部分是独立于彼此待磨损平整。
11.根据权利要求8所述的设备，其中所述设备仅当所述第一寄存器指示所述第一部分是待磨损平整时磨损平整所述第一部分。
12.根据权利要求7到11中任一权利要求所述的设备，其中所述设备响应于设置命令而设置所述第一寄存器以指示所述第一部分是否待磨损平整。
13.根据权利要求12所述的设备，其中所述设备用于当所述设备通电时接收所述设置命令。
14.一种设备，其包括：
存储器阵列，其包括多个部分；及
寄存器，其用于存储所述多个部分的最后存取部分的地址；
其中所述存储器响应于在所述地址存储于所述寄存器中之后接收到的命令来磨损平整所述最后存取部分。
15.根据权利要求14所述的设备，其中所述命令是在存储所述最后存取部分的所述地址之后接收到的下一磨损平整命令或下一刷新命令。
16.一种设备，其包括：
主机；及
存储器，其经耦合到所述主机，且包括存储器单元阵列的多个部分；
其中所述主机基于所述多个部分待存取或被存取的频率来指示所述存储器所述多个部分的哪个部分待磨损平整。
17.根据权利要求16所述的设备，其中
所述主机发送通过指定待磨损平整的所述多个部分的所述部分的地址来指示多个部分的那些部分是待磨损平整的磨损平整命令或刷新命令；且
所述存储器响应于所述命令而磨损平整其地址在所述命令中被指定的所述多个部分的所述部分。
18.根据权利要求16及17中任一权利要求所述的设备，其中所述主机将发送设置命令，所述命令通过引起分别对应于所述部分的所述存储器的寄存器允许仅对所述部分执行磨损平整来指示所述多个部分的哪些部分是待磨损平整。
19.根据权利要求16及17中任一权利要求所述的设备，其中所述主机监测所述多个部分中的每一部分被存取的频率。
20.根据权利要求16及17中任一权利要求所述的设备，其中
所述主机包括多个计数器，其中所述多个计数器中的相应计数器分别对应于所述多个部分中的对应部分；且
所述主机响应于所述计数器的相应计数器指示于对应于所述计数器的所述相应计数器的所述多个部分的部分已被存取大于或等于特定数目个次数而将指示所述部分是待磨损平整。
CN201880050879.7A 2017-08-04 2018-07-24 用于磨损平整的方法和存储器设备 Active CN110998543B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/669,290 2017-08-04
US15/669,290 US10198195B1 (en) 2017-08-04 2017-08-04 Wear leveling
PCT/US2018/043414 WO2019027727A1 (en) 2017-08-04 2018-07-24 LEVEL OF WEAR

Publications (2)

Publication Number Publication Date
CN110998543A true CN110998543A (zh) 2020-04-10
CN110998543B CN110998543B (zh) 2023-11-10

Family

ID=65200314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050879.7A Active CN110998543B (zh) 2017-08-04 2018-07-24 用于磨损平整的方法和存储器设备

Country Status (7)

Country Link
US (4) US10198195B1 (zh)
EP (1) EP3662374A4 (zh)
JP (1) JP7092865B2 (zh)
KR (1) KR20200012026A (zh)
CN (1) CN110998543B (zh)
TW (1) TWI672588B (zh)
WO (1) WO2019027727A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10430085B2 (en) 2016-11-08 2019-10-01 Micron Technology, Inc. Memory operations on data
US11742038B2 (en) * 2017-08-11 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for providing wear leveling
US11551990B2 (en) * 2017-08-11 2023-01-10 Advanced Micro Devices, Inc. Method and apparatus for providing thermal wear leveling
US20200081628A1 (en) * 2018-09-12 2020-03-12 Dell Products, Lp Apparatus and Method for Monitoring Insertion and Removal of Devices
US11422826B2 (en) 2020-05-19 2022-08-23 Micron Technology, Inc. Operational code storage for an on-die microprocessor
WO2022011683A1 (en) * 2020-07-17 2022-01-20 Micron Technology, Inc. Storage of video data and file system metadata
KR20220127067A (ko) * 2021-03-10 2022-09-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11875836B2 (en) * 2021-06-04 2024-01-16 Kepler Computing Inc. Apparatus and method for endurance of non-volatile memory banks via wear leveling with linear indexing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1522021A1 (en) * 2002-07-11 2005-04-13 Advanced Micro Devices, Inc. Dram supporting different burst-length accesses without changing the burst length setting in the mode register
EP1559016A1 (en) * 2002-10-28 2005-08-03 SanDisk Corporation Maintaining erase counts in non-volatile storage systems
CN103348331A (zh) * 2010-10-27 2013-10-09 尹摩特斯公司 具数据管理的层级式数据储存系统及其操作方法
US20150347038A1 (en) * 2014-05-28 2015-12-03 Micron Technology, Inc. Apparatuses and methods for performing wear leveling operations
US20150363120A1 (en) * 2013-06-25 2015-12-17 Micron Technology, Inc. On demand block management
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01147732A (ja) * 1987-12-04 1989-06-09 Nec Corp 情報処理装置
JP4518951B2 (ja) 2002-10-28 2010-08-04 サンディスク コーポレイション 不揮発性記憶システムにおける自動損耗均等化
JP5016841B2 (ja) * 2006-04-26 2012-09-05 株式会社東芝 不揮発性半導体記憶装置
KR100794664B1 (ko) * 2006-09-01 2008-01-14 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
CN101739350B (zh) 2008-11-26 2013-02-13 威刚科技股份有限公司 存储器储存装置及其控制方法
US20100318719A1 (en) * 2009-06-12 2010-12-16 Micron Technology, Inc. Methods, memory controllers and devices for wear leveling a memory
CN101729350B (zh) 2009-12-11 2011-08-31 烽火通信科技股份有限公司 Ptn前向兼容mstp的环网业务通道保护实现方法
JP2012014400A (ja) 2010-06-30 2012-01-19 Toshiba Corp 半導体メモリ装置および半導体メモリシステム
GB2490991B (en) 2011-05-19 2017-08-30 Ibm Wear leveling
US9104547B2 (en) 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US9158672B1 (en) * 2011-10-17 2015-10-13 Rambus Inc. Dynamic deterministic address translation for shuffled memory spaces
WO2013095641A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Sub-block based wear leveling
US9767032B2 (en) * 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
JP5788369B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 メモリシステム、コンピュータシステム、およびメモリ管理方法
US10014060B2 (en) 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
US9977606B2 (en) * 2015-10-16 2018-05-22 SK Hynix Inc. Memory system
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10489064B2 (en) 2016-10-03 2019-11-26 Cypress Semiconductor Corporation Systems, methods, and devices for user configurable wear leveling of non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1522021A1 (en) * 2002-07-11 2005-04-13 Advanced Micro Devices, Inc. Dram supporting different burst-length accesses without changing the burst length setting in the mode register
EP1559016A1 (en) * 2002-10-28 2005-08-03 SanDisk Corporation Maintaining erase counts in non-volatile storage systems
CN103348331A (zh) * 2010-10-27 2013-10-09 尹摩特斯公司 具数据管理的层级式数据储存系统及其操作方法
US20150363120A1 (en) * 2013-06-25 2015-12-17 Micron Technology, Inc. On demand block management
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法
US20150347038A1 (en) * 2014-05-28 2015-12-03 Micron Technology, Inc. Apparatuses and methods for performing wear leveling operations

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐孝一;: "大容量NAND FLASH K9T1G08U0M在汽车音响中的应用" *

Also Published As

Publication number Publication date
KR20200012026A (ko) 2020-02-04
US20190332281A1 (en) 2019-10-31
US11003361B2 (en) 2021-05-11
US20190042107A1 (en) 2019-02-07
JP7092865B2 (ja) 2022-06-28
TW201911052A (zh) 2019-03-16
US10198195B1 (en) 2019-02-05
JP2020529665A (ja) 2020-10-08
US10416903B2 (en) 2019-09-17
CN110998543B (zh) 2023-11-10
US20200159420A1 (en) 2020-05-21
US10585597B2 (en) 2020-03-10
US20190042109A1 (en) 2019-02-07
TWI672588B (zh) 2019-09-21
EP3662374A4 (en) 2021-05-12
EP3662374A1 (en) 2020-06-10
WO2019027727A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
CN110998543B (zh) 用于磨损平整的方法和存储器设备
US11586357B2 (en) Memory management
US10372342B2 (en) Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
TWI679642B (zh) 用於組態和控制非揮發性快取記憶體的系統及方法
CN110874188B (zh) 数据存储装置、其操作方法以及具有其的存储系统
JP5728672B2 (ja) ハイブリッドメモリ管理
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN115437580B (zh) 一种数据存储设备的管理方法、系统及数据存储设备
JP2018073240A (ja) 制御回路、半導体記憶装置、及び半導体記憶装置の制御方法
CN111258494B (zh) 数据存储装置及操作方法、具有数据存储装置的存储系统
US20210333999A1 (en) Data storage device, operation method thereof and storage system having the same
US11972149B2 (en) Storage system and method for optimizing host-activated defragmentation and proactive garbage collection processes
US11397657B1 (en) Managing memory objects that are assigned a respective designation
CN111949208B (zh) 数据存储装置的存储器的虚拟物理擦除
CN110196817B (zh) 数据存储装置及该数据存储装置的操作方法
TW202240594A (zh) 用於管理具有動態錯誤更正碼保護之記憶體的方法及系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant