CN110993764A - 一种具有粗化结构的led芯片及其制备方法 - Google Patents
一种具有粗化结构的led芯片及其制备方法 Download PDFInfo
- Publication number
- CN110993764A CN110993764A CN201911298853.7A CN201911298853A CN110993764A CN 110993764 A CN110993764 A CN 110993764A CN 201911298853 A CN201911298853 A CN 201911298853A CN 110993764 A CN110993764 A CN 110993764A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- led chip
- coarsening
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 16
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种具有粗化结构的LED芯片的制备方法,包括以下步骤:在衬底上依次生长缓冲层、N‑GAN层、多量子阱发光层和P‑GAN层,形成LED外延片;在外延片上刻蚀出芯片的形貌和N‑GAN层;在P‑GAN层上生长电流阻挡层;在P‑GAN层和电流阻挡层上生长电流扩展层;在P‑GaN层和N‑GaN层上蒸镀一层电极,分别形成P电极和N电极;在电极以外区域沉积一层粗化层,并将该粗化层刻蚀出阵列式排布的立体图形;在电极以外区域制备出透明绝缘层,得到具有粗化结构的LED芯片。本发明提供的LED芯片制备方法通过增加粗化结构能够改变光线的传播路线和出光角度,大大提升LED芯片的亮度。
Description
技术领域
本发明涉及半导体照明技术领域,特别地,涉及一种具有粗化结构的LED芯片及其制备方法。
背景技术
目前,LED芯片广泛应用于人类生产生活的各个方面,比如显示、照明、车灯、植物照明、医疗保健等。LED芯片是通过第三代半导体材料GAN制备而成的器件,其具备使用寿命长、耐高温、节能环保等优良特性。LED芯片制造中主要采用的结构有正装结构、倒装结构、垂直结构等。不同结构具有不同的优势和缺点,目前广泛采用的是正装结构。
随着人民生活水平的不断提高,对LED芯片的要求也越来越严格。如何提升芯片亮度是LED行业技术人员必须面临的问题,目前在提高芯片亮度主要在内量子效率和外量子效率两个方面解决。本发明提供了一种氧化硅粗化工艺的LED芯片制备方法属于从提升外量子效率方面来提高芯片亮度。
发明内容
本发明目的在于提供一种具有粗化结构的LED芯片的制备方法,以提高LED芯片的发光亮度,增加芯片的出光效率。
为实现上述目的,本发明提供了一种具有粗化结构的LED芯片的制备方法,包括以下步骤:
步骤一、在衬底上依次生长缓冲层、N-GAN层、多量子阱发光层和P-GAN层,形成LED外延片;然后在外延片上刻蚀出芯片的形貌和N-GAN层;
步骤二、在LED外延片的P-GAN层上生长电流阻挡层;
步骤三、在LED外延片的P-GAN层和电流阻挡层上生长电流扩展层;
步骤四、在LED外延片的P-GaN层和N-GaN层上蒸镀一层电极,分别形成P电极和N电极;
步骤五、在电极以外区域沉积一层粗化层,并将该粗化层刻蚀出阵列式排布的立体图形;
步骤六、在电极以外区域制备出透明绝缘层,得到具有粗化结构的LED芯片。
进一步的,步骤五中,沉积粗化层的条件是:沉积温度为200-290℃,沉积的厚度为400-1000A。
进一步的,步骤五中,所述粗化层刻蚀出阵列式排布的立体图形的条件是:通过黄光光刻工艺,采用2000-3000转/min进行匀胶,曝光能量为100-150Mj/CM2,显影时间为2-5min,然后在130-150℃温度下坚膜4-8min。
进一步的,步骤五中,所述粗化层刻蚀出阵列式排布的立体图形为圆台、圆柱体或圆锥体;优选圆台。
进一步的,步骤二中,利用PECVD设备沉积一层厚度在1000-3000A之间的氧化硅,通过黄光光刻和腐蚀工艺制备出电流阻挡层图形。
进一步的,步骤三中,利用蒸镀或者溅射设备,蒸镀一层厚度在300-1500A之间的ITO层,通过黄光光刻和腐蚀工艺制备出电流扩展层图形;利用退火工艺对电流扩张层进行退火,退火温度在550-600℃之间,持续时间为2-8min,氧气流量为2-8sccm。
进一步的,步骤四中,采用金属蒸镀方式在外延片的P-GaN层和N-GaN层上蒸镀一层电极,分别形成P电极和N电极,并将所述P电极和N电极分别在250-300℃温度下进行合金处理,形成合金电极。
进一步的,步骤六中,利用PECVD设备沉积一层透明绝缘层,透明绝缘层的厚度控制在500-3000A之间。
进一步的,步骤一中,所述衬底材料为蓝宝石衬底、Si衬底或者GaN衬底;步骤五中,所述粗化层的材质为氧化硅、氮化硅和氮氧硅中的至少一种。
本发明还提供了一种具有粗化结构的LED芯片,所述LED芯片由上述的制备方法制备而成。
本发明具有以下有益效果:
(1)本发明提供的一种具有粗化结构的LED芯片的制备方法,沉积粗化层是采用PECVD沉积,沉积过程中温度高,生长速率慢可以有利于提高粗化层的致密性。温度不同会影响粗化层材料生长后的致密性,会因为N值(介质的真实折射率)的不同,影响到光出射的角度,进而影响亮度。如果沉积粗化层的温度过高则可能导致电极可靠性降低或者失效;如果沉积温度太低,则会影响致密性,只有合理的沉积温度才能更好的优化出射光的角度。本发明沉积温度在200-290℃之间(优选250℃),生长速率控制在2-3埃米/秒。
(2)本发明提供的一种具有粗化结构的LED芯片的制备方法,粗化层结构采用阵列式排布的方式。因为本发明主要是利用折射定律来做的:氧化硅的折射率在1.11-1.27之间,而透明导电层ITO在可见光范围内的折射率在1.8-2.1之间。因为光线是从ITO层入射到粗化层的氧化硅中,这个过程相当于光从光密介质入射到光疏介质中。根据折射定律(N1sinA=N2 sinB)可以知道,会出现全发射现象,改变氧化硅的N值,可以增加出光角度,通过沉积温度等使得氧化硅密度增加,改变N值大小,有利于增大出光角度。而阵列排布的方式有利于增加特定角度的光出来,减少全发射,其次有利于漫反射的发生,进而提升LED芯片的亮度。
(3)本发明提供的一种具有粗化结构的LED芯片的制备方法,通过采用粗化层结构不仅能够改变光线的传播路线和出光角度,而且粗化层和透明绝缘层组合可以提高芯片的可靠性。
(4)本发明提供的一种具有粗化结构的LED芯片的制备方法,制备工艺路线简洁,可以使用现有设备,不需要增加设备,有利于LED产业化推广。
除了上面所描述的目的、特征和优点之外,本发明还有其它的目的、特征和优点。下面将参照图,对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是现有技术中LED芯片(也即对比例4制备的LED芯片)的结构示意图;
图2是本发明优选实施例1制备的LED芯片的结构示意图;
图3是本发明优选实施例1制备的LED芯片中阵列排布的粗化层的截面图;
图4是本发明优选实施例1制备的LED芯片中圆台结构的俯视图;
其中,1、衬底,2、缓冲层,3、N-GaN层,4、多量子阱层,5、P-GaN层,6、电流阻挡层,7、电流扩展层,8、透明绝缘层,9、P电极,10、N电极,11、阵列排布的粗化层,11.1、圆台上部,11.2、圆台下部。
具体实施方式
以下结合附图对本发明的实施例进行详细说明,但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
参见图2至图4,一种具有粗化结构的LED芯片的制备方法,具体包括以下步骤:
步骤一、在衬底1上通过MOCVD设备依次生长出缓冲层2、N-GaN层3、多量子阱层4以及P-GaN层5,得到LED外延片;具体生长过程可参照现有技术(此处公开其中一种),如:在1000-1100℃的的氢气气氛下,通入100-130L/min的H2,保持反应腔压力100-300mbar,处理蓝宝石衬底8-10分钟;降温至500-600℃下,保持反应腔压力300-600mbar,通入流量为10000-20000sccm的NH3、50-100sccm的TMGa、100-130L/min的H2、在蓝宝石衬底上生长厚度为20-40nm的低温缓冲层;升高反应腔温度至1000-1200℃,升高反应腔压力至300-600mbar,通入流量为30000-60000sccm的NH3、200-400sccm的TMGa、100-130L/min的H2、20-50sccm的SiH4,持续生长2-4μm掺杂Si的N型GaN层,Si掺杂浓度5×1018atoms/cm3-1×1019atoms/cm3;保持反应腔压力300-400mbar、温度700-750℃,通入流量为50000-70000sccm的NH3、20-40sccm的TMGa、1500-2000sccm的TMIn、100-130L/min的N2,生长掺杂In的2.5-3.5nmInxGa(1-x)N层,所述x在0.20-0.25之间,发光波长450-455nm;升高温度750-850℃,保持反应腔压力300-400mbar,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的N2,生长8-15nmGaN层;然后重复生长InxGa(1-x)N层,重复生长GaN层,交替生长InxGa(1-x)N/GaN发光层,控制周期数为7-15;升高反应腔压力至400-900mbar、温度升高至950-1000℃,通入流量为50000-70000sccm的NH3、20-100sccm的TMGa、100-130L/min的H2、1000-3000sccm的Cp2Mg,持续生长50-100nm的高温掺杂Mg的P型GaN层,Mg掺杂浓度1×1019atoms/cm3-1×1020atoms/cm3。所述衬底材料可以是蓝宝石衬底、Si衬底或者GaN衬底。
步骤二、利用黄光光刻工艺和ICP刻蚀工艺刻蚀出N-GaN层3及芯片形貌,采用现有工艺完成。ICP刻蚀工艺主要是利用等离子体刻蚀。
步骤三、利用PECVD设备在LED外延片的P-GAN层上沉积一层厚度在1000-3000A之间的氧化硅层,通过黄光光刻和腐蚀工艺制备出电流阻挡层6的图形。
步骤四、利用蒸镀或者溅射设备,在LED外延片的P-GAN层和电流阻挡层上蒸镀一层厚度在300-1500A之间的ITO层,通过黄光光刻和腐蚀工艺制备出电流扩展层7的图形。同时,利用RTA退火工艺对电流扩张层进行退火,退火温度在580℃,持续时间在5min,氧气流量控制5sccm。
步骤五、利用金属蒸镀的方法在LED外延片的P-GaN层和N-GaN层上分别蒸镀一层电极形成P电极9和N电极10,P电极9和N电极10的厚度均为1.2-2.5um。所述P电极9和N电极10均经过炉管合金工艺,在300℃-350℃之间进行金属合金,形成合金电极,具体是采用现有工艺制作。
步骤六、利用PECVD设备在电极以外区域沉积一层粗化层,并将该粗化层刻蚀出阵列式排布的立体图形以形成阵列排布的粗化层11(如图3所示)。所述粗化层的材质可以使氧化硅、氮化硅和氮氧硅中的至少一种。所述粗化层沉积的厚度控制在400-2400A之间,生长速率控制在2-3埃米/秒,沉积温度控制在250℃。通过黄光光刻工艺,采用2500转/min进行匀胶,曝光能量为130Mj/CM2,显影3min。通过热板在130-150℃之间坚膜5min。最后通过ICP刻蚀工艺和腐蚀工艺,刻蚀出厚度为200-600A的圆台,圆台上部11.1的直径在0.8-2.5um之间,圆台下部11.2的直径在1.0-3um之间。圆台的厚度控制在200-600A之间,圆台底部厚度控制在200-1800A之间。整个粗化层的厚度控制在400-2400A之间。
步骤七、在电极以外区域采用PECVD设备和黄光光刻工艺,制备出透明绝缘层8,得到LED外延结构,具体是采用现有工艺制作。
步骤八、再经过后续工艺(如研磨、精抛、切割、裂片、点测、分选等步骤),得到LED芯片。具体采用与现有技术中相同的工艺,如:切割成250μm×700μm(10mil×28mil)的芯片颗粒,各自挑选100颗晶粒,在相同的封装工艺下,封装成白色LED,然后采用积分球在驱动电流条件下测试性能。
实施例2:
实施例2与实施例1不同之处在于:步骤六中沉积粗化层的沉积温度为200℃,所述粗化层刻蚀出阵列式排布的立体图形为圆柱体,圆柱体的高度与实施例1中圆台的厚度范围一致,其他步骤同实施例1。
实施例3:
实施例3与实施例1不同之处在于:步骤六中沉积粗化层的沉积温度为290℃,所述粗化层刻蚀出阵列式排布的立体图形为圆锥体,圆锥体的高度与实施例1中圆台的厚度范围一致,其他步骤同实施例1。
对比例1:
对比例1与实施例1不同之处在于:步骤六中沉积粗化层的沉积温度为180℃,其他步骤同实施例1。
对比例2:
对比例2与实施例1不同之处在于:步骤六中沉积粗化层的沉积温度为300℃,其他步骤同实施例1。
对比例3:
对比例3与实施例1不同之处在于:步骤六中只进行沉积粗化层的步骤,没有将该粗化层刻蚀出阵列式排布的立体图形,其他步骤同实施例1。
对比例4:
对比例4与实施例1不同之处在于:没有进行步骤六即没有进行沉积粗化层的步骤,没进行并将该粗化层刻蚀出阵列式排布的立体图形,其他同实施例1。对比例4制备的LED芯片结构如图1所示。
将采用实施例1-3以及对比例1-4方法制备的LED芯片在驱动电流条件下测试性能,所得LED芯片的性能详见表1所示。
表1实施例1-3与对比例1-4的性能比较表
案例/参数 | 电压(VF) | 亮度(LOP) | 发光波长(WD) |
实施例1 | 3.213 | 155.19 | 451.32 |
实施例2 | 3.23 | 154.09 | 452.1 |
实施例3 | 3.22 | 154.39 | 451.45 |
对比例1 | 3.24 | 152.8 | 451.07 |
对比例2 | 3.23 | 153.0 | 452.0 |
对比例3 | 3.20 | 153.8 | 451.57 |
对比例4 | 3.22 | 152.5 | 451.88 |
从表1中看出:本发明技术方案通过在电极以外区域电流扩展层上沉积一层粗化层,沉积温度为200-290℃,并将该粗化层刻蚀出阵列式排布的立体图形,形成阵列排布的粗化层,不仅能够改变光线传播路径和传播角度,提高芯片出光效率,同时提升芯片的可靠性。当沉积温度过高或者过低或者没有将该粗化层刻蚀出阵列式排布的立体图形时制备的LED芯片的效果均不如采用本发明方法制备的LED芯片。
在整个阵列排布的粗化结构制备过程中,沉积温度是关键之一,因为温度不同,会影响粗化层材料生长后的致密性等,会因为N值(介质的真实折射率)的不同,影响到光出射的角度,进而影响亮度。如果沉积粗化层的温度过高则可能导致电极可靠性降低或者失效;如果沉积温度太低,则会影响致密性,只有合理的沉积温度材料更好的优化出射光的角度。而且,本发明沉积氧化硅是采用PECVD沉积,沉积过程中温度高,生长速率慢可以有利于提高粗化层的氧化硅的致密性。如果温度低或者长速过快,氧化硅致密性就差。不同致密性对应不同N值,因此合理的长速和温度很重要。本发明沉积温度在200-290℃之间(优选250℃),生长速率控制在2-3埃米/秒。
另外,制备成阵列排布的粗化层结构,必须做好黄光光刻,否则无法做出阵列排布的圆台形立体图形,如果不是阵列排布则无法起作用。曝光能量和坚膜温度会影响胶的形貌,进而影响到圆台的形貌和排列,曝光能力太高或者太低则可能导致黄光显影出现异常或者图形异常。本发明优选实施例1最后形成的阵列排布的圆台形貌是粗化后的形貌,这样的形貌能够更好的提升亮度。因为本发明主要是利用折射定律设计的:氧化硅的折射率在1.11-1.27之间,而透明导电层ITO在可见光范围内的折射率在1.8-2.1之间。因为光线是从ITO入射到粗化层的氧化硅中,这个过程相当于光从光密介质入射到光疏介质中。根据折射定律(N1 sinA=N2 sinB)可以知道,在此情况下会出现全发射现象,而改变氧化硅的N值,可以增加出光角度,通过沉积温度等使得氧化硅密度增加,改变N值大小,有利于增大出光角度。而阵列排布的方式有利于增加特定角度的光出来,减少全发射,其次有利于漫反射的发生,提升LED亮度。
综上所述,本发明提供的一种具有粗化结构的LED芯片的制备方法,通过增加粗化结构能够改变光线的传播路线和出光角度,大大提升LED芯片的亮度。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种具有粗化结构的LED芯片的制备方法,其特征在于,包括以下步骤:
步骤一、在衬底上依次生长缓冲层、N-GAN层、多量子阱发光层和P-GAN层,形成LED外延片;然后在外延片上刻蚀出芯片的形貌和N-GAN层;
步骤二、在LED外延片的P-GAN层上生长电流阻挡层;
步骤三、在LED外延片的P-GAN层和电流阻挡层上生长电流扩展层;
步骤四、在LED外延片的P-GaN层和N-GaN层上蒸镀一层电极,分别形成P电极和N电极;
步骤五、在电极以外区域沉积一层粗化层,并将该粗化层刻蚀出阵列式排布的立体图形;
步骤六、在电极以外区域制备出透明绝缘层,得到具有粗化结构的LED芯片。
2.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤五中,沉积粗化层的条件是:沉积温度为200-290℃,沉积的厚度为400-1000A。
3.根据权利要求2所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤五中,所述粗化层刻蚀出阵列式排布的立体图形的条件是:通过黄光光刻工艺,采用2000-3000转/min进行匀胶,曝光能量为100-150Mj/CM2,显影时间为2-5min,然后在130-150℃温度下坚膜4-8min。
4.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤五中,所述粗化层刻蚀出阵列式排布的立体图形为圆台、圆柱体或圆锥体;优选圆台。
5.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤二中,利用PECVD设备沉积一层厚度在1000-3000A之间的氧化硅,通过黄光光刻和腐蚀工艺制备出电流阻挡层图形。
6.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤三中,利用蒸镀或者溅射设备,蒸镀一层厚度在300-1500A之间的ITO层,通过黄光光刻和腐蚀工艺制备出电流扩展层图形;利用退火工艺对电流扩张层进行退火,退火温度在550-600℃之间,持续时间为2-8min,氧气流量为2-8sccm。
7.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤四中,采用金属蒸镀方式在外延片的P-GaN层和N-GaN层上蒸镀一层电极,分别形成P电极和N电极,并将所述P电极和N电极分别在250-300℃温度下进行合金处理,形成合金电极。
8.根据权利要求1所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤六中,利用PECVD设备沉积一层透明绝缘层,透明绝缘层的厚度控制在500-3000A之间。
9.根据权利要求1-8任一所述的一种具有粗化结构的LED芯片的制备方法,其特征在于,步骤一中,所述衬底材料为蓝宝石衬底、Si衬底或者GaN衬底;步骤五中,所述粗化层的材质为氧化硅、氮化硅和氮氧硅中的至少一种。
10.一种具有粗化结构的LED芯片,其特征在于,所述LED芯片由权利要求1-9任一所述的制备方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911298853.7A CN110993764A (zh) | 2019-12-17 | 2019-12-17 | 一种具有粗化结构的led芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911298853.7A CN110993764A (zh) | 2019-12-17 | 2019-12-17 | 一种具有粗化结构的led芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110993764A true CN110993764A (zh) | 2020-04-10 |
Family
ID=70094438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911298853.7A Pending CN110993764A (zh) | 2019-12-17 | 2019-12-17 | 一种具有粗化结构的led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110993764A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248537A (zh) * | 2005-07-21 | 2008-08-20 | 美商克立股份有限公司 | 带有经粗化的高折射率表面层以便进行高度光提取的发光二极管 |
US20080283859A1 (en) * | 2007-05-18 | 2008-11-20 | Delta Electronics, Inc. | Light-emitting diode apparatus and manufacturing method thereof |
CN101345280A (zh) * | 2008-08-28 | 2009-01-14 | 上海蓝光科技有限公司 | 一种GaN基发光二极管及其制造方法 |
CN101807648A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 |
US20110300650A1 (en) * | 2007-09-13 | 2011-12-08 | Shih-Peng Chen | Light-emitting diode apparatus and manufacturing method thereof |
CN102637782A (zh) * | 2011-02-14 | 2012-08-15 | 同方光电科技有限公司 | 一种提高光提取效率发光二极管的制作方法 |
CN103367595A (zh) * | 2012-03-30 | 2013-10-23 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法 |
CN106025027A (zh) * | 2016-07-15 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种led芯片结构及其制造方法 |
CN106848019A (zh) * | 2017-03-28 | 2017-06-13 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片结构及其制备方法 |
CN108183151A (zh) * | 2018-01-09 | 2018-06-19 | 湘能华磊光电股份有限公司 | 一种led芯片及其制作方法 |
CN109698261A (zh) * | 2017-10-23 | 2019-04-30 | 山东浪潮华光光电子股份有限公司 | 一种led晶片表面ito膜层粗化的制作工艺 |
-
2019
- 2019-12-17 CN CN201911298853.7A patent/CN110993764A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101248537A (zh) * | 2005-07-21 | 2008-08-20 | 美商克立股份有限公司 | 带有经粗化的高折射率表面层以便进行高度光提取的发光二极管 |
US20080283859A1 (en) * | 2007-05-18 | 2008-11-20 | Delta Electronics, Inc. | Light-emitting diode apparatus and manufacturing method thereof |
US20110300650A1 (en) * | 2007-09-13 | 2011-12-08 | Shih-Peng Chen | Light-emitting diode apparatus and manufacturing method thereof |
CN101345280A (zh) * | 2008-08-28 | 2009-01-14 | 上海蓝光科技有限公司 | 一种GaN基发光二极管及其制造方法 |
CN101807648A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 |
CN102637782A (zh) * | 2011-02-14 | 2012-08-15 | 同方光电科技有限公司 | 一种提高光提取效率发光二极管的制作方法 |
CN103367595A (zh) * | 2012-03-30 | 2013-10-23 | 展晶科技(深圳)有限公司 | 发光二极管晶粒及其制造方法 |
CN106025027A (zh) * | 2016-07-15 | 2016-10-12 | 厦门乾照光电股份有限公司 | 一种led芯片结构及其制造方法 |
CN106848019A (zh) * | 2017-03-28 | 2017-06-13 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片结构及其制备方法 |
CN109698261A (zh) * | 2017-10-23 | 2019-04-30 | 山东浪潮华光光电子股份有限公司 | 一种led晶片表面ito膜层粗化的制作工艺 |
CN108183151A (zh) * | 2018-01-09 | 2018-06-19 | 湘能华磊光电股份有限公司 | 一种led芯片及其制作方法 |
Non-Patent Citations (2)
Title |
---|
柴国墉,等: "《化工百科全书 第2卷 玻璃-氮化物》", 31 December 1991, 化学工业出版社 * |
郭睿倩,等: "《半导体光源(LED,OLED)及照明设计丛书 光源原理与设计 第3版》", 31 December 2017, 复旦大学出版社 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3219854U (ja) | Iii−v族窒化物半導体エピタキシャルウエハ及びiii−v族窒化物半導体デバイス | |
CN101521258B (zh) | 一种提高发光二极管外量子效率的方法 | |
JP5221454B2 (ja) | 光電素子粗化構造及びその製造工程 | |
US7521329B2 (en) | Semiconductor light emitting diode having textured structure and method of manufacturing the same | |
KR101077078B1 (ko) | 질화 갈륨계 화합물 반도체 발광소자 | |
US20120009768A1 (en) | Method for forming sapphire substrate and semiconductor device | |
KR101025500B1 (ko) | 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법 | |
KR20110134881A (ko) | Ⅰⅰⅰ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 | |
CN102054911B (zh) | 发光二极管芯片及其制作方法和具有该芯片的发光二极管 | |
KR20100095134A (ko) | 발광소자 및 그 제조방법 | |
CN102024898B (zh) | 发光二极管及其制造方法 | |
CN102064245A (zh) | 发光二极管制造方法 | |
CN102130245A (zh) | 发光二极管及其制造方法 | |
CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
US8618563B2 (en) | Light emitting device with vertically adjustable light emitting pattern | |
CN108538973A (zh) | 一种发光二极管外延片及其制备方法 | |
KR100697829B1 (ko) | 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자 | |
CN104393131A (zh) | 光泵浦白光led及其制备方法 | |
CN108963039A (zh) | 一种led外延结构及其制作方法 | |
CN109346574B (zh) | 一种提高氮化镓基led发光二极管亮度的外延片及生长方法 | |
CN111430520A (zh) | 具有n型电子阻挡层的led外延结构及其制备方法和led器件 | |
CN217405451U (zh) | 复合图形化衬底和具有空气隙的外延结构 | |
CN110993764A (zh) | 一种具有粗化结构的led芯片及其制备方法 | |
CN112201734B (zh) | 复合图形衬底及其制作方法以及led结构及其制作方法 | |
JP2009049195A (ja) | 半導体発光素子及び発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200410 |
|
RJ01 | Rejection of invention patent application after publication |