CN110993635A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN110993635A CN110993635A CN201910892750.7A CN201910892750A CN110993635A CN 110993635 A CN110993635 A CN 110993635A CN 201910892750 A CN201910892750 A CN 201910892750A CN 110993635 A CN110993635 A CN 110993635A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- refractive
- disposed
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
公开了显示装置。显示装置包括基础层、像素电路层、第一电极、第二电极、发光元件、第一折射层和第二折射层,像素电路层布置在基础层上并且包括像素电路和多个绝缘层,第一电极电连接到像素电路,第二电极与第一电极间隔开,发光元件电连接到第一电极和第二电极,第一折射层布置在像素电路层上并且具有第一折射率,并且第二折射层布置在发光元件上并且具有大于第一折射率的第二折射率。
Description
相关申请的相交引用
本申请要求于2018年10月2日提交的第10-2018-0117271号韩国专利申请的优先权和权益,该韩国专利申请出于所有目的通过引用并入本文,如同在本文中全面阐述一样。
技术领域
本发明的示例性实施方式涉及具有得到改善的发射效率的显示装置。
背景技术
显示装置可包括发光元件。发光元件可电连接到电极并且根据施加到电极的电压来发光。发光元件可直接布置在电极上,或者单独的发光元件可转印到电极上。发光元件可发光。从发光元件发射的光可发射到显示面板的外部。当发射到显示面板的外部的光的发射效率降低时,显示面板的亮度可能劣化,或者用于驱动显示面板的功率可能增加。
在本背景技术部分中公开的上述信息仅用于理解本发明构思的背景,并因此,其可能包含不构成现有技术的信息。
发明内容
本发明的示例性实施方式提供具有得到改善的发射效率的显示装置。
本发明构思的额外的特征将在下面的描述中阐述,并且部分地将通过该描述而显而易见,或者可通过实践本发明构思而习得。
本发明构思的示例性实施方式提供了显示装置,包括基础层、像素电路层、第一电极、第二电极、发光元件、第一折射层和第二折射层,基础层包括第一区域和与第一区域相邻的第二区域;像素电路层布置在基础层上并且包括像素电路和多个绝缘层;第一电极电连接到像素电路;第二电极与第一电极间隔开并且布置在与第一电极相同的层上;发光元件电连接到第一电极和第二电极;第一折射层布置在像素电路层上并且具有第一折射率;并且第二折射层布置在发光元件上并且具有大于第一折射率的第二折射率。第一区域与发光元件和第二折射层重叠,并且第二区域与第一折射层重叠。
发光元件可包括微发光二极管元件。
显示装置还可包括覆盖发光元件和像素电路的封装层。
第一折射层和第二折射层可布置在封装层上,第一折射层可布置成在平面上围绕第一区域,并且第二折射层可与第一区域和第二区域重叠。
显示装置还可包括布置在封装层上以与像素电路重叠的阻光层。
阻光层和第一折射层可彼此相邻地布置并且被第二折射层覆盖。
第一折射层可布置在阻光层上以覆盖阻光层。
显示装置还可包括与第一区域重叠并且布置在封装层与第二折射层之间的滤色器层。
显示装置还可包括阻光层和平坦化层,阻光层布置在第二折射层上以与像素电路重叠,并且平坦化层布置在第二折射层上以覆盖阻光层并且提供平坦化表面。
显示装置还可包括阻光层和滤色器层,阻光层布置在第二折射层上以与像素电路重叠,并且滤色器层布置在第二折射层上并且与第一区域重叠。
显示装置还可包括布置在封装层下方的图案层,配置成覆盖发光元件,并且具有第三折射率。封装层具有可小于第三折射率的第四折射率。
显示装置还可包括阻光层和滤色器层,阻光层布置在第二折射层上以与像素电路重叠,并且滤色器层布置在第二折射层上以与发光元件重叠。
显示装置还可包括滤色器层、阻光层和平坦化层,滤色器层布置在封装层与第二折射层之间以与发光元件重叠,阻光层布置在第二折射层上以与像素电路重叠,并且平坦化层配置成覆盖阻光层并且提供平坦化表面。
显示装置还可包括阻光层、滤色器层和平坦化层,阻光层布置在封装层上以与像素电路重叠,滤色器层布置在封装层上以与发光元件重叠,并且平坦化层覆盖阻光层和滤色器层。第一折射层和第二折射层可布置在平坦化层上。
第二折射层可覆盖发光元件,并且第一折射层可布置在第二折射层和像素电路层上以覆盖第二折射层。
第二折射层的最外表面可与第一折射层接触并且具有预定的曲率。
显示装置还可包括不与发光元件重叠的阻光层。阻光层可布置在第一折射层与像素电路层之间。
显示装置还可包括滤色器层和平坦化层,滤色器层布置在第一折射层上以与发光元件重叠,并且平坦化层布置在第一折射层上以覆盖滤色器层。
显示装置还可包括阻光层、滤色器层和平坦化层,阻光层不与发光元件重叠并且布置在第一折射层上,滤色器层布置在第一折射层上以与发光元件重叠,并且平坦化层布置在第一折射层上以覆盖滤色器层。
凹槽可通过包括多个绝缘层中的每个的端部的倾斜部限定在像素电路层中,并且发光元件可布置在凹槽中。
倾斜部可被第一电极和第二电极覆盖,并且第一电极和第二电极中的每个可包括反射材料。
凹槽可具有大于发光元件的厚度的深度。
本发明构思的另一示例性实施方式提供了显示装置,包括基础层、像素电路层、第一电极、第二电极、发光元件、第一折射层和第二折射层,像素电路层布置在基础层上并且包括晶体管和绝缘层,绝缘层中的每个具有凹槽;第一电极电连接到晶体管;第二电极与第一电极间隔开并且配置成接收电源电压;发光元件电连接到第一电极和第二电极并且布置在凹槽中;第一折射层与布置有发光元件的发射区域相邻的区域重叠并且具有第一折射率;并且第二折射层与发射区域重叠并且具有大于第一折射率的第二折射率。
第一折射层可布置在像素电路层上,并且第二折射层可布置在第一折射层上以覆盖第一折射层并且提供平坦化表面。
第二折射层可布置在发光元件上,并且第一折射层可布置在第二折射层上以覆盖第二折射层并且提供平坦化表面。
凹槽可通过包括绝缘层中的每个的端部的倾斜部来限定,第一电极可覆盖倾斜部的一部分,第二电极可覆盖倾斜部的另一部分,并且第一电极和第二电极中的每个可包括反射材料。
凹槽可具有大于发光元件的厚度的深度。
应理解,前面的一般描述和下面的详细描述都是示例性和解释性的,并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
附图被包括以提供对本发明的进一步理解并且被并入并构成本说明书的一部分,附图示出了本发明的示例性实施方式并且与说明书一同用于解释本发明构思。
图1是根据本发明构思的示例性实施方式的显示装置的透视图。
图2是根据本发明构思的示例性实施方式的显示装置的框图。
图3是根据本发明构思的示例性实施方式的像素的等效电路图。
图4是根据本发明构思的示例性实施方式的显示面板的剖面图。
图5是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。
图6A是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。
图6B是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。
图7A是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
图7B是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
图7C是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
图7D是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
图8是根据本发明构思的示例性实施方式的显示面板的剖面图。
图9是根据本发明构思的示例性实施方式的显示面板的剖面图。
图10是根据本发明构思的示例性实施方式的显示面板的剖面图。
图11是根据本发明构思的示例性实施方式的显示面板的剖面图。
图12是根据本发明构思的示例性实施方式的显示面板的剖面图。
图13是根据本发明构思的示例性实施方式的显示面板的剖面图。
图14是根据本发明构思的示例性实施方式的显示面板的剖面图。
图15是根据本发明构思的示例性实施方式的显示面板的剖面图。
图16是根据本发明构思的示例性实施方式的显示面板的剖面图。
图17是根据本发明构思的示例性实施方式的显示面板的剖面图。
图18是根据本发明构思的示例性实施方式的显示面板的剖面图。
图19是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
具体实施方式
在下面的描述中,为了解释的目的,阐述了许多具体细节以提供对本发明的各种示例性实施方式的透彻理解。如本文中所使用的,“实施方式”是采用本文中所公开的本发明构思中的一种或更多种的装置或方法的非限制性示例。然而,显而易见的是,各种示例性实施方式可在没有这些具体细节的情况下或者用一个或更多个等同布置的情况下实践。在其它实例中,公知的结构和装置以框图形式示出以避免不必要地混淆各种示例性实施方式。此外,各种示例性实施方式可为不同的,但不必是排他的。例如,在不背离本发明构思的情况下,示例性实施方式的具体形状、配置和特性可使用或实现在另一示例性实施方式中。
除非另有说明,否则所示的示例性实施方式应被理解为提供可在实践中实现本发明构思的一些方式的不同细节的示例性特征。因此,除非另有说明,否则各种实施方式的特征、组件、模块、层、膜、面板、区和/或方面等(在下文中单独称为或统称为“元件”)可在不背离本发明构思的情况下以其它方式组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常被提供以阐明相邻元件之间的边界。由此,除非说明,否则无论交叉影线或阴影的存在与否都不会传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外,在附图中,出于清楚和/或描述的目的,元件的尺寸和相对尺寸可被夸大。当示例性实施方式可不同方式实现时,具体工艺顺序可与所描述的顺序不同地执行。例如,两个连续描述的工艺可基本上同时进行或者以与描述的顺序相反的顺序进行。而且,相同的附图标记表示相同的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时,其可直接在另一元件或层上、连接到或耦接到另一元件或层,或者可存在有中间元件或层。然而,当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时,则不存在中间元件或层。为此,术语“连接”可指在具有或不具有中间元件的情况下的物理的、电气的和/或流体的连接。此外,D1-轴、D2-轴和D3-轴不限于直角坐标系的三个轴(诸如x-轴、y-轴和z-轴),并且可被解释为更广泛的含义。例如,D1-轴、D2-轴和D3-轴可彼此垂直,或者可代表彼此不垂直的不同方向。为了这种公开的目的,“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z,或X、Y和Z中的两个或更多个的任何组合,诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的,术语“和/或”包括相关所列项目中的一个或更多个的任何和所有组合。
虽然术语“第一”、“第二”等可在本文中用于描述各种类型的元件,但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此,在不背离本公开的教导的情况下,下面讨论的第一元件可被称为第二元件。
空间相对术语诸如“下面(beneath)”、“下方(below)”、“在…之下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“越过(over)”、“更高(higher)”、“侧(side)”(例如,如在“侧壁(sidewall)”中)等可在本文中出于描述性目的使用,并因此,用以描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向以外,空间相对术语还旨在涵盖设备在使用、操作和/或制造中的不同取向。例如,如果附图中的设备被翻转,则被描述为在其它元件或特征“下方”或“下面”的元件将随后被取向为在其它元件或特征“上方”。因此,示例性术语“下方”可包含上方和下方的取向这两者。再者,设备可其它方式取向(例如,旋转90度或在其它取向),并由此,本文中使用的空间相对描述词被相应地解释。
本文中所使用的术语是出于描述特定实施方式的目的,而不旨在限制。除非上下文另有明确指示,否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外,当在本说明书中使用术语“包括(comprise)”、“包括有(comprising)”、“包含(include)”和/或“包含有(including)”时,指示所陈述的特征、整体、步骤、操作、元件、组件和/或其集群的存在,但不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其集群的存在或添加。还注意,如本文所使用的,术语“基本上(substantially)”、“约(about)”以及其它相似术语用作近似的术语而不是程度的术语,并且由此,利用于考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
本文中参考作为理想化的示例性实施方式和/或中间结构的示意性图示的剖面图和/或分解图对各种示例性实施方式进行描述。由此,由例如制造技术和/或公差的结果所导致的图示的形状的变化是可预期的。因此,本文中所公开的示例性实施方式不应必须被解释为受限于特定所示的区的形状,而是包括由例如制造导致的形状上的偏差。通过这种方式,附图中所示的区本质上可为示意性的,并且这些区的形状可不反映装置的区域的实际形状,并由此并不一定旨在限制。
除非另有定义,否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确地这样定义,否则诸如常用词典中定义的那些术语应被解释为具有与它们在相关技术的上下文中的含义一致的含义,并且不应以理想化或过于正式的含义来解释。
在下文中,将参考附图对本发明构思的示例性实施方式进行描述。
图1是根据本发明构思的示例性实施方式的显示装置DD的透视图。
参照图1,显示装置DD可通过显示区域DA显示图像。图1示出了显示区域DA设置在由第一方向DR1和与第一方向DR1相交的第二方向DR2限定的表面上的示例。然而,根据本发明构思的另一示例性实施方式的显示装置的显示区域可设置在弯曲表面上。
显示装置DD的厚度在第三方向DR3上指示。指示为第一方向DR1、第二方向DR2和第三方向DR3的方向可为相对概念,并因此改变为不同方向。在本说明书中,“当在平面图中观察时”可意味着在第三方向DR3上的视图。而且,“厚度方向”可意味着第三方向DR3。
图1示出了显示装置DD是电视机的示例。然而,显示装置DD可应用于诸如监视器或外部广告牌的大型电子装置以及诸如个人计算机、笔记本计算机、个人数字终端、汽车导航单元、游戏机、智能电话、平板电脑和照相机的中小型电子装置。而且,上述装置仅是本发明构思的示例,并因此,除非背离本发明的精神和范围,否则显示装置DD可采用于其它电子装置。
图2是根据本发明构思的示例性实施方式的显示装置DD的框图。
参照图2,显示装置DD可包括显示面板DP、信号控制器TC(或时序控制器)、数据驱动器DDV和扫描驱动器GDV。信号控制器TC、数据驱动器DDV和扫描驱动器GDV中的每个可包括电路。
显示面板DP可为包括微发光元件的微发光元件显示面板DP。例如,显示面板DP可为微LED显示面板DP。
显示面板DP可包括多个数据线DL1至DLm、多个扫描线SL1至SLn和多个像素PX。
多个数据线DL1至DLm可在第一方向DR1上延伸并且在与第一方向DR1相交的第二方向DR2上排列。多个扫描线SL1至SLn可在第二方向DR2上延伸并且在第一方向DR1上排列。
像素PX中的每个可包括发光元件ED(参见图3)和电连接到发光元件ED的像素电路PXC(参见图3)。像素电路PXC(参见图3)可包括多个晶体管TR1和TR2(参见图3)。第一电源电压ELVDD和第二电源电压ELVSS可提供给像素PX中的每个。
像素PX可以以常规规则排列在显示面板DP的平面上。像素PX中的每个可显示原色中的一种或混色中的一种。原色可包括红色、绿色和蓝色,并且混色可包括诸如黄色、青色、品红色和白色的各种颜色。然而,本发明构思不限于由像素PX所显示的颜色。
信号控制器TC接收从外部提供的图像数据RGB。信号控制器TC可转换图像数据RGB以匹配显示面板DP的操作,并从而生成经转换的图像数据R'G'B',并且将经转换的图像数据R'G'B'输出到数据驱动器DDV。
而且,信号控制器TC可接收从外部提供的控制信号CS。控制信号CS可包括垂直同步信号、水平同步信号、主时钟信号、数据使能信号等。
信号控制器TC向数据驱动器DDV提供第一控制信号CONT1,并且向扫描驱动器GDV提供第二控制信号CONT2。第一控制信号CONT1可为用于控制数据驱动器DDV的信号,并且第二控制信号CONT2可为用于控制扫描驱动器GDV的信号。
数据驱动器DDV可响应于从信号控制器TC接收到的第一控制信号CONT1而向多个数据线DL1至DLm提供电信号。数据驱动器DDV可实现为独立的集成电路,并因此可电连接到显示面板DP的一侧或者直接安装在显示面板DP上。而且,数据驱动器DDV可实现为单个芯片或多个芯片。
扫描驱动器GDV可响应于从信号控制器TC接收到的第二控制信号CONT2而向多个扫描线SL1至SLn提供电信号。扫描驱动器GDV可与显示面板DP的预定区域集成。例如,扫描驱动器GDV可包括通过与像素PX的像素电路PXC(参见图3)相同的工艺(例如,低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个晶体管。而且,根据本发明构思的另一示例性实施方式的扫描驱动器GDV可实现为独立的集成电路芯片并且电连接到显示面板DP的一侧。
当将栅极导通电压施加到多个扫描线SL1至SLn中的一个扫描线时,排列在一行中并且连接到一个扫描线的像素PX中的每个的开关晶体管可被导通。此处,数据驱动器DDV向数据线DL1至DLm提供数据驱动信号。供给到数据线DL1至DLm的数据驱动信号通过导通的开关晶体管施加到对应的像素PX。数据驱动信号是与图像数据RGB的灰度值对应的模拟电压。
图3是根据本发明构思的示例性实施方式的像素PX的等效电路图。图3示出了多个像素PX中的一个像素PX(下文中称为像素)的等效电路图。
参照图3,像素PX可电连接到多个信号线。在本示例性实施方式中,信号线的扫描线SL、数据线DL、第一电源线PL1和第二电源线PL2作为示例示出。然而,这仅仅是示例。例如,根据本发明构思的像素PX可额外地连接到各种信号线,但不限于具体实施方式。
像素PX可包括发光元件ED和像素电路PXC。像素电路PXC可包括第一晶体管TR1、电容器CAP和第二晶体管TR2。这仅仅是示例。也就是说,设置在像素电路PXC中的晶体管的数量和电容器的数量不限于图3中所示的数量。例如,根据本发明构思的另一示例性实施方式的像素电路PXC可包括七个晶体管和一个电容器。
第一晶体管TR1可为控制像素PX的导通/关断的开关晶体管。第一晶体管TR1可响应于通过扫描线SL传输的扫描信号来传输或阻挡通过数据线DL传输的数据信号。
电容器CAP连接到第一晶体管TR1和第一电源线PL1。电容器CAP由与从第一晶体管TR1接收到的数据信号与施加到第一电源线PL1的第一电源电压ELVDD之间的差异对应的量来充电电荷。
第二晶体管TR2连接到第一晶体管TR1、电容器CAP和发光元件ED。第二晶体管TR2控制流经发光元件ED的驱动电流,以对应于存储在电容器CAP中的电荷量。第二晶体管TR2的导通时间可根据存储在电容器CAP中的电荷量来确定。
第一晶体管TR1和第二晶体管TR2中的每个可为N型晶体管或P型晶体管。而且,根据本发明构思的另一示例性实施方式,第一晶体管TR1和第二晶体管TR2中的一个可为N型晶体管,而另一个可为P型晶体管。
发光元件ED可电连接到第二晶体管TR2和第二电源线PL2。发光元件ED可通过第二电源线PL2接收第二电源电压ELVSS。
发光元件ED以与通过第二晶体管TR2传输的信号与通过第二电源线PL2接收到的第二电源电压ELVSS之间的差异对应的电压发光。
发光元件ED可为微发光二极管元件。微发光二极管元件可为具有几纳米到几百微米的长度的LED元件。然而,微发光二极管元件的长度仅仅是示例。例如,微发光二极管元件的长度不限于上述长度范围。
发光元件ED可发射具有具体波长带的光。例如,发光元件ED可发射红光、蓝光或绿光。
发光元件ED可包括n型半导体层、p型半导体层和有源层。有源层可布置在n型半导体层与p型半导体层之间。
n型半导体层可通过将n型掺杂剂掺杂到半导体层中来提供,并且p型半导体层可通过将p型掺杂剂掺杂到半导体层中来提供。半导体层可包括半导体材料。例如,半导体材料可为GaN、AlN、AlGaN、InGaN、InN、InAlGaN或AlInN,但不限于此。n型掺杂剂可为硅(Si)、锗(Ge)、锡(Sn)、硒(Se)、碲(Te)或它们的组合物,但不限于此。p型掺杂剂可为镁(Mg)、锌(Zn)、钙(Ca)、锶(Sr)、钡(Ba)或它们的组合物,但不限于此。
有源层可具有单量子阱结构、多量子阱结构、量子线结构和量子点结构中的至少一种。有源层可为通过n型半导体层注入的电子与通过p型半导体层注入的空穴彼此复合的区。有源层可为发射具有由材料固有的能量带确定的能量的光的层。根据所使用的二极管的种类,有源层可布置在各种位置处。
虽然在图3中一个发光元件ED连接在第二晶体管TR2与第二电源线PL2之间,但是可提供多个发光元件ED。多个发光元件ED可彼此并联连接。
图4是根据本发明构思的示例性实施方式的显示面板DP的剖面图。
参照图3和图4,显示面板DP可包括基础层BL、像素电路层PXCL、第一电极E1、第二电极E2、发光元件ED、封装层ECL、第一折射层CL1、第二折射层CL2和阻光层BM。
基础层BL可包括柔性材料。例如,基础层BL可为塑料衬底。塑料衬底可包括丙烯酸基树脂、甲基丙烯酸基树脂、聚异戊二烯基树脂、乙烯基树脂、环氧基树脂、氨基甲酸酯基树脂、纤维素基树脂、硅氧烷基树脂、聚酰亚胺基树脂、聚酰胺基树脂和萘基树脂中的至少一种。例如,基础层BL可包括单层聚酰亚胺树脂。然而,本发明构思不限于此。例如,基础层BL可具有包括多个绝缘层的层叠结构。根据本发明构思的另一示例性实施方式,基础层BL可包括刚性材料。例如,基础层BL可为玻璃衬底。
基础层BL可包括第一区域AR1和与第一区域AR1相邻的第二区域AR2。当在平面上观察时,第一区域AR1和第二区域AR2可为被划分的区域。下面将详细描述第一区域AR1和第二区域AR2。
像素电路层PXCL布置在基础层BL上。像素电路层PXCL可包括像素电路PXC和多个绝缘层L1、L2和L3。在图4中,示出了像素电路PXC的第一晶体管TR1和第二晶体管TR2。
第一晶体管TR1可包括第一控制电极CE1、第一输入电极IE1、第一输出电极OE1和第一半导体图案SP1。第二晶体管TR2可包括第二控制电极CE2、第二输入电极IE2、第二输出电极OE2和第二半导体图案SP2。
第一控制电极CE1和第二控制电极CE2可布置在基础层BL上。第一控制电极CE1和第二控制电极CE2中的每个可包括金属材料。
第一绝缘层L1可布置在基础层BL上,以覆盖第一控制电极CE1和第二控制电极CE2。也就是说,第一控制电极CE1和第二控制电极CE2可布置在第一绝缘层L1与基础层BL之间。
第一半导体图案SP1和第二半导体图案SP2可布置在第一绝缘层L1上。第一半导体图案SP1可布置成在剖面上与第一控制电极CE1间隔开,并且第二半导体图案SP2可布置成在剖面上与第二控制电极CE2间隔开。
第一半导体图案SP1和第二半导体图案SP2中的每个可包括半导体材料。例如,第一半导体图案SP1和第二半导体图案SP2可包括相同的半导体材料。替代性地,第一半导体图案SP1和第二半导体图案SP2可包括彼此不同的半导体材料。例如,半导体材料可包括非晶硅、多晶硅、单晶硅、氧化物半导体和化合物半导体中的至少一种。
第一输入电极IE1和第一输出电极OE1可布置在第一半导体图案SP1上,并且第二输入电极IE2和第二输出电极OE2可布置在第二半导体图案SP2上。
第二绝缘层L2可布置在第一绝缘层L1上以覆盖第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2以及第一输出电极OE1和第二输出电极OE2。第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2以及第一输出电极OE1和第二输出电极OE2可布置在第一绝缘层L1与第二绝缘层L2之间。
第三绝缘层L3可布置在第二绝缘层L2上。例如,第一绝缘层L1和第二绝缘层L2中的每个可包括无机材料,并且第三绝缘层L3可包括有机材料。第三绝缘层L3可提供平坦化表面。
连接电极CCE可布置在第三绝缘层L3上。连接电极CCE可将第一输出电极OE1连接到第二控制电极CE2。第二绝缘层L2和第三绝缘层L3中的每个中可限定有通孔。第一输出电极OE1可通过通孔暴露。连接电极CCE可电连接到暴露的第一输出电极OE1。第一绝缘层L1、第二绝缘层L2和第三绝缘层L3中的每个中可限定有通孔。第二控制电极CE2可通过通孔暴露。连接电极CCE可电连接到暴露的第二控制电极CE2。
第一电极E1可布置在第三绝缘层L3上。第二绝缘层L2和第三绝缘层L3中的每个中可限定有通孔。第二输出电极OE2可通过通孔暴露。第一电极E1可电连接到第二输出电极OE2。
第二电极E2可布置在第三绝缘层L3上。虽未示出,但是第二电极E2可电连接到第二电源线PL2(参见图3)。也就是说,第二电源电压ELVSS(参见图3)可提供给第二电极E2。
第二电极E2可与第一电极E1间隔开并且布置在与第一电极E1相同的层上。例如,凹槽HM可限定在像素电路层PXCL中。凹槽HM可由包括第一绝缘层L1、第二绝缘层L2和第三绝缘层L3的端部的倾斜部SLP限定。
第一电极E1可布置在第三绝缘层L3、倾斜部SLP和基础层BL上,并且第二电极E2可布置在第三绝缘层L3、倾斜部SLP和基础层BL上。
连接电极CCE、第一电极E1和第二电极E2可包括相同的导电材料。例如,连接电极CCE、第一电极E1和第二电极E2中的每个可包括反射材料。连接电极CCE、第一电极E1和第二电极E2中的每个可具有单层结构或多层结构。例如,连接电极CCE、第一电极E1和第二电极E2中的每个可具有氧化铟锡(ITO)、银(Ag)和氧化铟锡(ITO)顺序层叠的结构。然而,本发明构思不限于此。例如,连接电极CCE、第一电极E1和第二电极E2中的每个可包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)、氧化铟锌镓(IGZO)或它们的混合物/化合物,或者可包括钼、银、钛、铜、铝或它们的合金。
发光元件ED可布置在第一电极E1和第二电极E2上,并且电连接到第一电极E1和第二电极E2。
发光元件ED可转印到第一电极E1和第二电极E2上。例如,发光元件ED可提供为多个。此处,可同时转印多个发光元件ED,或者可单独转印多个发光元件ED中的每个。
用于将发光元件ED转印到第一电极E1和第二电极E2上的方法可包括直接转印方法和印刷转印方法。直接转印方法可为用于将发光元件ED直接转印到第一电极E1和第二电极E2的方法。印刷转印方法可为通过使用静电头、平印或辊印将发光元件ED转印到第一电极E1和第二电极E2的方法。根据本发明构思的示例性实施方式,仅第一电极E1、第二电极E2和基础层BL可布置在布置有发光元件ED的区域下方。像素电路PXC的构件,例如,第一晶体管TR1和第二晶体管TR2可不布置在发光元件ED下方。
当转印发光元件ED时,压力可施加到布置有发光元件ED的区域。根据本发明构思的示例性实施方式,由于像素电路PXC不布置在发光元件ED下方,因此可防止像素电路PXC被压力损坏。另外,由于发光元件ED布置在与像素电路PXC相同的层上,因此可减小显示面板DP的厚度,从而改善显示面板DP的柔性。
当在平面上观察时,基础层BL的第一区域AR1可为与发光元件ED重叠的区域。当在平面上观察时,第二区域AR2可为与布置有发光元件ED的区域的外围区域重叠的区域。例如,当在平面上观察时,第二区域AR2可限定为不与发光元件ED重叠的区域。也就是说,从显示面板DP发射光的发射区域PXA可对应于第一区域AR1,并且第二区域AR2可对应于与发射区域PXA相邻的外围区域,例如,非发射区域NPXA。
封装层ECL可覆盖像素电路层PXCL、连接电极CCE、第一电极E1、第二电极E2和发光元件ED。封装层ECL可保护像素电路层PXCL、连接电极CCE、第一电极E1、第二电极E2和发光元件ED免受诸如湿气/氧气或灰尘颗粒的外来物质的影响。封装层ECL可为层叠结构。例如,封装层ECL可包括交替地层叠的至少一个有机封装层和至少一个无机封装层。
根据本发明构思的另一示例性实施方式,封装层ECL可仅包括有机封装层。在这种情况下,当与提供无机封装层的情况相比时,封装层ECL可具有相对小的厚度。而且,当与有机封装层相比时,由于封装层ECL不包括相对刚性的无机封装层,因此显示面板DP可具有得到改善的柔性。
第一折射层CL1可布置在封装层ECL上。第一折射层CL1可具有第一折射率。第一折射层CL1可在平面上布置成围绕在发光元件ED的周围。第一折射层CL1可为以预定形状图案化的层。因此,第一折射层CL1可被称为第一图案部。
阻光层BM可布置在封装层ECL上。阻光层BM可具有吸收光的颜色。例如,阻光层BM可为黑色或深灰色层。阻光层BM可在平面上与像素电路PXC重叠。例如,阻光层BM可与第一晶体管TR1和第二晶体管TR2重叠。而且,阻光层BM可与除了第一区域AR1之外的其余区域重叠。例如,阻光层BM可与第二区域AR2重叠。
阻光层BM可吸收入射到像素电路PXC中的外部光。也就是说,可提供阻光层BM以防止外部光被像素电路PXC反射。阻光层BM可防止外部光被反射以改善显示品质。
根据本发明构思的示例性实施方式,阻光层BM和第一折射层CL1可布置在相同的层上,例如,封装层ECL。而且,阻光层BM和第一折射层CL1可在平面上彼此相邻地布置,并且可彼此不重叠。
第二折射层CL2可覆盖第一折射层CL1和阻光层BM,并且可布置在第一折射层CL1、阻光层BM和封装层ECL上。因此,当在平面上观察时,第二折射层CL2可与第一区域AR1和第二区域AR2重叠。
第一折射层CL1可具有第一折射率,并且第二折射层CL2可具有大于第一折射率的第二折射率。例如,当第一折射率为约1.5时,第二折射率可为约1.65。然而,这仅仅是示例。例如,第一折射率和第二折射率的值不限于上述值。
第一折射层CL1可包括低折射率材料,并且第二折射层CL2可包括高折射率材料。
根据本发明构思的示例性实施方式,第一折射层CL1可包括基础材料和与基础材料混合的中空颗粒。例如,基础材料可包括丙烯酸或硅氧烷。中空颗粒可与基础材料混合以降低折射率。中空颗粒可为由多孔或无孔壳围绕的颗粒,并且中空颗粒中的每个可具有中空中心。而且,第一折射层CL1可包括能够被图案化的材料。
根据本发明构思的示例性实施方式,第二折射层CL2可包括具有大于第一折射层CL1的折射率的折射率的材料。例如,第二折射层CL2可包括基础材料和能够改善折射率的高折射率材料。例如,基础材料可包括丙烯酸或硅氧烷。例如,高折射率材料可包括氧化锆(ZrOX)、二氧化钛(TiO2)、碳酸钙(CaCO3)、二氧化硅(SiO2)、氧化锌(ZnO)、氢氧化镁(Mg(OH)2)和锌钡白(BaSO2+ZnS)中的至少一种。根据本发明构思的另一示例性实施方式,第一折射层CL1可不包括中空颗粒,并且第二折射层CL2可不包括高折射率材料。在这种情况下,第一折射层CL1可由选自具有小于第二折射层CL2的材料的折射率的折射率的材料制成,并且第二折射层CL2可由选自具有大于第一折射层CL1的材料的折射率的折射率的材料制成。
从发光元件ED发射的光LGT可入射到第一折射层CL1中。由于第一折射层CL1和第二折射层CL2的折射率彼此不同,因此光LGT可被第一折射层CL1与第二折射层CL2之间的边界全反射或折射,从而改变其光路。在光路中改变的光LGT可被发射到发射区域PXA。因此,显示面板DP可在发射效率上得到改善。
图5是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。
参照图5,发光元件ED布置在与第一区域AR1重叠的区域中,并且第一折射层CL1和阻光层BM布置在与第二区域AR2(参见图4)重叠的区域中。第一折射层CL1可具有围绕在发光元件ED的周围的形状。
当在平面上观察时,第一折射层CL1可具有围绕第一区域AR1的形状。虽然第一折射层CL1在图5中具有矩形环形状,但是本发明构思不限于此。第一折射层CL1可在形状上变形以对应于第一区域AR1的形状,在形状上变形以对应于发射区域PXA(参见图4)的形状,或者在形状上变形以对应于发光元件ED的形状。例如,当发光元件ED在平面上具有圆形形状时,第一折射层CL1可具有圆环形状。
从发光元件ED发射的光中的入射到第一折射层CL1中的光可被全反射或折射,以通过与发光元件ED重叠的区域发射光。因此,显示装置DD(参见图1)的发射效率可得到改善。
图6A是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。
参照图6A,一个像素PX(参见图3)可包括多个发光元件EDa和EDb。发光元件EDa和EDb可包括第一发光元件EDa和第二发光元件EDb。第一发光元件EDa和第二发光元件EDb可彼此并联连接。第一发光元件EDa和第二发光元件EDb可分别电连接到第一电极E1和第二电极E2。第一发光元件EDa和第二发光元件EDb可布置成与第一区域AR1重叠。
第一折射层CL1a可在平面上具有环形状以围绕第一发光元件EDa和第二发光元件EDb。第一发光元件EDa和第二发光元件EDb可为设置在一个像素中的发光元件。因此,第一发光元件EDa与第二发光元件EDb之间的区域可对应于图4的发射区域PXA。因此,第一折射层CL1a可不布置在第一发光元件EDa与第二发光元件EDb之间。
图6B是示出根据本发明构思的示例性实施方式的显示装置的构件中的一部分的放大平面图。在图6B的描述中,将描述与图6A不同的内容。
参照图6B,第一折射层CL1b可在平面上围绕第一发光元件EDa和第二发光元件EDb中的每个。因此,第一折射层CL1b可布置在第一发光元件EDa与第二发光元件EDb之间的区域中。
在图5、图6A和图6B中,第一折射层CL1、CL1a和CL1b被加阴影以清楚地将第一折射层CL1、CL1a和CL1b彼此区分开。
图7A是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。在图7A中,示出了封装层ECL、第一折射层CL1、第二折射层CL2和阻光层BM。
参照图7A,第一折射层CL1可在剖面上具有梯形形状。因此,第一折射层CL1与第二折射层CL2之间的边界表面可具有相对于封装层ECL的最外表面为倾斜的形状。从第二折射层CL2朝向第一折射层CL1入射到边界表面中的光可具有比当边界表面垂直于封装层ECL时的入射角更大的入射角。因此,入射到边界表面中的光被全反射的概率可能增加。其结果,入射到第一折射层CL1中的光被全反射或折射以发射到发射区域PXA(参见图4)的概率可能增加。也就是说,显示装置DD(参见图1)的光提取效率可得到改善。
图7B是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
参照图7B,第一折射层CL1-1可包括多个覆盖图案CLPt。覆盖图案CLPt可布置成彼此间隔开。第一折射层CL1-1包括三个覆盖图案CLPt,但是本发明构思不限于此。覆盖图案CLPt的数量可为两个、三个或多于三个。
覆盖图案CLPt中的每个可在剖面上具有矩形形状。然而,本发明构思不限于此。例如,覆盖图案CLPt中的每个可在剖面上具有梯形形状,并且覆盖图案CLPt中的每个的最外表面可具有弯曲形状。
图7C是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
参照图7C,第一折射层CL1-2的最外表面可具有弯曲形状。例如,第一折射层CL1-2可具有在剖面中凸出的半圆形状。因此,第一折射层CL1与第二折射层CL2之间的边界表面可具有倾斜的形状。入射到边界表面中的光可具有比当边界表面垂直于封装层ECL时的入射角更大的入射角。因此,入射到边界表面中的光被全反射的概率可能增加。其结果,入射到第一折射层CL1-2中的光被全反射或折射以发射到发射区域PXA(参见图4)的概率可能增加。也就是说,显示装置DD(参见图1)的光提取效率可得到改善。
图7D是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
参照图7D,与第二折射层CL2接触的第一折射层CL1-3的最外表面具有弯曲形状。例如,第一折射层CL1-3可具有凸区域和凹区域交替重复的形状。由于第一折射层CL1-3具有弯曲形状,因此虽然从外部入射的光被布置在第一折射层CL1-3下方的金属(例如,第一电极E1(参见图4))反射,反射光也可在第一折射层CL1-3的顶表面上散射。因此,可防止从外部入射的光被反射以再次发射到显示面板DP(参见图4)的外部的现象。
图8是根据本发明构思的示例性实施方式的显示面板DP-1的剖面图。在图8的描述中,相同的附图标记可给予与图4的组件相同的组件,并且将省略它们的详细描述。
参照图8,显示面板DP-1的阻光层BM可布置在封装层ECL上。阻光层BM可布置在第二区域AR2中以覆盖第一晶体管TR1和第二晶体管TR2。
第一折射层CL1-4可布置在阻光层BM和封装层ECL上。第一折射层CL1-4可布置在第二区域AR2中以覆盖阻光层BM。
第二折射层CL2可布置在第一折射层CL1-4上以覆盖第一折射层CL1-4。第二折射层CL2可提供平坦化表面。
第一折射层CL1-4可包括具有第一折射率的材料,并且第二折射层CL2可包括具有大于第一折射率的第二折射率的材料。
图9是根据本发明构思的示例性实施方式的显示面板DP-2的剖面图。在图9的描述中,相同的附图标记可给予与图4的组件相同的组件,并且将省略它们的详细描述。
参照图9,显示面板DP-2的阻光层BMa可布置在封装层ECL下方。而且,阻光层BMa可布置在第三绝缘层L3与封装层ECL之间。阻光层BMa可直接覆盖连接电极CCE、第一电极E1的一部分和第二电极E2的一部分。术语“直接覆盖”可意味着阻光层BMa和连接电极CCE在阻光层BMa与连接电极CCE之间不提供有另一构件的情况下相对于彼此直接布置。
阻光层BMa可吸收从外部入射的光以防止光被连接电极CCE、第一电极E1和第二电极E2反射。
图10是根据本发明构思的示例性实施方式的显示面板DP-3的剖面图。在图10的描述中,相同的附图标记可给予与图4的组件相同的组件,并且将省略它们的详细描述。
参照图10,显示面板DP-3的第二折射层CL2-1可覆盖发光元件ED。因此,当在平面上观察时,第二折射层CL2-1可与第一区域AR1重叠。
第二折射层CL2-1可包括具有第二折射率的材料。具有第二折射率的材料可为具有大于第一折射层CL1-5的第一折射率的折射率的材料。
第二折射层CL2-1可包括诸如丙烯酸或硅氧烷的基础材料和与基础材料混合的高折射率材料。例如,高折射率材料可包括氧化锆(ZrOX)、二氧化钛(TiO2)、碳酸钙(CaCO3)、二氧化硅(SiO2)、氧化锌(ZnO)、氢氧化镁(Mg(OH)2)和锌钡白(BaSO2+ZnS)中的至少一种。然而,本发明构思不限于此。例如,高折射率材料不限于具体材料,只要第二折射层CL2-1包括具有大于第一折射层CL1-5的折射率的折射率的材料即可。
第二折射层CL2-1可通过喷墨工艺提供给发光元件ED,但是形成第二折射层CL2-1的工艺不限于此。
第二折射层CL2-1可具有透镜形状。也就是说,第二折射层CL2-1可具有弯曲的最外表面。第二折射层CL2-1可被称为图案层。
阻光层BMa可布置在第三绝缘层L3上。阻光层BMa可覆盖连接电极CCE、第一电极E1的一部分和第二电极E2的一部分。
第一折射层CL1-5可布置在第二折射层CL2-1和阻光层BMa上。第一折射层CL1-5可在最外表面处提供平坦化表面。第一折射层CL1-5可包括具有第一折射率的材料。第一折射率可小于第二折射率。例如,第一折射层CL1-5可包括基础材料和与基础材料混合的中空颗粒。
从发光元件ED发射的光LGTa可被第一折射层CL1-5与第二折射层CL2-1之间的边界表面折射。由于第一折射层CL1-5具有小于第二折射层CL2-1的折射率的折射率,因此光LGTa的收集可能增加。因此,显示面板DP-3的光提取效率可得到改善。
图11是根据本发明构思的示例性实施方式的显示面板DP-4的剖面图。在图11的描述中,相同的附图标记可给予与图4的组件相同的组件,并且将省略它们的详细描述。
参照图11,显示面板DP-4还可包括滤色器层CF。可提供滤色器层CF以减少外部光的反射。滤色器层CF可减少外部光的反射以改善显示品质。根据本发明构思的示例性实施方式,显示面板DP-4可包括滤色器层CF,并且可不包括偏振部件。因此,可在最小化亮度的降低的同时减少外部光的反射以改善显示品质。
阻光层BM和滤色器层CF可布置在封装层ECL上。平坦化层PLL可布置在封装层ECL上。平坦化层PLL可覆盖阻光层BM和滤色器层CF并且提供平坦化表面。
阻光层BM可在平面上与第二区域AR2重叠,并且布置在封装层ECL与平坦化层PLL之间。滤色器层CF可在平面上与第一区域AR1重叠,并且可布置在封装层ECL与平坦化层PLL之间。
第一折射层CL1-6和第二折射层CL2-2可布置在平坦化层PLL上。第一折射层CL1-6可包括具有第一折射率的材料,并且第二折射层CL2-2可包括具有大于第一折射层CL1-6的折射率的第二折射率的材料。
第一折射层CL1-6可在平面上与第二区域AR2重叠,并且第二折射层CL2-2可在平面上与第一区域AR1和第二区域AR2重叠。第二折射层CL2-2可在显示面板DP-4的最外表面处提供平坦化表面。
图12是根据本发明构思的示例性实施方式的显示面板DP-5的剖面图。在图12的描述中,相同的附图标记可给予与图4的组件相同的组件,并且将省略它们的详细描述。
参照图12,第一折射层CL1-7可布置在封装层ECL上,并且第一折射层CL1-7可不与第一区域AR1重叠。第二折射层CL2-3可覆盖第一折射层CL1-7。第一折射层CL1-7可具有小于第二折射层CL2-3的折射率的折射率。入射到第一折射层CL1-7中的光可被第一折射层CL1-7与第二折射层CL2-3之间的边界全反射,且然后被发射到发射区域PXA。
显示面板DP-5还可包括滤色器层CF-1。阻光层BMb和滤色器层CF-1可布置在第二折射层CL2-3上。阻光层BMb可与第一晶体管TR1和第二晶体管TR2重叠,并且滤色器层CF-1可在平面上与发光元件ED重叠。
图13是根据本发明构思的示例性实施方式的显示面板DP-6的剖面图。在图13的描述中,将仅描述与图12的不同之处,并且将省略对其余组件的描述。
参照图13,显示面板DP-6还可包括滤色器层CF-2和平坦化层PLL-1。
滤色器层CF-2布置在薄膜封装层ECL与第二折射层CL2-3之间。也就是说,第二折射层CL2-3可覆盖所有滤色器层CF-2和第一折射层CL1-7。
阻光层BMb可布置在第二折射层CL2-3上,并且覆盖阻光层BMb并提供平坦化表面的平坦化层PLL-1可布置在第二折射层CL2-3上。
图14是根据本发明构思的示例性实施方式的显示面板DP-7的剖面图。在图14的描述中,相同的附图标记可给予与图11的组件相同的组件,并且将省略它们的详细描述。
当与图11的显示面板DP-4相比时,图14的显示面板DP-7还可包括图案层PTL。
图案层PTL布置在封装层ECLa下方。图案层PTL可在平面上与第一区域AR1和发光元件ED重叠并且覆盖发光元件ED。图案层PTL可在剖面上具有凸透镜形状。图案层PTL可具有大于封装层ECLa的折射率的折射率。因此,可收集从发光元件ED发射并通过图案层PTL入射到封装层ECLa中的光。
图案层PTL可包括基础材料和能够改善折射率的高折射率材料。例如,基础材料可包括丙烯酸或硅氧烷。例如,高折射率材料可包括氧化锆(ZrOX)、二氧化钛(TiO2)、碳酸钙(CaCO3)、二氧化硅(SiO2)、氧化锌(ZnO)、氢氧化镁(Mg(OH)2)和锌钡白(BaSO2+ZnS)中的至少一种。从发光元件ED发射的光可主要被收集到图案层PTL与封装层ECLa之间的边界,且然后通过被布置在平坦化层PLL上的第一折射层CL1-6与第二折射层CL2-2之间的边界全反射或折射而被二次收集。因此,显示面板DP-7的发射效率可得到改善。
图15和图16是根据本发明构思的示例性实施方式的显示面板DP-8和DP-9的剖面图。
参照图15,显示面板DP-8可具有图12的显示面板DP-5和图14的显示面板DP-7被彼此结合的配置。例如,图15的第一部分PT1可与图14的显示面板DP-7的构件的一部分相同,并且图15的第二部分PT2可与图12的显示面板DP-5的构件的一部分相同。
参照图16,显示面板DP-9可具有图13的显示面板DP-6和图14的显示面板DP-7被彼此结合的配置。例如,图16的第一部分PT1a可为与图14的显示面板DP-7相同的构件,并且图16的第二部分PT2a可为与图13的显示面板DP-6相同的构件。
显示面板可具有除了图15和图16的显示面板DP-8和DP-9的组合以外的各种组合。例如,第二部分PT2和PT2a可由图4的显示面板DP和图8的显示面板DP-1的构件代替。
图17是根据本发明构思的示例性实施方式的显示面板DP-10的剖面图。在图17中,将描述与图10的构件的不同之处。相同的附图标记用于相同的构件,并且将省略其描述。
当与图10的显示面板DP-3相比时,图17的显示面板DP-10还可包括滤色器层CF-3和平坦化层PLL-2。
滤色器层CF-3可布置在第一折射层CL1-5上并且布置成在平面上与第一区域AR1和发光元件ED重叠。平坦化层PLL-2可布置在第一折射层CL1-5上以覆盖滤色器层CF-3。
图18是根据本发明构思的示例性实施方式的显示面板DP-11的剖面图。
图18的显示面板DP-11可具有与图14的显示面板DP-7的结构相同的结构,在图14中省略了第一折射层CL1-6和第二折射层CL2-2。覆盖发光元件ED的图案层PTL可具有与图10的第二折射层CL2-1基本上相同的构件。由于省略了第一折射层CL1-6和第二折射层CL2-2,因此显示面板DP-11可被制造得更薄。
图18的图案层PTL可被称为第二折射层,并且封装层ECLa可被称为第一折射层。图案层PTL可与图10的第二折射层CL2-1基本上相同,并且封装层ECLa可与图10的第一折射层CL1-5基本上相同。
图19是示出根据本发明构思的示例性实施方式的显示装置的一部分的放大剖面图。
参照图19,凹槽HM-1可限定在像素电路层PXCL中。凹槽HM-1可由包括第一绝缘层L1、第二绝缘层L2和第三绝缘层L3的端部的倾斜部SLP限定。
相对于发光元件ED限定在一侧处的倾斜部SLP可被第一电极E1a覆盖,并且限定在另一侧处的倾斜部SLP可被第二电极E2b覆盖。
第一电极E1a和第二电极E2b中的每个可具有多层结构。第一电极E1a可包括顺序层叠的第一电极层E1x、第二电极层E1y和第三电极层E1z,并且第二电极E2b可包括顺序层叠的第一电极层E2x、第二电极层E2y和第三电极层E2z。
第一电极层E1x、第三电极层E1z、第一电极层E2x和第三电极层E2z中的每个可包括氧化铟锡(ITO),并且第二电极层E1y和第二电极层E2y可包括反射材料,例如银(Ag)。因此,从发光元件ED发射的光可被第一电极E1a和第二电极E2b反射。
在本发明构思的示例性实施方式中,凹槽HM-1可具有大于发光元件ED的厚度HIT的深度DET。第三绝缘层L3的厚度TKN可根据发光元件ED的厚度来调节以调节凹槽HM-1的深度DET。发光元件ED可完全容纳在凹槽HM-1中。因此,从发光元件ED提供的光可被第一电极E1a和第二电极E2b反射。因此,显示面板DP(参见图4)的发射效率可得到改善。
在本发明构思的另一示例性实施方式中,从发光元件ED发射的光可被第一电极E1a和第二电极E2b反射以充分控制光路。因此,可省略上面描述的第一折射层和第二折射层。另外,在本发明构思的另一示例性实施方式中,阻光层可不布置在布置有发光元件ED的衬底上,而是可布置在不同的衬底上。例如,阻光层可布置在面对发光元件ED的相对衬底上。在这种情况下,相对衬底可为刚性衬底,例如,玻璃衬底。
根据本发明构思,显示装置可包括具有第一折射率的第一折射层和具有大于第一折射率的第二折射率的第二折射层。从显示装置的发光元件发射的光可被第一折射层与第二折射层之间的边界折射或全反射以改变光路。显示装置的发射效率可通过改变的光路而得到改善。
虽然在本文中已经描述了某些示例性实施方式,但是其它实施方式和变型将通过本描述而显而易见。相应地,对于本领域普通技术人员显而易见的是,本发明构思不限于这些实施方式,而是限于随附的权利要求书的更宽的范围以及各种明显的变型和等同布置。
Claims (10)
1.显示装置,包括:
基础层,所述基础层包括第一区域和与所述第一区域相邻的第二区域;
像素电路层,所述像素电路层布置在所述基础层上并且包括像素电路和多个绝缘层;
第一电极,所述第一电极电连接到所述像素电路;
第二电极,所述第二电极与所述第一电极间隔开并且布置在与所述第一电极相同的层上;
发光元件,所述发光元件电连接到所述第一电极和所述第二电极;
第一折射层,所述第一折射层布置在所述像素电路层上并且具有第一折射率;以及
第二折射层,所述第二折射层布置在所述发光元件上并且具有大于所述第一折射率的第二折射率,
其中,所述第一区域与所述发光元件和所述第二折射层重叠,并且所述第二区域与所述第一折射层重叠。
2.如权利要求1所述的显示装置,其中,所述发光元件包括微发光二极管元件。
3.如权利要求1所述的显示装置,还包括:
封装层,所述封装层覆盖所述发光元件和所述像素电路。
4.如权利要求3所述的显示装置,其中,所述第一折射层和所述第二折射层布置在所述封装层上,所述第一折射层布置成在平面上围绕所述第一区域,并且所述第二折射层与所述第一区域和所述第二区域重叠。
5.如权利要求3所述的显示装置,还包括:
阻光层,所述阻光层布置在所述封装层上以与所述像素电路重叠。
6.如权利要求5所述的显示装置,其中,所述阻光层和所述第一折射层彼此相邻地布置并且被所述第二折射层覆盖。
7.如权利要求5所述的显示装置,其中,所述第一折射层布置在所述阻光层上以覆盖所述阻光层。
8.如权利要求4所述的显示装置,还包括:
滤色器层,所述滤色器层与所述第一区域重叠并且布置在所述封装层与所述第二折射层之间。
9.如权利要求8所述的显示装置,还包括:
阻光层,所述阻光层布置在所述第二折射层上以与所述像素电路重叠;以及
平坦化层,所述平坦化层布置在所述第二折射层上以覆盖所述阻光层并且提供平坦化表面。
10.如权利要求4所述的显示装置,还包括:
阻光层,所述阻光层布置在所述第二折射层上以与所述像素电路重叠;以及
滤色器层,所述滤色器层布置在所述第二折射层上并且与所述第一区域重叠。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0117271 | 2018-10-02 | ||
KR1020180117271A KR102624297B1 (ko) | 2018-10-02 | 2018-10-02 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110993635A true CN110993635A (zh) | 2020-04-10 |
Family
ID=69945217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910892750.7A Pending CN110993635A (zh) | 2018-10-02 | 2019-09-20 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11217624B2 (zh) |
KR (1) | KR102624297B1 (zh) |
CN (1) | CN110993635A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112349745A (zh) * | 2020-11-10 | 2021-02-09 | 厦门强力巨彩光电科技有限公司 | Micro-LED显示面板和Micro-LED显示装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102624297B1 (ko) * | 2018-10-02 | 2024-01-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102589620B1 (ko) * | 2018-10-29 | 2023-10-17 | 삼성전자주식회사 | 표시 장치 및 이의 제조 방법 |
KR20200120845A (ko) * | 2019-04-12 | 2020-10-22 | 삼성디스플레이 주식회사 | 표시 장치 |
GB2595684A (en) * | 2020-06-03 | 2021-12-08 | Plessey Semiconductors Ltd | Spacer LED architecture for high efficiency micro LED displays |
CN112993128B (zh) * | 2020-06-05 | 2023-06-23 | 友达光电股份有限公司 | 显示器 |
KR20220053766A (ko) * | 2020-10-22 | 2022-05-02 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR20230023111A (ko) * | 2021-08-09 | 2023-02-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101018331B1 (ko) | 2008-04-28 | 2011-03-04 | 주식회사 센플러스 | 마이크로 렌즈 어레이를 가지는 발광 다이오드의 렌즈 및 이를 포함하는 발광 다이오드 모듈 |
KR20100073228A (ko) | 2008-12-23 | 2010-07-01 | 한국광기술원 | 외광 효율이 향상된 발광소자 |
KR101711191B1 (ko) * | 2010-10-28 | 2017-03-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
KR102360089B1 (ko) | 2014-08-05 | 2022-02-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
KR102189819B1 (ko) | 2014-09-01 | 2020-12-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102335812B1 (ko) * | 2014-09-19 | 2021-12-09 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
KR20180005323A (ko) | 2016-07-05 | 2018-01-16 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 |
KR102617466B1 (ko) | 2016-07-18 | 2023-12-26 | 주식회사 루멘스 | 마이크로 led 어레이 디스플레이 장치 |
US10304375B2 (en) | 2016-09-23 | 2019-05-28 | Hong Kong Beida Jade Bird Display Limited | Micro display panels with integrated micro-reflectors |
KR102651097B1 (ko) * | 2016-10-28 | 2024-03-22 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 |
KR102433274B1 (ko) | 2017-11-28 | 2022-08-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102495845B1 (ko) | 2017-12-26 | 2023-02-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR20190087689A (ko) | 2018-01-15 | 2019-07-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102624297B1 (ko) * | 2018-10-02 | 2024-01-15 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2018
- 2018-10-02 KR KR1020180117271A patent/KR102624297B1/ko active IP Right Grant
-
2019
- 2019-07-10 US US16/507,046 patent/US11217624B2/en active Active
- 2019-09-20 CN CN201910892750.7A patent/CN110993635A/zh active Pending
-
2021
- 2021-12-10 US US17/548,000 patent/US11855123B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112349745A (zh) * | 2020-11-10 | 2021-02-09 | 厦门强力巨彩光电科技有限公司 | Micro-LED显示面板和Micro-LED显示装置 |
CN112349745B (zh) * | 2020-11-10 | 2021-06-11 | 厦门强力巨彩光电科技有限公司 | Micro-LED显示面板和Micro-LED显示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102624297B1 (ko) | 2024-01-15 |
US20200105826A1 (en) | 2020-04-02 |
KR20200038342A (ko) | 2020-04-13 |
US11217624B2 (en) | 2022-01-04 |
US11855123B2 (en) | 2023-12-26 |
US20220102424A1 (en) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110993635A (zh) | 显示装置 | |
CN109671740B (zh) | 显示面板 | |
TWI596763B (zh) | 有機發光二極體顯示裝置 | |
KR102616602B1 (ko) | 발광 장치 및 이의 제조 방법 | |
CN111276090A (zh) | 显示装置及制造该显示装置的方法 | |
KR102602527B1 (ko) | 표시 장치 | |
US11171125B2 (en) | Display device and method for manufacturing display device | |
TWI766481B (zh) | 包含觸控感測器的有機發光二極體顯示裝置及其製造方法 | |
KR20210124564A (ko) | 표시 장치 | |
CN111799293A (zh) | 显示设备及显示设备的制造方法 | |
CN112400233A (zh) | 显示装置及用于制造显示装置的方法 | |
KR101888857B1 (ko) | 발광 소자 및 이를 이용한 표시 장치 | |
KR20220026626A (ko) | 표시 장치 및 그 제조 방법 | |
KR20210039521A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20210077086A (ko) | 표시 장치 | |
KR20210104392A (ko) | 표시 장치 | |
KR20210132278A (ko) | 표시 장치 | |
US20230261143A1 (en) | Display device | |
CN116096148A (zh) | 显示装置 | |
KR20230128171A (ko) | 표시 장치 및 그 제조 방법 | |
CN113299677A (zh) | 显示设备及用于显示设备的制造方法 | |
KR20220014390A (ko) | 표시 장치 | |
KR20220030404A (ko) | 표시 장치 및 그 제조 방법 | |
KR20220031786A (ko) | 표시 장치 | |
KR20210055829A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |