CN110993569A - 半导体装置及其制作方法 - Google Patents

半导体装置及其制作方法 Download PDF

Info

Publication number
CN110993569A
CN110993569A CN201811602473.3A CN201811602473A CN110993569A CN 110993569 A CN110993569 A CN 110993569A CN 201811602473 A CN201811602473 A CN 201811602473A CN 110993569 A CN110993569 A CN 110993569A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor device
protective
dam
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811602473.3A
Other languages
English (en)
Other versions
CN110993569B (zh
Inventor
张庆弘
丘世仰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110993569A publication Critical patent/CN110993569A/zh
Application granted granted Critical
Publication of CN110993569B publication Critical patent/CN110993569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Abstract

本公开提供一种半导体装置及其制作方法。该半导体装置包括一半导体晶圆、多个半导体芯片、以及多个第一保护坝。该半导体晶圆具有被多个竖直切割道及多个水平切割道区隔开来的多个功能区。该半导体芯片分别装设于所述功能区。所述第一保护坝设于所述竖直切割道及所述水平切割道，且与所述半导体芯片相间隔。该第一保护坝的高度不小于该半导体芯片的高度。

Description

半导体装置及其制作方法
技术领域
本公开主张2018/10/02申请的美国正式申请案第16/149,888号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体装置及其制作方法，特别涉及一种具有多个半导体芯片的待切割的半导体晶圆及其制作方法。
背景技术
半导体装置对于许多现代的设备十分重要。随着电子技术的进步，半导体装置尺寸逐渐变小，但提供日益强大的功能并包括更多的集成电路。因为半导体装置的微型化，晶圆级芯片尺寸封装(WLCSP)广泛用于制造上。
WLCSP是一薄型晶片封装，形成过程无需基材或封装材保护，因此于搬运与组装程序时，易使芯片崩坏或破裂，进而产生可靠度的问题。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开一方面提供一种半导体装置。该半导体装置包括一半导体晶圆、多个半导体芯片、以及多个第一保护坝。该半导体晶圆具有被多个竖直切割道及多个水平切割道区隔开来的多个功能区。该半导体芯片分别装设于所述功能区。所述第一保护坝设于所述竖直切割道及所述水平切割道，且与所述半导体芯片相间隔。该第一保护坝的高度不小于该半导体芯片的高度。
在一些实施例中，该半导体芯片的一侧壁至该第一保护坝的一外表面的距离小于10微米，该外表面远离该半导体芯片。
在一些实施例中，该第一保护坝的厚度等于4微米。
在一些实施例中，该半导体芯片的该侧壁至该第一保护坝的该外表面的距离不小于1微米。
在一些实施例中，所述多个第一保护坝分别围绕所述多个半导体芯片。
在一些实施例中，所述多个第一保护坝位于所述半导体芯片的弯角处，且其中各个第一保护坝包括一竖直区段、一水平区段、以及一交叉区段；该竖直区段设于该竖直切割道，该水平区段设于该水平切割道，以及该交叉区段设于该竖直区段与该水平区段的一交叉点。
在一些实施例中，从该半导体晶圆的侧视图观看，该竖直区段与该水平区段部分地叠设于该半导体芯片。
在一些实施例中，该竖直区段、该水平区段、与该交叉区段是一体成型。
在一些实施例中，该半导体装置还包括多个第二保护坝，设于所述竖直切割道及所述水平切割道，且介于相邻的两个竖直区段与相邻的两个水平区段。
在一些实施例中，从该半导体晶圆的侧视图观看，该第二保护坝至少部分地叠设于该半导体芯片。
在一些实施例中，从该半导体晶圆的侧视图观看，该竖直区段与该水平区段并未叠加于该半导体芯片。
在一些实施例中，该半导体芯片的一侧壁与该第二保护坝的一外表面的距离实质上小于10微米，该外表面远离该半导体芯片。
在一些实施例中，该半导体芯片的该侧壁与该第二保护坝的该外表面的距离实质上不小于1微米。
在一些实施例中，所述第二保护坝的高度不小于所述半导体芯片的高度。
在一些实施例中，所述第一保护坝的高度与所述第二保护坝的高度不同。
在一些实施例中，所述第二保护坝的厚度实质上等于4微米。
在一些实施例中，所述第一保护坝与所述第二保护坝是一体成型。
在一些实施例中，所述第一保护坝与所述第二保护坝的材料相同。
本公开另一方面提供一种半导体装置的制作方法。该制作方法包括提供一半导体基材，其中该半导体基材包括多个主动区域与多个非主动区域；提供一半导体结构于该半导体基材的一上表面；形成多个开口于非主动区域内，其中所述开口与所述主动区域相间隔；以及填充一保护层于所述开口内。
在一些实施例中，填充该保护层于所述开口内的步骤包括设置该保护层于该半导体结构的上表面内与所述开口内；以及局部去除该保护层以显露该上表面。
通过本公开的半导体装置的构造，半导体芯片的弯角处或/及边侧由第一保护坝或/及第二保护坝保护，因此于搬运与组装的过程中半导体芯片可避免破裂。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为俯视图，例示本公开的一些实施例的待切割的半导体晶圆；
图2为俯视图，例示本公开的一些实施例的半导体装置；
图3为剖面视图，例示本公开的一些实施例的半导体装置；
图4为侧视图，例示本公开的一些实施例的半导体装置；
图5为俯视图，例示本公开的一些实施例的半导体装置；
图6为剖面视图，例示本公开的一些实施例的半导体装置；
图7为侧视图，例示本公开的一些实施例的半导体装置；
图8为俯视图，例示本公开的一些实施例的半导体装置；
图9为剖面视图，例示本公开的一些实施例的半导体装置；
图10为剖面视图，例示本公开的一些实施例的半导体装置；
图11为局部剖面视图，例示本公开的一些实施例的半导体装置；
图12为流程图，例示本公开的一些实施例的半导体装置的制作方法；以及
图13至20为示意图，例示本公开的一些实施例的半导体装置的制作方法。
符号说明
100 半导体装置
100A 半导体装置
100B 半导体装置
110 半导体晶圆
112 区域、功能区
114 竖直切割道
116 水平切割道
117 非功能区
118 表面
120 半导体芯片
120’ 半导体结构
121 上表面
122 侧壁
124 主动区域
126 非主动区域
130 第一保护坝
132 外表面
140 气隙
230 第一保护坝
232 竖直区段
234 水平区段
236 交叉区段
240 气隙
330 第一保护坝
332 竖直区段
334 水平区段
336 交叉区段
340 气隙
350 第二保护坝
352 外表面
400 光刻胶层
410 光刻胶
420 开口
450 保护层
200 流程图
202 步骤
204 步骤
206 步骤
208 步骤
210 步骤
212 步骤
214 步骤
H1 高度
H2 高度
Hc 高度
T1 厚度
T2 厚度
Tc 厚度
D 距离
W 宽度
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域中的技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1为俯视图，例示本公开的一些实施例的待切割的半导体晶圆110。请参考图1，半导体晶圆110具有多个区域112，区域112视应用包括多个集成电路或半导体芯片。区域112被多个竖直切割道114与多个水平切割道116区隔开来。
在一些实施例中，区域112沿竖直方向X与水平方向Y间隔排列。在一些实施例中，竖直切割道114与水平切割道116为半导体晶圆110的非功能区117，而装设半导体芯片或集成电路的区域112为功能区。在一些实施例中，于半导体晶圆110，竖直切割道114与水平切割道116为不具有半导体芯片或集成电路的区域。在一些实施例中，竖直切割道114与水平切割道116形成于区域112之间，于切割半导体晶圆110的切割工艺中，竖直切割道114与水平切割道116用以定义切割的区域。在一些实施例中，竖直切割道114以及水平切割道116提供切割区域，以使半导体晶圆110单个化为个别的集成电路或半导体芯片。在一些实施例中，半导体晶圆110是使用激光切割工具或锯片来进行单个化。在一些实施例中，半导体晶圆110为硅晶圆。
图2为俯视图，例示本公开的一些实施例的半导体装置100。图3为剖面视图，例示本公开的一些实施例的半导体装置100。请参照图2与图3，在一些实施例中，半导体装置100包括半导体晶圆110、装设于半导体晶圆110上的多个半导体芯片120、以及多个第一保护坝130，第一保护坝130设于半导体晶圆110上且位于半导体芯片120的边侧。
具体地，半导体晶圆110可以使用如图1所示的半导体晶圆。半导体芯片120装设于半导体晶圆110的表面118上且分别位于如图1所视的区域112。在一些实施例中，各第一保护坝130设于半导体晶圆110的非功能区117上，且气隙140存在于半导体芯片120与第一保护坝130之间，在搬运与组装程序中，第一保护坝130用于保护半导体芯片120。在一些实施例中，第一保护坝130围绕半导体芯片120。
在一些实施例中，装设于半导体晶圆110的区域112上的半导体芯片120包括一个或多个的半导体结构。通过一系列的程序步骤，包括掺杂、沉积、光刻、蚀刻、平坦化，半导体结构形成于半导体晶圆110的表面118之上。
在一些实施例中，如图3所示，第一保护坝130通过有机材料形成。在一些实施例中，第一保护坝130由聚酰亚胺形成。在一些实施例中，第一保护坝130的厚度T1实质上等于4微米。在一些实施例中，如图3与图4所示，半导体芯片120的侧壁122至第一保护坝130的远离半导体芯片120的外表面132的距离D实质上等于或小于10μm。在一些实施例中，半导体芯片120的侧壁122至第一保护坝130的远离半导体芯片120的外表面132的距离D实质上不小于1微米。在一些实施例中，如图3所示，第一保护坝130的高度H1不小于半导体芯片120的高度Hc。在一些实施例中，第一保护坝130的高度H1实质上等于半导体芯片120的高度Hc。在一些实施例中，第一保护坝130用作芯片切割的破裂挡止部。
在一些实施例中，半导体芯片120的主动或/及被动元件形成时，第一保护坝130亦于原位(in-situ)形成。此处所使用的术语“原位”(in-situ)是用来表示具有半导体芯片120的半导体晶圆110维持在一工艺系统(例如包含晶圆载入/载出腔体(load lockchamber)、晶圆传送腔体(transfer chamber)、工艺腔体(processing chamber)或任何其他流通式耦接腔体(fluidly coupled chamber))中来进行的工艺。如此一来，术语“原位”亦可用以称作半导体晶圆110在工艺过程中未显露于外部环境(例如工艺系统的外部)的工艺。
图5为俯视图，例示本公开的一些实施例的半导体装置100A。请参照图5，在一些实施例中，半导体装置100A包括一半导体晶圆110、多个半导体芯片120、及多个第一保护坝230。半导体晶圆110可以如图1所描述的半导体晶圆来实施。半导体芯片120装设于半导体晶圆110的表面118上且分别位于如图1所示的功能区112。在一些实施例中，第一保护坝230设于非功能区117上及半导体芯片120的弯角处，非功能区117包括半导体晶圆110的竖直切割道114与水平切割道116，于搬运与组装过程中，第一保护坝230用于保护半导体芯片120。在一些实施例中，第一保护坝230不接触半导体芯片120；另一方面，气隙240存在于半导体芯片120与第一保护坝230之间。
在一些实施例中，半导体芯片120包括四侧壁及与相邻的侧壁耦接的弯角。在一些实施例中，第一保护坝230具有设于竖直切割道114上的竖直区段232、设于水平切割道116上的水平区段234、以及形成于竖直区段232与水平区段234的交叉点上的交叉区段236。在一些实施例中，竖直区段232、水平区段234、与交叉区段236一体成型。在一些实施例中，如图6所示，第一保护坝130的竖直区段232的厚度T1实质上等于4微米；同样地，第一保护坝230的水平区段234的厚度为4微米，且交叉区段236的厚度实质上等于4微米。
在一些实施例中，从半导体晶圆110的侧视图观看，第一保护坝230的竖直区段232部分地叠设于半导体芯片120；同样地，从半导体晶圆110的另一侧视图观看，第一保护坝230的水平区段234部分地叠设于半导体芯片120。在一些实施例中，如图6及图7所示，半导体芯片120的侧壁122与第一保护坝130的远离半导体芯片120的外表面132之间的距离D实质上小于10微米。在一些实施例中，半导体芯片120的侧壁122与第一保护坝130的远离半导体芯片120的外表面132之间的距离D实质上不小于1微米。在一些实施例中，第一保护坝130用作芯片切割的破裂挡止部。在一些实施例中，第一保护坝130由聚酰亚胺形成。
图8是俯视图，例示本公开的一些实施例的半导体装置100B。请参照图8，在一些实施例中，半导体装置100B包括半导体晶圆110、多个半导体芯片120、多个第一保护坝330、以及多个第二保护坝350。半导体晶圆110亦可以使用如图1所示的半导体晶圆来实施。半导体芯片120装设于半导体晶圆110的表面118上且分别位于如图1所示的功能区112。在一些实施例中，第一保护坝330与第二保护坝350设于半导体晶圆110的非功能区117上。在一些实施例中，第一保护坝330设于半导体芯片120的弯角处，且第二保护坝350设于半导体芯片120的边侧，于搬运与组装程序中，用于保护半导体芯片120。在一些实施例中，第一保护坝330与第二保护坝350不接触半导体芯片120；另一方面，气隙340存在于半导体芯片120、第一保护坝330、与第二保护坝350之间。
在一些实施例中，第一保护坝330具有设于竖直切割道114上的竖直区段332、设于水平切割道116上的水平区段334、以及形成于竖直区段332与水平区段334的交叉点上的交叉区段336。在一些实施例中，竖直区段332、水平区段334、及交叉区段336是一体成型。在一些实施例中，如图9所示，第一保护坝130的竖直区段232的厚度T1实质上等于4微米；同样地，第一保护坝230的水平区段234的厚度实质上等于4微米，且交叉区段236的厚度实质上等于4微米。在一些实施例中，第一保护坝330的厚度T1小于半导体芯片120的厚度Tc。
在一些实施例中，如图9所示，从半导体芯片120的侧壁122至第一保护坝330的远离半导体芯片120的外表面332的距离D实质上等于或小于10微米。在一些实施例中，从半导体芯片120的侧壁122至第二保护坝350的远离半导体芯片120的外表面352的距离D实质上不小于1微米。
在一些实施例中，第二保护坝350的高度H2与第一保护坝330的高度H1不同。在一些实施例中，第二保护坝350的高度H2不低于半导体芯片120的高度Hc。在一些实施例中，如图9所示，第二保护坝350的高度H2等于半导体芯片120的高度Hc。在一些实施例中，如图10所示，第一保护坝330的高度H1实质上等于第二保护坝350的高度H2。
在一些实施例中，从半导体晶圆110的侧视图观看，第一保护坝330的竖直区段332并未叠加于半导体芯片120；同样地，从半导体晶圆110的另一侧视图观看，第一保护坝330的水平区段334并未叠设于半导体芯片120。在一些实施例中，第二保护坝350的宽度W并不大于半导体芯片120的宽度。在一些实施例中，从半导体晶圆110的侧视图观看，第二保护坝350叠设于半导体芯片120。
在一些实施例中，第一保护坝330与第二保护坝350用作芯片切割的破裂挡止部。在一些实施例中，第一保护坝330与第二保护坝350用相同材料形成。在一些实施例中，第一保护坝330与第二保护坝350由聚酰亚胺形成。在一些实施例中，第一保护坝330与第二保护坝350是一体成型。
图12是流程图200，例示本公开的一些实施例的半导体装置100的制作方法。图13至图20为示意图，例示本公开的一些实施例的半导体装置的制作方法。如图13至图20所示的步骤用以说明图12的工艺流程。以下的讨论，如图13至图20所示的工艺参照图13的工艺步骤。
请参照图13，在一些实施例中，根据如图12所示的步骤202，提供具有一个或以上的半导体结构120'的半导体晶圆110，半导体结构120'设于半导体晶圆110上。半导体结构120'设于半导体晶圆110的正面112上。各半导体结构120'包括多个主动区域124与多个非主动区域126。为了说明本公开，如图13至图20所示，仅有两个主动区域124及一非主动区域126在实施例中被描述，且非主动区域126设于主动区域124之间。
请参照图14，在一些实施例中，根据如图12所示的步骤204，提供光刻胶层400于半导体结构120'的上表面121之上。请参照图15，在一些实施例中，根据如图12所示的步骤206，图案化光刻胶层400以形成一图案化的光刻胶410。在一些实施例中，图案化光刻胶410是通过去除部分位于非主动区域126的光刻胶层400而实现。在一些实施例中，上表面121的一部分显露于图案化的光刻胶410。
图16所示，在一些实施例中，根据如图12所示的步骤208，进行一蚀刻工艺以在非主动区域126内形成多个开口420。在一些实施例中，通过使用图案化的光刻胶410作为遮罩，蚀刻移除非主动区域126内的半导体结构120'的一部分。在一些实施例中，半导体晶圆110的一部分由开口420显露。如图17所示，去除图案化的光刻胶410。在一些实施例中，开口与主动区域124相间隔。
请参照图18，在一些实施例中，根据如图12所示的步骤210，形成保护层450在半导体结构120'的上表面121以及于开口420内。在一些实施例中，保护层450具有足以填充开口420的厚度。在一些实施例中，保护层450包括聚酰亚胺。
请参照图19，根据如图12所示的步骤212，在一些实施例中，适当地局部去除保护层450以显露上表面121。在一些实施例中，使用研磨工艺去除保护层450的一部分。
请参照图20，在一些实施例中，根据如图12所示的步骤214，可视情况选择性局部去除位于非主动区域124的半导体结构120'以形成半导体装置100。在一些实施例中，第一保护坝130的厚度T1实质上等于4微米。在一些实施例中，主动区域129与保护层450之间的距离d等于或小于6微米。在一些实施例中，距离d不小于1微米。
总之，通过本公开的半导体装置的构造，半导体芯片的弯角处或/及边侧由第一保护坝或/及第二保护坝保护，因此于搬运与组装的过程中半导体芯片可避免破裂。
本公开一方面提供一种半导体装置。该半导体装置包括一半导体晶圆、多个半导体芯片、以及多个第一保护坝。该半导体晶圆具有被多个竖直切割道及多个水平切割道区隔开来的多个功能区。该半导体芯片分别装设于所述功能区。所述第一保护坝设于所述竖直切割道及所述水平切割道，且与所述半导体芯片相间隔。该第一保护坝的高度不小于该半导体芯片的高度。
本公开另一方面提供一种半导体装置的制作方法。该制作方法包括提供一半导体基材；提供一半导体结构于该半导体基材的一上表面，其中该半导体基材包括多个主动区域与多个非主动区域；形成多个开口于非主动区域内，其中所述开口与所述主动区域相间隔；以及填充一保护层于所述开口内。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。

Claims (20)

1.一种半导体装置，包括：
一半导体晶圆，具有被多个竖直切割道及多个水平切割道区隔开来的多个功能区；
多个半导体芯片，分别装设于所述功能区上；以及
多个第一保护坝，设于所述竖直切割道及所述水平切割道上，且与所述半导体芯片相间隔；
其中该第一保护坝的高度不小于该半导体芯片的高度。
2.如权利要求1所述的半导体装置，其中该半导体芯片的一侧壁至该第一保护坝的一外表面的距离小于10微米，该外表面远离该半导体芯片。
3.如权利要求2所述的半导体装置，其中该半导体芯片的该侧壁至该第一保护坝的该外表面的距离不小于1微米。
4.如权利要求3所述的半导体装置，其中该第一保护坝的厚度等于4微米。
5.如权利要求1所述的半导体装置，其中所述第一保护坝分别围绕所述半导体芯片。
6.如权利要求1所述的半导体装置，其中所述第一保护坝位于所述半导体芯片的弯角处，且其中各该第一保护坝包括：
一竖直区段，设于该竖直切割道；
一水平区段，设于该水平切割道；以及
一交叉区段，设于该竖直区段与该水平区段的一交叉点。
7.如权利要求6所述的半导体装置，其中从该半导体晶圆的侧视图观看，该竖直区段与该水平区段部分地叠设于该半导体芯片。
8.如权利要求6所述的半导体装置，其中该竖直区段、该水平区段、与该交叉区段是一体成型。
9.如权利要求6所述的半导体装置，还包括多个第二保护坝，设于所述竖直切割道及所述水平切割道，且介于相邻的两个竖直区段与相邻的两个水平区段。
10.如权利要求9所述的半导体装置，其中从该半导体晶圆的侧视图观看，该第二保护坝至少部分地叠设于该半导体芯片。
11.如权利要求9所述的半导体装置，其中从该半导体晶圆的侧视图观看，该竖直区段与该水平区段并未叠加于该半导体芯片。
12.如权利要求9所述的半导体装置，其中该半导体芯片的一侧壁与该第二保护坝的一外表面的距离小于10微米，该外表面远离该半导体芯片。
13.如权利要求12所述的半导体装置，其中该半导体芯片的该侧壁与该第二保护坝的该外表面的距离不小于1微米。
14.如权利要求9所述的半导体装置，其中所述第二保护坝的高度不小于所述半导体芯片的高度。
15.如权利要求14所述的半导体装置，其中所述第一保护坝的高度与所述第二保护坝的高度不同。
16.如权利要求9所述的半导体装置，其中所述第二保护坝的厚度等于4微米。
17.如权利要求9所述的半导体装置，其中所述第一保护坝与所述第二保护坝是一体成型。
18.如权利要求9所述的半导体装置，其中所述第一保护坝与所述第二保护坝的材料相同。
19.一种半导体装置的制造方法，包括：
提供一半导体基材，其中该半导体基材包括多个主动区域与多个非主动区域；
提供一半导体结构于该半导体基材的一上表面；
形成多个开口于非主动区域内，其中所述开口与所述主动区域相间隔；以及
填充一保护层于所述开口内。
20.如权利要求19所述的制造方法，其中填充该保护层于所述开口内的步骤包括：
设置该保护层于该半导体结构的该上表面内与所述开口内；以及
局部去除该保护层以显露该上表面。
CN201811602473.3A 2018-10-02 2018-12-26 半导体装置及其制作方法 Active CN110993569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/149,888 2018-10-02
US16/149,888 US11063003B2 (en) 2018-10-02 2018-10-02 Semiconductor device with diced semiconductor chips and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN110993569A true CN110993569A (zh) 2020-04-10
CN110993569B CN110993569B (zh) 2021-07-30

Family

ID=69945062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811602473.3A Active CN110993569B (zh) 2018-10-02 2018-12-26 半导体装置及其制作方法

Country Status (3)

Country Link
US (1) US11063003B2 (zh)
CN (1) CN110993569B (zh)
TW (1) TWI708286B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220125033A (ko) * 2021-03-04 2022-09-14 에스케이하이닉스 주식회사 메모리 장치 및 그 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048777A (en) * 1997-12-18 2000-04-11 Hughes Electronics Corporation Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die
US20070262424A1 (en) * 2005-09-01 2007-11-15 Micron Technology, Inc. Methods for forming through-wafer interconnects and devices and systems having at least one dam structure
CN101075591A (zh) * 2007-05-22 2007-11-21 日月光半导体制造股份有限公司 芯片封装构造、芯片构造及芯片形成方法
CN101123217A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 切割晶圆的方法
CN101159260A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 堆栈结构及其形成方法
US20120139125A1 (en) * 2010-12-06 2012-06-07 Tae-Ho Kang Multi-chip package and method of manufacturing thereof
CN103035713A (zh) * 2011-10-04 2013-04-10 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
CN103848391A (zh) * 2012-12-05 2014-06-11 英飞凌科技股份有限公司 嵌入式芯片封装、芯片封装和制备嵌入式芯片封装的方法
CN104254927A (zh) * 2012-04-16 2014-12-31 皇家飞利浦有限公司 用于产生w-台面管芯间隔的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743699B1 (en) * 2003-01-21 2004-06-01 Micron Technology, Inc. Method of fabricating semiconductor components
US8421212B2 (en) 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
US8642446B2 (en) 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
US8963282B2 (en) 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
US9312177B2 (en) * 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048777A (en) * 1997-12-18 2000-04-11 Hughes Electronics Corporation Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry
US20070262424A1 (en) * 2005-09-01 2007-11-15 Micron Technology, Inc. Methods for forming through-wafer interconnects and devices and systems having at least one dam structure
US20070155055A1 (en) * 2006-01-04 2007-07-05 Samsung Electronics Co., Ltd. Method of dicing wafer and die
CN101123217A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 切割晶圆的方法
CN101159260A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 堆栈结构及其形成方法
CN101075591A (zh) * 2007-05-22 2007-11-21 日月光半导体制造股份有限公司 芯片封装构造、芯片构造及芯片形成方法
US20120139125A1 (en) * 2010-12-06 2012-06-07 Tae-Ho Kang Multi-chip package and method of manufacturing thereof
CN103035713A (zh) * 2011-10-04 2013-04-10 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
CN104254927A (zh) * 2012-04-16 2014-12-31 皇家飞利浦有限公司 用于产生w-台面管芯间隔的方法和装置
CN103848391A (zh) * 2012-12-05 2014-06-11 英飞凌科技股份有限公司 嵌入式芯片封装、芯片封装和制备嵌入式芯片封装的方法

Also Published As

Publication number Publication date
TW202015117A (zh) 2020-04-16
CN110993569B (zh) 2021-07-30
US11063003B2 (en) 2021-07-13
US20200105681A1 (en) 2020-04-02
TWI708286B (zh) 2020-10-21

Similar Documents

Publication Publication Date Title
US7456507B2 (en) Die seal structure for reducing stress induced during die saw process
US7888236B2 (en) Semiconductor device and fabrication methods thereof
CN101681890B (zh) 抑制因切割和beol处理引起的ic器件损伤的方法
US8125054B2 (en) Semiconductor device having enhanced scribe and method for fabrication
US20060055002A1 (en) Methods for enhancing die saw and packaging reliability
US20120038028A1 (en) Multiple seal ring structure
CN103021962B (zh) 半导体晶片及其处理方法
US6887771B2 (en) Semiconductor device and method for fabricating the same
CN102130047B (zh) 半导体管芯切单方法
US10964595B2 (en) Method for singulating packaged integrated circuits and resulting structures
US9548248B2 (en) Method of processing a substrate and a method of processing a wafer
US20210143109A1 (en) Semiconductor device and method for fabricating the same
US11094591B2 (en) Semiconductor structure and fabrication method thereof
CN110993569B (zh) 半导体装置及其制作方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
CN102130048B (zh) 半导体管芯切单方法
US11309282B2 (en) Method for manufacturing a semiconductor package having five-side protection
US8310032B2 (en) Wafer and method of manufacturing semiconductor device
KR20110083278A (ko) 반도체 칩 패키지 제조방법
CN113725106B (zh) 采用切割道沟槽工艺芯片的晶圆级芯片封装技术
JP2012064715A (ja) 半導体ウエファ、半導体回路、及び半導体回路製造方法
CN116598266A (zh) 半导体结构及其制作方法
CN113130413A (zh) 半导体元件封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant