CN110992886A - 一种像素驱动电路以及像素驱动电路的驱动方法 - Google Patents

Abstract

本发明提供了一种像素驱动电路以及像素驱动电路的驱动方法，解决了现有技术中显示器对比度不足以及显示不均匀的技术问题。本发明实施例提供的一种像素驱动电路，应用于驱动分辨率高且刷频频率大的显示屏幕发光，通过在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，降低了显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

Description

一种像素驱动电路以及像素驱动电路的驱动方法

技术领域

本发明涉及显示技术领域，具体涉及一种像素驱动电路以及像素电路的驱动方法。

背景技术

在显示领域，有机电致发光二极管(Organic Light-Emitting Diode,简称为OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快及制造简单等特点，具有广阔的发展前景。但是随着显示技术的发展，高分辨率和高刷新率逐渐提高，但是当分辨率以及刷新率提高时，显示器容易出现对比度不足、显示不均匀等问题。

发明内容

有鉴于此，本发明实施例提供了一种像素驱动电路以及像素驱动电路的驱动方法，解决了现有技术中显示器对比度不足以及显示不均匀的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明一实施例提供了一种像素驱动电路，包括：发光器件；第一数据存储模块，配置为存储第一数据信号电压；第二数据存储模块，配置为存储第二数据信号电压；发光驱动模块，配置为驱动所述发光器件发光；第一发光控制模块，配置为接收第一发光控制信号，并根据所述第一发光控制信号控制所述第一数据存储模块是否与所述发光驱动模块的第三端电连接；以及第二发光控制模块，配置为接收第二发光控制信号，并根据所述第二发光控制信号控制所述第二数据存储模块是否与所述发光驱动模块的第三端电连接；其中当所述第一发光控制模块在所述第一发光控制信号的控制下使得所述第一数据存储模块与所述发光驱动模块的第三端电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块断开与所述发光驱动模块的第三端的电连接；或者当所述第一发光控制模块在所述第一发光控制信号的控制下使得所述第一数据存储模块断开与所述发光驱动模块的第三端的电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块与所述发光驱动模块的第三端电连接。

在本发明一实施例中，所述像素驱动电路进一步包括：第一存储控制模块，配置为接收第一扫描控制信号，并根据所述第一扫描控制信号控制所述第一数据存储模块是否与所述第一数据信号电压输出端电连接；以及第二存储控制模块，配置为接收第一扫描控制信号，并根据所述第二扫描控制信号控制所述第二数据存储模块是否与所述第二数据信号电压输出端电连接。

在本发明一实施例中，所述第一存储控制模块包括第二开关晶体管，其中所述第二开关晶体管的控制端接收所述第一扫描控制信号，所述第二开关晶体管在所述第一扫描控制信号的控制下导通或者截止，以使得所述第一数据存储模块是否与所述第一数据信号电压输出端电连接；所述第二存储控制模块包括第三开关晶体管，其中所述第三开关晶体管的控制端接收所述第一扫描控制信号，所述第三开关晶体管在所述第一扫描控制信号的控制下导通或者截止，以使得所述第二数据存储模块是否与所述第二数据信号电压输出端电连接。

在本发明一实施例中，所述第一存储控制模块进一步包括第四开关晶体管，其中所述第二开关晶体管的第二端与所述第四开关晶体管的第一端电连接，所述第四开关晶体管的控制端与所述第四开关晶体管的第二端电连接，所述第四开关晶体管的第二端与所述第一数据存储模块的一端电连接；所述第二存储控制模块进一步包括第五开关晶体管，其中所述第三开关晶体管的第二端与所述第五开关晶体管的第一端电连接，所述第五开关晶体管的控制端与所述第五开关晶体管的第二端电连接，所述第五开关晶体管的第二端与所述第二数据存储模块的一端电连接。

在本发明一实施例中，所述像素驱动电路进一步包括：初始化模块，配置为接收第二扫描控制信号，并根据所述第二扫描控制信号控制所述发光驱动模块的第三端以及所述发光器件的阳极是否均与初始化电压输出端电连接。

在本发明一实施例中，所述初始化模块包括：第六开关晶体管，所述第六开关晶体管的控制端接收所述第二扫描控制信号，所述第六开关晶体管的第二端与所述驱动发光模块的第三端电连接，所述第六开关晶体管的第一端与所述初始化电压输出端电连接；以及第七开关晶体管，所述第七开关晶体管的控制端接收所述第二扫描控制信号，所述第七开关晶体管的第二端与所述发光器件的阳极电连接，所述第七开关晶体管的第一端与所述初始化电压输出端电连接。

在本发明一实施例中，所述像素驱动电路进一步包括：第三发光控制模块，所述第三发光控制模块接收所述第一发光控制信号，并在所述第一发光控制信号的作用下控制所述发光器件的阳极是否与所述电源电压输出端电连接；以及第四发光控制模块，所述第四发光控制模块接收所述第二发光控制信号，并在所述第二发光控制信号的作用下控制所述发光器件的阳极是否与所述电源电压输出端电连接。

在本发明一实施例中，所述第三发光控制模块包括：第九开关晶体管以及第十开关晶体管，其中所述第九开关晶体管与所述第十开关晶体管的控制端均接收所述第一发光控制信号，所述第九开关晶体管的第一端与所述电源电压输出端电连接，所述第九开关晶体管的第二端与所述发光驱动模块的第一端电连接，所述第十开关晶体管的第一端与所述发光驱动模块的第二端电连接，所述第十开关晶体管的第二端与所述发光器件的阳极电连接；第四发光控制模块包括：第十二开关晶体管以及第十三开关晶体管，其中所述第十二开关晶体管与所述第十三开关晶体管的控制端均接收所述第二发光控制信号，所述第十二开关晶体管的第一端与所述电源电压输出端电连接，所述第十二开关晶体管的第二端与所述发光驱动模块的第一端电连接，所述第十三开关晶体管的第一端与所述发光驱动模块的第二端电连接，所述第十三开关晶体管的第二端与所述发光器件的阳极电连接。

在本发明一实施例中，所述第一数据存储模块包括第一电容，所述第一电容的第一端与所述电源输出端电连接，所述第一电容的第二端与所述第一数据信号电压输出端电连接；所述第二数据存储模块包括第二电容，所述第二电容的第一端与所述电源输出端电连接，所述第二电容的第二端与所述第二数据信号电压输出端电连接；所述发光驱动模块包括第一驱动晶体管，所述第一驱动晶体管的第一端与所述电源电压输出端电连接，所述第一驱动晶体管的第二端与所述发光器件的阳极电连接；第一发光控制模块包括第八开关晶体管，所述第八开关晶体管的控制端接收所述第一发光控制信号，所述第八开关晶体管的第一端与所述第一电容的第二端电连接，所述第八开关晶体管的第二端与所述发光驱动模块的第三端电连接；第二发光控制模块包括第十一开关晶体管，所述第十一开关晶体管的控制端接收所述第二发光控制信号，所述第十一开关晶体管的第一端与所述第二电容的第二端电连接，所述第十一开关晶体管的第二端与所述发光驱动模块的第三端电连接。

作为本发明的另一方面，本发明实施例还提供了一种如前述所述的像素驱动电路的驱动方法，包括：施加具有第一电压幅值的第一发光控制信号至所述第一发光控制模块，以使得所述第一数据存储模块与所述发光驱动模块的第三端电连接；施加具有第二电压幅值的第二发光控制信号至所述第二发光控制模块，以使得所述第二数据存储模块断开与所述发光驱动模块的第三端的电连接；或者施加具有第三电压幅值的第一发光控制信号至所述第一发光控制模块，以使得所述第一数据存储模块断开与所述发光驱动模块的第三端的电连接；施加具有第四电压幅值的第二发光控制信号至所述第二发光控制模块，以使得所述第二数据存储模块与所述发光驱动模块的第三端电连接。

本发明实施例提供的像素驱动电路，在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

附图说明

图1所示为本发明一实施例提供的一种像素驱动电路的电路图；

图2所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图3所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图4所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图5所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图6所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图7所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图8所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图9所示为本发明一实施例提供的一种像素驱动电路的时序控制图。

具体实施方式

正如背景技术所述，现有技术中高分辨率且高刷新频率的显示器对比度不足以及显示不均匀的技术问题。发明人研究发现，出现这种问题的原因在于显示屏幕的分辨率越来越高，刷新频率也高，导致给像素电容充电的时间减少，从而使得像素电容写入不足，因此存在因黑态电压写入不足而产生黑偏亮现象，从而导致对比度不足；而且刷新频率高时信号延迟更为显著，导致屏体两侧、上下与中间显示不均匀。

基于此，本发明提供了一种像素驱动电路，应用于驱动高刷新率、高分辨率的显示屏幕发光，通过在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，降低了显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

具体的，本发明提供的像素驱动电路，包括：发光器件；第一数据存储模块1，配置为存储第一数据信号电压；第二数据存储模块2，配置为存储第二数据信号电压；发光驱动模块，配置为驱动所述发光器件发光；第一发光控制模块3，配置为接收第一发光控制信号，并根据所述第一发光控制信号控制所述第一数据存储模块1是否与所述发光驱动模块的第三端电连接；以及第二发光控制模块，配置为接收第二发光控制信号，并根据所述第二发光控制信号控制所述第二数据存储模块2是否与所述发光驱动模块的第三端电连接；其中当所述第一发光控制模块3在所述第一发光控制信号的控制下使得所述第一数据存储模块1与所述发光驱动模块的第三端电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块2断开与所述发光驱动模块的第三端的电连接；或者当所述第一发光控制模块3在所述第一发光控制信号的控制下使得所述第一数据存储模块1断开与所述发光驱动模块的第三端的电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块2与所述发光驱动模块的第三端电连接。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1所示为本发明一实施例提供的一种像素驱动电路的电路图，如图1所示，该像素驱动电路包括发光器件6；第一数据存储模块1，配置为存储第一数据信号电压Vdata1；第二数据存储模块2，配置为存储第二数据信号电压Vdata2；发光驱动模块5，配置为驱动发光器件6发光；第一发光控制模块3，配置为接收第一发光控制信号EM1，并根据第一发光控制信号EM1控制第一数据存储模块1是否与发光驱动模块5的第三端电连接；以及第二发光控制模块4，配置为接收第二发光控制信号EM2，并根据第二发光控制信号EM2控制第二数据存储模块2是否与发光驱动模块5的第三端电连接；其中当第一发光控制模块3在第一发光控制信号EM1的控制下使得第一数据存储模块1与发光驱动模块5的第三端电连接时，第二发光控制模块4在第二发光控制信号EM2的控制下使得第二数据存储模块2断开与发光驱动模块5的第三端的电连接；或者当第一发光控制模块3在第一发光控制信号EM1的控制下使得第一数据存储模块1断开与发光驱动模块5的第三端的电连接时，第二发光控制模块4在第二发光控制信号EM2的控制下使得第二数据存储模块2与发光驱动模块5的第三端电连接。本发明实施例提供的像素驱动电路，在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，降低了显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

在本发明一实施例中，如图2所示，像素驱动电路进一步包括：第一存储控制模块7，配置为接收第一扫描控制信号，并根据第一扫描控制信号控制第一数据存储模块1是否与第一数据信号电压Vdata1输出端电连接；以及第二存储控制模块8，配置为接收第一扫描控制信号，并根据第一扫描控制信号控制第二数据存储模块2是否与第二数据信号电压Vdata2输出端电连接。

在本发明一实施例中，如图3所示，第一数据存储模块1包括第一电容C1，第一电容C1的第一端与电源输出端电连接，第一电容C1的第二端与第一数据信号电压Vdata1输出端电连接；第二数据存储模块2包括第二电容C2，第二电容C2的第一端与电源输出端电连接，第二电容C2的第二端与第二数据信号电压Vdata2输出端电连接；发光驱动模块5包括第一驱动晶体管M1，第一驱动晶体管M1的第一端与电源电压VDD输出端电连接，第一驱动晶体管M1的第二端与发光器件6的阳极电连接；第一发光控制模块3包括第八开关晶体管M8，第八开关晶体管M8的控制端接收第一发光控制信号EM1，第八开关晶体管M8的第一端与第一电容C1的第二端电连接，第八开关晶体管的第二端与第一驱动晶体管M1的第三端电连接；第二发光控制模块4包括第十一开关晶体管M11，第十一开关晶体管M11的控制端接收第二发光控制信号EM2，第十一开关晶体管的第一端与第二电容C2的第二端电连接，第十一开关晶体管的第二端与第一驱动晶体管M1的第三端电连接。第一存储控制模块7包括第二开关晶体管M2，其中第二开关晶体管M2的控制端接收第一扫描控制信号，第二开关晶体管M2的第一端接收第一数据存储电压，第二开关晶体管M2的第二端与第一电容C1的第二端电连接，第二开关晶体管M2在第一扫描控制信号的控制下导通或者截止，以使得第一数据存储模块1是否与第一数据信号电压Vdata1输出端电连接；第二存储控制模块8包括第三开关晶体管M3，其中第三开关晶体管M3的控制端接收第一扫描控制信号，第三开关晶体管M3的第一端接收第二数据存储电压，第三开关晶体管M3的第二端与第二电容C2的第二端电连接，第三开关晶体管M3在第一扫描控制信号的控制下导通或者截止，以使得第二数据存储模块2是否与第二数据信号电压Vdata2输出端电连接。

在本发明一实施例中，如图4所示，第二存储控制模块8进一步包括第五开关晶体管M5，其中第三开关晶体管M3的第二端与第五开关晶体管M5的第一端电连接，第五开关晶体管M5的控制端与第五开关晶体管M5的第二端电连接，第五开关晶体管M5的第二端与第二电容C2的第二端电连接，当第二数据信号电压Vdata2存储到第二电容C2的第二端时，第二电容C2的Q2点的电压为Vdata+Vth,起到阈值补偿的作用；第一存储控制模块7进一步包括第四开关晶体管M4，其中第二开关晶体管M2的第二端与第四开关晶体管M4的第一端电连接，第四开关晶体管M4的控制端与第四开关晶体管M4的第二端电连接，第四开关晶体管M4的第二端与第一电容C1的第二端电连接，当第一数据信号电压Vdata1存储到第一电容C1的第二端时，第一电容C1的Q1点的电压为Vdata+Vth,起到阈值补偿的作用。

在本发明一实施例中，如图5所示，像素驱动电路进一步包括初始化模块9，配置为接收第二扫描控制信号，并根据第二扫描控制信号控制发光驱动模块5的第三端以及发光器件6的阳极是否均与初始化电压输出端电连接，起到对发光器件6阳极以及发光驱动模块5的第三端初始化。

优选的，如图6所示，初始化模块9包括：第六开关晶体管M6，第六开关晶体管M6的控制端接收第二扫描控制信号，第六开关晶体管M6的第二端与驱动发光模块的第三端电连接，第六开关晶体管M6的第一端与初始化电压输出端电连接，第六开关晶体管M6在第二扫描控制信号的作用下导通，以使得驱动发光模块的第三端的电压为Vref，起到对驱动发光模块的第三端初始化的作用；以及

第七开关晶体管M7，第七开关晶体管M7的控制端接收第二扫描控制信号，第七开关晶体管M7的第二端与发光器件6的阳极电连接，第七开关晶体管M7的第一端与初始化电压输出端电连接；第七开关晶体管M7在第二扫描控制信号的作用下导通，以使得发光器件6的阳极的电压为Vref，起到对发光器件6的阳极初始化的作用。

在本发明一实施例中，如图7所示，像素驱动电路进一步包括：第三发光控制模块10，第三发光控制模块10接收第一发光控制信号EM1，并在第一发光控制信号EM1的作用下控制发光器件6的阳极是否与电源电压VDD输出端电连接；以及第四发光控制模块11，第四发光控制模块11接收第二发光控制信号EM2，并在第二发光控制信号EM2的作用下控制发光器件6的阳极是否与电源电压VDD输出端电连接。

优选的，如图8所示，第三发光控制模块10包括：第九开关晶体管M9以及第十开关晶体管M10，其中第九开关晶体管M9与第十开关晶体管M10的控制端均接收第一发光控制信号EM1，第九开关晶体管M9的第一端与电源电压VDD输出端电连接，第九开关晶体管M9的第二端与发光驱动模块5的第一端电连接，第十开关晶体管M10的第一端与发光驱动模块5的第二端电连接，第十开关晶体管M10的第二端与发光器件6的阳极电连接；第四发光控制模块11包括：第十二开关晶体管M12以及第十三开关晶体管M13，其中第十二开关晶体管M12与第十三开关晶体管M13的控制端均接收第二发光控制信号EM2，第十二开关晶体管M12的第一端与电源电压VDD输出端电连接，第十二开关晶体管M12的第二端与发光驱动模块5的第一端电连接，第十三开关晶体管M13的第一端与发光驱动模块5的第二端电连接，第十三开关晶体管M13的第二端与发光器件6的阳极电连接。

图9所示为发明一实施例提供的驱动前述的像素驱动电路的驱动方法，包括以下步骤：

步骤(1)：施加具有第一电压幅值的第一发光控制信号EM1至第一发光控制模块3，以使得第一数据存储模块1与发光驱动模块5的第三端电连接，施加具有第二电压幅值的第二发光控制信号EM2至第二发光控制模块4，以使得第二数据存储模块2断开与发光驱动模块5的第三端的电连接；以及

步骤(2)：施加具有第二电压幅值的第一发光控制信号EM1至第一发光控制模块3，以使得第一数据存储模块1断开与发光驱动模块5的第三端的电连接，施加具有第一电压幅值的第二发光控制信号EM2至第二发光控制模块4，以使得第二数据存储模块2与发光驱动模块5的第三端电连接。本发明实施例提供的像素驱动方法，在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，降低了显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

在本发明一实施例中，如图8所示，像素驱动电路中的第一数据存储模块1包括第一电容C1，第二数据存储模块2包括第二电容C2，发光驱动模块5包括第一晶体管，第一存储控制模块7包括第二开关晶体管M2以及第四开关晶体管M4，第二存储控制模块8包括第三开关晶体管M3以及第五开关晶体管M5，初始化模块9包括第六开关晶体管M6以及第七开关晶体管M7，第一发光控制模块3包括第八开关晶体管M8，第三发光控制模块10包括第九开关晶体管M9以及第十开关晶体管M10，第二发光控制模块4包括第十一开关晶体管M11，第四发光控制模块11包括第十二开关晶体管M12以及第十三开关晶体管M13。其中，第三开关晶体管M3以及第二开关晶体管M2的控制端均接收第一扫描控制信号，第三开关晶体管M3的第一端与第二数据信号Vdata2输出端电连接，第三开关晶体管M3的第二端与第五开关晶体管M5的第一端电连接，第五开关晶体管M5的控制端与第五开关晶体管M5的第二端电连接，第五开关晶体管M5的第二端与第二电容C2的第二端电连接，第二电容C2的第一端与电源电压VDD输出端电连接；第二开关晶体管M2的第一端与第一数据信号Vdata1输出端电连接，第二开关晶体管M2的第二端与第四开关晶体管M4的第一端电连接，第四开关晶体管M4的控制端与第四开关晶体管M4的第二端电连接，第四开关晶体管M4的第二端与第一电容C1的第二段电连接，第一电容C1的第一端与电源电压VDD输出端电连接；第二电容C2的第二端与第十一开关晶体管M11的第一端电连接，第十一开关晶体管M11的控制端接收第二发光控制信号EM2，第十一开关晶体管M11的第二端与驱动晶体管M1的控制端电连接；第一电容C1的第二端与第八开关晶体管M8的第一端电连接，第八开关晶体管M8的控制端接收第一发光控制信号EM1，第八开关晶体管M8的第二端与驱动晶体管M1的控制端电连接；第十二开关晶体管M12与第十三开关晶体管M13的控制端均接收第二发光控制信号EM2，第十二开关晶体管M12的第一端与电源电压VDD输出端电连接，第十二开关晶体管M12的第二端与第一驱动晶体管M1的第一端电连接，第一驱动晶体管M1的第二端与第十三开关晶体管M13的第一端电连接，第十三开关晶体管M13的第二端与发光器件6的阳极电连接；第九开关晶体管M9与第十开关晶体管M10的控制端均接收第一发光控制信号EM1，第九开关晶体管M9的第一端与电源电压VDD输出端电连接，第九开关晶体管M9的第二端与驱动晶体管M1的第一端电连接，第一驱动晶体管M1的第二端与第十开关晶体管M10的第一端电连接，第十开关晶体管M10的第二端与发光器件6的阳极电连接；第六开关晶体管M6与第七开关晶体管M7的控制端均接收第二扫描控制信号Scan2，第六开关晶体管M6的第一端与初始化电压Vref输出端电连接，第六开关晶体管M6的第二端与驱动晶体管M1的控制端电连接，第七开关晶体管M7的第一端与初始化电压Vref输出端电连接，第七开关晶体管M7的第二端与发光器件6的阳极电连接。

结合图9所示，图8的像素驱动电路的工作过程如下：

(1)初始化阶段T1，施加具有第一电压幅值的第二扫描信号Scan2至第六开关晶体管M6的控制端以及第七开关晶体管M7的控制端，具有第一电压幅值的第二扫描信号Scan2使得第六开关晶体管M6以及第七开关晶体管M7导通；施加具有第二电压幅值的第一扫描信号Scan1至第二开关晶体管M2的控制端和第三开关晶体管M3的控制端，具有第二电压幅值的第一扫描信号Scan1使得第二开关晶体管M2以及第三开关晶体管M3截止；施加具有第二电压幅值的第一发光控制信号EM1至第八开关晶体管M8的控制端、第九开关晶体管M9的控制端、第十开关晶体管M10的控制端，使得第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10截止；施加具有第二电压幅值的第二发光控制信号EM2至第十一开关晶体管M11的控制端、第十二开关晶体管M12的控制端、第十三开关晶体管M13的控制端，使得第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13截止。

由于第七开关晶体管M7导通，发光器件6的阳极电压为Vref，将发光器件6的阳极电位初始化，保证OLED反转形成黑态。由于第六开关晶体管M6的导通，驱动晶体管M1的控制端电压也为Vref。

(2)数据写入阶段T2：

施加具有第二电压幅值的第二扫描信号Scan2至第六开关晶体管M6的控制端以及第七开关晶体管M7的控制端，具有第一电压幅值的第二扫描信号Scan2使得第六开关晶体管M6以及第七开关晶体管M7截止；施加具有第一电压幅值的第一扫描信号Scan1至第二开关晶体管M2的控制端以及第三开关晶体管M3的控制端，具有第一电压幅值的第一扫描信号Scan1使得第二开关晶体管M2以及第三开关晶体管M3均导通，第一数据信号电压Vdata1写入第一电容C1，第二数据信号电压Vdata2写入第二电容C2；施加具有第二电压幅值的第一发光控制信号EM1至第八开关晶体管M8的控制端、第九开关晶体管M9的控制端、第十开关晶体管M10的控制端，使得第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10截止；施加具有第二电压幅值的第二发光控制信号EM2至第十一开关晶体管M11的控制端、第十二开关晶体管M12的控制端、第十三开关晶体管M13的控制端，使得第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13截止。

在数据写入阶段T2，第一数据信号电压Vdata1以及第二数据信号电压Vdata2分别存入第一电容C1以及第二电容C2，而第一数据信号电压Vdata1代表的是本帧数据，第二数据信号电压Vdata2代表的是下一帧数据，因此实现了本帧数据的写入以及下一帧数据的写入。

(3)显示器件第一发光阶段T31：

施加具有第二电压幅值的第二扫描信号Scan2至第六开关晶体管M6的控制端以及第七开关晶体管M7的控制端，具有第一电压幅值的第二扫描信号Scan2使得第六开关晶体管M6以及第七开关晶体管M7截止；施加具有第二电压幅值的第一扫描信号Scan1至第二开关晶体管M2的控制端和第三开关晶体管M3的控制端，具有第二电压幅值的第一扫描信号Scan1使得第二开关晶体管M2以及第三开关晶体管M3截止；施加具有第一电压幅值的第一发光控制信号EM1至第八开关晶体管M8的控制端、第九开关晶体管M9的控制端、第十开关晶体管M10的控制端，具有第一电压幅值的第一发光控制信号EM1使得第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10均导通，驱动晶体管M1的控制端电压为第一电容C1的第二端的电压，驱动晶体管M1的第一端电压为电源电压VDD，驱动晶体管M1在电源电压VDD以及第一电容C1的作用下产生电流并提供给显示器件，驱动显示器件发光，显示本帧画面；施加具有第二电压幅值的第二发光控制信号EM2至第十一开关晶体管M11的控制端、第十二开关晶体管M12的控制端、第十三开关晶体管M13的控制端，使得第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13截止。

本阶段，由于第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10均导通，驱动晶体管M1的控制端电压为第一电容C1的第二端的电压，驱动晶体管M1的第一端电压为电源电压VDD，驱动晶体管M1在电源电压VDD以及第一电容C1的作用下产生电流并提供给显示器件，驱动显示器件发光，显示本帧画面。

(4)显示器件第二发光阶段T32：

施加具有第二电压幅值的第二扫描信号Scan2至第六开关晶体管M6的控制端以及第七开关晶体管M7的控制端，具有第一电压幅值的第二扫描信号Scan2使得第六开关晶体管M6以及第七开关晶体管M7截止；施加具有第二电压幅值的第一扫描信号Scan1至第二开关晶体管M2的控制端和第三开关晶体管M3的控制端，具有第二电压幅值的第一扫描信号Scan1使得第二开关晶体管M2以及第三开关晶体管M3截止；施加具有第二电压幅值的第一发光控制信号EM1至第八开关晶体管M8的控制端、第九开关晶体管M9的控制端、第十开关晶体管M10的控制端，具有第二电压幅值的第一发光控制信号EM1使得第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10均截止；施加具有第一电压幅值的第二发光控制信号EM2至第十一开关晶体管M11的控制端、第十二开关晶体管M12的控制端、第十三开关晶体管M13的控制端，具有第一电压幅值的第二发光控制信号EM2使得第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13均导通，驱动晶体管M1的控制端电压为第二电容C2的第二端的电压，驱动晶体管M1的第一端电压为电源电压VDD，驱动晶体管M1在电源电压VDD以及第二电容C2的作用下产生电流并提供给显示器件，驱动显示器件发光，显示下一帧画面。

应当理解，本发明上述实施例提供的晶体管，例如驱动晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6、第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10、第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13均为PMOS管，第一电压幅值为低电平的电压值、第二电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素电路中的多个晶体管部分为PMOS管，部分为NMOS管，施加在相应晶体管上的电压幅值随着晶体光的种类而改变，例如在同一个像素电路中，若第八开关晶体管M8、第九开关晶体管M9以及第十开关晶体管M10均为PMOS管，则施加在第八开关晶体管M8控制端、第九开关晶体管M9控制端以及第十开关晶体管M10控制端的第一发光控制信号EM1的第一电压幅值则为低电平的电压值；若第十一开关晶体管M11、第十二开关晶体管M12、第十三开关晶体管M13均为NMOS管，则施加在第十一开关晶体控制端、第十二开关晶体管M12控制端、第十三开关晶体管M13控制端的第二发光控制信号EM2的第一电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路中的晶体管的种类以及施加在相应晶体管上的信号电压幅值不做限定。

以上描述了图8中的像素驱动电路在时序的控制下的工作过程，但是应当理解，为了更方便的提供第一扫描信号Scan1、第二扫描信号Scan2、第一发光控制信号EM1以及第二发光控制信号EM2的驱动电路的设置，在初始化阶段T1、数据写入阶段T2、发光阶段T3之间还可以设置过渡阶段，因此，本发明实施例对像素驱动电路的工作阶段中是否还设置过渡阶段不做限定。

本发明实施例还提供了一种显示装置，包括如前述的像素驱动电路。

在一实施例中，显示装置还包括：控制器，控制器配置为执行以下步骤：

步骤(1)将具有第一电压幅值的第一发光控制信号EM1传输至第一发光控制模块3，以使得第一数据存储模块1与发光驱动模块5的第三端电连接，施加具有第二电压幅值的第二发光控制信号EM2至第二发光控制模块4，以使得第二数据存储模块2断开与发光驱动模块5的第三端的电连接；以及

步骤(2)：将具有第二电压幅值的第一发光控制信号EM1传输至第一发光控制模块3，以使得第一数据存储模块1断开与发光驱动模块5的第三端的电连接，施加具有第一电压幅值的第二发光控制信号EM2至第二发光控制模块4，以使得第二数据存储模块2与发光驱动模块5的第三端电连接。

本发明实施例提供的显示装置，在控制器的作用下，在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，从而实现了在不减少像素写入时间的前提下实现了刷新率翻倍，因此降低了刷新频率高时，降低了显示器出现对比度不足以及显示不均匀的概率，提高了显示效果。

其中控制器在执行上述步骤时，如何实现在一帧时间内同时写入本帧与下一帧画面的电压信号，在一帧时间的上半帧时间内显示本帧图像，在下半帧时间内显示下帧图像，如前述的像素驱动电路的驱动方法中所述，在此不再做赘述。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明创造的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

发光器件；

第一数据存储模块，配置为存储第一数据信号电压；

第二数据存储模块，配置为存储第二数据信号电压；

发光驱动模块，配置为驱动所述发光器件发光；

第一发光控制模块，配置为接收第一发光控制信号，并根据所述第一发光控制信号控制所述第一数据存储模块是否与所述发光驱动模块的第三端电连接；以及

第二发光控制模块，配置为接收第二发光控制信号，并根据所述第二发光控制信号控制所述第二数据存储模块是否与所述发光驱动模块的第三端电连接；

其中当所述第一发光控制模块在所述第一发光控制信号的控制下使得所述第一数据存储模块与所述发光驱动模块的第三端电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块断开与所述发光驱动模块的第三端的电连接；或者当所述第一发光控制模块在所述第一发光控制信号的控制下使得所述第一数据存储模块断开与所述发光驱动模块的第三端的电连接时，所述第二发光控制模块在所述第二发光控制信号的控制下使得所述第二数据存储模块与所述发光驱动模块的第三端电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，进一步包括：

第一存储控制模块，配置为接收第一扫描控制信号，并根据所述第一扫描控制信号控制所述第一数据存储模块是否与所述第一数据信号电压输出端电连接；以及

第二存储控制模块，配置为接收第一扫描控制信号，并根据所述第一扫描控制信号控制所述第二数据存储模块是否与所述第二数据信号电压输出端电连接。

3.根据权利要求2所述的像素驱动电路，其特征在于，

所述第一存储控制模块包括第二开关晶体管，其中所述第二开关晶体管的控制端接收所述第一扫描控制信号，所述第二开关晶体管在所述第一扫描控制信号的控制下导通或者截止，以使得所述第一数据存储模块是否与所述第一数据信号电压输出端电连接；

所述第二存储控制模块包括第三开关晶体管，其中所述第三开关晶体管的控制端接收所述第一扫描控制信号，所述第三开关晶体管在所述第一扫描控制信号的控制下导通或者截止，以使得所述第二数据存储模块是否与所述第二数据信号电压输出端电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，

所述第一存储控制模块进一步包括第四开关晶体管，其中所述第二开关晶体管的第二端与所述第四开关晶体管的第一端电连接，所述第四开关晶体管的控制端与所述第四开关晶体管的第二端电连接，所述第四开关晶体管的第二端与所述第一数据存储模块的一端电连接；

所述第二存储控制模块进一步包括第五开关晶体管，其中所述第三开关晶体管的第二端与所述第五开关晶体管的第一端电连接，所述第五开关晶体管的控制端与所述第五开关晶体管的第二端电连接，所述第五开关晶体管的第二端与所述第二数据存储模块的一端电连接。

5.根据权利要求1所述的像素驱动电路，其特征在于进一步包括：

初始化模块，配置为接收第二扫描控制信号，并根据所述第二扫描控制信号控制所述发光驱动模块的第三端以及所述发光器件的阳极是否均与初始化电压输出端电连接。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述初始化模块包括：

第六开关晶体管，所述第六开关晶体管的控制端接收所述第二扫描控制信号，所述第六开关晶体管的第二端与所述驱动发光模块的第三端电连接，所述第六开关晶体管的第一端与所述初始化电压输出端电连接；以及

第七开关晶体管，所述第七开关晶体管的控制端接收所述第二扫描控制信号，所述第七开关晶体管的第二端与所述发光器件的阳极电连接，所述第七开关晶体管的第一端与所述初始化电压输出端电连接。

7.根据权利要求1所述的像素驱动电路，其特征在于进一步包括：

第三发光控制模块，所述第三发光控制模块接收所述第一发光控制信号，并在所述第一发光控制信号的作用下控制所述发光器件的阳极是否与所述电源电压输出端电连接；以及

第四发光控制模块，所述第四发光控制模块接收所述第二发光控制信号，并在所述第二发光控制信号的作用下控制所述发光器件的阳极是否与所述电源电压输出端电连接。

8.根据权利要求1所述的像素驱动电路，其特征在于，

所述第三发光控制模块包括：第九开关晶体管以及第十开关晶体管，其中所述第九开关晶体管与所述第十开关晶体管的控制端均接收所述第一发光控制信号，所述第九开关晶体管的第一端与所述电源电压输出端电连接，所述第九开关晶体管的第二端与所述发光驱动模块的第一端电连接，所述第十开关晶体管的第一端与所述发光驱动模块的第二端电连接，所述第十开关晶体管的第二端与所述发光器件的阳极电连接；

第四发光控制模块包括：第十二开关晶体管以及第十三开关晶体管，其中所述第十二开关晶体管与所述第十三开关晶体管的控制端均接收所述第二发光控制信号，所述第十二开关晶体管的第一端与所述电源电压输出端电连接，所述第十二开关晶体管的第二端与所述发光驱动模块的第一端电连接，所述第十三开关晶体管的第一端与所述发光驱动模块的第二端电连接，所述第十三开关晶体管的第二端与所述发光器件的阳极电连接。

9.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一数据存储模块包括第一电容，所述第一电容的第一端与所述电源输出端电连接，所述第一电容的第二端与所述第一数据信号电压输出端电连接；

所述第二数据存储模块包括第二电容，所述第二电容的第一端与所述电源输出端电连接，所述第二电容的第二端与所述第二数据信号电压输出端电连接；

所述发光驱动模块包括第一驱动晶体管，所述第一驱动晶体管的第一端与所述电源电压输出端电连接，所述第一驱动晶体管的第二端与所述发光器件的阳极电连接；

第一发光控制模块包括第八开关晶体管，所述第八开关晶体管的控制端接收所述第一发光控制信号，所述第八开关晶体管的第一端与所述第一电容的第二端电连接，所述第八开关晶体管的第二端与所述发光驱动模块的第三端电连接；

第二发光控制模块包括第十一开关晶体管，所述第十一开关晶体管的控制端接收所述第二发光控制信号，所述第十一开关晶体管的第一端与所述第二电容的第二端电连接，所述第十一开关晶体管的第二端与所述发光驱动模块的第三端电连接。

10.一种如权利要求1至9任一项所述的像素驱动电路的驱动方法，其特征在于，包括：

施加具有第一电压幅值的第一发光控制信号至所述第一发光控制模块，以使得所述第一数据存储模块与所述发光驱动模块的第三端电连接，施加具有第二电压幅值的第二发光控制信号至所述第二发光控制模块，以使得所述第二数据存储模块断开与所述发光驱动模块的第三端的电连接；以及

施加具有第二电压幅值的第一发光控制信号至所述第一发光控制模块，以使得所述第一数据存储模块断开与所述发光驱动模块的第三端的电连接，施加具有第一电压幅值的第二发光控制信号至所述第二发光控制模块，以使得所述第二数据存储模块与所述发光驱动模块的第三端电连接。

Images