CN110991039A - 一种三维nand存储器单元的建模方法及装置 - Google Patents

一种三维nand存储器单元的建模方法及装置 Download PDF

Info

Publication number
CN110991039A
CN110991039A CN201911211728.8A CN201911211728A CN110991039A CN 110991039 A CN110991039 A CN 110991039A CN 201911211728 A CN201911211728 A CN 201911211728A CN 110991039 A CN110991039 A CN 110991039A
Authority
CN
China
Prior art keywords
current
memory
voltage
memory unit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911211728.8A
Other languages
English (en)
Other versions
CN110991039B (zh
Inventor
袁明红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huada Jiutian Information Technology Co ltd
Original Assignee
Nanjing Jiuxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Jiuxin Electronic Technology Co ltd filed Critical Nanjing Jiuxin Electronic Technology Co ltd
Priority to CN201911211728.8A priority Critical patent/CN110991039B/zh
Publication of CN110991039A publication Critical patent/CN110991039A/zh
Application granted granted Critical
Publication of CN110991039B publication Critical patent/CN110991039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

一种三维NAND存储器单元的建模方法，包括以下步骤：遍历所有存储器单元，得到所有层存储器单元的电阻特性关系；运用BSIM4器件模型方法得到虚设存储器单元的电流/电压模型；对所有存储器单元进行遍历测试，得到不同行为的电流/电压数据；利用所述电阻特性关系和所述虚设存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数，得到实际存储器单元器件电流/电压特性。本发明提供的一种三维NAND存储器单元的建模方法，得到实际存储器单元器件特性精确的仿真出存储器单元的器件特性，并建立一种模型来描述不同电压条件下的存储器单元的电流/电压关系。

Description

一种三维NAND存储器单元的建模方法及装置
技术领域
本发明涉及存储器技术领域，特别涉及一种三维NAND存储器单元的建模方法。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即三维NAND存储器 (3D NAND Flash)；随着集成度的越来越高，三维NAND存储器已经从32层发展到64层，甚至更高的层数。
由于三维NAND存储器特有的堆叠技术，其存储器单元构造有别去普通的闪存（NAND flash）。为了精确的仿真出三维NAND存储器的器件特性，需要建立一种模型来描述不同电压条件下的存储器单元的电流/电压关系。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种三维NAND存储器单元的建模方法，通过建立一种模型来描述不同电压条件下的存储器单元的电流/电压关系，精确的仿真出三维NAND存储器的器件特性。
为实现上述目的，本发明提供的一种三维NAND存储器单元的建模方法，包括以下步骤：
遍历所有存储器单元，得到所有层存储器单元的电阻特性关系；
运用BSIM4器件模型方法得到虚设存储器单元的电流/电压模型；
对所有存储器单元进行遍历测试，得到不同行为的电流/电压数据；
利用所述电阻特性关系和所述虚设存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数，得到实际存储器单元器件电流/电压特性。
进一步地，所述遍历所有存储器单元，得到所有层存储器单元的电阻特性关系的步骤，进一步包括以下步骤：
选取顶层的存储器单元，根据选定的电压范围，测出电流特性，得到顶层的存储器单元电阻特性关系；
选取顶层之外的存储器单元，并根据选定的电压范围，测出其电流特性，得到该存储器单元的电阻特性，直至遍历至最底层，得到所有层的存储器单元的电阻特性关系。
进一步地，所述对所有存储器单元进行遍历测试，得到不同行为的电流/电压数据的步骤，包括：
根据获得的存储器单元漏端电流对栅压的曲线和漏端电流对漏端电压的曲线，利用BSIM4模型得到存储器单元的电流/电压模型。
更进一步地，利用所述电阻特性关系和所述虚设存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数的步骤，包括，
根据对比存储器单元串联电阻组成的电路电流/电压仿真曲线和实测数据的差异，调整和/或优化所述电阻特性关系，从而得到符合存储器单元的电阻特性关系。
为实现上述目的，本发明还提供一种三维NAND存储器单元的建模装置，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述三维NAND存储器单元的建模方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述三维NAND存储器单元的建模方法的步骤。
有益效果：本发明提供的一种三维NAND存储器单元的建模方法，选取至少一层存储器单元，选择电压范围，测出电流特性，直至遍历至最后一层存储器单元，至此得到所有层存储器单元的电阻特性；运用器件模型方法得到虚设存储器单元的电流/电压模型；利用前面得到的电阻关系和虚设存储器单元的电流/电压模型，并优化各个层存储器单元电阻的权重系数，得到实际存储器单元器件特性精确的仿真出存储器单元的器件特性，并建立一种模型来描述不同电压条件下的存储器单元的电流/电压关系。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的三维NAND存储器结构示意图。
图2为根据本发明的三维NAND存储器单元的建模方法流程图；
图3为根据本发明的存储器单元的加压示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
在本发明实施例中，存储器为三维NAND存储器（3D NAND Flash）。图1为根据本发明的三维NAND存储器结构示意图，其中substrate为衬底，CG为控制栅，SLS为源线选择器，BLS为位线选择器，BL为位线，source line为源线。如图1所示，三维NAND存储器因为其特有的堆叠技术，和普通的闪存（NAND flash）相比，其在结构上相当于多层普通的闪存通过堆叠技术形成立体的电路结构，在容量上得到了极大的提升。
中间CG层为可重复层，主要通过叠加CG层来实现存储器单元。
通过本发明的三维NAND存储器单元的建模方法构建的模型，能够准确的描述出被选中的存储器单元的电流/电压特性，选中的存储器单元可能位于最顶层，也可能位于中间层，也可能位于最底层。因为其不同的相对位置关系，类似于单个MOS器件source和drain端串联了不同的电阻。因此本发明通过描述单个MOS器件串联电阻的方法来描述三维NAND存储器单元电流/电压关系，即三维NAND存储器单元的器件模型。
图2为根据本发明的三维NAND存储器单元的建模方法流程图，下面将参考图2对本发明的三维NAND存储器单元的建模方法进行详细描述。
首先，在步骤201，选取顶层的存储器单元（cell），根据选择的电压范围，测出电流特性，得到顶层的存储器单元电阻特性关系。
在步骤202，选取顶层之外的存储器单元，并根据选择的电压范围，测出其电流特性，得到该存储器单元的电阻特性，直至遍历至最底层，得到所有层的存储器单元的电阻特性关系。
在步骤203，运用器件模型（BSIM4）方法得到虚设存储器单元（dummy cell）的电流/电压数据；
在步骤204，对所有层次存储器单元进行遍历测试，得到多组不同行为的存储器单元电流/电压数据。
本发明的实施例中，对所有层次存储器单元进行遍历测试，得到多组不同行为的存储器单元的漏端电流对栅压的曲线（Ids_Vgs）和漏端电流对漏端电压的曲线（Ids_Vds），利用BSIM4模型得到存储器单元的电流/电压模型。
在步骤205，利用前面得到的电阻特性关系、虚设存储器单元的电流/电压模型，以及存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数（电阻特性关系），得到实际存储器单元器件的电流/电压特性。
本发明的实施例中，根据对比存储器单元串联电阻组成的电路电流/电压仿真曲线和实测数据的差异，优化得到的电阻特性关系，从而获得符合存储器单元的电阻特性关系。
本发明提供的一种三维NAND存储器单元的建模方法可以准确仿真的对象为三维NAND存储器单元的任意层，也可以准确仿真出仿真对象的操作电压范围内的电流/电压特性。本发明通过描述MOS串联电阻的方式准确的描述出三维NAND存储器单元。
通过源线选择器SSL和接地选择讯号GSL的电压用于决定要进行的操作类型(program/read/erase)。
选择电压范围，测出电流特性具体包括：
在串行选择导线SSL与接地选择讯号GSL施加电压，让至少一层存储器单元导通产生电流后，判断所选取的至少一层存储器单元的阈值电压Vt。
图3为根据本发明的存储器单元的加压示意图，如图3所示，对存储器单元的Sel.W/L加不同的电压，可以测出电流曲线。在本发明的实施例中，在存储器单元的SSL位置，选择合适的电压范围，测出电流特性。
本发明还提供一种三维NAND存储器单元的建模装置，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述三维NAND存储器单元的建模方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述三维NAND存储器单元的建模方法的步骤参见前述部分的介绍，不再赘述。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种三维NAND存储器单元的建模方法，其特征在于，包括以下步骤：
遍历所有存储器单元，得到所有层存储器单元的电阻特性关系；
运用BSIM4器件模型方法得到虚设存储器单元的电流/电压模型；
对所有存储器单元进行遍历测试，得到不同行为的电流/电压数据；
利用所述电阻特性关系和所述虚设存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数，得到实际存储器单元器件电流/电压特性。
2.根据权利要求1所述的三维NAND存储器单元的建模方法，其特征在于，所述遍历所有存储器单元，得到所有层存储器单元的电阻特性关系的步骤，进一步包括以下步骤：
选取顶层的存储器单元，根据选定的电压范围，测出电流特性，得到顶层的存储器单元电阻特性关系；
选取顶层之外的存储器单元，并根据选定的电压范围，测出其电流特性，得到该存储器单元的电阻特性，直至遍历至最底层，得到所有层的存储器单元的电阻特性关系。
3.根据权利要求1所述的三维NAND存储器单元的建模方法，其特征在于，所述对所有存储器单元进行遍历测试，得到不同行为的电流/电压数据的步骤，包括：
根据获得的存储器单元漏端电流对栅压的曲线和漏端电流对漏端电压的曲线，利用BSIM4模型得到存储器单元的电流/电压模型。
4.根据权利要求1所述的三维NAND存储器单元的建模方法，其特征在于，利用所述电阻特性关系和所述虚设存储器单元的电流/电压模型，优化各个层存储器单元电阻的权重系数的步骤，包括，
根据对比存储器单元串联电阻组成的电路电流/电压仿真曲线和实测数据的差异，调整和/或优化所述电阻特性关系，从而得到符合存储器单元的电阻特性关系。
5.一种三维NAND存储器单元的建模装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1所述的三维NAND存储器单元的建模方法的步骤。
6.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1所述的三维NAND存储器单元的建模方法的步骤。
CN201911211728.8A 2019-12-02 2019-12-02 一种三维nand存储器单元的建模方法及装置 Active CN110991039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911211728.8A CN110991039B (zh) 2019-12-02 2019-12-02 一种三维nand存储器单元的建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911211728.8A CN110991039B (zh) 2019-12-02 2019-12-02 一种三维nand存储器单元的建模方法及装置

Publications (2)

Publication Number Publication Date
CN110991039A true CN110991039A (zh) 2020-04-10
CN110991039B CN110991039B (zh) 2022-05-24

Family

ID=70089311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911211728.8A Active CN110991039B (zh) 2019-12-02 2019-12-02 一种三维nand存储器单元的建模方法及装置

Country Status (1)

Country Link
CN (1) CN110991039B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030149555A1 (en) * 2002-02-06 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Method of simulation
US20080028342A1 (en) * 2006-07-25 2008-01-31 Hiroshi Tsuji Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method
CN101763452A (zh) * 2010-01-07 2010-06-30 中国科学院上海微系统与信息技术研究所 一种相变存储器的模拟方法
CN103778970A (zh) * 2014-01-24 2014-05-07 华为技术有限公司 闪存存储器工作性能仿真方法和装置
CN104471649A (zh) * 2012-05-30 2015-03-25 桑迪士克技术有限公司 堆叠式非易失性存储设备中的选择栅极晶体管的阈值电压调节
CN109871594A (zh) * 2019-01-28 2019-06-11 山东华芯半导体有限公司 一种NAND Flash特性模型建立方法
CN110222469A (zh) * 2019-06-21 2019-09-10 唐颖 一种电路电流电压仿真计算方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030149555A1 (en) * 2002-02-06 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Method of simulation
US20080028342A1 (en) * 2006-07-25 2008-01-31 Hiroshi Tsuji Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method
CN101763452A (zh) * 2010-01-07 2010-06-30 中国科学院上海微系统与信息技术研究所 一种相变存储器的模拟方法
CN104471649A (zh) * 2012-05-30 2015-03-25 桑迪士克技术有限公司 堆叠式非易失性存储设备中的选择栅极晶体管的阈值电压调节
CN103778970A (zh) * 2014-01-24 2014-05-07 华为技术有限公司 闪存存储器工作性能仿真方法和装置
CN109871594A (zh) * 2019-01-28 2019-06-11 山东华芯半导体有限公司 一种NAND Flash特性模型建立方法
CN110222469A (zh) * 2019-06-21 2019-09-10 唐颖 一种电路电流电压仿真计算方法

Also Published As

Publication number Publication date
CN110991039B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
CN107967928B (zh) 一种基于数学模型的闪存芯片寿命预测方法
US10650910B2 (en) Semiconductor fault analysis device and fault analysis method thereof
US11763908B2 (en) Memory system tester using test pad real time monitoring
Li Modeling of threshold voltage distribution in NAND flash memory: A Monte Carlo method
KR20120135215A (ko) 판독시 크로스-커플링 보상을 갖는 플래시 메모리 시스템
EP1840901A1 (en) Method for programming a memory device suitable to minimize floating gate complings and memory device
US10936781B1 (en) Method for setting parameters in design of printed circuit board, device employing method, and non-transitory storage medium
JP2020144958A (ja) メモリシステムおよび方法
CN106529080A (zh) 一种方块电阻spice模型的构建方法
CN109754840A (zh) 半导体存储器装置及其操作方法
CN104347121B (zh) 一种闪存可靠性的筛选测试方法
CN109830255A (zh) 一种基于特征量的闪存寿命预测方法、系统及存储介质
CN110991039B (zh) 一种三维nand存储器单元的建模方法及装置
JP6961117B1 (ja) モデリング方法
CN116298830A (zh) 集成电路的验证方法及处理系统
US11914490B2 (en) Reactive read based on metrics to screen defect prone memory blocks
US9007835B2 (en) Enhanced data storage in 3-D memory using string-specific source-side biasing
CN108062965A (zh) 半导体存储装置、控制器及其操作方法
JP3848064B2 (ja) 半導体不揮発性メモリの試験方法
CN104067348B (zh) 用于模拟存储器单元的编程及擦除方案
CN112397136B (zh) 一种半导体存储器测试软件的参数测试方法和装置
CN105405468B (zh) 存储器测试方法
CN109299576B (zh) 一种应用于部件散热仿真评估方法及其测试装置
CN109388860B (zh) 一种伽玛型单元寿命分布参数估计方法
TWI527047B (zh) 記憶體測試方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 2305, Yingying building, No. 99, Tuanjie Road, yanchuang Park, Nanjing area, China (Jiangsu) pilot Free Trade Zone, Nanjing, Jiangsu Province

Applicant after: Nanjing Huada Jiutian Technology Co.,Ltd.

Address before: 210032 8 Floor, Block A, Chuangzhi Building, 17 Xinghuo Road, Jiangbei New Area, Nanjing, Jiangsu Province

Applicant before: NANJING JIUXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230224

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Shanghai Huada Jiutian Information Technology Co.,Ltd.

Address before: Room 2305, Yingying building, No. 99, Tuanjie Road, yanchuang Park, Nanjing area, China (Jiangsu) pilot Free Trade Zone, Nanjing, Jiangsu Province

Patentee before: Nanjing Huada Jiutian Technology Co.,Ltd.

TR01 Transfer of patent right