CN110958004B - 可区分自举电容再充电和短路故障的驱动器 - Google Patents
可区分自举电容再充电和短路故障的驱动器 Download PDFInfo
- Publication number
- CN110958004B CN110958004B CN201910934317.5A CN201910934317A CN110958004B CN 110958004 B CN110958004 B CN 110958004B CN 201910934317 A CN201910934317 A CN 201910934317A CN 110958004 B CN110958004 B CN 110958004B
- Authority
- CN
- China
- Prior art keywords
- power transistor
- gate driver
- drain
- value
- bootstrap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 98
- 238000012544 monitoring process Methods 0.000 claims abstract description 41
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 181
- 238000012806 monitoring device Methods 0.000 claims description 102
- 238000001514 detection method Methods 0.000 abstract description 45
- 238000000034 method Methods 0.000 description 34
- 238000012986 modification Methods 0.000 description 25
- 230000004048 modification Effects 0.000 description 22
- 230000002035 prolonged effect Effects 0.000 description 16
- 102100037086 Bone marrow stromal antigen 2 Human genes 0.000 description 15
- 101000740785 Homo sapiens Bone marrow stromal antigen 2 Proteins 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 230000011664 signaling Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000001960 triggered effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007781 signaling event Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- QERYCTSHXKAMIS-UHFFFAOYSA-M thiophene-2-carboxylate Chemical compound [O-]C(=O)C1=CC=CS1 QERYCTSHXKAMIS-UHFFFAOYSA-M 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Power Conversion In General (AREA)
Abstract
本发明涉及一种包括第一功率晶体管、第二功率晶体管、第一栅极驱动器、第二栅极驱动器、具有电压调节器输出的电压电源电路、二极管、自举电容和监控装置的驱动器级。第一功率晶体管和第二功率晶体管连接成具有相位输出的半桥。监控装置检测第一功率晶体管的漏极端子处的电位和第一功率晶体管的源级处的电位之间的电位差,并确定相应的漏源电压值,并在数值上比较所确定的漏源电压值和检测阈值,当所确定的漏源电压值在数值上超过检测阈值时,关断第一功率晶体管并开启第二功率晶体管。
Description
技术领域
本发明涉及驱动器电路中用于自举电容再充电的装置。
背景技术
优选地,用于驱动电气负载的推挽级由互补的MOS晶体管对或IGBT晶体管对构成。然而,由于空穴迁移率仅为电子迁移率的一半,所以P沟道晶体管既具有较大的芯片面积,又具有较高的导通电阻。
为此,通常作为推挽级中的高边开关的P沟道晶体管通常由N沟道晶体管代替。
然而,在这种情况下,出现的问题是:在故障控制的情况下,这种被设计为N沟道晶体管的高边晶体管被其控制端处的任何类型的电压降开启,并且在故障情况下,可能在推挽级中产生直通电流(cross current),从而导致火灾。
在现有技术中已知有各种电路,这些电路确保即使栅极驱动器的电源电压下降也不会导致高边晶体管意外开启。
现有技术
借助附图说明现有技术。
图1示出自举供电的半桥。与现有技术相比,图1还示出了显然不是现有技术的监控装置UV。然而借助图1将能够说明问题。图1的左侧示出集成电路IC。图1的右侧示出与集成电路IC有关的典型的所有外部组件CVG、D、CB、MH、ML。当然,集成电路IC还可以包括其他组件,这些组件对于本发明和现有技术的讨论不重要并且为了简单起见,在此未示出或提及。半桥MH、ML本身由第一功率晶体管MH和第二功率晶体管ML组成。集成电路IC和半桥MH、ML主要由具有正电源电压的同一正电源线US和具有负电源电压的同一负电源线GND供电。根据正电源电压线US的电位和负电源电压线GND的电位之间的电压差(通常是参考电位),集成电路IC优选地通过电源电路SV(其通常是集成电路IC的一部分)在其电压调节器输出VG处产生恒定电压VVG。优选地,电压调节器输出VG处的恒定电压VVG由外部支持电容CVG支持。外部支持电容CVG处的恒定电压VVG用作集成电路IC的第二栅极驱动器GTL的电源,第二栅极驱动器GTL通过集成电路IC的第二栅极控制输出GL来控制第二功率晶体管ML的栅极。此外,当相位输出PH处的相位电压VPH相对于负电源电压线GND处于参考电位时,总是通过二极管D从这个集成电路IC的电压调节器输出VG处的恒定电压VVG向自举电容CB充电。当第二功率晶体管ML开启并因此导通时尤其如此。
与第二栅极驱动器GTL相比,集成电路IC的通过第一栅极驱动信号GH驱动第一功率晶体管MH的栅极的第一栅极驱动器GTH具有浮动参考电位,即相位输出PH的相对于负电源电压线GND的电位VPH,且例如在关断第一功率晶体管MH的情况下,第一栅极驱动器GTH在电压调节器输出VGH处携带的相对于相位输出PH处的电压电位VPH的栅极电位必须始终安全地关断第一功率晶体管MH。在图1的示例中,第一栅极驱动器GTH被设置为使得其通过相位输出PH的电位VPH和自举节点BST的电位供电,也就是通过自举电容CB供电。
在激活第一功率晶体管MH的情况下,第一栅极驱动器GTH必须在第一栅极驱动器GTH的第一栅极驱动信号GH处提供如下的相对于负电源电压线GND的电位的电位,该相对电位以允许第一功率晶体管MH的栅极氧化层不被过电压破坏的恒定量超过相位输出PH处的相位电压VPH的电位。为此,使用了自举电压VBST。优选地,自举电压VBST通过集成电路IC中的电压电源电路SV由二极管D在集成电路IC的附加自举节点BST处提供。因为仅在开启第二功率晶体管ML时才由电压供应电路SV通过其电压调节器输出VG对自举电容CB充电,因此只要第一功率晶体管有效,该自举电容CB将不再被充电,因为随后第二功率晶体管ML被禁用,以避免半桥MH、ML中的直通电流。
由于集成电路IC的在集成电路IC的自举节点BST处的内在电流消耗以及外部泄漏电流,只要第一功率晶体管MH有效(即导通),自举电容CB就会缓慢放电。由此,第一功率晶体管MH的相应开启时间是有限的,并且取决于自举电容CB的电容值和泄漏电流,因此取决于温度以及其他分散变量。
在现有技术中,存在用于对自举电容CB再充电的各种方法。这些方法的特征在于在集成电路IC内都需要额外的外部组件和类似组件,并因此与制造各个集成电路IC中的相应成本有关。此处不再进一步说明。
驱动器处的监控
UDS监控
目前,许多栅极驱动器包含所谓的UDS监控。为此,术语UDS指的是第一功率晶体管MH处的漏源电压。如果在开启的第一功率晶体管MH处的漏源电压UDS的测量值VDS超过优选可配置的阈值,则关断相应的第一功率晶体管MH并存储故障信息,该故障信息可以由通常存在于系统中的控制处理器访问,并且通常必须在相应的第一功率晶体管MH的相关的第一栅极驱动器GTH再次开启之前复位该故障信息。在各种集成电路中可以完全不同地解决阈值的可配置性。
这种UDS监控通常主要用于检测相位输出PH处的短路并避免在这种短路的情况下的危险状态。然而,这种UDS监控也可能在过低的自举电压VBST的情况下被触发,因为在此情况下第一功率晶体管MH不再能够被完全开启。
因此,出现的问题是必须定期开启第二功率晶体管ML以对自举电容CB再充电,从而避免错误地触发短路识别。这将由驱动器电路产生的PWM信号的可允许占空比限制成低于100%的值,这是不希望的并且应该在此改进。
自举监控
在现有技术中,也存在自举电压VBST监控。如果该自举电压VBST下降成低于最小值,则也将第一功率晶体管MH关断并且存储故障信息,故障信息可以由通常存在的处理器再次获取并且优选地在第一栅极驱动器GTH可以再次开启第一功率晶体管MH之前主动地复位。
以前很少实施自举监控,因为实施自举监控造成了额外的硅成本和测试成本,并且最终,相应的故障通过上述利用截取信号交换(Intercepted Handshaking)的UDS监控导致自举电容CB的自动再充电。
信号交换使用UDS监控或自举监控来进行检测。在集成电路IC和处理器之间的接口侧,使用用于信号通知故障的最常见的中断线以及用于激活第一功率晶体管MH和第二功率晶体管ML的标准控制线。
必须仅在集成电路IC和处理器的数字部分中进行微调。
发明内容
发明目的
由此,本发明的目的是提供不具有现有技术的上述缺点、能够区分自举电容的再充电和短路并具有其他优点的技术方案。
技术方案
栅极驱动器中的变形行为对应于对UDS监控的响应。
如同通常在相应集成电路IC中实现的方式,栅极驱动器的典型立即响应为(图2):当第一功率晶体管MH处的漏源电压UDS的测量值VDS超过检测阈值TH时,监控装置UV通过第一使能线ENH立即关断第一功率晶体管MH,并且激活集成电路IC的去往通常存在的处理器的中断线INTN,以便向处理器信号通知问题。
然而,不同于先前的常见行为,第二栅极驱动器GTL必须仍然激活半桥MH、ML的第二功率晶体管ML,以便向处理器提供再充电自举电容CB的机会。这在现有技术中并非如此。此处,自举电压VBST的下降导致短路故障检测,该短路故障检测关断第一栅极驱动器GTH和第二栅极驱动器GTL,从而禁用第一功率晶体管MH和第二功率晶体管ML。根据本发明,现已认识到这种行为适得其反,因为在自举电压VBST过低的情况下,不必关断半桥,而是必须对自举电容CB进行再次充电。此外,还认识到并不会立即破坏半桥MH、ML,而是能够且允许在没有危险的情况下进行再次短暂短路。由此,根据本发明的构思,首先推定自举电容CB充电不足,并且尝试通过再充电自举电容CB修复此故障,如果不成功,则首先禁用第一功率晶体管MH和第二功率晶体管ML,并且随后向处理器信号通知短路。
如果在再次开启第一功率晶体管MH之后(在经过去抖时间之后),UDS监控立即再次触发,则集成电路IC(或者更确切地说是监控装置UV)至多可以永久地关断(禁用)半桥MH、ML,直到故障的有效复位,例如通过处理器的适当寄存器访问。在这种情况下,自举电容CB的先前再充电是不成功的。如果短路是第一次关闭的原因,那么UDS监控将在尝试再充电之后的下一次启动之后立即再次触发。当快速连续中断两次时,推定肯定是短路。以这种方式可以有效地区分放电自举电容CB故障的原因和短路。这具有随后不再需要永久地再充电自举电容CB而是在有需求时再充电的优点。由于不存在自举电容CB的预防性再充电,所以使可能最大有效占空比接近100%的PWM最大占空比的理想值。
还可以想到如图3示出的变形例。
在此,第一功率晶体管MH的开启时间被划分成不同的间隔TD、TA、TEA。在这种情况下,时间开始于开启时间点t0时的开启。在此,在考虑UDS监控之前的开启时间t0和可能可参数化的去抖时间TD总保持不变。去抖时间TD用于允许第一功率晶体管MH在激活UDS监控之前完全开启。
后续分类应具有以下功能:
·如果在去抖时间TD之后的有效时间TA内触发UDS监控,则关断相应的第一功率晶体管MH或半桥MH、ML,通过中断线INTN向处理器信号通知故障,并且例如,直到处理器主动写入集成电路中的相应的故障寄存器,第一功率晶体管MH才能再次开启。
·如果在有效时间TA和去抖时间TD之后的延长有效时间TEA内触发UDS监控,则相应的第一功率晶体管MH(如图2所示)关断,但可以优选地在无需写入集成电路IC的寄存器的情况下由处理器再次开启,因为在延长有效时间TEA中通常可推定自举电容CB的放电是UDS检测的原因。
优选地,有效时间T的持续时间是恒定的并且优选地是例如通过编程可参数化的。延长有效时间TEA紧随有效时间TA并且总是结束于第一功率晶体管MH的关断。如果只是短暂激活第一功率晶体管MH,例如在占空比<100%的正常PWM控制的情况下,可能无法达到延长有效时间TEA。
处理器中的变形
理论上,此处描述的集成电路IC的响应也可以通过在处理器中用于控制集成电路IC的软件实现。然而,由于中断例程的分布延迟时间,响应建议在硬件中实现,最优选地在PWM发生器PWMG中或监控装置UV中实现,其中,PWM发生器为第一功率晶体管MH产生第一PWM信号PWMH并为第二功率晶体管ML产生第二PWM信号PWML。监控装置UV和PWM发生器PWMG可以设计为一个单元,例如被构造为微型计算机。
图4示出从集成电路IC去往处理器的用于故障信息的中断信号INTN。第一PWM信号PWMH是处理器的去往第一功率晶体管MH的第一栅极驱动器GTH的逻辑驱动信号,以用于激活第一功率晶体管MH。第二PMW信号PWML是处理器的去往第二功率晶体管ML的第二栅极驱动器GTL的逻辑驱动信号,以用于激活第二功率晶体管ML。
如果PWM发生器PWMG输出的半桥MH、ML的驱动信号对GH、GL具有100%的占空比,或者大于可配置阈值>90%+x,则在该驱动信号对GH、GL上实现以下响应:
如果在处理器的中断输入INTN处报告故障,则处理器通过向集成电路IC进行信号通知来立即关断第一功率晶体管MH的第一PWM驱动信号PWMH。例如,这通过监控装置和/或PWM发生器PWMG的适当编程完成。由此,第一功率晶体管MH进入关断、通常是高阻抗的状态(图4的转换1)。在经过为第一栅极驱动器GTH)设置的死区时间之后,随后激活用于在充电时间TL的持续时间内驱动第二功率晶体管ML的第二PWM驱动信号PWML。由此,激活用于驱动第二功率晶体管ML的第二栅极驱动信号GL。由此,相位输出PH连接到负电源电压线GND的电位,并且自举电容CB通过二极管D从电压供应电路SV的电压调节器输出VG再充电。优选地,充电时间TL可以通过集成电路寄存器的寄存器编程来配置,以便可以灵活地适应各个应用的要求。在激活第二PWM驱动信号PWML之后,第二栅极驱动器GTL应该通过中断线INTN再次禁用故障信号,以便向处理器信号通知现在已消除了去饱和故障。在经过充电时间TL之后,再次禁用第二PWM驱动信号PWML。接着是避免直通电流的另一死区时间,在该死区时间之后,再次激活第一PWM驱动信号PWMH。此后,处理器、集成电路IC、集成电路IC的驱动器以及半桥MH、ML再次回到初始状态。
当第二栅极驱动器GTL自身监控自举节点BST和相位输出PH之间的自举电压VBST时,该信号通知活动也可以以同样地方式实现。在这种情况下,一旦自举节点BST和相位输出PH之间的自举电压VBST再次达到足够的值,中断线INTN上的故障信号消失。然后,作为另一实施例变形例,一旦故障信号INTN再次无效或者在故障信号的去激活之后经过一定时间,代替恒定充电时间TL的充电间隔结束。
诸如通常由PWM发生器PWMG触发并落在再充电间隔内的电流测量等特定测量应该在再充电间隔的持续时间内暂停或者由应用程序的驱动算法识别为无效,以避免再充电控制的失调。
发明特征的说明
以下部分以类似权利要求的形式重复上述说明。
本发明涉及一种包括第一功率晶体管MH、第二功率晶体管ML、第一栅极驱动器GTH、第二栅极驱动器GTL、具有电压调节器输出VG的电压电源电路SV、二极管D、自举电容CB、正电源电压线US、负电源电压线GND和监控装置UV的驱动器级。优选地,第一功率晶体管MH和第二功率晶体管ML是MOS晶体管或IGBT晶体管。其他功率半导体根据实际情况作适当变动。第一功率晶体管MH和第二功率晶体管ML连接成在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML。第一功率晶体管MH的漏极连接到正电源电压线US并且其源极连接到相位输出PH。第二功率晶体管ML的源极连接到负电源电压线GND并且其漏极连接到相位输出PH。第一功率晶体管MH的第一控制端由第一栅极驱动器GTH通过第一栅极驱动器输出GH驱动。第二功率晶体管ML的第二控制端由第二栅极驱动器GTL通过第二栅极驱动器输出GL驱动。第一栅极驱动器输出GH的逻辑状态取决于第一PWM驱动信号PWMH。第二栅极驱动器输出GL的逻辑状态取决于第二PWM驱动信号PWML。当自举节点BST处的相对于负电源电压线GND电位的电位高于正电源电压线US处的相对于负电源电压线GND电位的电位时,随后至少通过自举节点BST向第一栅极驱动器GTH提供电能,以用于开启第一功率晶体管MH。二极管D连接在电压调节器输出VG和自举节点BST之间。自举电容CB连接在自举节点BST和半桥MH、ML的相位输出PH之间。监控装置UV检测自举节点BST处的电位和半桥MH、ML的相位输出PH处的电位之间的电位差,并且确定相应的自举电位差值ΔVBST。监控装置UV在数值上比较所确定的自举电位差值ΔVBST和第一阈值。当所确定的自举电位差值ΔVBST在数值上小于第一阈值时,监控装置通过第一栅极驱动器GTH关断第一功率晶体管MH并且通过第二栅极驱动器GTL开启第二功率晶体管ML。如果只存在自举电容CB的放电,那么它将被充电。
在提出的第一变形例中,在由于所确定的自举电位差值ΔVBST在数值上小于第一阈值而进行的第一次关断之后,如果所确定的自举电位差值ΔVBST随后在数值上再次大于可以与第一阈值相等的第二阈值,那么监控装置通过第一栅极驱动器GTH再次开启第一功率晶体管MH并通过第二栅极驱动器GTL关断第二功率晶体管ML。这样可以测试自举电容是否被放电且现在是否已再次充电或者是否存在短路。
因此,特别优选地,在第一次关断之后,仅在经过充电时间TL之后进行再次开启,由此随后安全地给自举电容CB充电。
在另一优选实施例中,监控装置UV随后再次检测自举节点BST处的电位与半桥MH、ML的相位输出PH处的电位之间的电位差,并确定相应的另一自举电位差值ΔVBST。在此,监控装置UV在数值上比较所确定的另一自举电位差值ΔVBST和可以与第一阈值相等的另一阈值。当所确定的另一自举电位差值ΔVBST在数值上小于所述另一阈值时,监控装置在再次开启之后通过第一栅极驱动器GTH再次关断第一功率晶体管MH并且同样地通过第二栅极驱动器GTL关断第二功率晶体管ML。发生这种情况是因为必定推定出短路。
第二变形例
除了监控自举电压之外,还可以在开启第一功率晶体管MH时监控UDS电压。
同样,驱动器级包括第一功率晶体管MH、第二功率晶体管ML、第一栅极驱动器GTH、第二栅极驱动器GTL、具有电压调节器输出VG的电压电源电路SV、二极管D、自举电容CB、正电源电压线US、负电源电压线GND和监控装置UV。第一功率晶体管MH和第二功率晶体管ML优选为MOS晶体管或IGBT晶体管。其他功率半导体根据实际情况作必要变动。第一功率晶体管MH和第二功率晶体管ML连接成在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML。第一功率晶体管MH的漏极连接到正电源电压线US并且其源极连接到相位输出PH。第二功率晶体管ML的源极连接到负电源电压线GND并且其漏极连接到相位输出PH。第一功率晶体管MH的第一控制端由第一栅极驱动器GTH通过第一栅极驱动器输出GH驱动。第二功率晶体管ML的第二控制端由第二栅极驱动器GTL通过第二栅极驱动器输出GL驱动。第一栅极驱动器输出GH的逻辑状态取决于第一PWM信号PWMH。第二栅极驱动器输出(GL)的逻辑状态取决于第二PWM信号PWML。当自举节点BST处的相对于负电源电压线GND电位的电位高于正电源电压线US的相对于负电源电压线GND电位的电位时,随后至少通过自举节点BST向第一栅极驱动器GTH提供电能以用于开启第一功率晶体管MH。二极管D连接在电压调节器输出VG和自举节点BST之间。自举电容CB连接在自举节点BST和半桥MH、ML的相位输出PH之间。监控装置UV检测第一功率晶体管MH的漏极US处的电位与第一功率晶体管MH的源极PH处的电位之间的电位差,并且确定相应的UDS电位差值。监控装置UV在数值上比较所确定的UDS电位差值和检测阈值TH。当所确定的UDS电位差值在数值上大于检测阈值TH时,监控装置通过第一栅极驱动器GTH关断第一功率晶体管MH并通过第二栅极驱动器GTL开启第二功率晶体管ML。这样再次允许自举电容CB的再充电。
在第一子变形例中,在由于已确定的UDS电位差值在数值上高于检测阈值TH而进行的先前关断之后,监控装置UV通过第一栅极驱动器GTH开启第一功率晶体管MH并通过第二栅极驱动器GTL关断第二功率晶体管ML。这样再次使得可以检查是否为自举容量CB的放电且自举容量CB现在是否已充电或是否为短路。由此,监控装置UV再次检测第一功率晶体管MH的漏极端US的电位与第一功率晶体管MH的源极PH处的电位之间的电位差,并再次确定相应的另一UDS电位差值。监控装置UV再次在数值上比较所确定的另一UDS电位差值和可以与检测阈值TH相等的另一检测阈值。当所述所确定的另一UDS电位差值在数值上高于所述另一检测阈值时,监控装置随后通过第一栅极驱动器GTH再次关断第一功率晶体管,并且现在还通过第二栅极驱动器GTL关断第二功率晶体管ML,因为随后必定推定短路。
第三变形例
第三变形例同样涉及包括第一功率晶体管MH、第二功率晶体管ML、正电源电压线US、负电源电压线GND和监控装置UV的驱动器级。第一功率晶体管MH和第二功率晶体管ML优选为MOS晶体管或IGBT晶体管。其他功率半导体根据实际情况作必要变动。第一功率晶体管MH和第二功率晶体管ML连接成在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML。监控装置UV测量第一功率晶体管MH处的漏源电压UDS的数值,并且确定相应的漏源电压值VDS。监控装置UV或另一控制装置在数值上比较漏源电压值VDS和检测阈值TH。当漏源电压值VDS在数值上超过检测阈值TH时,监控装置UV第一次关断第一功率晶体管MH并且开启第二功率晶体管ML。随后,在这种情况下,监控装置UV或其他控制设备使特别是在充电时间TL之后关断第二功率晶体管ML,并且再次开启第一功率晶体管MH。然后,监控装置UV再次检测第一功率晶体管MH处的源漏电压UDS的数值,从而确定另一漏源电压值VDS2(UDS电压值)。随后监控装置UV在数值上比较另一漏源电压值VDS2(UDS电压值)和可以与检测阈值TH相等的另一检测阈值。当所述另一漏源电压值VDS2(UDS电压值)在数值上再次超过所述另一检测阈值时,监控装置UV第二次关断第一功率晶体管MH。
在第一子变形例中,在所述另一漏源电压值VDS2再次超过所述另一检测阈值时,监控装置UV也关断第二功率晶体管ML。
第四变形例
第四变形例再次示出包括第一功率晶体管MH、第二功率晶体管ML、正电源电压线US、负电源电压线GND和监控装置UV的驱动器级。第一功率晶体管MH和第二功率晶体管ML优选为MOS晶体管或IGBT晶体管。其他功率半导体根据实际情况作必要变动。第一功率晶体管MH和第二功率晶体管ML连接成在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML。监控装置UV测量第一功率晶体管MH处的漏源电压UDS的数值,并且确定漏源电压值VDS。监控装置UV在数值上比较漏源电压值VDS和检测阈值TH。当漏源电压值VDS在数值上超过检测阈值TH时(以下称为第一次超过),监控装置UV第一次关断第一功率晶体管MH。在这种情况下,监控装置UV或其他控制装置开启第二功率晶体管ML。随后监控装置UV或其他控制设备在这种情况下(特别是在充电时间TL之后)关断第二功率晶体管ML并允许再次开启第一功率晶体管MH。
在该变形例的第一子变形例中,监控装置UV在第一次关断之后再次关断时再次测量第一功率晶体管MH处的漏源电压UDS的数值,从而确定另一漏源电压值VDS2。监控装置UV在数值上比较所述另一漏源电压值VDS2和可以与检测阈值TH相等的另一检测阈值。当所述另一漏源电压值VDS2在数值上再次超过所述另一检测阈值时,监控装置UV第二次关断第一功率晶体管MH。
在该变形例的第二子变形例中,当所述另一漏源电压值VDS2在数值上再次超过检测阈值TH时,监控装置UV或驱动器的另一子装置仅信号通知短路。
在该变形例的第三子变形例中,在第一次关断第一功率晶体管MH之后再次开启第一功率晶体管MH时,监控装置UV再次测量第一功率晶体管MH处的漏源电压UDS的数值,并确定另一漏源电压值VDS2。监控装置UV在数值上比较所述另一漏源电压值VDS2和可以与检测阈值TH相等的另一检测阈值。随后,当所述另一漏源电压值VDS2在数值上再次低于并随后再次超过所述另一检测阈值时,随后监控装置UV表现得和第一次超过一样。
第五变形例
第五变形例涉及用于驱动包括第一功率晶体管MH、第二功率晶体管ML和具有第一连接端子和第二连接端子的自举电容CB的驱动器级的方法(参见图7)。当开启第二功率晶体管ML时,给自举电容CB充电。该方法包括以下步骤:
步骤S21:在开启时间t0,开启(S21)第一功率晶体管MH并关断第二功率晶体管ML;
步骤S22:检测(S22)自举电容CB的第一连接端子和第二连接端子之间的电位差值,并确定相应的自举电位差值ΔVBST;
步骤S23:在数值上比较(S23)所确定的自举电位差值ΔVBST和第一阈值;
步骤S24:如果比较(S23)表明所确定的自举电位差值ΔVBST在数值上低于第一阈值SW1时,第一次关断(S24)第一功率晶体管MH并第一次开启第二功率晶体管ML。在这种情况下,首先根据经验推定它通常不是短路而是自举电容的放电。相比于现有技术,不会立即得出结论认为是短路。
该第五变形例的第一子变形例包括下述额外步骤:
步骤S25:在由于确定的自举电位差值ΔVBST在数值上低于第一阈值SW1而进行的第一次关断之后,再次开启(S25)第一功率晶体管MH,并且在从步骤S24的再充电操作开始经过充电时间TL之后,再次关断(S25)第二功率晶体管ML。此时也推定自举电容CB应该被足够地再充电。为此,有利的是在开始步骤S25时进行等待,直到从步骤S24的充电过程开始经过充电时间TL;
步骤S26:再次检测(S26)自举电容CB的第一连接端子和第二连接端子之间的电位差,并确定相应的的另一自举电容电位差值ΔVBST2;
步骤S27:在数值上比较(S27)所确定的另一自举电位差值ΔVBST2和可以与第一阈值相等的另一阈值;
步骤S28:如果所确定的所述另一自举电位差值ΔVBST2在数值上再次低于可以与第一阈值SW1相等的第二阈值SW2,关断(S28)第一功率晶体管MH并关断(S28)第二功率晶体管ML。在这种情况下也推定存在故障。在这种情况下不区分故障的类型。但所述方法特别简单。因此,尝试再一次对自举电容进行再充电,如果不成功,那么推定故障情况并采取安全状态。
步骤S29:当所确定的所述另一自举电位差值ΔVBST2在数值上再次超过第二阈值SW2时,开启(S29)(相当于保持步骤S25的状态)第一功率晶体管MH并关断(S29)第二功率晶体管ML。
优选地,在第一次关断(S24)之后的再次开启(S29)仅在经过自举电容CB的充电时间TL之后发生。
第六变形例
第六变形例涉及用于驱动包括第一功率晶体管MH、第二功率晶体管ML和具有第一连接端子和第二连接端子的自举电容CB的驱动器级的方法(图8)。当开启第二功率晶体管ML时,自举电容CB)被再充电。该方法包括以下步骤:
步骤S31:在开启时间点t0,开启第一功率晶体管MH并关断第二功率晶体管ML。如果在开启时间点t0已经开启第一功率晶体管MH并且在开启时间点t0已经关断第二功率晶体管ML,则不需要该步骤;
步骤S32:检测第一功率晶体管MH处的UDS电压并确定相应的UDS电压值VDS;
步骤S33:在数值上比较所确定的UDS电压值VDS和第一阈值SW1;
步骤S34:当比较表明所确定的UDS电压值VDS在数值上低于阈值SW1时,第一次关断第一功率晶体管MH并第一次开启第二功率晶体管ML。
第六变形例的第一子变形例包括下述步骤:
步骤S35:在步骤S34之后再次开启第一功率晶体管MH并再次关断第二功率晶体管ML,其中,该步骤特别是在充电时间TL之后进行;
步骤S36:当开启第一功率晶体管MH时,再次检测第一功率晶体管MH处的UDS电压UDS,并且再次确定相应的另一UDS电压值VDS2;
步骤S37:在数值上比较所确定的另一UDS电压值VDS2和可以与第一阈值SW1相等的另一阈值SW2;
步骤S38:如果所确定的另一UDS电压值VDS2在数值上超过可以与第一阈值SW1相等的第二阈值SW2,再次关断第一功率晶体管MH,再次关断第二功率晶体管ML;
步骤S39:如果所确定的另一UDS电压值VDS2在数值上再次低于第二阈值SW2时,开启(S39)(相当于保持S35的状态)第一功率晶体管MH并关断(S39)第二功率晶体管ML。
优选地,在第一次关断(S34)之后的再次开启(S35)仅在经过充电时间TL之后进行。
第七变形例
第七变形例再次涉及用于驱动包括第一功率晶体管MH、第二功率晶体管ML和具有第一连接端子和第二连接端子的自举电容CB的驱动器级的方法(图5)。当开启第二功率晶体管ML时,自举电容CB被再充电。该方法再次包括以下步骤:
·在开启时间点t0,开启(S1)第一功率晶体管MH并关断第二功率晶体管ML;
·在开启时间点t0之后经过去抖时间TD之后的有效时间TA中,检测(S2)第一功率晶体管MH的UDS电压,并确定相应的UDS电压值VDS;
·在有效时间TA中在数值上比较(S3)所确定的UDS电压值VDS和第一阈值SW1;和
·当比较表明在有效时间TA内所确定的UDS电压值VDS在数值上超过第一阈值SW1时,关断(S4)第一功率晶体管MH。因此,在此进行该步骤是因为在这样迅速地发生违反第一阈值SW1的情况下,必须推定存在短路。因此,第二功率晶体管ML也在此关断,因为随后应该排除可能存在损坏第一功率晶体管MH的情况的直通电流。因为驱动器本身执行紧急关闭,所以通常不需要外部控制计算机的快速干预。因此,优选地,通过中断线INTN不信号通知设备发生短路的信息,而是中断线INTN的信号仅用于信号通知有事情发生。实际信息存储在驱动器的数据存储器中,数据存储器可以被外部控制计算机读取。然后,外部控制计算机通常首先尝试关断第一功率晶体管MH并开启第二功率晶体管ML,以对自举电容CB再充电。只有这样,外部控制计算机才能通过数据总线DB读取驱动器寄存器并如此地识别短路。由此,控制计算机在短路的情况下不能开启第二功率晶体管MH,例如,在发生这种故障情况之后,监视装置UV和/或PWM发生器G阻止这种开启,直到外部计算机系统的专用的、单独的解除指令明确地允许再次接通第二功率晶体管ML;
·在开启时间点t0之后经过有效时间TA和去抖时间TD之后的延长有效时间TEA中,检测(S5)第一功率晶体管MH处的UDS电压并确定另一相应的UDS电压值VDS2。
·在延长有效时间TEA内在数值上比较(S6)所确定的另一UDS电压值VDS2和第二阈值SW2。
·如果比较表明在延长有效时间TEA内所确定的所述另一UDS电压值VDS2在数值上超过可以与第一阈值SW1相等第二阈值SW2,关断(S7)第一功率晶体管MH并开启第二功率晶体管ML。因此,在这种情况下,第一功率晶体管MH没有充分开启,具有过高的功率消耗并且因此必须被关断。在这种情况下进行该步骤是因为推定短路会导致更快地违反阈值SW1、SW2,因此,由于短路的违反发生得不够快,所以是自举电容CB的放电。因此,为了对自举电容进行再充电,在这种情况下开启第二功率晶体管ML。步骤S7也是再充电步骤。通常,通过中断线INTN信号通知关断。通过步骤S7,由此开始对所述可能放电的自举电容CB充电。
第七变形例的第一子变形例(也参见图5)涉及自举电容CB的受时间控制的再充电,并且与第七变形例的基本步骤相比包括下述额外步骤:
·如果在经过充电时间TL之前在延长时间TEA中已确定的另一UDS电压值VDS2与第二阈值SW2在数值上的比较已经触发了第一功率晶体管MH的关断并第二功率晶体管ML的开启,在充电时间TL之后开启(S8)第一功率晶体管MH并关断第二功率晶体管ML。在前述步骤S7中推定自举电容CB的放电。现在推定自举电容CB被充分充电,则终止该先前推定的被放电的自举电容CB的充电。优选地通过中断线INTN对此进行信号通知。
第七变形例的自举电容CB的受UDS控制的再充电的第二子变形例与第七变形例的基本步骤和第一子变形例相比包括下述额外步骤:
·在充电时间TL内检测(S9)第一功率晶体管MH处的UDS电压UDS并且确定相应的第三UDS电压值VDS3,所述充电时间开始于先前步骤S7中第一功率晶体管MH的关断和第二功率晶体管ML的开启。
·在数值上比较(S10)已确定的UDS电压值VDS3和可以与第一阈值SW1和第二阈值SW2相等的第三阈值SW3;
·如果在充电时间TL结束之前,已确定的UDS电压值VDS3和第三阈值SW3在数值上的比较表明已确定的UDS电压值VDS3在数值上超过第三阈值SW3,开启(S8)第一功率晶体管MH并关断第二功率晶体管ML。因此,自举电容CB的充电过程不受时间控制,而是根据第一功率晶体管的关断状态执行的。由此,在接近100%的高占空比下,通过仅在绝对必要的程度上再充电自举电容CB来控制相应的占空比。在利用长于最大充电时间的充电时间的纯时间控制中,出于安全原因必须考虑时间限制,以便排除任何一种直通电流。因此,在纯时间控制的情况下,干扰显著大于也在此处提出的通过UDS控制进行的再充电方法,在该再充电方法中,在开启之后发生阈值违反的瞬间出现短路和再充电之间的差异。此外,可以将延长有效时间TEA选择为使得去抖时间TD加上有效时间TA加上延长有效时间TEA的和等于PWM周期,从而除去抖时间TA之外始终进行监控。优选地,有效时间TA贯穿每个PWM周期,即,在两个PWM周期之间没有发生功率晶体管MH、ML的开关状态变化时,可以将去抖时间TD设置为0秒。
第七变形例的第三子变形例(也参见图6)与第七变形例的第一和第二子变形例相比包括下述额外步骤:
·在充电时间TL内检测(S9)第一功率晶体管MH处的UDS电压UDS并确定相应第三UDS电压值,该充电时间TL开始于第一功率晶体管MH的关断和第二功率晶体管ML的开启;
·在数值上比较(S10)已确定的第三UDS电压值VDS3和可以与第一阈值SW1和第二阈值SW2相等的第三阈值SW3;
·如果已确定的第三UDS电压值VDS3和第三阈值SW3在数值上的比较表明已确定的第三UDS电压值VDS3在数值上低于第三阈值时,关断(S11)第一功率晶体管MH并关断第二功率晶体管ML。在此,自举电容CB的再充电可能不成功或者存在短路。因此,如在步骤S4中的短路情况一样,优选地在此再次通过中断线INTN、集成电路IC的寄存器和监控装置UV和/或PWM发生器PWMG进行信号通知。优选地,如在步骤S4中一样,PWM发生器PWMG和/或监控装置UV通过外部控制计算机避免再次开启第二功率晶体管ML,直到外部控制计算机的专用解除指令经过专用寄存器再次允许这样地再次开启。优选地,集成电路IC(特别是监控装置UV和/或PWM发生器PWMG)在这种故障情况下通过寄存器和数据总线DB向外部控制计算机输出与步骤S4中的短路识别的情况下的故障代码不同的故障代码。
发明的优点
上述发明的主要优点在于,相位输出PH处的可实现占空比比现有技术的解决方案中的可实现占空比更接近100%,并且可以区分自举电容CB的寄生放电和短路。如果自举电容的再充电发生得过于频繁,即两个再充电之间的时段低于最小再充电时段,则表示自举电容CB处发生故障,该故障可能与安全相关并可以单独报告和处理。这种区分在现有技术中也是不可能的。优点不限于此。
附图说明
图1示出根据本发明的驱动器级的示意性简化框图。
图2示出第一功率晶体管MH处的漏源电压VDS关于时间t的过程曲线和中断信号INTN的过程曲线。
图3示出在开启时间点t0导通第一功率晶体管MH之后第一功率晶体管MH处的自举电压VBST-VPH和栅源电压VGS关于时间的过程曲线。
图4示出在自举电容CB再充电过程期间各种信号的信号过程曲线。
图5示出自举电容CB的受时间和需求控制的再充电的流程图。
图6示出自举电容CB的受UDS和需求控制的再充电的流程图。
图7示出不在短路和自举电容CB的故障之间进行区分的情况下自举电容CB的受自举电压VBST和再充电时间TL控制的再充电的流程图。
图8示出不在短路和自举电容CB的故障之间进行区分的情况下自举电容CB的受漏源电压VDS和再充电时间TL控制的再充电的流程图。
图9示出在没有终止条件的情况下自举电容CB的受自举电压VBST和再充电时间TL控制的再充电的流程图。
具体实施方式
图1示出根据本发明的驱动器级的示意性简化框图。驱动器级的核心是由第一功率晶体管MH和第二功率晶体管ML组成的半桥MH、ML。半桥MH、ML的输出形成相位输出PH。通过第一栅极控制信号GH控制第一功率晶体管MH的控制电极。第一栅极控制信号GH通过第一栅极驱动器GTH响应于第一PWM驱动信号PWMH产生,以用于驱动第一功率晶体管MH的控制电极。在此,第一栅极驱动器GTH由自举电容CB或正电源电压线US直接或间接地供电。如果正电源电压线US的电位相比于参考电位GND太低,那么由自举电容CB向第一栅极驱动器GTH供电,这就是自举电容CB必须始终被充分充电的原因。监控装置UV可以通过第一栅极控制信号GH强制关断(即禁用)第一功率晶体管MH,其中监控装置UV通过第一使能信号ENH向第一栅极驱动器GTH发出信号,以将第一栅极控制信号GH置于关断第一功率晶体管MH的状态。通过第二栅极控制信号GL控制第二功率晶体管ML的控制电极。第二栅极控制信号GL通过第二栅极驱动器GTL响应于第二PWM驱动信号PWML产生,以用于驱动第二功率晶体管PWML的控制电极GL。在此,第二栅极驱动器GTL通常只由正电源电压线US直接地或间接地供电。监控装置UV可以通过第二栅极控制信号GL强制关断(即禁用)第二功率晶体管ML,其中监控装置UV通过第二使能信号ENL向第二栅极驱动器GTL发出信号,以将第二栅极控制信号GL置于关断第二功率晶体管ML的状态。优选地,电压电源电路SV在其电压调节器输出VG处产生相比于参考电位GND的恒定电压VVG。通过支持电容CVG使该恒定电压VVG稳定。当开启第二功率晶体管ML并且关断第一功率晶体管MH时,因为在此情况下自举电容CB的另一端子连接到参考电位GND,所以电压电源电路SV的电压调节器输出VG可以通过二极管D给自举电容CB充电。当正电源电压线US上的电位因任何原因在短时间内崩溃时,自举电容特别是随后可以给第一栅极驱动器GTH的输出级供电。由此,在第一功率晶体管MH将被关断时,确保第一功率晶体管MH的控制端子具有足够高的电位。监控装置UV既可以监控自举节点BST处的相比于参考电位的电位,又可以监控处于关断状态的第一功率晶体管MH上的作为UDS电压UDS的电压降。在故障情况下,可以检测到偏离,并且可以关断功率晶体管MH、ML。优选地,PWM发生器PWMG提供用于驱动第一功率晶体管MH的第一PWM信号PWMH和用于驱动第二功率晶体管ML的第二PWM信号PWML。在故障情况下,在该示例中,监控装置通过中断线INTN与处理器(未示出)通信。
图2示出在第一功率晶体管MH的开启状态下第一功率晶体管MH处的漏源电压VDS的关于时间t的过程曲线和中断信号INTN的过程曲线。由于自举电容CB的放电,第一功率晶体管MH处的漏源电压VDS升高,因为该晶体管不再能充分开启。由此第一功率晶体管MH的开启电阻增大,并且漏源电压VDS升高。当超过检测阈值TH时,监控装置UV检测到该升高并激活中断信号INTN。在此,示例性的中断信号被绘制为低电平有效(Low-Active)。
图3示出了当在开启时间点t0开启第一功率晶体管MH之后自举电容CB处的自举电压VBST-VPH和第一功率晶体管MH处的栅源电压VGS关于时间的过程曲线。在去抖时间TD中,信号自身必须首先稳定。只有这样才能开始有效时间TA。如果在该时间中出现故障,那么该故障很大可能是短路。但该故障也可能是自举电容CB的放电。因此,在这种情况下,监控装置UV首先开启第二功率晶体管ML并关断第一功率晶体管MH,因为随后可以通过二极管D从电压电源电路SV向自举电容CB充电。在充电时间TL之后或者当自举电容CB上的电压足够时,监控装置再次开启第一功率晶体管MH并关断第二功率晶体管ML。如果随后仍然出现故障,那么故障很大可能是短路。例如,两个功率晶体管MH、ML中的一个可能击穿。因此,随后关断两个功率晶体管MH、ML。也可以考虑的是,在有效时间内的这种故障基本上被评估为短路,并随后立即关断两个功率晶体管MH、ML。如果在延长有效时间TEA内出现故障,那么该故障很大可能是自举电容CB的放电。在这种情况下,可以省去第二功率晶体管ML的关断。然而,优选地建议使用两步骤过程。
图4示出在自举电容CB的再充电过程期间各种信号的示例性波形信号波形。监控装置UV首先激活中断信号INTN。在该示例中,监控装置UV通过该信号INTN和可能的一个或多个其他控制信号ST影响PWM发生器PWMG。由于动作链1,因此在该示例中,PWM发生器PWMG使第一PWM信号PWMH去激活,并且关断第一功率晶体管MH。替代地,也可以通过第一使能信号ENH和第一栅极驱动器GTH来实现。在通常由PWM发生器或监控装置确保的第一死区时间TT1之后,通过第二PWM信号PWML开启第二功率晶体管ML,第二PWM信号PWML通过动作链2复位中断信号。
图5示出自举电容CB的受时间和需求控制的再充电的流程图。
该流程图基本上对应于用于操作驱动器级的第七变形例,该驱动器级包括第一功率晶体管MH、第二功率晶体管ML和具有第一端子和第二端子的自举电容CB。当开启第二功率晶体管ML时,自举电容CB被再充电。第七变形例的方法包括下述步骤:
·在开启时间点t0,开启(S1)第一功率晶体管MH并关断第二功率晶体管ML;
·在开启时间点t0之后经过去抖时间TD之后的有效时间TA中,检测(S2)第一功率晶体管MH处的UDS电压并确定相应的UDS电压值VDS;
·在数值上比较(S3)在有效时间TA中所确定的UDS电压值VDS和第一阈值SW1;并且
·如果比较表明在有效时间TA内所确定的UDS电压值VDS在数值上超过第一阈值SW1,关断(S4)第一功率晶体管MH。在此进行该步骤是因为在快速违反第一阈值SW1的情况下,必须推定存在短路。因此,在此也关断第二功率晶体管ML,因为随后应该排除可能存在损坏的第一功率晶体管MH的情况下的直通电流。因为驱动器本身执行紧急关断,所以通常不需要外部控制计算机的快速干预。由此,优选地,没有通过中断线信号通知设备发生短路的消息,而是中断线INTN的信号仅用于信号通知有事情发生。实际信息存储在驱动器的可由外部控制计算机访问的数据存储器中。通常,外部控制计算机随后首先尝试关断第一功率晶体管MH并开启第二功率晶体管ML,以对自举电容CB再充电。只有这样,外部控制计算机才能通过数据总线DB读取驱动器寄存器并如此地识别短路。由此,控制计算机在短路的情况下不能开启第二功率晶体管ML,例如,在发生这种故障的情况之后,监控装置UV和/或PWM发生器G阻止这种开启,直到外部计算机系统的专用的、单独的解除指令明确地允许再次开启第二功率晶体管ML;
·在开启时间点t0之后经过有效时间TA和去抖时间TD之后的延长有效时间TEA中,检测(S5)第一功率晶体管MH处的UDS电压并确定相应的另一UDS电压值VDS2;
·在延长有效时间TEA中,在数值上比较(S6)所确定的另一UDS电压值VDS2和第二阈值SW2;并且
·如果比较表明在延长有效时间TEA中所确定的另一UDS电压值VDS2在数值上超过可以与第一阈值SW1相等的第二阈值SW2,关断(S7)第一功率晶体管MH并开启第二功率晶体管ML。因此,在这种情况下,第一功率晶体管MH没有充分开启,具有太高的功率消耗并且因此必须被关断。在这种情况下进行该步骤是因为认为短路会导致更快地违反阈值SW1、SW2,并因此,由于没有足够快地发生短路的违反,所以违反是自举电容CB的放电。因此,在这种情况下,开启第二功率晶体管ML,以对自举电容CB进行再充电。步骤S7也是再充电步骤。通常,通过中断线INTN来信号通知关断。
·如果在经过充电时间TL之前,在延长有效时间TEA中已确定的另一UDS电压值VDS2与第二阈值SW2在数值上的比较已经触发了第一功率晶体管MH的关断以及第二功率晶体管ML的开启,则在充电时间TL之后开启(S8)第一功率晶体管MH并关断第二功率晶体管ML。在前一步骤S7中,推定违反是自举电容CB的放电。现在将开始对该推定放电的自举电容CB充电。
在PWM周期TPWM结束时,优选地再次开始一个周期。
图6示出自举电容CB的受UDS和需求控制的再充电的流程图。这基本上对应于用于操作驱动器级的第七方法变形例的过程,该驱动器级包括第一功率晶体管MH、第二功率晶体管ML和具有第一连接端子和第二连接端子的自举电容CB。当开启第二功率晶体管ML时,自举电容CB被再充电。第七变形例的方法包括下述步骤:
·在开启时间点t0,开启(S1)第一功率晶体管MH并关断第二功率晶体管ML;
·在开启时间点t0之后经过去抖时间TD之后的有效时间TA中,检测(S2)第一功率晶体管MH处的UDS电压并确定相应的UDS电压值VDS;
·在数值上比较(S3)在有效时间TA中所确定的UDS电压值VDS和第一阈值SW1,并关断第一功率晶体管MH;和
·当比较表明在有效时间TA中所确定的UDS电压值VDS在数值上大于第一阈值SW1时,关断(S4)第二功率晶体管ML。因此,在此进行该步骤是因为在这样快速地出现违反第一阈值SW1的情况下,必须推定存在短路。由此,第二功率晶体管ML也在此关断,因为随后应该排除可能存在损坏的第一功率晶体管MH的情况的直通电流。因为驱动器本身执行紧急关闭,所以通常不需要外部控制计算机的快速干预。由此,优选地,没有通过中断线信号通知设备发生短路的信息,而是中断线INTN的信号只用于信号通知有事情发生。实际信息存储在驱动器的可由外部控制计算机读取的数据存储器中。通常,外部控制计算机会随后尝试关断第一功率晶体管MH并开启第二功率晶体管ML,以对自举电容CB再充电。只有这样,外部控制计算机才能通过数据总线DB读取驱动器寄存器并如此地识别短路。由此,控制计算机在短路的情况下不能开启第二功率晶体管ML,例如,在发生这种故障情况之后,监控装置UV和/或PWM发生器G阻止这种开启,直到外部计算机系统的专用的、单独的解除指令明确地允许再次开启第二功率晶体管ML。
·在开启时间点t0之后经过去抖时间TD和有效时间TA之后的延长有效时间TEA中,检测(S5)第一功率晶体管MH处的UDS电压并确定另一相应的UDS电压值VDS2。
·在延长有效时间TEA中,在数值上比较(S6)所确定的所述另一UDS电压值VDS2和第二阈值SW2;和
·如果比较表明在延长有效时间TEA中所确定的所述另一UDS电压值VDS2在数值上超过可以与第一阈值SW1相等的第二阈值SW2时,关断(S7)第一功率晶体管MH并开启第二功率晶体管ML。因此,在这种情况下,第一功率晶体管MH没有充分开启,具有过高的功率消耗并且由此必须关断。在这种情况下进行该步骤是因为认为短路会导致更快地违反阈值SW1、SW2,并因此,由于没有足够快地发生短路的违反,所以违反阈值必然是自举电容CB的放电。因此,在这种情况下,为了对自举电容CB进行再充电,开启第二功率晶体管ML。因而,步骤S7是再充电步骤。通常,通过中断线INTN来信号通知关断。
·在充电时间TL中,检测(S9)第一功率晶体管MH处的UDS电压UDS并确定相应的第三UDS电压值VDS3,所述充电时间TL开始于先前步骤S7中的第一功率晶体管MH的关断和第二功率晶体管ML的开启;
·在数值上比较(S10)已确定的第三UDS电压值VDS3和可以与第一阈值SW1和第二阈值SW2相等的第三阈值SW3;
·如果在充电时间TL结束之前,已确定的第三UDS电压值VDS3和第三阈值SW3在数值上的比较表明已确定的第三UDS电压值VDS3在数值上达到第三阈值SW3,则开启(S8)第一功率晶体管MH并关断第二功率晶体管ML。因此,自举电容CB的充电过程不是时间控制的,而是根据第一功率晶体管MH的关断状态执行的。由此,在接近100%的高占空比的情况下,通过仅以绝对必要的程度对自举电容CB再充电来控制相应的占空比。对于在长于最大充电时间的充电时间TL的情况下的纯时间控制,出于安全原因必须考虑时间延迟,以便排除任何类型的直通电流。因此,在纯时间控制的情况下,扰动显著大于也在此处提出的通过UDS控制进行的再充电方法,在该再充电方法中,通过在开启之后发生阈值违反的时间点来区分短路情况和再充电情况。此外,可以将延长有效时间TEA选择为使得去抖时间TD加上有效时间TA加上延长有效时间TEA的和等于PWM周期,从而除去抖时间TD之外始终进行监控。优选地,有效时间TA贯穿每个PWM周期,即,在两个PWM周期之间没有发生功率晶体管MH、ML的开关状态变化时,可以将去抖时间TD设置为0秒。
·如果已确定的第三阈值SW3和第三阈值SW3在数值上的比较表明已确定的第三UDS电压值VDS3在数值上低于第三阈值时,关断(S11)第一功率晶体管MH并关断第二功率晶体管ML。在此,自举电容CB的再充电可能不成功或者存在短路。由此,如同步骤S4中的短路情况,优选地在此再次通过中断线INTN以及集成电路IC的寄存器和监控装置UV和/或PWM发生器PWMG进行信号通知。优选地,如同步骤S4,PWM发生器PWMG和/或监控装置UV通过外部控制计算机避免再次开启第二功率晶体管ML,直到外部控制计算机的专用解除指令经过专用寄存器再次允许这样地再次开启。优选地,集成电路IC(特别是监控装置UV和/或PWM发生器PWMG在这种故障情况下通过寄存器和数据总线DB向外部控制计算机发送与步骤S4中的短路识别的情况下的故障代码不同的故障代码。
图7示出在不区分短路和自举电容CB的故障的情况下通过自举电压VBST和再充电时间TL控制自举电容CB的再充电的流程图。
该示例的方法可以由包括第一功率晶体管MH、第二功率晶体管ML、第一栅极驱动器GTH、第二栅极驱动器GTL、具有电压调节器输出VG的电压电源电路SV、二极管D、自举电容CB、正电源电压线US、负电源电压线GND和监控装置UV的驱动器级执行。第一功率晶体管MH和第二功率晶体管ML应再次连接成在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML。这里参考前述的实施例。
在第一步骤S21中,开启第一功率晶体管MH并关断第二功率晶体管ML。在S22中,监控装置UV随后检测自举节点BST处的电位和半桥MH、ML的相位输出PH处的电位之间的电位差,并确定相应的自举电位差值ΔVBST。监控装置UV在随后的另一步骤S23中在数值上比较所确定的自举电位差值ΔVBST和第一阈值SW1。当所确定的自举电位差值ΔVBST在数值上低于比较步骤S23中的第一阈值SW1时,监控装置UV在有条件执行的另一步骤S24中通过第一栅极驱动器GTH关断(S24)第一功率晶体管MH并通过第二栅极驱动器GTL开启第二功率晶体管ML。
在(步骤S24中的)由于在比较步骤S23期间已确定的自举电位差值ΔVBST在数值上低于第一阈值SW1而进行的第一次关断之后的某个时间,监控装置UV在另一步骤S25中通过第一栅极驱动器GTH再次开启第一功率晶体管MH并通过第二栅极驱动器GTL关断第二功率晶体管ML。优选地,(步骤S25中)的再次开启仅在第一次关断(步骤S24)之后经过充电时间TL之后进行。在这里应遵守安全预防措施。在随后的步骤S26中,监控装置UV再次检测自举节点BST处的电位与半桥MH、ML的相位输出PH处的电位之间的电位差,并确定相应的另一自举电位差值ΔVBST2。在下一步骤S27中,监控装置UV在数值上比较所确定的另一自举电位差值ΔVBST2和可以与第一阈值SW1相等的另一阈值SW2。如果在上述比较步骤S27中确定所述另一自举电位差值ΔVBST2在数值上低于另一阈值SW2时,在接下来的步骤S28中,监控装置在再次开启(S25)之后通过第一栅极驱动器GTH再次关断第一功率晶体管MH,并通过第二栅极驱动器GTL同样地关断第二功率晶体管ML。
图8示出在不区分短路和自举电容CB故障的情况下通过漏源电压VDS和再充电时间TL控制自举电容CB的再充电的流程图。
该示例的方法可以由包括第一功率晶体管MH、第二功率晶体管ML、第一栅极驱动器GTH、第二栅极驱动器GTL、具有电压调节器输出VG的电压电源电路SV、二极管D、自举电容CB、正电源电压线US、负电源电压线GND和监控装置UV的驱动器级执行。第一功率晶体管MH和第二功率晶体管ML应该再次与在正电源电压线US和负电源电压线GND之间具有相位输出PH的半桥MH、ML连接。这里参考前述的实施例。
在第一步骤S31中,在开启时间点t0开启第一功率晶体管MH并关断第二功率晶体管ML。时间t与该开启时间点t0有关。首先等待去抖时间TD过去,由此可以完成瞬态过程。在下一步骤S32中,当开启第一功率晶体管MH时(已在步骤S31中发生),监控装置UV检测第一功率晶体管MH的漏极处的电位与第一功率晶体管MH的源极PH处的电位之间的电位差,并且至少暂时确定漏源电压UDS的相应漏源电压值VDS。在下一步骤S33中,监控装置UV在数值上比较漏源电压UDS的所确定的漏源电压值VDS和检测阈值TH(第一阈值SW1)。在有条件的下一步骤S34中,当所确定的漏源电压UDS的漏源电压值VDS在数值上超过检测阈值TH(第一阈值SW1)时,监控装置通过第一栅极驱动器GTH关断第一功率晶体管MH,并且通过第二栅极驱动器GTL开启第二功率晶体管ML。由此开始尝试对自举电容CB再充电。在(由于在比较步骤S33中的已确定的漏源电压UDS的漏源电压值VDS在数值上超过检测阈值TH(第一阈值SW1)而进行的步骤S34中的)关断之后,监控装置UV在一段时间之后在下一步骤S35中通过第一栅极驱动器GTH开启第一功率晶体管MH并通过第二栅极驱动器GTL关断第二功率晶体管ML。监控装置UV在随后的下一测量步骤S36中再次检测第一功率晶体管MH的漏极端子US的电位和第一功率晶体管MH的源极PH处的电位之间的电位差,并确定漏源电压UDS的另一相应的漏源电压值VDS2。在随后的下一比较步骤S37中,监控装置UV在数值上比较所确定的另一漏源电压值VDS2和可以与检测阈值TH(第一阈值SW1)相等的另一检测阈值(第二阈值SW2)。在另一有条件的步骤S38中,当在比较步骤S37中所确定的漏源电压UDS的另一漏源电压值VDS2在数值上超过另一阈值(第二阈值SW2)时,在S38中,监控装置UV通过第一栅极驱动器GTH再次关断第一功率晶体管MH并通过第二栅极驱动器GTL也关断第二功率晶体管ML。随后存在短路或自举电容CB故障,该短路或自举电容CB故障随后可以通过中断线INTN和/或数据总线DB并结合集成电路IC内的专门设置的寄存器信息向更高级别的计算机系统信号通知和通信。
在比较步骤S37中,当所确定的漏源电压UDS的另一漏源电压值VDS2在数值上低于另一检测阈值(第二阈值SW2)时,自举电容CB被足够地充电并且随后也不存在短路。在下一步骤S29中,第一功率晶体管MH可以安全地保持开启并且第二功率晶体管ML保持关断。优选地,然后等待直到PWM周期TPWM结束直至下一次测量S32。在步骤S31中,在第一功率晶体管MH和第二功率晶体管ML没有开关状态变化的情况下,由于不需要瞬态过程而可以将去抖时间TD选择为0秒。
图9示出没有终止条件的情况下通过自举电压VBST和再充电时间TL控制自举电容CB的再充电的流程图。该图示出了用于操作驱动器级的示例性方法,所述驱动器级包括第一功率晶体管MH、第二功率晶体管ML和具有第一连接端子和第二连接端子的自举电容CB。当第二功率晶体管ML开启时,自举电容CB被充电。该方法包括下述步骤:
步骤S42:检测自举电容CB的第一连接端子和第二连接端子之间的电位差,并确定相应的自举电位差值ΔVBST(S22、S42);
步骤S43:在数值上比较所确定的自举电位差值ΔVBST和第一阈值SW1;
步骤S44:当比较步骤S43表明所确定的自举电位差值ΔVBST在数值上低于第一阈值SW1时,关断第一功率晶体管MH并第一次开启(S24、S44)第二功率晶体管ML。由此开始再充电自举电容CB;
步骤S45:由于已确定的自举电位差值ΔVBST在数值上小于第一阈值SW1,在步骤S44中第一次关断之后,特别是在充电时间TL之后,再次开启第一功率晶体管MH,并且再次关断第二功率晶体管ML;
步骤S46:再次检测(S46)自举电容CB的第一连接端子和第二连接端子之间的电位差,并确定(S46)相应的另一自举电位差值ΔVBST2;
步骤S47:在数值上比较所确定的另一自举电位差值ΔVBST2和可以与第一阈值SW1相等的另一阈值SW2。然而,与图7相反,如果所确定的另一自举电位差值ΔVBST2在数值上再次低于可以与第一阈值SW1相等的第二阈值SW2时,如同步骤S44,再次关断(S44)第一功率晶体管MH并再次开启(S44)第二功率晶体管ML。在此长将时间地再充电,直到自举电压VBST等于第二阈值SW2。这可以用于在设备中以不同方式防止直通电流。如前所述,特别有利地是,在步骤S44中的第一次关闭之后的步骤S45中,仅在经过充电时间TL之后再次开启。
附图标记列表
BST自举输入;
CVG用于稳定电压电源电路SV的电压调节器输出VG的恒定电压VVG的外部支持电容;
D二极管;
DB数据总线。例如,外部计算机可以通过数据总线访问集成电路IC和/或监控装置UV和/或PWM发生器PWMG的内部寄存器。例如,数据总线接口可以用于信号通知短路和/或自举电容CB的放电或充足的充电;
ΔVBST自举电位差值。通过检测自举电容CB的第一连接端子和第二连接端子之间的电位差确定自举电位差值。自举电位差值通常表示这些端子之间的电压值。在附图的示例中在步骤S22和S42中确定自举电位差值;
ΔVBST2另一自举电位差值。通过检测自举电容CB的第一连接端子和第二连接端子之间的电位差确定另一自举电位差值。另一自举电位差值通常表示这些端子之间的电压值。在附图的示例中在步骤S26和S46中确定另一自举电位差值;
ENH第一使能信号。监控装置UV使用第一使能信号向第一栅极驱动器GTH信号通知第一栅极控制信号GH应设置在关断(即禁用)第一功率晶体管MH的状态。
ENL第二使能信号。监控装置UV使用第二使能信号向第二栅极驱动器GTL信号通知第二栅极控制信号GL应设置在关断(即禁用)第二功率晶体管ML的状态;
GND负电源电压线。除非另有说明,否则负电源电压线的电位是此处给出的实施例中的参考电位;
GH第一栅极控制信号。第一栅极控制信号由第一栅极驱动器GTH响应于用于驱动第一功率晶体管MH的控制电极的第一PWM驱动信号PWMH产生。在此,第一栅极驱动器GTH由自举电容CB或正电源电压线US直接地或间接地供电。如果正电源电压线US的电位相比于参考电位GND太低,那么从自举电容CB进行第一栅极驱动器GTH的供电,因此自举电容必须总是电力充足的。控装置UV可以通过第一栅极控制信号GH强制关闭第一功率晶体管MH,其中监控装置UV通过第一使能信号ENH向第一栅极驱动器GTH发出信号以将第一栅极控制信号设置为关断(即禁用)第一功率晶体管MH的状态;
GL第二栅极控制信号。第二栅极控制信号由第二栅极驱动器GTL响应于用于驱动第二功率晶体管ML的控制电极的第二PWM驱动信号PWML产生。在此,第二栅极驱动器GTL通常只由正电源电压线US直接地或间接地供电。监控装置UV可以通过第二栅极控制信号GL强制关闭第二功率晶体管ML,其中监控装置UV通过第二使能信号ENL向第二栅极驱动器GTL发出信号,以将第二栅极控制信号设置为关断(即禁用)第二功率晶体管ML的状态;
GND负电源电压线,其电位通常是参考电位;
GTH第一栅极驱动器。第一栅极驱动器产生用于驱动第一功率晶体管MH的控制电极的第一栅极控制信号GH;
GTL第二栅极驱动器。第二栅极驱动器产生用于驱动第二功率晶体管ML的控制电极的第二栅极控制信号GL。优选地,第二栅极驱动器由电压电源电路SV供电;
IC集成电路;
INTN通常存在于处理器的集成电路IC的中断线。例如,中断线的中断信号可以由监控装置UV产生。优选地,中断线上的INTN信号被解释为自举电容CB的充电不足,因为在这种情况下没有时间采取对策。在短路的情况下,除了通过中断线的INTN信号,优选地通常通过数据总线DB来信号通知不是自举电容的充电故障的相应故障。
MH第一功率晶体管;
MH、ML半桥。半桥通过第一功率晶体管MH和第二功率晶体管ML形成;
ML第二功率晶体管;
PH相位输出;
PWMH第一PWM驱动信号。优选地,第一PWM驱动信号由具有PWM周期的PWM发生器PWMG产生;
PWML第二PWM驱动信号。优选地,第二PWM驱动信号由具有PWM周期的PWM发生器PWMG产生;
S1第一步骤(图5和图6)。在第一步骤中,在开启时间点t0开启第一功率晶体管MH并且在该开启时间点t0关断第二功率晶体管ML。优选地,开启时间点等于PWM周期的开始。因此,优选地以PWM周期重复开启时间点。为了避免直通电流,在ML的关断和MH的开启之间可以插入死区时间。
S2第二步骤(图5和图6)。在第二步骤中,在经过去抖时间TD之后确定漏源电压UDS的漏源电压值VDS。
S3第三步骤。在第三步骤中,比较已确定的漏源电压UDS的漏源电压值VDS和第一阈值SW1。
S4第四步骤。只有当第三步骤中的比较表明已确定的漏源电压UDS的漏源电压值VDS大于第一阈值SW1时,执行第四步骤。在这种情况下,第一功率晶体管MH未完全开启,并且第一功率晶体管MH上的电压降过大。这种情况下,由于故障发生过快(等于在有效时间TA中发生故障(也参见图3)),推定存在短路。因此,在第四步骤中关断两个功率晶体管MH、ML以便安全地中断短路电流。
S5第五步骤(图5和图6)。在第五步骤中,在经过抖时间TD和有效时间TA之后,确定漏源电压UDS的另一或第二漏源电压值VDS2。如果该值在延长有效时间内低于第二阈值SW2,那么自举电容CB被充分充电。
S6第六步骤。在第六步骤中,比较已确定的漏源电压UDS的另一或第二漏源电压值VDS2和第二阈值SW2。
S7第七步骤。只有当第六步骤中的比较表明已确定的漏源电压UDS的另一或第二漏源电压值VDS2大于第二阈值SW2时,执行第七步骤。在这种情况下,第一功率晶体管MH在延长有效时间TEA中未完全开启,并且第一功率晶体管MH上的电压降过大。然而,在这种情况下推定没有短路,因为故障发生太慢(等于不在有效时间TA中发生故障(也参见图3和/或图4))。因此,在第七步骤中关断第一功率晶体管MH并开启第二功率晶体管ML,以便再充电自举电容CB。
S8第八步骤(图5)。在第八步骤中,在经过充电时间TL之后开启第一功率晶体管MH,并且在经过充电时间TL之后关断第二功率晶体管ML。由此完成自举电容CB的再充电。
S9第九步骤(参见图6)。在第九步骤中,在再充电(也参见S7)期间确定漏源电压UDS的第三漏源电压值VDS3。
S10第十步骤。在第十步骤中,比较漏源电压UDS的第三漏源电压值VDS3和第三阈值SW3。
S11第十一步骤。在第十一步骤中,经过自举电容CB的再充电时间TL,并且漏源电压UDS的漏源电压值VDS3未超过第三阈值SW3。这被随后解释为存在故障。例如,这可能是潜在的弱短路和/或自举电容可以由于某些原因仍然不能再充电。因此,该故障情况优选地被视为短路,然而优选地向外部计算机进行不同的信号通知,因此可以有效地将该故障情况与步骤S4中的故障情况区分开。类似于步骤S4中的短路情况,因此在此关断第一功率晶体管MH并且同时关断第二功率晶体管ML,因为在数值上对已确定的第三UDS电压值VDS3与可以和第一阈值SW1和第二阈值SW2相等的第三阈值SW3的比较表明已确定的第三UDS电压值VDS3在数值上小于第三阈值。如前所述,此处如同步骤S4中的短路情况,优选地再次通过中断线INTN和集成电路IC或监控装置UV和/或PWM发生器PWMG的寄存器进行信号通知。如同步骤S4,PWM发生器PWMG和/或监控装置UV通过外部控制计算机阻止第二功率晶体管ML的再次开启,直到通过外部控制计算机的专用解除指令经由专用寄存器再次允许这种再次开启。优选地,集成电路IC,特别是监控装置UV和/或PWM发生器,在该故障情况下通过寄存器和数据总线DB向外部控制计算机信号通知与步骤S4中的短路识别的情况下的故障代码不同的故障代码;
S21步骤S21:在步骤S21中,在开启时间点t0开启第一功率晶体管MH并在该开启时间点t0关断第二功率晶体管ML。优选地,开启时间点即为PWM周期的开始。因此,优选地以PWM周期重复开启时间点。然而,该步骤也可以在PWM周期内在经过充电时间TL之后出现。
S22步骤S22:监控装置UV在步骤S21之后的步骤S22中检测自举节点BST处的电位和半桥MH、ML的相位输出PH处的电位之间的电位差,并确定相应的自举电位差值ΔVBST;
S23步骤S23:在步骤S23中,监控装置UV在数值上比较在步骤S22中确定的自举电位差值ΔVBST和第一阈值SW1;
S24步骤S24:在步骤S24中,监控装置UV通过第一栅极驱动器GTH关断第一功率晶体管MH并通过第二栅极驱动器GTL开启第二功率晶体管ML。当在比较步骤S23中确定出在步骤S22中确定的自举电位差值ΔVBST在数值上低于第一阈值SW1时,执行步骤S24;
S25步骤S25:在由于在比较步骤S23中确定出在步骤S22中确定的自举电位差值ΔVBST在数值上低于第一阈值SW1而进行的步骤S24中的第一次关断之后的一段时间,监控装置UV在下一步骤S25中通过第一栅极驱动器GTH再次开启第一功率晶体管MH并通过第二栅极驱动器GTL关断第二功率晶体管ML。优选地,在步骤S24中的第一次关断之后,仅在经过充电时间TL之后才进行步骤S25中的再次开启。在此,应遵守安全防护措施。
S26在步骤S25的下一步骤S26中,监控装置UV检测自举节点BST处的电位和半桥MH、ML的相位输出PH处的电位之间的电位差,并确定相应的另一自举电位差值ΔVBST。
S27在步骤S27中,监控装置UV在数值上比较所确定的另一自举电位差值ΔVBST2和可以与第一阈值SW1相等的另一阈值SW2。
S28在步骤S28中,当在前述比较步骤S27中确定出在步骤S26中确定的另一自举电位差值ΔVBST2在数值上低于另一阈值SW2时,监控装置UV在步骤S25中的再次开启之后通过第一栅极驱动器GTH再次关断第一功率晶体管MH并同样地通过第二栅极驱动器GTL关断第二功率晶体管ML。
S31步骤S31:在步骤S31中,在开启时间点t0开启第一功率晶体管MH并且在该开启时间点t0关断第二功率晶体管ML。优选地,开启时间点即为PWM周期的开始。因此,开启时间点优选地以PWM周期重复。
S32步骤S32:当开启第一功率晶体管MH(参见步骤S31)时,检测第一功率晶体管MH处的UDS电压,并确定漏源电压UDS的相应的漏源电压值VDS;
S33步骤S33:在数值上比较所确定的漏源电压UDS的漏源电压值VDS和第一阈值SW1;
S34步骤S34:当比较步骤S33表明在步骤S32中确定的漏源电压UDS的漏源电压值VDS在数值上超过第一阈值SW1时,第一次关断第一功率晶体管MH并第一次开启第二功率晶体管ML。
S35步骤S35:由于在步骤S32中确定的漏源电压UDS的漏源电压值VDS在数值上超过第一阈值SW1,所以在步骤S34中的第一次关断之后,开启第一功率晶体管MH,并再次关断第二功率晶体管ML,其中,该步骤特别是在充电时间TL之后进行;
S36步骤S36:检测第一功率晶体管MH处的UDS电压,并再次确定漏源电压UDS的相应的另一漏源电压值VDS2;
S37步骤S37:在数值上比较在步骤S36中确定的漏源电压UDS的另一漏源电压值VDS2与可以和第一阈值SW1相等的另一阈值SW2;
S38步骤S38:当在相应的比较步骤S37中确定出在步骤S36确定的漏源电压UDS的另一漏源电压值VDS2在数值上超过可以与第一阈值SW1相等的第二阈值SW2时,关断第一功率晶体管MH并另一次关断第二功率晶体管ML。
S41步骤S41:在比较步骤S41中,在开启时间点t0开启第一功率晶体管MH并且在该开启时间点t0关断第二功率晶体管ML。优选地,开启时间点即为PWM周期的开始。因此,开启时间点优选地以PWM周期重复。
S42步骤S42:检测自举电容CB的第一连接端子和第二连接端子之间的电位差,并确定相应的自举电位差值ΔVBST;
S43步骤S43:在数值上比较在步骤S42中确定的自举电位差值ΔVBST和第一阈值SW1;
S44步骤S44:当在比较步骤S43表明在步骤S42中确定的自举电位差值ΔVBST在数值上低于第一阈值SW1时,关断第一功率晶体管MH并且第一次开启第二功率晶体管ML。由此开始自举电容CB的再充电。
S45步骤S45:在由于在步骤S42中确定的自举电位差值ΔVBST在数值上低于第一阈值SW1而进行的步骤S44中的第一次关断之后(特别是在充电时间TL之后,再次开启第一功率晶体管MH并且再次关断第二功率晶体管ML。特别有利的是,在步骤S44中第一次关断之后经过充电时间TL之后首先进行步骤S45中的再次开启。
S46步骤S46:检测自举电容CB的第一连接端子和第二连接端子之间的电位差,并确定相应的另一自举电位差值ΔVBST2;
S47步骤S47:在数值上比较在步骤S46中确定的另一自举电位差值ΔVBST2和可以与第一阈值SW1相等的另一阈值SW2。与步骤S37相反,如果在比较步骤S46中确定出在步骤S45中确定的另一自举电位差值ΔVBST再次低于可以与第一阈值SW1相等的第二阈值SW2时,步骤S44之后是第一功率晶体管MH的再次关断以及第二功率晶体管ML的再次开启。在此也长时间再充电,直到自举电压VBST等于第二阈值SW2。这可以用于在设备中以不同方式防止直通电流。
SV电压电源电路。优选地,电压电源电路SV在其电压调节器输出VG处产生相比于参考电位GND的恒定电压VVG;
SW1 第一阈值;
SW2 第二阈值;
SW3 第三阈值;
ST 从监控装置去往PWM发生器PWMG的其他控制信号。
t 在PWM周期TPWM内相对于开启时间点t0的时间。
t' 相对于自举电容CB的再充电开始时间点的时间。
t0 开启时间点。开启时间点t0通常即为PWM发生器PWMG的每个PWM周期的开始;
TA 有效时间;
TD 去抖时间;
TEA 延长有效时间;
TH 检测阈值;
TL 充电时间;
TPWM PWM周期;
TT1 第一死区时间;
TT2 第二死区时间;
UDS 第一功率晶体管MH处的漏源电压。
US 具有与负电源电压线GND的电位相反的正电源电压的正电源线US;
UV 监控装置;
VDS 第一功率晶体管MH处的漏源电压UDS的漏源电压值;
VDS2 第一功率晶体管MH处的漏源电压UDS的另一或第二漏源电压值。通常,第二漏源电压值的检测在时间上在漏源电压值VDS的检测之后;
VDS3 第一功率晶体管MH处的漏源电压UDS的第三漏源电压值。通常,第三漏源电压值的检测在时间上在漏源电压值VDS的检测之后且在第二漏源电压值VDS3的检测之后;
VG 电压电源电路SV的电压调节器输出;
VBST 自举电压;
VGH 第一栅极驱动信号VG和负电源电压线GND之间的电压;
VPH 相位输出PH处的相比于参考电位GND的相位电压VPH;
VVG 电压电源电路SV的电压调节器输出VG处的相比于参考电位GND的恒定电压。
Claims (8)
1.一种驱动器级,其包括:
第一功率晶体管(MH);
第二功率晶体管(ML);
第一栅极驱动器(GTH);
第二栅极驱动器(GTL);
具有电压调节器输出(VG)的电压电源电路(SV);
二极管(D);
自举电容(CB);
正电源电压线(US);
负电源电压线(GND);和
监控装置(UV),
其中,所述第一功率晶体管(MH)和所述第二功率晶体管(ML)连接成半桥(MH、ML),所述半桥在所述正电源电压线(US)和所述负电源电压线(GND)之间具有相位输出(PH),
其中,所述第一功率晶体管(MH)的漏极端子连接到所述正电源电压线(US),
其中,所述第一功率晶体管(MH)的源极端子连接到所述相位输出(PH),
其中,所述第二功率晶体管(ML)的源极端子连接到所述负电源电压线(GND),
其中,所述第二功率晶体管(ML)的漏极端子连接到所述相位输出(PH),
其中,所述第一功率晶体管(MH)的作为第一控制端子的栅极由所述第一栅极驱动器(GTH)通过第一栅极驱动器输出(GH)驱动,
其中,所述第二功率晶体管(ML)的作为第二控制端子的栅极由所述第二栅极驱动器(GTL)通过第二栅极驱动器输出(GL)驱动,
其中,所述第一栅极驱动器输出(GH)的逻辑状态取决于第一PWM信号(PWMH),
其中,所述第二栅极驱动器输出(GL)的逻辑状态取决于第二PWM信号(PWML),
其中,当自举节点(BST)处的相对于所述负电源电压线(GND)的电位的电位高于所述正电源电压线(US)的相对于所述负电源电压线(GND)的电位的电位时,所述第一栅极驱动器(GTH)至少由所述自举节点(BST)供电,以开启所述第一功率晶体管(MH),
其中,所述二极管(D)连接在所述电压调节器输出(VG)和所述自举节点(BST)之间,
其中,所述自举电容(CB)连接在所述自举节点(BST)和所述半桥(MH、ML)的所述相位输出(PH)之间,
其中,当所述第一功率晶体管(MH)开启时,所述监控装置(UV)检测所述第一功率晶体管(MH)的漏极端子(US)处的电位和所述第一功率晶体管(MH)的源极(PH)处的电位之间的电位差,并至少暂时地确定漏源电压(UDS)的相应的漏源电压值(VDS),
其中,所述监控装置(UV)在数值上比较所确定的所述漏源电压(UDS)的所述漏源电压值(VDS)和第一阈值(SW1),且
其中,当所确定的所述漏源电压(UDS)的所述漏源电压值(VDS)在数值上超过所述第一阈值(SW1)时,所述监控装置通过所述第一栅极驱动器(GTH)关断所述第一功率晶体管(MH)并通过所述第二栅极驱动器(GTL)开启所述第二功率晶体管(ML)。
2.根据权利要求1所述的驱动器级,
其中,在由于所确定的所述漏源电压值(VDS)在数值上超过所述第一阈值(SW1)而进行的所述关断之后,所述监控装置(UV)通过所述第一栅极驱动器(GTH)开启所述第一功率晶体管(MH)并通过所述第二栅极驱动器(GTL)关断所述第二功率晶体管(ML),
其中,所述监控装置(UV)再次检测所述第一功率晶体管(MH)的漏极端子(US)的电位和所述第一功率晶体管(MH)的源极(PH)处的电位之间的电位差,并确定所述漏源电压(UDS)的相应的另一漏源电压值(VDS2),
其中,所述监控装置(UV)在数值上比较所确定的所述漏源电压(UDS)的所述另一漏源电压值(VDS2)和第二阈值(SW2),且
其中,当所确定的所述漏源电压(UDS)的所述另一漏源电压值(VDS2)在数值上超过所述第二阈值(SW2)时,所述监控装置(UV)通过所述第一栅极驱动器(GTH)再次关断所述第一功率晶体管(MH)并此时也通过所述第二栅极驱动器(GTL)关断所述第二功率晶体管(ML)。
3.根据权利要求2所述的驱动器级,其中,所述第二阈值(SW2)等于所述第一阈值(SW1)。
4.根据权利要求1所述的驱动器级,
其中,所述第一功率晶体管(MH)是MOS晶体管或IGBT晶体管,且
其中,所述第二功率晶体管(ML)是MOS晶体管或IGBT晶体管。
5.一种驱动器级,其包括:
第一功率晶体管(MH);
第二功率晶体管(ML);
正电源电压线(US);
负电源电压线(GND);和
监控装置(UV),
其中,所述第一功率晶体管(MH)和所述第二功率晶体管(ML)连接成半桥(MH、ML),所述半桥在所述正电源电压线(US)和所述负电源电压线(GND)之间具有相位输出(PH),
其中,所述监控装置(UV)检测所述第一功率晶体管(MH)处的漏源电压(UDS)的数值,并确定漏源电压值(VDS),并且
其中,所述监控装置(UV)在数值上比较所述漏源电压值(VDS)和第一阈值(SW1),
其中,当第一阈值(SW1)在数值上被所述漏源电压值(VDS)超过时,所述监控装置(UV)通过第一栅极驱动器(GTH)使所述第一功率晶体管(MH)第一次关断,并且其中,所述监控装置(UV)在这种情况下通过第二栅极驱动器(GTL)使所述第二功率晶体管(ML)开启,
其中,随后,所述监控装置(UV)在这种情况下通过所述第二栅极驱动器(GTL)使所述第二功率晶体管(ML)关断并通过所述第一栅极驱动器(GTH)使所述第一功率晶体管(MH)再次开启,
其中,所述监控装置(UV)再次在数值上检测所述第一功率晶体管(MH)处的所述漏源电压(UDS)并确定另一漏源电压值(VDS2),
其中,所述监控装置(UV)在数值上比较所述另一漏源电压值(VDS2)和第二阈值(SW2),并且
其中,当所述第二阈值(SW2)在数值上再次被所述另一漏源电压值(VDS2)超过时,所述监控装置(UV)通过所述第一栅极驱动器(GTH)使所述第一功率晶体管(MH)第二次关断,并且通过所述第二栅极驱动器(GTL)再次使所述第二功率晶体管(ML)关断。
6.根据权利要求5所述的驱动器级,其中,所述第二阈值(SW2)等于所述第一阈值(SW1)。
7.根据权利要求5所述的驱动器级,其中,在所述第一次关断之后经过充电时间(TL)之后,所述监控装置(UV)通过所述第二栅极驱动器(GTL)使所述第二功率晶体管(ML)关断并通过所述第一栅极驱动器(GTH)使所述第一功率晶体管(MH)再次开启。
8.根据权利要求5所述的驱动器级,
其中,所述第一功率晶体管(MH)是MOS晶体管或IGBT晶体管,且
其中,所述第二功率晶体管(ML)是MOS晶体管或IGBT晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310629535.4A CN116707500A (zh) | 2018-09-26 | 2019-09-26 | 驱动器级 |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018123816.9A DE102018123816B4 (de) | 2018-09-26 | 2018-09-26 | Treiber mit Mitteln zur Unterscheidung zwischen unzureichender Bootstrap-Kapazitätsnachladung und einem Kurzschlussfehlerfall |
DE102018123769.3A DE102018123769A1 (de) | 2018-09-26 | 2018-09-26 | Treiber mit Unterscheidungsmöglichkeit zwischen Bootstrap-Kapazitätsnachladung und Kurzschlussfehlerfall und Verfahren zum Betreiben desselben |
DE102018123825.8 | 2018-09-26 | ||
DE102018123808.8A DE102018123808A1 (de) | 2018-09-26 | 2018-09-26 | Treiber mit spannungsgesteuerter Unterscheidungsmöglichkeit zwischen Bootstrap-Kapazitätsnachladung und Kurzschlussfehlerfall |
DE102018123769.3 | 2018-09-26 | ||
DE102018123825.8A DE102018123825B4 (de) | 2018-09-26 | 2018-09-26 | Treiber mit Unterscheidungsmöglichkeit zwischen Bootstrap-Kapazitätsnachladung und Kurzschlussfehlerfall |
DE102018123808.8 | 2018-09-26 | ||
DE102018123816.9 | 2018-09-26 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310629535.4A Division CN116707500A (zh) | 2018-09-26 | 2019-09-26 | 驱动器级 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110958004A CN110958004A (zh) | 2020-04-03 |
CN110958004B true CN110958004B (zh) | 2023-08-04 |
Family
ID=69976335
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910934317.5A Active CN110958004B (zh) | 2018-09-26 | 2019-09-26 | 可区分自举电容再充电和短路故障的驱动器 |
CN202310629535.4A Pending CN116707500A (zh) | 2018-09-26 | 2019-09-26 | 驱动器级 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310629535.4A Pending CN116707500A (zh) | 2018-09-26 | 2019-09-26 | 驱动器级 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN110958004B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111917409B (zh) * | 2020-08-13 | 2023-12-01 | 昂宝电子(上海)有限公司 | 半桥驱动器及其保护电路和保护方法 |
FR3114457B1 (fr) * | 2020-09-18 | 2022-09-09 | Commissariat Energie Atomique | Commande de deux interrupteurs en série |
CN113890427B (zh) * | 2021-09-29 | 2024-04-19 | 珠海格力电器股份有限公司 | 一种电机中自举电路的保护装置、方法和电机 |
CN117665513A (zh) * | 2022-08-25 | 2024-03-08 | 安徽威灵汽车部件有限公司 | 信号检测电路、检测方法、电机控制器、压缩机及车辆 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060948A (en) * | 1997-06-24 | 2000-05-09 | Stmicroelectronics S.R.L. | Protection circuit for controlling the gate voltage of a hv LDMOS transistor |
CN104022776A (zh) * | 2014-06-27 | 2014-09-03 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060044051A1 (en) * | 2004-08-24 | 2006-03-02 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection |
US8416956B2 (en) * | 2006-07-26 | 2013-04-09 | International Rectifier Corporation | Protected digital audio driver |
US10141845B2 (en) * | 2016-04-13 | 2018-11-27 | Texas Instruments Incorporated | DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching |
-
2019
- 2019-09-26 CN CN201910934317.5A patent/CN110958004B/zh active Active
- 2019-09-26 CN CN202310629535.4A patent/CN116707500A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060948A (en) * | 1997-06-24 | 2000-05-09 | Stmicroelectronics S.R.L. | Protection circuit for controlling the gate voltage of a hv LDMOS transistor |
CN104022776A (zh) * | 2014-06-27 | 2014-09-03 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
Also Published As
Publication number | Publication date |
---|---|
CN116707500A (zh) | 2023-09-05 |
CN110958004A (zh) | 2020-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110958004B (zh) | 可区分自举电容再充电和短路故障的驱动器 | |
JP4180597B2 (ja) | 給電回路の異常検出装置 | |
CN104037750B (zh) | 车载电子控制装置及其供电控制方法 | |
US9573540B2 (en) | On-vehicle electronic control device | |
US20170070222A1 (en) | Adaptive blanking timer for short circuit detection | |
US6459167B1 (en) | System for controlling electromotive force of motor of electric vehicle | |
US10048305B2 (en) | Semiconductor abnormality detection circuit | |
US8299841B2 (en) | Semiconductor device | |
KR20070049561A (ko) | 부하구동장치 | |
US10338126B2 (en) | Open load detection in output stages | |
GB2318935A (en) | Power supply connection failure detector | |
JP4829143B2 (ja) | 温度検出回路 | |
US7265958B2 (en) | Overcurrent protection circuit and semiconductor apparatus | |
KR102587391B1 (ko) | 소비 장치의 안전한 제어 | |
JP2020205553A (ja) | 半導体装置 | |
US20150008973A1 (en) | Switching control circuit for target switching element | |
JP2008092277A (ja) | 負荷駆動回路 | |
JP2001168286A (ja) | 過熱保護機能付き半導体装置の制御回路 | |
JP3966099B2 (ja) | 電気負荷駆動装置 | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
US11133666B2 (en) | System and method for managing power consumption during a fault condition | |
US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
CN104702255B (zh) | 电路和用于操作这种电路的方法 | |
JP2004248415A (ja) | スイッチ回路 | |
JP4007227B2 (ja) | 誘導性負荷制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200929 Address after: Borussia Dortmund Applicant after: Elmers semiconductor Europe Address before: Borussia Dortmund Applicant before: ELMOS SEMICONDUCTOR AG |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |