CN110945646B - 半导体构件和用于制造半导体构件的方法 - Google Patents

半导体构件和用于制造半导体构件的方法 Download PDF

Info

Publication number
CN110945646B
CN110945646B CN201880049497.2A CN201880049497A CN110945646B CN 110945646 B CN110945646 B CN 110945646B CN 201880049497 A CN201880049497 A CN 201880049497A CN 110945646 B CN110945646 B CN 110945646B
Authority
CN
China
Prior art keywords
contact
carrier part
semiconductor
contact surface
sleeve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880049497.2A
Other languages
English (en)
Other versions
CN110945646A (zh
Inventor
R.布兰克
M.弗兰克
P.弗鲁豪夫
S.内雷特
R.克诺夫
B.米勒
J.斯特罗吉斯
K.威尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN110945646A publication Critical patent/CN110945646A/zh
Application granted granted Critical
Publication of CN110945646B publication Critical patent/CN110945646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08238—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7082—Coupling device supported only by cooperation with PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Connecting Device With Holders (AREA)

Abstract

本发明涉及一种半导体构件(10)，具有‑第一载体部件(12)，‑第二载体部件(14)，‑至少一个布置在第一和第二载体部件(12、14)之间的半导体元件(16)，和‑至少一个接触面(18)，所述接触面布置在半导体元件(16)、第一载体部件(12)或第二载体部件(14)上。本发明所要解决的技术问题是，改进一种用于半导体构件的电连接技术，并且为此也说明一种制造方法。所述技术问题通过如下方式解决：‑布置在直接与接触面(18)对置的载体部件(12)上的由导电材料构成的接触套筒(20)，接触套筒与接触面(18)对置地定位，和‑由导电材料构成的接触销(22)，所述接触销在轴向端部具有用于电接触接触面(18)的端侧(24)，并且在背对轴向端部的区域中具有用于使接触销(22)与接触套筒(20)借助压配合相连接的连接区域(26)。

Description

半导体构件和用于制造半导体构件的方法
本发明涉及一种半导体构件，具有第一载体部件、与第一载体部件对置地布置的第二载体部件、至少一个布置在第一和第二载体部件之间的半导体元件和至少一个由导电材料构成的接触面，接触面布置在半导体元件、第一载体部件或第二载体部件上。本发明此外还涉及一种用于制造半导体构件的方法，其中，至少一个半导体元件布置在第一载体部件与和第一载体部件对置地布置的第二载体部件之间，并且至少一个由导电材料构成的接触面布置在半导体元件、第一载体部件或第二载体部件上。
该类型的半导体构件以及用于制造半导体构件的方法在现有技术中是广泛已知的，从而为此不需要单独的文献证明。半导体构件是电子构件，其用于可以实现电子硬件电路中的可预设的功能性。为了该目的，半导体构件具有一个或多个电连接触点，利用电连接触点可以使半导体构件电连接至电子硬件电路。
半导体构件包括半导体元件，半导体元件提供半导体构件的物理的、尤其电气的功能性。通常通过半导体晶体形成半导体元件，半导体晶体通过物理和/或化学过程在其晶体结构方面设计用于可以实现预设的功能性。这种功能性例如在实现无源的电子构件、如电阻、电容器等的情况下也可以例如是晶体管、二极管、晶闸管、它们的组合电路。半导体构件因此可以是晶体管、例如双极型晶体管、场效应晶体管、尤其金属氧化物半导体场效应管(MOSFET)等。此外，半导体构件也可以是绝缘栅双极型晶体管(IGBT)等。最后，半导体构件也可以是晶闸管、例如TRIAC、GTO(门极可关断晶闸管，Gate-turn-off-Thyristor)等。当然也可以以几乎任意的通过半导体构件组合的方式提供所述功能性，尤其以便可以提供另外的补充的功能性。半导体构件例如可以实现双极型晶体管，当晶体管反向地被加载以电压时，双极型晶体管借助补充地集成的二极管实现自振荡功能。
半导体元件布置在第一和第二载体部件之间，例如压入或以其他方式布置在第一和第二载体部件之间。半导体元件当然不仅能够借助机械连接技术与其中一个或两个载体部件连接，而且也可以借助连接技术、如钎焊、融焊、粘贴和/或类似技术与其中一个或两个载体部件连接。也可以设置它们的组合。
载体部件不仅可以用于包括和/或固定半导体元件，而且也可以用于提供壳体功能性。然而，为了构造半导体构件的壳体，也可以设置单独的补充的壳体部件，除了载体部件以外还设置所述壳体部件。尽管如此，所述壳体部件当然也可以与载体部件一体式地构造。
优选由不导电的、即电绝缘的材料形成载体部件和必要时的壳体部件。然而根据应用也可以规定，由导电材料形成至少一个载体部件或壳体部件，并且由此同时提供半导体构件的一个或多个连接触点。此外可以规定，一个或两个载体部件提供半导体元件与半导体构件的至少一个连接触点的电连接。为了该目的设置至少一个接触面，所述接触面能够提供电接触，即与第一和第二载体部件结合半导体元件的布置有关。根据半导体构件和半导体元件的结构，然而也可以设置两个或更多个接触面，所述接触面优选相对彼此电绝缘地构造。优选由导电材料、例如铜、银、铝、之前提到的材料的合金等形成接触面。半导体元件可以借助接触面被电和/或机械接触。
该类型的半导体构件经常也使用在功率电子设备的领域中。这种半导体构件通常在常规的运行中被加载以大的电压和/或大的电流。在现有技术中，平面式的电和热以及机械连接被用于构建半导体构件，并且也用于内部的连接技术以用于接触至少一个半导体元件。所述电和热以及机械连接例如可以在半导体元件的芯片式的结构中设置在芯片下侧，或也设置在芯片上侧。为了实现半导体元件的布置和电连接，载体部件也可以至少部分构造为布线载体。布线载体可以提供不同的布线平面和用于接触面、即不仅用于芯片下侧、而且也用于芯片上侧的连接可能性。
在制造半导体构件时以及也对于半导体构件本身，总体上证实为挑战的是，如此考虑相应的结构元件的公差和用于在技术上解决公差问题的适当的最终措施(Schlussmaβe或称为闭合尺寸)的频繁的应用，使得可以提供可靠的半导体构件。在此，半导体构件横向于包括载体部件和至少一个半导体元件的层结构的高度的公差尤其证实是很难处理的，因为与其他尺寸相比，半导体构件的高度通常较小。
在现有技术中已知的是，作为适当的最终措施，在半导体构件的不同的结构中例如设置具有部分调整的焊料量的焊接。即使这一点证实是合适的，使用还是会受到限制，尤其是在最大可补偿的公差范围方面受到限制。由此也可能导致一定程度上明显的过程风险。此外，这经常需要附加的大量的检查措施，以便可以确定连接的可靠性。
此外，例如使用弹簧触点等来补偿公差的结构证实为是非常昂贵的，尤其在用于功率电子设备的半导体构件的领域中证实为是非常昂贵的。
因此，本发明所要解决的技术问题在于，改进一种用于该类型的半导体构件的电连接技术，并且为此也说明一种制造方法。
作为解决方案，本发明建议根据独立权利要求的半导体构件和用于制造半导体构件的方法。
有利的扩展方案根据从属权利要求的特征得到。
关于该类型的半导体构件，本发明尤其建议，半导体构件具有布置在直接与接触面对置的载体部件上的、由导电材料构成的接触套筒，并且此外具有由导电材料构成的接触销，所述接触套筒与接触面对置地定位；所述接触销在轴向端部具有用于电接触接触面的端侧，并且在背对轴向端部的区域中具有用于将接触销与接触套筒借助压配合(或者说过盈配合)相连接的连接区域。
在方法方面，对于该类型的方法尤其建议，布置在直接与接触面对置的载体部件上的、由导电材料构成的接触套筒与接触面对置地定位，由导电材料构成的接触销布置为，接触销的轴向端部的端侧电接触接触面，并且接触销在背对轴向端部的区域中的连接区域布置在接触套筒中，并且借助压配合与接触套筒连接。
本发明基于导电的接触销的使用，所述接触销一方面借助压配合固定在套筒中，另一方面接触接触面。由此可能的是，在制造半导体构件时，尤其在拼接时已经可以提供公差补偿，因为在结合半导体元件拼接第一和第二载体部件时，接触销以接触接触面的方式、借助压配合固定在套筒中。在此，通过拼接可以使接触销的连接区域的位置固定在接触套筒中。因此，本发明对于连接区域在接触套筒中的可能的行程区域提供借助本发明可以补偿的公差范围。由此，尤其可以补偿公差，所述公差否则在半导体构件的通常非常扁平的结构中、在现有技术中只能够困难地处理。本发明能够实现，即使在半导体构件的非常小的结构高度的情况下也可以提供公差补偿功能。由此可以避免在现有技术中已知的、部分导致较大缺点的公差补偿系统、例如弹簧元件等。
本发明在设置用于功率电子设备的半导体构件的领域中证实为是特别有利的。本发明能够实现提供电连接，所述电连接也可以被加载以大的电流、例如大于例如1A的电流、优选大于例如5A的电流、尤其大于例如10A的电流。在这种电流强度中和用于例如弹簧元件的可用的行程路径很小时，利用这种元件通常很难持续地实现可靠的公差补偿功能。相反地，在大的电气可负载性的情况下，即使在半导体构件的很小的结构高度中，本发明也可以提供良好的公差补偿可能性。
半导体构件的结构高度优选是如下尺寸，该尺寸在第一和第二载体部件结合布置在它们之间的半导体元件的顺序上或层序列上延伸。通常，第一和第二载体部件以及半导体元件构造为扁平的尤其盘形的部件。所述部件利用其大的表面在已完成安装的状态下优选彼此相邻。优选横向于大的表面的延伸地实现高度或结构高度的尺寸。
可以由不导电的材料、例如环氧树脂、尤其纤维增强的环氧树脂、例如FR4、陶瓷材料、例如氧化铝或类似材料、它们的组合等形成第一和/或第二载体部件。
关于半导体元件，第一和/或第二载体部件可以具有相应的布线(或者说线路)，所述布线例如布置在相应的配属于半导体元件的表面上。当然也可以设置多层结构，其中，在第一和/或第二载体部件内相应也布置有导电的连接。
优选通过半导体晶体形成半导体元件，半导体晶体提供期望的功能性。例如可以基于硅、锗、砷化镓、砷化铟镓等形成半导体元件。
半导体构件当然不仅仅需要包括唯一的半导体元件。可以规定，半导体构件包括两个或更多个半导体元件，所述半导体元件例如可以提供相同的功能性，或者也可以提供不同的功能性。因此可以规定，半导体元件例如提供双极型晶体管的功能性，相反地，第二半导体元件提供二极管的功能性。多个组合在此可以设置用于构造半导体构件。
此外，半导体构件当然也可以包括控制电子设备、例如用于控制晶体管的驱动电子设备等。半导体构件具有连接触点，所述连接触点用于使半导体构件与应该布置有半导体构件的电子电路电和/或机械接触。连接触点优选可以通过电气线路与一个或多个半导体元件电耦合，尤其是也可以通过第一和/或第二载体部件提供所述电气线路。连接触点同时也可以根据结构形式提供半导体构件的机械连接和/或热耦合。
如果多个半导体元件布置在半导体构件中，那么所述半导体元件不需要具有相同的尺寸、尤其关于高度的相同的尺寸。可以通过第一和/或第二载体部件、例如通过相应的凸出部和/或凹部补偿不同的尺寸。
为了可以在半导体构件内提供期望的电连接而设置布线，通过导电的连接实现所述布线。导电的连接可以不仅设置在至少一个半导体元件与至少一个第一或第二载体部件之间，而且也设置在两个载体部件之间。
本发明因此能够实现具有大的公差范围的简单的高度适配，其中，同时也能够实现连接的高的电气可负载性。可以随着拼接或拼接过程同时实现连接，其中高度适配的层同时也可以变形和/或被固化，例如与尤其在芯片上侧或芯片下侧和/或类似结构上的进一步的拼接过程、如烧结、焊接同时进行。在此，就此而言本发明也证实有利的是，本发明即使在使用已建立的制造过程的情况下也能够实现根据本发明的作用。因此，本发明尤其也适用于，可以以简单的方式集成在已经存在的制造过程中。
接触销优选是具有圆形的横截面的接触销。接触销然而也可以具有几乎任意的其他的横截面、例如椭圆形、多边形和/或其他的形状的横截面。可以根据压配合的设计以及在工艺方面的制造、必要时适当选择地调整横截面的选择。相应的情况适用于具有开口的接触套筒，所述接触套筒优选匹配于接触销的横截面地构造。但也可以规定，套筒具有其他的横截面轮廓，其中，横截面轮廓被选择为，可以实现接触销在接触套筒的开口内的压配合。可以由实心材料形成接触销。例如当横截面中的电流分布能够设置空心空间或开口时，接触销当然也可以具有空心空间。当然，这也可以用于能够实现更好的压配合，因为由此接触销可以设有弹性。相同的情况也适用于接触套筒。
接触套筒可以是贯通的接触套筒。接触套筒布置在载体部件的开口中，并且可以例如通过将接触套筒布置在开口中而构造。此外当然存在如下可能性，即将接触套筒构造为，使载体部件的开口设有金属化。用于接触套筒的开口可以是盲孔或也可以是通孔。
将接触套筒或相应的载体部件的配属的开口定位为，使与接触套筒借助压配合连接的接触销能够接触接触面。相应地，开口相对于接触面定位。
接触销优选具有至少一个端侧，所述端侧构造用于电接触接触面。为此，端侧可以至少部分平坦地构造，从而其在接触状态下尽可能平面地贴靠在接触面上。此外当然也存在如下可能性，即端侧设有适当的凸出部，所述凸出部在电接触状态下接触接触面。优选地，端侧构造用于可以承担接触面的尽可能大的电流。端侧与接触面的连接面因此优选尽可能大地选择。由此也可以实现冷却功能。
接触销当然也可以由材料组合形成、例如具有层结构或类似结构。在此，层结构可以被选择为，使所述层结构可以特别好地匹配于相应的要求、例如在端侧关于导电性或接触能力的要求、关于补充地也具有适当的可以支持制造和压配合的维持的机械特性的连接区域的要求。
优选通过接触销的连接区域或接触套筒的内部区域的适当选择的外部尺寸实现接触销的连接区域与接触套筒之间的压配合。
接触套筒优选布置在载体部件的开口中。由此可以通过载体部件尤其在压配合的制造和维持方面支持接触套筒。接触套筒因此可以非常节约材料地构造。当然，接触套筒备选地也可以作为单独的构件布置在载体部件上，该构件借助适当的连接技术或类似技术例如在一个端部上与载体部件连接。
证实为特别有利的是，接触销的端侧具有导电的接触辅助材料。接触辅助材料可以用于减小接触面与接触销的端侧之间的过渡电阻。由此可以实现更好的电流通过，从而可以减小在从接触面到接触销或其端侧的过渡部上的损失功率。接触辅助材料例如可以是适当的良好导电的材料，例如焊锡等，所述材料特别有利地提供可变形性，从而接触销的端侧的表面可以尽可能好地匹配于接触面。可变形性可以设置为塑性的和/或弹性的。
优选地，接触销在端侧的端部区域中具有由电绝缘的材料构成的间隔元件。间隔元件例如可以构造为预装配的预制件等。优选地，间隔元件具有高度适配的特性，从而在连接状态下能够建立第一和第二载体部件之间的或半导体元件和对置的载体部件之间的机械连接。例如可以由环氧树脂等形成间隔元件。优选地，间隔元件布置在接触销上，尤其固定在端侧的区域中。例如可以规定，间隔元件具有通孔，在通孔中布置、尤其固定有接触销。所述固定可以规定为径向和轴向的。证实为特别有利的是，接触销具有环绕的外部的凸肩，间隔元件贴靠在凸肩上，并且间隔元件在拼接期间可以利用凸肩以适当的方式被加载力。但也可以规定，接触销的凸肩用于，使间隔元件为了建立压配合的目的在拼接期间将接触销保持在其位置中。
此外建议，第一载体部件和/或第二载体部件具有连接至接触面和/或接触套筒的导体电路。由此可能的是，以简单的方式可以根据布线载体的类型提供布线。可以由导电材料、例如铜、银、铝、其合金等形成导体电路。当然，第一和/或第二载体部件也可以根据导体板的类型构造有多个导体电路和/或接触面和/或接触套筒。优选地，导体电路连接至少一个接触面或接触套筒与半导体构件的连接触点。因此也可以规定，多个导体电路布置在第一和/或第二载体部件的不同的彼此电绝缘的平面内。由此，也可以以简单的方式实现导体电路的交叉，所述导体电路相互间应该不具有电接触。
此外建议，在引导半导体元件、第一载体部件和第二载体部件时实现接触面通过接触销的端侧的接触和/或连接区域与接触套筒的连接。以该方式可以借助仅一个唯一的方法步骤、即拼接之前提到的部件或元件、同时也建立接触套筒与接触销之间的压配合。
此外证实为有利的是，接触销在端侧的端部区域中具有由电绝缘的材料构成的间隔元件，其中，间隔元件在拼接半导体元件、第一载体部件和第二载体部件时被固化。为了该目的，间隔元件至少部分具有可固化的电绝缘的材料。例如可以通过环氧树脂等形成所述材料。当然也可以考虑到纤维增强的材料。间隔元件优选构造为，使间隔元件在第一和第二载体部件以及位于它们之间的半导体元件的拼接状态下确定或具有在载体部件之间的或至少在半导体元件与对置的载体元件之间的距离。因此可以规定，间隔元件首先具有比对于已完成的半导体构件来说需要的尺寸更大的尺寸。在例如可以借助挤压、旋拧连接、铆接等实现的拼接时，间隔元件可以例如通过力作用、基于第一和/或第二载体部件或半导体元件的拼接被减小为所需的高度距离。在该状态下，间隔元件可以被固化，使得间隔元件保持其具有的尺寸。可以例如借助热处理、辐射和/或类似方式进行这种固化。此外当然可以规定，通过拼接本身触发固化。例如可以借助适当的添加剂等实现这一点。
此外建议，在拼接半导体元件、第一载体部件和第二载体部件之前，将接触辅助材料施加到接触销的端侧上。如之前已经阐述的那样，可以通过焊料和/或类似材料形成接触辅助材料，焊料提供至少良好的导电性。此外，当然也可以提供良好的导热性，以便可以尽可能好地冷却从接触面到接触销的端侧的接触过渡部。热量例如可以通过接触销本身导出到接触套筒和进而载体部件，在载体部件上布置有接触套筒。当通过半导体元件提供接触面时，该设计方案尤其证实为有利的。因此也可以通过接触面、接触销和接触套筒补充地冷却半导体元件。
关于根据本发明的半导体构件所说明的优点和作用同样适用于根据本发明的方法，反之亦然。因此，尤其也可以为设备特征撰写方法特征，反之亦然。
通过随后的实施例根据附图产生另外的优点和特征。在附图中，相同的附图标记表示相同的特征和功能。
在附图中：
图1以示意性的侧视图示出在拼接过程之前的半导体构件和其组成部分；并且
图2示出根据图1的在拼接过程之后的半导体构件。
图1以示意图示出用于半导体构件10的侧视图，半导体构件具有第一载体部件12和与第一载体部件12对置地布置的第二载体部件14。载体部件12、14当前构造为平面地构造的平坦的部件，并且同时也是壳体部件，从而在拼接过程后，第一和第二载体部件12、14形成未进一步示出的壳体。
在第一与第二载体部件12、14之间布置了两个半导体元件16，半导体元件当前提供功率构件、例如与单独的反向二极管连接的双极型晶体管。在当前的设计方案中规定，半导体元件16固定在配属于半导体元件的接触面34上，接触面一方面固定在第二载体部件14上。半导体元件16以已知的连接技术固定在接触面34上。在图1的右边的中间区域中示出了两个半导体元件16中的一个，在该半导体元件固定在配属于该半导体元件的接触面34上之前。在图1的左边的区域中示出了第二半导体元件16，其例如固定在配属的接触面34上。
半导体元件16当前是通过硅芯片形成的半导体元件。半导体元件是平面式的并且材料闭合地连接至其相应的接触面34。但也可以规定，力连接地进行连接，即方法是通过拼接半导体构件10提供连接，其中，第一载体部件12将相应的力施加到半导体元件16上。也可以规定，半导体元件16在拼接之前已经在一侧固定在相应的配属的接触面34上。此外可能的是，例如在使用拼接材料、例如烧结预制件等的情况下建立半导体元件16与第一载体部件和第二载体部件14的连接。
此外在该设计方案中规定，第二载体部件14具有接触面18。接触面18以未详细示出的方式与接触面34电连接。
接触面34同时提供与半导体元件16的机械连接和与半导体元件16的电连接。为了该目的，每个半导体元件16具有相应的连接面36，连接面用于与接触面34连接并且除了机械连接以外还提供电连接。
此外，与连接面36对置地在半导体元件16中规定，半导体元件具有另外的连接面38，所述另外的连接面与第一载体部件12的相应的结构在拼接状态中连接(参见图2)。由此，不仅实现半导体元件16在半导体构件10中的机械固定，而且由此也电连接半导体元件16。
为了该目的，第一载体部件12具有由导体电路32构成的结构，导体电路包括未详细表示的用于接触连接面38的接触面。
由导电材料、当前是铜合金形成接触面18、34以及还有导体电路32。备选地或补充地，也可以设置另外的导电的连接、例如银合金、铝合金、它们的组合和/或其他的合金，以便能够实现半导体元件16的电接触和半导体元件16的机械固定。
第一载体部件12此外具有布置在与接触面18直接对置的载体部件12上的、由导电材料构成的接触套筒20。导电材料可以如导体电路32以及接触面18那样构造。然而根据需求，在此也可以设置不同的材料。相对接触面18对置地定位接触套筒20。因此，当第一和第二载体部件12、14定位在相应相互布置的拼接位置中时，接触面18和接触套筒20因此相互对置。
为了建立接触面18与接触套筒20之间的电连接，半导体构件10包括两个同样由导电材料构成的接触销22。材料可以如接触套筒20或接触面18的材料那样被选择，或也与之不同。两个接触销22的每个在其轴向端部具有用于与接触面18电接触的端侧24。此外，每个接触销22在背对上述轴向端部的区域中包括用于将接触销22与接触套筒20连接的连接区域26。接触套筒20和连接区域22的机械尺寸和相应的材料的选择规定为，连接区域26在导入接触套筒20中的状态下提供压配合。利用半导体构件10的拼接来建立压配合，其中，覆盖接触套筒20的导体电路32被穿过(参见图2)。备选地，接触套筒22的开口也可以裸露出，从而导体电路32没有被穿过(未示出)。当前规定，接触销22在连接区域26中的横截面大于在配属于端侧24的区域上的横截面。
接触套筒20当前布置在第一载体部件12的未示出的开口中。因此，原则上当然也可以设置相反的布置，其中，接触套筒20布置在第二载体部件14上，接触面18布置在第一载体部件12上。
为了可以实现相应的接触销22的端侧24在接触面18上的良好的电连接，相应的接触销22的端侧24具有导电的接触辅助材料28，当前通过焊料(或者说钎料)形成接触辅助材料。备选地，在该情况下可以设置烧结连接、扩散焊接、反应的纳米箔(Nanofoil)焊接等。
通过接触辅助材料28可以建立接触面18与接触销22、尤其与其端侧24的良好的电接触。为了该目的，接触辅助材料28优选可以弹性地或塑性地变形，从而接触辅助材料在拼接状态下可以良好地匹配于接触面28。
每个接触销22至少在端侧的端部区域中具有由电绝缘的材料构成的间隔元件30。当前规定，间隔元件30由环氧树脂形成，并且同时提供一定的高度适配性。在此规定，间隔元件30的高度被选择为，使该高度稍微大于在拼接状态下在接触面18与接触套筒20之间的可用的距离。由此实现在拼接状态下间隔元件与第一和第二载体部件12、14之间的力连接的连接。此外为了该目的规定，通过预装配的预制件形成间隔元件30，预制件在拼接状态下或也在拼接期间被固化。
当前在拼接半导体元件16、第一载体部件12和第二载体部件14时，进行接触面通过接触销22的端侧的接触和连接区域26与接触套筒20的连接。随着拼接，也可以通过力作用将之前提到的例如在图1中单独示出的部件拼接在一起，以便形成半导体构件10(图2)。
从图2看到的是，接触销22的与端侧24对置的端部不完全穿过接触套筒20。由此，公差补偿是可能的。接触套筒20此外连接至导体电路32。
从图2看到的是，利用拼接将连接区域26挤压到接触套筒20中，并且以该方式建立压连接。在此证实有利的是，可以以简单的方式补偿高度公差，即通过接触套筒20提供特定的预设的用于导入接触销22的连接区域26的区域。以该方式可能的是，几乎可以任意补偿第一和第二载体部件12、14之间的高度公差。同时可以实现通过间隔元件30导致的相应的调整以及尤其关于电流的高的电气可负载性。
因此，本发明不仅是适用的，而且特别适用于提供(其中必须能够引导大的电流的)功率半导体或功率构件的半导体构件10。
优选地，半导体构件构造用于能够引导5A或更大的、尤其10A或更大的电流。因此，接触销22、接触套筒20和接触面18也优选构造用于引导这种电流。通过本发明可能的是，基本上与高度公差无关地可以提供良好的、可靠的和可加载以大的电流的电连接。由此总体上也可以在常规的运行中改进半导体构件10的可靠性。
在附图中未示出半导体构件10的连接触点，半导体构件10借助连接触点可以以预设的方式与另外的电子硬件电路电耦合。连接触点以适当的方式连接至导体电路32和/或接触面18和/或接触套筒20。
说明书仅用于阐述本发明，并且不应该对本发明造成限制。当然，本发明尤其适用于功率半导体，但本发明的应用并不局限于功率半导体。本发明当然也可以在其他应用中使用在电子设备的领域中，在所述应用中此外可能关键的是补偿临界公差、特别在高度中的临界公差。
附图标记清单
10 半导体构件
12 第一载体部件
14 第二载体部件
16 半导体元件
18 接触面
20 接触套筒
22 接触销
24 端侧
26 连接区域
28 接触辅助材料
30 间隔元件
32 导体电路
34 接触面
36 连接区域
38 连接区域

Claims (9)

1.一种半导体构件(10)，具有
-第一载体部件(12)，
-与第一载体部件(12)对置地布置的第二载体部件(14)，
-至少一个布置在第一和第二载体部件(12、14)之间的半导体元件(16)，和
-至少一个由导电材料构成的接触面(18)，所述接触面布置在第一载体部件(12)或第二载体部件(14)上，
-布置在直接与接触面(18)对置的载体部件(12、14)上的、由导电材料构成的接触套筒(20)，所述接触套筒与所述接触面(18)对置地定位，和
-由导电材料构成的接触销(22)，所述接触销在轴向端部具有用于电接触所述接触面(18)的端侧(24)，并且在背对所述轴向端部的区域中具有用于使接触销(22)与接触套筒(20)借助压配合相连接的连接区域(26)，
-其中，第一载体部件(12)和/或第二载体部件(14)具有连接至接触面(18)和/或接触套筒(20)的导体电路(32)，并且
-其中，第一载体部件(12)和第二载体部件(14)提供半导体元件(16)与半导体构件(10)的至少一个连接触点的电连接。
2.根据权利要求1所述的半导体构件，其特征在于，所述接触套筒(20)布置在载体部件(12)的开口中。
3.根据权利要求1所述的半导体构件，其特征在于，所述接触销(22)的端侧(24)具有导电的接触辅助材料(28)。
4.根据权利要求1所述的半导体构件，其特征在于，所述接触销(22)至少在端侧的端部区域中具有由电绝缘的材料构成的间隔元件(30)。
5.一种用于制造半导体构件(10)的方法，其中，
-至少一个半导体元件(16)布置在第一载体部件(12)与和第一载体部件(12)对置地布置的第二载体部件(14)之间，并且
-至少一个由导电材料构成的接触面(18)布置在第一载体部件(12)或第二载体部件(14)上，
-布置在直接与接触面(18)对置的载体部件(12)上的、由导电材料构成的接触套筒(20)与所述接触面(18)对置地定位，
-由导电材料构成的接触销(22)布置为，使所述接触销(22)的轴向端部的端侧(24)电接触所述接触面(18)，并且
-所述接触销(22)在背对轴向端部的区域中的连接区域(26)布置在接触套筒(20)中，并且借助压配合与接触套筒(20)连接，
-其中，第一载体部件(12)和/或第二载体部件(14)具有连接至接触面(18)和/或接触套筒(20)的导体电路(32)，并且
-其中，第一载体部件(12)和第二载体部件(14)提供半导体元件(16)与半导体构件(10)的至少一个连接触点的电连接。
6.根据权利要求5所述的方法，其特征在于，在拼接半导体元件(16)、第一载体部件(12)和第二载体部件(14)时进行接触面(18)通过接触销(22)的端侧的接触和/或连接区域(26)与接触套筒(20)的连接。
7.根据权利要求5所述的方法，其特征在于，所述接触销(22)在端侧的端部区域中具有由电绝缘的材料构成的间隔元件(30)，其中，所述间隔元件(30)在拼接半导体元件(16)、第一载体部件(12)和第二载体部件(14)时被固化。
8.根据权利要求5所述的方法，其特征在于，在拼接半导体元件(16)、第一载体部件(12)和第二载体部件(14)之前，将接触辅助材料(28)施加到所述接触销(22)的端侧(24)上。
9.根据权利要求5所述的方法，其特征在于，随着所述半导体元件(16)、所述第一载体部件(12)和所述第二载体部件(14)的拼接、建立所述连接区域(26)和所述接触套筒(20)的压配合。
CN201880049497.2A 2017-07-25 2018-07-03 半导体构件和用于制造半导体构件的方法 Active CN110945646B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017212739.2 2017-07-25
DE102017212739.2A DE102017212739A1 (de) 2017-07-25 2017-07-25 Halbleiterbauteil sowie Verfahren zu dessen Herstellung
PCT/EP2018/067971 WO2019020329A1 (de) 2017-07-25 2018-07-03 Halbleiterbauteil sowie verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN110945646A CN110945646A (zh) 2020-03-31
CN110945646B true CN110945646B (zh) 2023-07-14

Family

ID=62874890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880049497.2A Active CN110945646B (zh) 2017-07-25 2018-07-03 半导体构件和用于制造半导体构件的方法

Country Status (5)

Country Link
US (1) US11289425B2 (zh)
EP (1) EP3631850A1 (zh)
CN (1) CN110945646B (zh)
DE (1) DE102017212739A1 (zh)
WO (1) WO2019020329A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017211330A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Toleranzausgleichselement für Schaltbilder
DE102017212739A1 (de) 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US11247059B2 (en) * 2018-11-20 2022-02-15 Pacesetter, Inc. Biostimulator having flexible circuit assembly
EP3751605A1 (de) * 2019-06-11 2020-12-16 Siemens Aktiengesellschaft Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102019125108A1 (de) 2019-09-18 2021-03-18 Audi Ag Leistungselektronikanordnung umfassend eine Leiterplatte und ein Leistungsmodul, Verfahren zur Herstellung einer Leistungselektronikanordnung, Kraftfahrzeug umfassend eine Leistungselektronikanordnung
DE102021208772B4 (de) * 2021-08-11 2024-05-16 Zf Friedrichshafen Ag Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047126A1 (de) * 2000-09-22 2002-05-08 Eupec Gmbh & Co Kg Befestigungseinrichtung
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
EP2194576A1 (en) * 2007-09-18 2010-06-09 Olympus Corporation Laminated mounting structure and method for manufacturing laminated mounting structure
DE102013100700B3 (de) * 2013-01-24 2014-05-15 Infineon Technologies Ag Verfahren zur herstellung einer halbleitermodulanordnung
DE102014116793A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263771A (ja) * 1990-03-13 1991-11-25 Fujitsu Ltd プレスフィットピン
JP2001144399A (ja) * 1999-11-17 2001-05-25 Sony Corp 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法
JP2001332866A (ja) 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
DE102005023977B4 (de) * 2005-05-20 2007-11-29 Sew-Eurodrive Gmbh & Co. Kg Vorrichtung und Verfahren zum Herstellen einer Vorrichtung
KR100734264B1 (ko) 2005-06-16 2007-07-02 삼성전자주식회사 집적회로 패키지와 집적회로 모듈
DE102006025453B4 (de) 2006-05-31 2009-12-24 Infineon Technologies Ag Halbleiterschaltungsanordnung
CN103733434B (zh) * 2011-05-17 2016-06-22 怡得乐工业有限公司 带有防变形顺应挠性针脚的板间连接系统
DE102011084727A1 (de) * 2011-10-18 2013-04-18 Robert Bosch Gmbh Steuergerät für ein Kraftfahrzeug mit einem Steckergehäuse
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
US9407021B2 (en) * 2013-12-29 2016-08-02 Continental Automotive Systems, Inc. Compound cylinder PCB connection
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN109997222B (zh) * 2016-11-30 2024-03-05 深圳修远电子科技有限公司 集成电路系统及封装方法
DE102017212739A1 (de) 2017-07-25 2019-01-31 Siemens Aktiengesellschaft Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102017131324A1 (de) * 2017-12-27 2019-06-27 Beckhoff Automation Gmbh Statormodul und Planarantriebssystem
US10763193B2 (en) * 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
US10993323B2 (en) * 2019-01-14 2021-04-27 Cody Elsing Stackable printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047126A1 (de) * 2000-09-22 2002-05-08 Eupec Gmbh & Co Kg Befestigungseinrichtung
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
EP2194576A1 (en) * 2007-09-18 2010-06-09 Olympus Corporation Laminated mounting structure and method for manufacturing laminated mounting structure
DE102013100700B3 (de) * 2013-01-24 2014-05-15 Infineon Technologies Ag Verfahren zur herstellung einer halbleitermodulanordnung
DE102014116793A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Also Published As

Publication number Publication date
US20200161246A1 (en) 2020-05-21
EP3631850A1 (de) 2020-04-08
US11289425B2 (en) 2022-03-29
DE102017212739A1 (de) 2019-01-31
CN110945646A (zh) 2020-03-31
WO2019020329A1 (de) 2019-01-31

Similar Documents

Publication Publication Date Title
CN110945646B (zh) 半导体构件和用于制造半导体构件的方法
JP6764807B2 (ja) 半導体モジュール
US9609748B2 (en) Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
EP2940726B1 (en) Semiconductor device
US11596077B2 (en) Method for producing a semiconductor module arrangement
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
US20180019190A1 (en) Power semiconductor device
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
CN104392985A (zh) 包括衬底的多芯片器件
US20150279753A1 (en) Power semiconductor module
US20150214189A1 (en) Semiconductor Device Having Multiple Contact Clips
US10062671B2 (en) Circuit board embedding a power semiconductor chip
US20170194296A1 (en) Semiconductor module
CN106252332B (zh) 热敏电阻搭载装置及热敏电阻部件
CN110582847B (zh) 半导体模块
CN115117011A (zh) 功率半导体模块和生产功率半导体模块的方法
US9655265B2 (en) Electronic module
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
CN107078126B (zh) 半导体模块以及半导体模块用的导电构件
EP4125116A2 (en) Power module with press-fit contacts
CN109716877B (zh) 电子组件
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
US20220399259A1 (en) Power Semiconductor Module
US20230112316A1 (en) Power semiconductor module having a dc voltage connecting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant