CN110943127A - 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 - Google Patents
带有肖特基结型场板的高电子迁移率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN110943127A CN110943127A CN201911395004.3A CN201911395004A CN110943127A CN 110943127 A CN110943127 A CN 110943127A CN 201911395004 A CN201911395004 A CN 201911395004A CN 110943127 A CN110943127 A CN 110943127A
- Authority
- CN
- China
- Prior art keywords
- field plate
- schottky junction
- metal
- passivation layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims description 61
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 15
- 229910002601 GaN Inorganic materials 0.000 claims description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000002360 preparation method Methods 0.000 abstract description 7
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种带有肖特基结型场板的高电子迁移率晶体管及其制造方法,它包括衬底、缓冲层、势垒层、源极金属、漏极金属、第一钝化层、第二钝化层、P型栅极、栅极金属与肖特基结型场板。本发明结构器件的P型栅极末端处的电场峰值得到了明显的降低,因此本发明结构器件具有更高的可靠性。本发明将肖特基结型场板和栅极金属采用同一种金属、同一步工艺制备完成,使得带有肖特基结型场板的高电子迁移率晶体管制备成本得到了降低,并且可以与传统高电子迁移率晶体管制备工艺相互兼容。
Description
技术领域
本发明涉及功率半导体器件技术领域,本发明具体涉及一种适用于打印机、电动机、平板显示器等高电压、低电流领域的带有肖特基结型场板的高电子迁移率晶体管及其制造方法。
背景技术
基于氮化镓材料的高电子迁移率晶体管(HEMT)具有击穿电压高、电子迁移率高、开关速度快、工艺步骤简单等优点,在功率半导体器件领域具有广泛的应用前景。然而,HEMT器件在工作状态下会承受高强度的电场应力,使得器件长期工作过程中会产生界面损伤,使器件的性能下降,甚至损坏。因此,通过设计提高器件的可靠性是器件设计人员关注的一个重要问题。
现有研究表明,HEMT器件在工作时器件栅极末端存在较大的电场峰值,在器件工作状态下,栅极末端的强电场会导致该区域产生大量的界面态,导致器件性能下降,带来可靠性问题。目前,解决该问题的方法是增加栅极场板,屏蔽器件栅极末端的强电场。传统的带有栅极场板的HEMT器件结构,如图1所示,在衬底1的上表面固定有缓冲层2,在缓冲层2的上表面固定有势垒层3,在势垒层3的上表面固定有源极金属4、钝化层6、P型栅极7与漏极金属5,源极金属4的右端面与钝化层6的左端面相接,钝化层6覆盖P型栅极7,钝化层6的右端面与漏极金属5的左端面相接;在延伸到P型栅极7上方的钝化层6上开设有连通孔,在连通孔内以及钝化层6的上表面设有栅极金属8。然而,传统栅极场板的效果有限,器件栅极末端依然会存在较强的电场,使得传统器件依然存在较为严重的可靠性问题。
发明内容
本发明的目的之一是克服现有技术中存在的不足,提供一种具有高可靠性的带有肖特基结型场板的高电子迁移率晶体管。
本发明的另一目的是提供一种带有肖特基结型场板的高电子迁移率晶体管的制造方法。
按照本发明提供的技术方案,所述带有肖特基结型场板的高电子迁移率晶体管,包括衬底、缓冲层、势垒层、源极金属、漏极金属、第一钝化层、第二钝化层、P型栅极、栅极金属与肖特基结型场板;
在衬底的上表面固定有缓冲层,在缓冲层的上表面固定有势垒层,在势垒层的上表面固定有源极金属、第一钝化层、P型栅极、肖特基结型场板、第二钝化层与漏极金属,源极金属的右端面与第一钝化层的左端面相接,第一钝化层的右端部分延伸到P型栅极的上方,P型栅极的右端面与肖特基结型场板的左端面相接,肖特基结型场板的右端部分延伸到第二钝化层的上方,第二钝化层的右端面与漏极金属的左端面相接;
在延伸到P型栅极上方的第一钝化层上开设有连通孔,在连通孔内以及P型栅极上方的第一钝化层的上表面设有栅极金属,且栅极金属和肖特基结型场板采用同一种金属制作。
作为优选,所述源极金属的厚度大于第一钝化层的厚度。
作为优选,所述漏极金属的厚度大于第二钝化层的厚度。
作为优选,所述肖特基结型场板采用功函数在4.6eV~5.8eV之间的金属。
一种带有肖特基结型场板的高电子迁移率晶体管的制备方法包括以下步骤:
第一步:利用等离子体增强化学气相沉积设备,在由衬底、缓冲层和势垒层组成的晶圆的上表面沉积P型氮化镓层;
第二步:利用光刻工艺将P型栅极区域以外的P型氮化镓层刻蚀掉而形成P型栅极;
第三步:利用等离子体增强化学气相沉积设备,在势垒层和P型栅极的上表面沉积出钝化层;
第四步:利用刻蚀工艺对钝化层进行刻蚀,将势垒层与源极金属、势垒层与漏极金属以及势垒层与肖特基结型场板相互接触区域上方的钝化层刻蚀掉,形成第二钝化层与右端部分延伸到P型栅极上方的第一钝化层;
第五步:在P型栅极上加工出连通孔,在连通孔内与P型栅极的部分上表面以及肖特基结型场板区域采用同一种金属形成栅极金属和右端部分延伸到第二钝化层上方的肖特基结型场板;
第六步:利用沉积和刻蚀工艺,在对应源极金属和漏极金属位置的势垒层的上表面形成源极金属和漏极金属。
作为优选,所述P型氮化镓层的掺杂浓度为1×1018cm-3~1×1021cm-3、厚度为60nm~120nm。
与现有技术相比,本发明具有如下优点:
场板屏蔽电场的原理是通过场板与二维电子气之间形成的电容在场板上感应出电荷,进而通过感应电荷的屏蔽电场。传统器件采用的栅极场板与二维电子气之间存在钝化层6和势垒层3,而本发明提出的肖特基结型场板与二维电子气之间仅存在势垒层3,因此,肖特基结型场板与二维电子气之间形成的电容远大于传统场板与二维电子气之间的电容,所以,本发明提出的肖特基结型场板可以更有效的感应电荷、屏蔽P型栅极7末端处的电场峰值,使得本发明提出的器件结构具有更高的可靠性。参照图3,相比于传统结构的器件,本发明结构器件的P型栅极7末端处的电场峰值得到了明显的降低,因此本发明结构器件具有更高的可靠性。
本发明公开的带有肖特基结型场板器件制备工艺将肖特基结型场板和栅极金属采用同一种金属、同一步工艺制备完成,使得带有肖特基结型场板的高电子迁移率晶体管制备成本得到了降低,并且可以与传统高电子迁移率晶体管制备工艺相互兼容。
附图说明
图1是传统的带有栅极场板的HEMT器件结构示意图。
图2是本发明提供的带有肖特基结型场板的HEMT结构示意图。
图3是传统结构的HEMT和本发明提供的带有肖特基结型场板的HEMT在击穿状态下的表面电场分布对比图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明带有肖特基结型场板的高电子迁移率晶体管,如图2所示,包括衬底1、缓冲层2、势垒层3、源极金属4、漏极金属5、第一钝化层61、第二钝化层62、P型栅极7、栅极金属8与肖特基结型场板9;
在衬底1的上表面固定有缓冲层2,在缓冲层2的上表面固定有势垒层3,在势垒层3的上表面固定有源极金属4、第一钝化层61、P型栅极7、肖特基结型场板9、第二钝化层62与漏极金属5,源极金属4的右端面与第一钝化层61的左端面相接,第一钝化层61的右端部分延伸到P型栅极7的上方,P型栅极7的右端面与肖特基结型场板9的左端面相接,肖特基结型场板9的右端部分延伸到第二钝化层62的上方,第二钝化层62的右端面与漏极金属5的左端面相接;
在延伸到P型栅极7上方的第一钝化层61上开设有连通孔,在连通孔内以及P型栅极7上方的第一钝化层61的上表面设有栅极金属8,且栅极金属8和肖特基结型场板9采用同一种金属制作。
作为优选,所述源极金属4的厚度大于第一钝化层61的厚度。
作为优选,所述漏极金属5的厚度大于第二钝化层62的厚度。
作为优选,所述肖特基结型场板9采用功函数在4.6eV~5.8eV之间的金属。
一种带有肖特基结型场板的高电子迁移率晶体管的制备方法包括以下步骤:
第一步:利用等离子体增强化学气相沉积设备,在由衬底1、缓冲层2和势垒层3组成的晶圆的上表面沉积P型氮化镓层;
第二步:利用光刻工艺将P型栅极7区域以外的P型氮化镓层刻蚀掉而形成P型栅极7;
第三步:利用等离子体增强化学气相沉积设备,在势垒层3和P型栅极7的上表面沉积出钝化层;
第四步:利用刻蚀工艺对钝化层进行刻蚀,将势垒层3与源极金属4、势垒层3与漏极金属5以及势垒层3与肖特基结型场板9相互接触区域上方的钝化层刻蚀掉,形成第二钝化层62与右端部分延伸到P型栅极7上方的第一钝化层61;
第五步:在P型栅极7上加工出连通孔,在连通孔内与P型栅极7的部分上表面以及肖特基结型场板9区域采用同一种金属、同一步工艺形成栅极金属8和右端部分延伸到第二钝化层62上方的肖特基结型场板9;
第六步:利用沉积和刻蚀工艺,在对应源极金属4和漏极金属5位置的势垒层3的上表面形成源极金属4和漏极金属5。
作为优选,所述P型氮化镓层的掺杂浓度为1×1018cm-3~1×1021cm-3、厚度为60nm~120nm。
Claims (6)
1.一种带有肖特基结型场板的高电子迁移率晶体管,包括衬底(1)、缓冲层(2)、势垒层(3)、源极金属(4)、漏极金属(5)、第一钝化层(61)、第二钝化层(62)、P型栅极(7)、栅极金属(8)与肖特基结型场板(9);其特征是:
在衬底(1)的上表面固定有缓冲层(2),在缓冲层(2)的上表面固定有势垒层(3),在势垒层(3)的上表面固定有源极金属(4)、第一钝化层(61)、P型栅极(7)、肖特基结型场板(9)、第二钝化层(62)与漏极金属(5),源极金属(4)的右端面与第一钝化层(61)的左端面相接,第一钝化层(61)的右端部分延伸到P型栅极(7)的上方,P型栅极(7)的右端面与肖特基结型场板(9)的左端面相接,肖特基结型场板(9)的右端部分延伸到第二钝化层(62)的上方,第二钝化层(62)的右端面与漏极金属(5)的左端面相接;
在延伸到P型栅极(7)上方的第一钝化层(61)上开设有连通孔,在连通孔内以及P型栅极(7)上方的第一钝化层(61)的上表面设有栅极金属(8),且栅极金属(8)和肖特基结型场板(9)采用同一种金属制作。
2.根据权利要求1所述的带有肖特基结型场板的高电子迁移率晶体管,其特征是:所述源极金属(4)的厚度大于第一钝化层(61)的厚度。
3.根据权利要求1所述的带有肖特基结型场板的高电子迁移率晶体管,其特征是:所述漏极金属(5)的厚度大于第二钝化层(62)的厚度。
4.根据权利要求1所述的带有肖特基结型场板的高电子迁移率晶体管,其特征是:所述肖特基结型场板(9)采用功函数在4.6eV~5.8eV之间的金属。
5.一种带有肖特基结型场板的高电子迁移率晶体管的制造方法包括以下步骤:
第一步:利用等离子体增强化学气相沉积设备,在由衬底(1)、缓冲层(2)和势垒层(3)组成的晶圆的上表面沉积P型氮化镓层;
第二步:利用光刻工艺将P型栅极(7)区域以外的P型氮化镓层刻蚀掉而形成P型栅极(7);
第三步:利用等离子体增强化学气相沉积设备,在势垒层(3)和P型栅极(7)的上表面沉积出钝化层;
第四步:利用刻蚀工艺对钝化层进行刻蚀,将势垒层(3)与源极金属(4)、势垒层(3)与漏极金属(5)以及势垒层(3)与肖特基结型场板(9)相互接触区域上方的钝化层刻蚀掉,形成第二钝化层(62)与右端部分延伸到P型栅极(7)上方的第一钝化层(61);
第五步:在P型栅极(7)上加工出连通孔,在连通孔内与P型栅极(7)的部分上表面以及肖特基结型场板(9)区域采用同一种金属形成栅极金属(8)和右端部分延伸到第二钝化层(62)上方的肖特基结型场板(9);
第六步:利用沉积和刻蚀工艺,在对应源极金属(4)和漏极金属(5)位置的势垒层(3)的上表面形成源极金属(4)和漏极金属(5)。
6.根据权利要求5所述的带有肖特基结型场板的高电子迁移率晶体管的制造方法,其特征是:所述P型氮化镓层的掺杂浓度为1×1018cm-3~1×1021cm-3、厚度为60nm~120nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911395004.3A CN110943127A (zh) | 2019-12-30 | 2019-12-30 | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911395004.3A CN110943127A (zh) | 2019-12-30 | 2019-12-30 | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110943127A true CN110943127A (zh) | 2020-03-31 |
Family
ID=69912875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911395004.3A Pending CN110943127A (zh) | 2019-12-30 | 2019-12-30 | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110943127A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101414628A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽г栅高电子迁移率晶体管及其制作方法 |
KR20100057113A (ko) * | 2008-11-21 | 2010-05-31 | 페어차일드코리아반도체 주식회사 | 질화물계 반도체 소자 및 그 제조방법 |
US20130189817A1 (en) * | 2010-08-02 | 2013-07-25 | Marco Peroni | Manufacturing of scalable gate length high electron mobility transistors |
CN107482059A (zh) * | 2017-08-02 | 2017-12-15 | 电子科技大学 | 一种GaN异质结纵向逆导场效应管 |
CN108321199A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 |
CN210956684U (zh) * | 2019-12-30 | 2020-07-07 | 无锡硅动力微电子股份有限公司 | 带有肖特基结型场板的高电子迁移率晶体管 |
-
2019
- 2019-12-30 CN CN201911395004.3A patent/CN110943127A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100057113A (ko) * | 2008-11-21 | 2010-05-31 | 페어차일드코리아반도체 주식회사 | 질화물계 반도체 소자 및 그 제조방법 |
CN101414628A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽г栅高电子迁移率晶体管及其制作方法 |
US20130189817A1 (en) * | 2010-08-02 | 2013-07-25 | Marco Peroni | Manufacturing of scalable gate length high electron mobility transistors |
CN107482059A (zh) * | 2017-08-02 | 2017-12-15 | 电子科技大学 | 一种GaN异质结纵向逆导场效应管 |
CN108321199A (zh) * | 2017-12-28 | 2018-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法 |
CN210956684U (zh) * | 2019-12-30 | 2020-07-07 | 无锡硅动力微电子股份有限公司 | 带有肖特基结型场板的高电子迁移率晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11322606B2 (en) | Heterojunction semiconductor device having high blocking capability | |
CN106876459B (zh) | Ⅲ族氮化物hemt模块及其制法 | |
CN103824845A (zh) | 半导体装置 | |
CN104409493A (zh) | 基于t形栅-漏复合场板的异质结器件及其制作方法 | |
CN104966720A (zh) | Tft基板结构及其制作方法 | |
CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
CN112201687A (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
CN116110796A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
CN210956684U (zh) | 带有肖特基结型场板的高电子迁移率晶体管 | |
Lu et al. | GaN power electronics | |
CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
US9484208B2 (en) | Preparation method of a germanium-based schottky junction | |
CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
CN104393044B (zh) | 绝缘栅型直角栅‑漏复合场板功率器件 | |
CN110943127A (zh) | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 | |
CN116581144A (zh) | 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法 | |
CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
CN115966604A (zh) | 一种半导体器件结构及其制备方法 | |
CN106558606A (zh) | 一种具有多重栅极结构的晶体管及其制备方法 | |
CN112466928B (zh) | 一种同时优化击穿特性和反向特性的GaN HEMT器件及其制作工艺 | |
TW201431069A (zh) | 基於金屬氮氧化物之異質接面場效電晶體 | |
CN206422072U (zh) | 快恢复二极管 | |
CN104465747A (zh) | T形源-漏复合场板功率器件 | |
CN105514154B (zh) | 改善有源区与终端连接区场强均匀性的igbt器件及制造方法 | |
CN104617141A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |