CN101414628A - 凹槽г栅高电子迁移率晶体管及其制作方法 - Google Patents
凹槽г栅高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN101414628A CN101414628A CNA2008102325341A CN200810232534A CN101414628A CN 101414628 A CN101414628 A CN 101414628A CN A2008102325341 A CNA2008102325341 A CN A2008102325341A CN 200810232534 A CN200810232534 A CN 200810232534A CN 101414628 A CN101414628 A CN 101414628A
- Authority
- CN
- China
- Prior art keywords
- groove
- grid
- layer
- barrier layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种凹槽Γ栅高电子迁移率晶体管及其制作方法，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、钝化层(7)、Γ栅(9)和保护层(11)，该势垒层(3)上开有第一凹槽(6)，该钝化层(7)上开有第二凹槽(8)，其中，钝化层(7)上淀积有n个浮空场板(10)，n≥1，与Γ栅构成复合的栅场板结构。每个浮空场板大小相同，相互独立，且相邻两浮空场板之间的间距按照浮空场板排列自Γ栅到漏极方向的个数依次递增。n个浮空场板处于浮空状态，并与Γ栅通过一次工艺完成。本发明具有成品率高、频率特性好和输出功率高的优点，可制作基于III－V族化合物半导体异质结结构的高频大功率器件。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是基于III-V族化合物半导体材料异质结结构的凹槽Γ栅高电子迁移率晶体管，可用作微波、毫米波通讯系统以及雷达系统的基本器件。
技术背景
业内周知，由III族元素和V族元素所组成的半导体材料，即III-V族化合物半导体材料，如氮化镓(GaN)基、砷化镓(GaAs)基、磷化铟(InP)基等半导体材料，它们的禁带宽度往往差异较大，因此人们通常利用这些III-V族化合物半导体材料形成各种异质结结构。由于在异质结中异质结界面两侧的III-V族化合物半导体材料的禁带宽度存在较大的差异，使得这些异质结结构具有一个共同特点：在异质结界面附近产生一个量子势井。对于由III-V族化合物半导体材料所组成的异质结，人们通过对材料进行掺杂，或者利用材料的极化效应等特性，在异质结界面附近的量子势井中产生高浓度的二维电子气，这种二维电子气是由大量的电子载流子构成的。另外由于这种二维电子气被束缚在量子势井中，实现了载流子与电离杂质在空间上的分离，减少了电离杂质对载流子的库仑力作用，消除了电离散射中心的影响，从而大大提高了载流子的迁移率。这种高浓度二维电子气和高载流子迁移率，使得III-V族化合物半导体材料异质结具有良好的电特性。
基于III-V族化合物半导体材料异质结制作而成的高电子迁移率晶体管，继承了III-V族化合物半导体材料异质结的优点，如高载流子浓度、高载流子迁移率、高工作频率、大功率及耐高温等，可以广泛用于微波、毫米波通讯系统以及雷达系统等的基本器件，因此它自从诞生之日起便成为众多研究者研究的热点。1980年，Mimura等人报道成功研制出了第一只AlGaAs/GaAs异质结场效应晶体管，也是一种高电子迁移率晶体管，参见A new field-effect transistor with selectively doped GaAs/n-AlXGa1-XAs heterostructures，Japanese Journal of Applied Physics，Vol.19，No.5，pp.L225-L227，May 1980。1993年，Khan等人报道成功研制出了第一只AlGaN/GaN异质结高电子迁移率晶体管，参见Highelectron mobility transistor based on a GaN-AlXGa1-XN heterojunction，Applied Physics Letters，Vol.63，No.9，pp.1214-1215，August 1993。随着对器件研究的深入，人们对高电子迁移率晶体管的研究不断取得新的突破。然而，当高电子迁移率晶体管工作时，其势垒层耗尽区中的电场线的分布并不均匀，栅极靠近漏极一侧的边缘往往收集大部分的电场线，因此该处的电场相当高。此处的高电场会使得栅极泄漏电流增大，容易导致器件发生雪崩击穿，使其实际击穿电压偏小，从而导致该类器件的高击穿电压和大功率等优势不能充分发挥。另外，器件的栅极泄露电流增大会导致其可靠性变差。
为了提高高电子迁移率晶体管的击穿电压，充分发挥其输出功率高的优势，同时增强器件的可靠性，有研究者采用场板结构对其进行了改进，其结构如图1所示。该结构的基本原理是：利用场板增加了耗尽区的面积，提高了耗尽区可以承担的漏源电压，从而增大了器件的击穿电压；同时，利用场板对势垒层耗尽区中电场线的分布进行调制，减小了栅极泄露电流。在高电子迁移率晶体管中采用场板结构，会在场板下方形成新的耗尽区，即高阻区，增加了栅极与漏极之间势垒层中耗尽区的面积，使得耗尽区可以承担更大的漏源电压，从而增大了器件的击穿电压。在高电子迁移率晶体管中采用场板结构，可以将部分原本收集在栅极靠近漏极一侧的边缘的电场线收集到场板上，尤其是场板靠近漏极一侧的边缘，结果在栅极靠近漏极一侧的边缘和场板靠近漏极一侧的边缘分别出现一个电场峰值，从而减少了栅极靠近漏极一侧的边缘所收集的电场线，降低了该处的电场，减小了栅极泄露电流。2001年，J.Li等人报道了采用Γ栅的异质结场效应晶体管，也是一种采用栅场板的高电子迁移率晶体管，获得了较高的击穿电压，参见Highbreakdown voltage GaN HFET with field plate，Electronics Letters，Vol.37，No.3，pp.196-197，February 2001。此外，为了提高采用栅场板的高电子迁移率晶体管的线性度，进一步改善器件的大信号和小信号微波功率性能，一些研究者采用了凹槽栅型结构。2004年，Yasuhiro Okamoto等人报道了采用栅场板的凹槽栅型异质结场效应晶体管，也是一种凹槽Γ栅高电子迁移率晶体管，提高了器件的跨导和增益，获得了非常高的输出功率和功率附加效率，参见Improved power performance for a recessed-gate AlGaN-GaN heterojunctionFET with a field-modulating plate，IEEE Transactions on Microwave Theory and Techniques，Vol.52，No.11，pp.2536-2540，November 2004。然而采用单一Γ栅的高电子迁移率晶体管击穿电压的增加也是有限度的。2001年，Karmalkar等人报道对Γ栅高电子迁移率晶体管进行仿真，提出了存在一个最优化的场板尺寸结构，使器件的击穿电压达到最大值，参见Enhancement of breakdown voltage in AlGaN/GaN highel ectron mobility transistors usinga field plate，IEEE Transactions on Electron Devices，Vol.48，No.8，pp.1515-1521，August2001。因此为了获得更高的击穿电压，一些研究者采用了各种复杂的场板结构，而目前堆层场板结构在提高高电子迁移率晶体管击穿电压方面最为有效，这种结构通过增加堆层场板的个数可以持续地增加器件的击穿电压，如Xing等人于2004年报道的采用双层栅场板的AlGaN/GaN高电子迁移率晶体管，获得了更高的击穿电压，参见High breakdownvoltage AlGaN-GaN HEMTs achieved by multiple field plates，IEEE Electron Device Letters，Vol.25，No.4，pp.161-163，April 2004。但是采用堆层场板结构的高电子迁移率晶体管的制作工艺比较复杂，每增加一层场板都需要多加光刻、淀积金属、淀积绝缘介质材料、剥离、清洗等工艺步骤，而且要使各层场板下面所淀积的绝缘介质材料具有合适的厚度，必须进行繁琐的工艺调试，因此大大增加了器件制造的难度，降低了器件的成品率。另一个值得人们关注的问题是，所有采用栅场板结构的高电子迁移率晶体管都会在栅场板与二维电子气沟道之间产生附加电容，该附加电容会叠加进器件的栅极与漏极之间的反馈电容中，使得器件的反馈电容增加，导致器件的功率特性和频率特性均有一定的衰减。另外，器件的反馈电容增加，会减弱器件输入与输出之间的隔离，降低了器件的稳定性。
发明内容
本发明的目的在于克服上述已有技术的不足，提供一种制造工艺简单、击穿电压高、可靠性好和稳定性强的凹槽Γ栅高电子迁移率晶体管及其制作方法，以改善器件的频率特性，实现高输出功率和高成品率。
为实现上述目的，本发明提供的器件结构可采用任何III-V族化合物半导体材料异质结结构，其结构自下而上包括：衬底、过渡层、势垒层、源极、漏极、钝化层、Γ栅和保护层，该势垒层上开有第一凹槽，该钝化层上开有第二凹槽，其中，钝化层上淀积有n个浮空场板，n≥1，与Γ栅构成复合的栅场板结构。
所述的每个浮空场板大小相同、相互独立，且与Γ栅的厚度相同。
所述的Γ栅与其最邻近的浮空场板之间的距离为0.09～3.3μm，相邻两浮空场板之间的间距按照浮空场板排列自Γ栅到漏极方向的个数依次递增。
所述的第一凹槽的深度D小于势垒层的厚度，第二凹槽与第一凹槽两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm。
为实现上述目的，本发明提供的制作凹槽Γ栅高电子迁移率晶体管的方法，包括如下过程：
在衬底上外延III-V族化合物半导体材料的过渡层作为器件的工作区；
在过渡层上淀积III-V族化合物半导体材料的势垒层；
在势垒层上第一次制作掩膜，并在势垒层上的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极和漏极；
在势垒层上第二次制作掩膜，并在源极和漏极之间的势垒层上刻蚀出第一凹槽；
分别在源极上部和漏极上部，以及源极和漏极之间的势垒层上部淀积钝化层；
在钝化层上第一次制作掩膜，并在源极和漏极之间的钝化层上刻蚀出第二凹槽，且刻蚀至势垒层的上表面为止，该第二凹槽与第一凹槽两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm；
在钝化层上第二次制作掩膜，利用该掩膜在源极与漏极之间的区域淀积金属，以制作厚度均为0.22～8μm的Γ栅及各浮空场板；
在Γ栅和各浮空场板的外围区域淀积保护层。
本发明器件与传统凹槽Γ栅高电子迁移率晶体管比较具有以下优点：
1.本发明由于采用浮空场板结构，使器件在处于工作状态尤其是处于关态的工作状态时，在Γ栅与其最邻近的浮空场板之间，以及在各个浮空场板彼此之间都存在电容耦合作用，于是电势从Γ栅到最靠近漏极一侧的浮空场板逐渐升高，从而大大增加了Γ栅与漏极之间势垒层中的耗尽区，即高阻区的面积，使得此耗尽区能够承担更大的漏源电压，从而大大提高了器件的击穿电压。
2.本发明由于采用浮空场板结构，使器件势垒层耗尽区中电场线的分布得到了更强的调制，器件中Γ栅在势垒层上靠近漏极一侧的边缘、Γ栅与其最邻近的浮空场板之间、各个浮空场板彼此之间以及最靠近漏极的浮空场板的靠近漏极一侧的边缘都会产生一个电场峰值，而且通过调整Γ栅与其最邻近的浮空场板之间的距离以及各个浮空场板彼此之间的距离，可以使得上述各个电场峰值相等且小于III-V族化合物半导体材料的击穿电场，从而最大限度地减少了Γ栅在势垒层上靠近漏极一侧的边缘所收集的电场线，有效地降低了该处的电场，大大减小了栅极泄露电流，显著增强了器件的可靠性。
3.本发明由于采用浮空场板结构，一方面使Γ栅与其最邻近的浮空场板之间以及各浮空场板彼此之间均产生了一个耦合介质电容，另一方面使位于钝化层上的Γ栅和每个浮空场板与势垒层上表面之间分别产生一个介质电容，这些耦合介质电容与介质电容组成了一个电容网络，其等效电容远小于传统Γ栅所产生的电容，所以与传统凹槽Γ栅高电子迁移率晶体管相比，本发明器件的反馈电容大大减小，频率特性得到了显著改善，同时本发明器件输入与输出之间的隔离得到了显著加强，器件的稳定性得到了进一步增强。
4.本发明器件结构中由于Γ栅和各浮空场板只有一层，因此只需要一步工艺便可以同时实现Γ栅与各浮空场板的制作，避免了传统的堆层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。
仿真结果表明本发明器件的击穿电压远远大于传统凹槽Γ栅高电子迁移率晶体管的击穿电压。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是采用传统栅场板的高电子迁移率晶体管的结构图；
图2是本发明凹槽Γ栅高电子迁移率晶体管的结构图；
图3是本发明凹槽Γ栅高电子迁移率晶体管的制作流程图；
图4是传统凹槽Γ栅高电子迁移率晶体管的部分等效电容图；
图5是本发明凹槽Γ栅高电子迁移率晶体管的部分等效电容图；
图6是对传统器件及本发明器件仿真所得的势垒层中电场曲线图。
具体实施方式
参照图2，本发明凹槽Γ栅高电子迁移率晶体管是基于III-V族化合物半导体异质结结构，其结构自下而上为：衬底1、过渡层2、势垒层3、钝化层7与保护层11。其中，势垒层3上的两端分别为源极4和漏极5，源极4和漏极5之间刻蚀有第一凹槽6。钝化层7位于源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部。在源极和漏极之间的钝化层开有第二凹槽8，该第二凹槽的深度等于钝化层的厚度，且该第二凹槽8与第一凹槽6两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm。Γ栅9的一部分位于第二凹槽8中，另一部分位于钝化层7的上部。在钝化层7上部Γ栅9与漏极5之间制作有n个浮空场板10，n≥1，与Γ栅9构成复合的栅场板结构。第一个浮空场板与Γ栅之间的距离S1为0.09～3.3μm，相邻两浮空场板之间的间距不同，即按照浮空场板个数自Γ栅到漏极方向逐渐增大，且相邻两浮空场板之间的间距均大于S1。各浮空场板10的大小相同，沿着平行于Γ栅宽度的方向放置，不与任何电极或者金属接触，处于相互独立的浮空状态。Γ栅位于钝化层上的有效长度L0为0.3～5μm，每个浮空场板的长度L1均为0.4～4.7μm。保护层11位于Γ栅9和各浮空场板10的外围区域。
上述器件的衬底1可以为蓝宝石、碳化硅、硅或其它外延衬底材料；过渡层2可以由若干层相同或不同的III-V族化合物半导体材料组成，其厚度为1～5μm；势垒层3可以由若干层相同或不同的III-V族化合物半导体材料组成，其厚度为10～50nm；钝化层7可以为SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2或其它绝缘介质材料，其厚度为0.06～0.7μm；保护层11可以是SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2或其它绝缘介质材料，其厚度为0.25～8.3μm；Γ栅9及n个浮空场板10可以采用两层或三层金属层的组合，其厚度均为0.22～8μm。
参照图3，本发明制作凹槽Γ栅高电子迁移率晶体管的过程如下：
步骤1，在衬底1上外延过渡层2作为器件的工作区，如图3a。
选择一衬底1，该衬底材料可以为蓝宝石、碳化硅、硅或其它外延衬底材料，并在其上外延厚度为1～5μm的III-V族化合物半导体材料过渡层2作为器件的工作区，该过渡层材料可以由若干层相同或不同的III-V族化合物半导体材料组成，如仅由GaN材料组成，或自下而上由AlN和GaN两层材料组成，或仅由GaAs材料组成。外延过渡层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外延技术或其它可以用于外延过渡层的技术。
步骤2，在过渡层2上淀积势垒层3，如图3b。
在过渡层2上淀积厚度为10～50nm的势垒层3，该势垒层材料可以由若干层相同或不同的III-V族化合物半导体材料组成，如仅由AlXGa1-XN材料组成，或自下而上由AlXGa1-XN和GaN两层材料组成，或仅由AlXGa1-XAs材料组成，0<X<I，X表示Al组分的含量。淀积势垒层的方法采用金属有机物化学气相淀积技术或分子束外延技术或氢化物气相外延技术或其它可以用于淀积势垒层的技术。
步骤3，在势垒层3上分别制作源极4和漏极5，如图3c。
在势垒层3上第一次制作掩膜，分别在其两端淀积金属，再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属采用Ti/Al/Ni/Au组合或采用Ti/Al/Ti/Au组合或Ti/Al/Mo/Au组合，或采用其它金属组合，金属厚度为0.01～0.04μm/0.03～0.16μm/0.02～0.12μm/0.06～0.15μm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。
步骤4，在势垒层3上刻蚀出第一凹槽6，如图3d。
在势垒层3上第二次制作掩膜，在源极和漏极之间的势垒层上刻蚀出第一凹槽6，该第一凹槽的深度D小于势垒层的厚度。刻蚀凹槽的方法采用反应离子刻蚀技术或感应耦合等离子体技术或反应离子刻蚀-感应耦合等离子体技术或其它可以用于刻蚀凹槽的技术。
步骤5，淀积钝化层7，如图3e。
分别在源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部淀积钝化层7，该钝化层材料可以采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2或其它绝缘介质材料，其厚度为0.06～0.7μm。淀积钝化层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积钝化层的技术。
步骤6，在钝化层7上刻蚀出第二凹槽8，如图3f。
在钝化层7上第一次制作掩膜，并在源极和漏极之间的钝化层上刻蚀出第二凹槽8，且刻蚀至势垒层3的上表面为止，该第二凹槽与第一凹槽6两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm。刻蚀凹槽的方法采用反应离子刻蚀技术或感应耦合等离子体技术或反应离子刻蚀-感应耦合等离子体技术或其它可以用于刻蚀凹槽的技术。
步骤7，制作Γ栅9及各浮空场板10，如图3g。
在钝化层7上第二次制作掩膜，该掩膜是按照Γ栅9与其最邻近的浮空场板之间的距离为0.09～3.3μm，且相邻两浮空场板之间的间距依次增大的规律设置。利用该掩膜在源极与漏极之间的区域淀积金属厚度均为0.22～8μm的Γ栅9及n个浮空场板10，n≥1。该Γ栅及各浮空场板的淀积均采用两层或三层的金属层组合，且下层金属厚度小于上层金属厚度。对于两层金属组合采用Mo/Au或Ni/Au或Pt/Au，厚度均为0.02～1.6μm/0.2～6.4μm；对于三层金属组合采用Mo/Ti/Au或Ni/Ti/Au或Pt/Ti/Au，厚度均为0.02～1.2μm/0.08～2.3μm/0.12～4.5μm。Γ栅位于钝化层上的有效长度L0为0.3～5μm，每个浮空场板的长度L1均为0.4～4.7μm。淀积金属的方法采用电子束蒸发技术或溅射技术或其它可以用于淀积金属的技术。
步骤8，淀积保护层11，如图3h。
在Γ栅9和各浮空场板10的外围区域淀积保护层11，其中保护层材料可以采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2或其它绝缘介质材料，其厚度为0.25～8.3μm。淀积保护层的方法采用化学气相淀积技术或蒸发技术或原子层淀积技术或溅射技术或分子束外延技术或其它可以用于淀积保护层的技术。
根据以上所述的器件结构和制作方法，本发明给出以下六种实施例，但并不限于这些实施例。
实施例一
制作衬底为蓝宝石，钝化层为SiO2，保护层为SiO2，Γ栅和各浮空场板为Mo/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1μm的未掺杂过渡层2，该过渡层自下而上由厚度为45nm的AlN材料和厚度为0.955μm的GaN材料构成。外延下层AlN材料采用的工艺条件为：温度为610℃，压力为186Torr，氢气流量为5000sccm，氨气流量为5000sccm，铝源流量为45μmol/min；外延上层GaN材料采用的工艺条件为：温度为1080℃，压力为186Torr，氢气流量为5000sccm，氨气流量为5000sccm，镓源流量为190μmol/min。
2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为50nm、且铝组分为0.15的未掺杂Al0.15Ga0.85N势垒层3。淀积的工艺条件为：温度为1120℃，压力为186Torr，氢气流量为5000sccm，氨气流量为5000sccm，镓源流量为28μmol/min，铝源流量为5μmol/min。
3.在Al0.15Ga0.85N势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ni/Au金属组合，金属层厚度为0.01μm/0.03μm/0.02μm/0.06μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
快速热退火采用的工艺条件为：温度为830℃，时间为30s。
4.在Al0.15Ga0.85N势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的势垒层上刻蚀出第一凹槽6，该第一凹槽的深度D为25nm。刻蚀凹槽采用的工艺条件为：反应气体Cl2的流量为5sccm，压力为10mT，功率为100W。
5.使用等离子体增强化学气相淀积技术分别覆盖源极4上部和漏极5上部，以及源极和漏极之间的Al0.15Ga0.85N势垒层3上部，完成淀积厚度为0.06μm的SiO2钝化层7。淀积钝化层采用的工艺条件为：气体为N2O及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250℃、25W和1000mT。
6.在SiO2钝化层7上制作掩膜，并使用反应离子刻蚀技术在源极和漏极之间的钝化层上刻蚀出第二凹槽8，且刻蚀至势垒层的上表面为止，该第二凹槽与第一凹槽6两端的间距分别为R1和R2，R1和R2均为0μm。刻蚀凹槽采用的工艺条件为：气体为SF6和O2，气体流量分别为5sccm和2sccm，压力为10mTorr，偏置电压为100V。
7.在SiO2钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为0.02μm/0.2μm的Mo/Au金属组合，分别制作Γ栅9及一个浮空场板10，该Γ栅位于钝化层上的有效长度L0为0.3μm，浮空场板的长度L1为0.4μm，Γ栅与浮空场板之间的距离S1为0.09μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1800W，蒸发速率小于
8.使用等离子体增强化学气相淀积技术分别覆盖Γ栅9和浮空场板10的外围区域，完成淀积厚度为0.25μm的SiO2保护层11，淀积保护层采用的工艺条件为：气体为N2O及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250℃、25W和1000mT。
实施例二
制作衬底为碳化硅，钝化层为SiN，保护层为SiN，Γ栅和各浮空场板为Ni/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为1.7μm的未掺杂过渡层2，该过渡层自下而上由厚度为80nm的AlN材料和厚度为1.62μm的GaN材料构成。外延下层AlN材料采用的工艺条件为：温度为1050℃，压力为190Torr，氢气流量为5100sccm，氨气流量为5100sccm，铝源流量为18μmol/min；外延上层GaN材料采用的工艺条件为：温度为1050℃，压力为190Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流量为190μmol/min。
2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为29nm的未掺杂势垒层3，该势垒层自下而上由厚度为27nm、铝组分为0.3的Al0.3Ga0.7N材料和厚度为2nm的GaN材料构成。淀积下层Al0.3Ga0.7N材料采用的工艺条件为：温度为1090℃，压力为190Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流量为14μmol/min，铝源流量为6μmol/min；淀积上层GaN材料采用的工艺条件为：温度为1090℃，压力为190Torr，氢气流量为5100sccm，氨气流量为5100sccm，镓源流量为5μmol/min。
3.在势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Ti/Au金属组合，金属层厚度为0.02μm/0.12μm/0.07μm/0.07μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
快速热退火采用的工艺条件为：温度为850℃，时间为35s。
4.在势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的势垒层上刻蚀出第一凹槽6，该第一凹槽的深度D为10nm。刻蚀凹槽采用的工艺条件为：反应气体Cl2的流量为5sccm，压力为10mT，功率为100W。
5.使用等离子体增强化学气相淀积技术分别覆盖源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部，完成淀积厚度为0.28μm的SiN钝化层7。淀积钝化层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。
6.在SiN钝化层7上制作掩膜，并使用反应离子刻蚀技术在源极和漏极之间的钝化层上刻蚀出第二凹槽8，且刻蚀至势垒层的上表面为止，该第二凹槽与第一凹槽6两端的间距分别为R1和R2，R1和R2均为2μm。刻蚀凹槽采用的工艺条件为：气体为CF4和O2，气体流量分别为20sccm和2sccm，压力为20mT，偏置电压为100V。
7.在SiN钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为1μm/2.5μm的Ni/Au金属组合，分别制作Γ栅9及两个浮空场板10，该Γ栅位于钝化层上的有效长度L0为2μm，两个浮空场板的长度L1均为1.6μm，Γ栅与第一个浮空场板之间的距离S1为1.4μm，Γ栅与第二个浮空场板之间的距离S2为5.8μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
8.使用等离子体增强化学气相淀积技术分别覆盖Γ栅9和各浮空场板10的外围区域，完成淀积厚度为3.8μm的SiN保护层11。淀积保护层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。
实施例三
制作衬底为硅，钝化层为SiN，保护层为Al2O3，Γ栅和各浮空场板为Pt/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为5μm的未掺杂过渡层2，该过渡层自下而上由厚度为140nm的AlN材料和厚度为4.86μm的GaN材料构成。外延下层AlN材料采用的工艺条件为：温度为890℃，压力为193Torr，氢气流量为5200sccm，氨气流量为5200sccm，铝源流量为45μmol/min；外延上层GaN材料采用的工艺条件为：温度为1080℃，压力为193Torr，氢气流量为5200sccm，氨气流量为5200sccm，镓源流量为190μmol/min。
2.使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为10nm的未掺杂势垒层3，该势垒层自下而上由厚度为8nm、铝组分为0.5的Al0.5Ga0.5N材料和厚度为2nm的GaN材料构成。淀积下层Al0.5Ga0.5N材料采用的工艺条件为：温度为1130℃，压力为193Torr，氢气流量为5200sccm，氨气流量为5200sccm，镓源流量为9μmol/min，铝源流量为9μmol/min；淀积上层GaN材料采用的工艺条件为：温度为1130℃，压力为193Torr，氢气流量为5200sccm，氨气流量为5200sccm，镓源流量为3μmol/min。
3.在势垒层3上制作掩膜，使用电子束蒸发技术在其两端淀积金属，再在N2气氛中进行快速热退火，制作源极4和漏极5，其中所淀积的金属为Ti/Al/Mo/Au金属组合，金属层厚度为0.04μm/0.16μm/0.12μm/0.15μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1800W，蒸发速率小于
快速热退火采用的工艺条件为：温度为880℃，时间为40s。
4.在势垒层3上制作掩膜，使用反应离子刻蚀技术在源极和漏极之间的势垒层上刻蚀出第一凹槽6，该第一凹槽的深度D为2nm。刻蚀凹槽采用的工艺条件为：反应气体Cl2的流量为5sccm，压力为10mT，功率为100W。
5.使用等离子体增强化学气相淀积技术分别覆盖源极4上部和漏极5上部，以及源极和漏极之间的势垒层3上部，完成淀积厚度为0.7μm的SiN钝化层7。淀积钝化层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。
6.在SiN钝化层7上制作掩膜，并使用反应离子刻蚀技术在源极和漏极之间的钝化层上刻蚀出第二凹槽8，且刻蚀至势垒层的上表面为止，该第二凹槽与第一凹槽6两端的间距分别为R1和R2，R1和R2均为4μm。刻蚀凹槽采用的工艺条件为：气体为CF4和O2，气体流量分别为20sccm和2sccm，压力为20mT，偏置电压为100V。
7.在SiN钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为1.6μm/6.4μm的Pt/Au金属组合，分别制作Γ栅9及三个浮空场板10，该Γ栅位于钝化层上的有效长度L0为5μm，三个浮空场板的长度L1均为4.7μm，Γ栅与第一个浮空场板之间的距离S1为3.3μm，Γ栅与第二个浮空场板之间的距离S2为14.6μm，Γ栅与第三个浮空场板之间的距离S3为33μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
8.使用原子层淀积技术分别覆盖Γ栅9和各浮空场板10的外围区域，完成淀积厚度为8.3μm的Al2O3保护层11。淀积保护层采用的工艺条件为：以TMA和H2O为反应源，载气为N2，载气流量为200sccm，衬底温度为300℃，气压为700Pa。
实施例四
制作衬底为蓝宝石，钝化层为SiO2，保护层为Al2O3，Γ栅和各浮空场板为Mo/Ti/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.与实施例一的过程1相同；
2.与实施例一的过程2相同；
3.与实施例一的过程3相同；
4.与实施例一的过程4相同；
5.与实施例一的过程5相同；
6.与实施例一的过程6相同；
7.在SiO2钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为0.02μm/0.08μm/0.12μm的Mo/Ti/Au金属组合，分别制作Γ栅9及一个浮空场板10，该Γ栅位于钝化层上的有效长度L0为0.3μm，浮空场板10的长度L1为0.4μm，Γ栅与浮空场板之间的距离S1为0.09μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1800W，蒸发速率小于
8.使用原子层淀积技术分别覆盖Γ栅9和浮空场板10的外围区域，完成淀积厚度为0.25μm的Al2O3保护层11。淀积保护层采用的工艺条件为：以TMA和H2O为反应源，载气为N2，载气流量为200sccm，衬底温度为300℃，气压为700Pa。
实施例五
制作衬底为碳化硅，钝化层为SiN，保护层为SiO2，Γ栅和各浮空场板为Ni/Ti/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.与实施例二的过程1相同；
2.与实施例二的过程2相同；
3.与实施例二的过程3相同；
4.与实施例二的过程4相同；
5.与实施例二的过程5相同；
6.与实施例二的过程6相同；
7.在SiN钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为0.5μm/1.6μm/2μm的Ni/Ti/Au金属组合，分别制作Γ栅9及两个浮空场板10，该Γ栅位于钝化层上的有效长度L0为1μm，两个浮空场板的长度L1均为1μm，Γ栅与第一个浮空场板之间的距离S1为1.7μm，Γ栅与第二个浮空场板之间的距离S2为6.1μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
8.使用等离子体增强化学气相淀积技术分别覆盖Γ栅9和各浮空场板10的外围区域，完成淀积厚度为4.4μm的SiO2保护层11。淀积保护层采用的工艺条件为：气体为N2O及SiH4，气体流量分别为800sccm和150sccm，温度、RF功率和压力分别为250℃、25W和1000mT。
实施例六
制作衬底为硅，钝化层为SiN，保护层为SiN，Γ栅和各浮空场板为Pt/Ti/Au金属组合的凹槽Γ栅高电子迁移率晶体管，其过程是：
1.与实施例三的过程1相同；
2.与实施例三的过程2相同；
3.与实施例三的过程3相同；
4.与实施例三的过程4相同；
5.与实施例三的过程5相同；
6.与实施例三的过程6相同；
7.在SiN钝化层7上制作掩膜，使用电子束蒸发技术在源极与漏极之间的区域淀积厚度均为1.2μm/2.3μm/4.5μm的Pt/Ti/Au金属组合，分别制作Γ栅9及三个浮空场板10，该Γ栅位于钝化层上的有效长度L0为5μm，三个浮空场板的长度L1均为4.7μm，Γ栅与第一个浮空场板之间的距离S1为3.3μm，Γ栅与第二个浮空场板之间的距离S2为14.7μm，Γ栅与第三个浮空场板之间的距离S3为33μm。淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
8.使用等离子体增强化学气相淀积技术分别覆盖Γ栅9和各浮空场板10的外围区域，完成淀积厚度为8.3μm的SiN保护层11。淀积保护层采用的工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、900sccm和200sccm，温度、RF功率和压力分别为300℃、25W和900mT。
本发明的效果可通过图4、图5和图6进一步说明。
在图4中，Γ栅位于钝化层上的部分与势垒层上表面之间产生了一个介质电容Cf，势垒层中所产生的势垒电容为Cb，因此图4所示的传统凹槽Γ栅高电子迁移率晶体管的Γ栅与二维电子气沟道之间所产生的附加电容为：Cf串联Cb所得的等效电容。在器件实际工作时，Γ栅与二维电子气沟道之间所产生的附加电容会叠加进器件的栅极与漏极之间的反馈电容中，使得器件的反馈电容增加，因此该附加电容越大则器件的功率特性和频率特性衰减越大。
在图5中，Γ栅位于钝化层上的部分与势垒层上表面之间产生了一个介质电容Cf0，n个浮空场板与势垒层上表面之间所产生的介质电容分别为Cf1、Cf2、...、Cfn；在Γ栅到漏极的方向上，Γ栅与其最邻近的浮空场板之间所产生的耦合介质电容以及相邻两浮空场板之间所产生的耦合介质电容依次为Cc1、Cc2、...、Ccn，这些电容构成了n个π形电容网络，这些π形电容网络的总等效电容为Cf′(图中未画出)。势垒层中所产生的势垒电容为Cb，因此本发明器件的Γ栅及各浮空场板与二维电子气沟道之间所产生的附加电容为：Cf′串联Cb所得的等效电容。
比较图4与图5，在本发明器件中从Γ栅到最后一个浮空场板之间的距离，即L0+Sn+L1与传统Γ栅的有效长度L0相同的情况下，本发明器件中的附加电容远小于传统Γ栅器件中的附加电容，表明本发明器件的频率特性优于传统凹槽Γ栅高电子迁移率晶体管，同时表明本发明器件加强了输入与输出之间的隔离，增强了稳定性。
图6给出了采用Al0.29Ga0.71N/GaN异质结结构时，传统凹槽Γ栅高电子迁移率晶体管与本发明采用两个浮空场板的器件在Al0.29Ga0.71N势垒层中的电场仿真图，由该图可以看出，传统凹槽Γ栅高电子迁移率晶体管在势垒层中的电场曲线只形成了2个近似相等的电场峰值，其在势垒层中的电场曲线所覆盖的面积很小，而本发明器件在势垒层中的电场曲线形成了4个近似相等的电场峰值，使得本发明器件在势垒层中的电场曲线所覆盖的面积大大增加，由于在势垒层中的电场曲线所覆盖的面积近似等于器件的击穿电压，说明本发明器件的击穿电压远远大于传统凹槽Γ栅高电子迁移率晶体管的击穿电压。
对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种凹槽Γ栅高电子迁移率晶体管，包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、钝化层(7)、Γ栅(9)和保护层(11)，该势垒层(3)上开有第一凹槽(6)，该钝化层(7)上开有第二凹槽(8)，其特征在于，钝化层(7)上淀积有n个浮空场板(10)，n≥1，与Γ栅构成复合的栅场板结构。
2.根据权利要求1所述的凹槽Γ栅高电子迁移率晶体管，其特征在于每个浮空场板大小相同、相互独立，且与Γ栅(9)的厚度相同。
3.根据权利要求1或2所述的凹槽Γ栅高电子迁移率晶体管，其特征在于Γ栅(9)与其最邻近的浮空场板之间的距离为0.09～3.3μm，相邻两浮空场板之间的间距按照浮空场板排列自Γ栅到漏极方向的个数依次递增。
4.根据权利要求1或2所述的凹槽Γ栅高电子迁移率晶体管，其特征在于每个浮空场板(9)的厚度均为0.22～8μm，长度均为0.4～4.7μm，Γ栅位于钝化层上的有效长度为0.3～5μm。
5.根据权利要求1所述的凹槽Γ栅高电子迁移率晶体管，其特征在于第一凹槽(6)的深度D小于势垒层的厚度，第二凹槽(8)与第一凹槽(6)两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm。
6.一种制作凹槽Γ栅高电子迁移率晶体管的方法，包括如下步骤：
步骤1，在衬底(1)上外延III-V族化合物半导体材料的过渡层(2)作为器件的工作区；
步骤2，在过渡层(2)上淀积III-V族化合物半导体材料的势垒层(3)；
步骤3，在势垒层(3)上第一次制作掩膜，并在势垒层(3)上的两端淀积金属，再在N2气氛中进行快速热退火，分别制作源极(4)和漏极(5)；
步骤4，在势垒层(3)上第二次制作掩膜，并在源极和漏极之间的势垒层上刻蚀出第一凹槽(6)；
步骤5，分别在源极(4)上部和漏极(5)上部，以及源极和漏极之间的势垒层(3)上部淀积钝化层(7)；
步骤6，在钝化层(7)上第一次制作掩膜，并在源极和漏极之间的钝化层上刻蚀出第二凹槽(8)，且刻蚀至势垒层(3)的上表面为止，该第二凹槽(8)与第一凹槽(6)两端的间距分别为R1和R2，R1和R2相等，取值范围均为0～4μm；
步骤7，在钝化层(7)上第二次制作掩膜，利用该掩膜在源极与漏极之间的区域淀积金属，以制作厚度均为0.22～8μm的Γ栅(9)及各浮空场板(10)；
步骤8，在Γ栅(9)和各浮空场板(10)的外围区域淀积保护层(11)。
7.根据权利要求6所述的方法，其特征在于在钝化层(7)上制作掩膜，是按照Γ栅与其最邻近的浮空场板之间的距离为0.09～3.3μm，且相邻两浮空场板之间的间距按照依次增大的顺序设置。
8.根据权利要求6所述的方法，其特征在于在源极与漏极之间的区域淀积金属制作厚度均为0.22～8μm的Γ栅及各浮空场板，采用两层或三层的金属层组合，且下层金属厚度小于上层金属厚度。
9.根据权利要求8所述的方法，其特征在于两层金属组合采用Mo/Au或Ni/Au或Pt/Au，厚度均为0.02～1.6μm/0.2～6.4μm。
10.根据权利要求8所述的方法，其特征在于三层金属组合采用Mo/Ti/Au或Ni/Ti/Au或Pt/Ti/Au，厚度均为0.02～1.2μm/0.08～2.3μm/0.12～4.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102325341A CN101414628B (zh) | 2008-12-01 | 2008-12-01 | 凹槽г栅高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102325341A CN101414628B (zh) | 2008-12-01 | 2008-12-01 | 凹槽г栅高电子迁移率晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101414628A true CN101414628A (zh) | 2009-04-22 |
| CN101414628B CN101414628B (zh) | 2010-08-11 |
Family
ID=40595042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102325341A Expired - Fee Related CN101414628B (zh) | 2008-12-01 | 2008-12-01 | 凹槽г栅高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101414628B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355659A (zh) * | 2015-11-06 | 2016-02-24 | 西安电子科技大学 | 槽栅AlGaN/GaN HEMT器件结构及制作方法 |
| CN110112208A (zh) * | 2019-06-06 | 2019-08-09 | 电子科技大学 | 一种高频低结温的GaN异质结场效应晶体管 |
| CN110943127A (zh) * | 2019-12-30 | 2020-03-31 | 无锡硅动力微电子股份有限公司 | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 |
| CN111261714A (zh) * | 2020-02-27 | 2020-06-09 | 常熟理工学院 | 一种具有高可靠性的氮化镓功率器件及其制备方法 |
| CN112382661A (zh) * | 2020-10-22 | 2021-02-19 | 西南交通大学 | 一种耐高击穿电压的GaN HEMT器件 |
-
2008
- 2008-12-01 CN CN2008102325341A patent/CN101414628B/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355659A (zh) * | 2015-11-06 | 2016-02-24 | 西安电子科技大学 | 槽栅AlGaN/GaN HEMT器件结构及制作方法 |
| CN110112208A (zh) * | 2019-06-06 | 2019-08-09 | 电子科技大学 | 一种高频低结温的GaN异质结场效应晶体管 |
| CN110943127A (zh) * | 2019-12-30 | 2020-03-31 | 无锡硅动力微电子股份有限公司 | 带有肖特基结型场板的高电子迁移率晶体管及其制造方法 |
| CN111261714A (zh) * | 2020-02-27 | 2020-06-09 | 常熟理工学院 | 一种具有高可靠性的氮化镓功率器件及其制备方法 |
| CN111261714B (zh) * | 2020-02-27 | 2023-04-25 | 常熟理工学院 | 一种具有高可靠性的氮化镓功率器件及其制备方法 |
| CN112382661A (zh) * | 2020-10-22 | 2021-02-19 | 西南交通大学 | 一种耐高击穿电压的GaN HEMT器件 |
| CN112382661B (zh) * | 2020-10-22 | 2021-09-07 | 西南交通大学 | 一种耐高击穿电压的GaN HEMT器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101414628B (zh) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101414633B (zh) | 凹槽绝缘栅型复合栅场板高电子迁移率器件 | |
| CN101414629B (zh) | 源场板高电子迁移率晶体管 | |
| CN101414625B (zh) | 槽栅型栅-漏复合场板高电子迁移率晶体管 | |
| CN106373884B (zh) | 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN106229345A (zh) | 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法 | |
| CN102881722A (zh) | 源场板异质结场效应晶体管及其制作方法 | |
| CN105931999A (zh) | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
| CN101414622B (zh) | 基于源场板和漏场板的复合场板异质结场效应晶体管 | |
| CN104393035B (zh) | 基于介质调制的复合源场板异质结场效应晶体管 | |
| CN101414628B (zh) | 凹槽г栅高电子迁移率晶体管及其制作方法 | |
| CN101414634B (zh) | 凹槽绝缘栅型复合源场板的异质结场效应晶体管 | |
| CN101414627B (zh) | 绝缘栅型源-漏复合场板高电子迁移率晶体管及其制作方法 | |
| CN111900203A (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN101414635B (zh) | 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法 | |
| CN101419982B (zh) | 槽栅型源场板高电子迁移率器件及其制作方法 | |
| CN101414626A (zh) | 绝缘栅型栅-漏复合场板功率器件 | |
| CN104409494B (zh) | 基于直角源场板和直角漏场板的复合场板功率器件 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| CN101414636B (zh) | 凹槽绝缘栅型源-漏复合场板高电子迁移率晶体管 | |
| CN113178480A (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN104393044A (zh) | 绝缘栅型直角栅-漏复合场板功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100811 Termination date: 20161201 |