CN110915197A - 半导体设备和电子装置 - Google Patents

半导体设备和电子装置 Download PDF

Info

Publication number
CN110915197A
CN110915197A CN201880047019.8A CN201880047019A CN110915197A CN 110915197 A CN110915197 A CN 110915197A CN 201880047019 A CN201880047019 A CN 201880047019A CN 110915197 A CN110915197 A CN 110915197A
Authority
CN
China
Prior art keywords
conductor
mesh
conductor layer
loop
configuration example
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880047019.8A
Other languages
English (en)
Other versions
CN110915197B (zh
Inventor
宫本宗
秋山义行
角田纯一
児岛秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110915197A publication Critical patent/CN110915197A/zh
Application granted granted Critical
Publication of CN110915197B publication Critical patent/CN110915197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

本技术涉及一种半导体设备和一种电子装置，由此可以抑制信号中噪声的产生。该半导体设备具有：第一半导体基板，其中，形成第一导体回路的至少一部分；以及第二半导体基板，其包括第一导体层和第二导体层，每个导体层具有导体，所述第一导体层和第二导体层形成第二导体回路。第一导体层和第二导体层被配置为使得从第二导体回路产生磁通量的回路平面的方向和第一导体回路产生电动势的回路平面的方向彼此不同。本技术可以应用于例如CMOS图像传感器。

Description

半导体设备和电子装置
技术领域
本技术涉及一种半导体设备和一种电子装置，并且更具体地，涉及一种能够抑制信号中可能产生的噪声的半导体设备和电子装置。
背景技术
在以CMOS(互补金属氧化物半导体)图像传感器为表示的固态成像设备中，由于固态成像设备的内部配置，可能在由相应像素产生的像素信号中产生噪声。
例如，存在于固态成像设备内部的一些有源元件(例如，晶体管和二极管)发射微小的热载流子光，并且在热载流子光泄漏到形成在像素中的光电转换单元的情况下，在像素信号中产生噪声。
作为抑制由有源元件发射的热载流子光引起的噪声的方法，已知向有源元件和光电转换单元之间形成的布线提供遮光结构的技术(例如，参见专利文献1)。
此外，例如，由于固态成像设备的内部配置造成的磁场引起的感应电动势，可能在像素信号中产生噪声(感应噪声)。具体地，当从某个像素读出像素信号时，导体回路从控制线和信号线形成在像素阵列上，通过控制线传输用于选择从中读出像素信号的像素的控制信号，通过信号线传输从所选像素读出的像素信号。
然后，包括控制线和信号线的导体回路附近的导体的存在导致流经布线的电流发生变化，以产生流经导体回路的磁通量。这在导体回路中产生感应电动势，并且在像素信号中可能产生感应噪声。以下是指导体回路，其中，磁通量由流经附近布线的电流变化产生，并产生感应电动势，作为被干扰对象(Victim)导体回路。
作为抑制电子装置中感应噪声的方法，存在一种通过将使得电子装置内部的磁通量的布线交叉成双层网状布线来消除所产生的磁通量的方法(例如，参见专利文献2)。
引用列表
专利文献
专利文献1：国际公开号WO 2013/115075
专利文献2：日本未审查专利申请公开号2014-57426
发明内容
本发明要解决的问题
然而，尽管在上述专利文献2中描述的发明中有可能抑制感应噪声，但是没有考虑阻挡发射的热载流子光。
针对这种情况而提出本技术，并且本技术使得可以更有效地抑制在信号中产生噪声。
解决问题的方法
根据本技术的第一方面的半导体设备包括：第一半导体基板，在其上形成第一导体回路的至少一部分；以及第二半导体基板，在其上形成第二导体回路。第二半导体基板包括第一导体层和第二导体层。所述第一导体层和所述第二导体层均包括导体。第一导体层和第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向不同于在第一导体回路中产生感应电动势的回路表面的方向。
根据本技术的第二方面的电子装置包括半导体设备，该半导体设备包括：第一半导体基板，在其上形成第一导体回路的至少一部分；以及第二半导体基板，在其上形成第二导体回路。第二半导体基板包括第一导体层和第二导体层。第一导体层和第二导体层均包括导体。第一导体层和第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向不同于在第一导体回路中产生感应电动势的回路表面的方向。
根据本技术的第一和第二方面，提供：第一半导体基板，在其上形成第一导体回路的至少一部分；以及第二半导体基板，在其上形成第二导体回路。第二半导体基板包括第一导体层和第二导体层。第一导体层和第二导体层均包括导体。第一导体层和第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向不同于在第一导体回路中产生感应电动势的回路表面的方向。
本发明的效果
根据本技术的第一方面，可以抑制信号中噪声的产生。
根据本技术的第二方面，可以抑制信号中噪声的产生。
应当注意，本文描述的效果不一定是限制性的，而是可以是本公开中描述的任何效果。
附图说明
[图1]是描述由导体回路的变化引起的感应电动势的变化的示图；
[图2]是示出应用本技术的固态成像设备的配置示例的框图；
[图3]是示出像素/模拟处理单元的主要组件的示例的框图；
[图4]是示出像素阵列的详细配置示例的示图；
[图5]是示出像素的配置示例的电路图；
[图6]是示出固态成像设备的横截面结构示例的框图；
[图7]是示出均包括形成有源元件组的区的电路块的平面设置示例的示意性配置图；
[图8]是示出通过遮光结构的遮光目标区、有源元件组的区和缓冲区之间的位置关系的示例的示图；
[图9]是示出导体层A和B的第一比较示例的示图；
[图10]是示出在第一比较示例中的流动的电流的状况的示图；
[图11]是示出对应于第一比较示例的感应噪声的模拟结果的示图；
[图12]是示出导体层A和B的第一配置示例的示图；
[图13]是示出在第一配置示例中的流动的电流的状况的示图；
[图14]是示出对应于第一配置示例的感应噪声的模拟结果的示图；
[图15]是示出导体层A和B的第二配置示例的示图；
[图16]是示出在第二配置示例中的流动的电流的状况的示图；
[图17]是示出对应于第二配置示例的感应噪声的模拟结果的示图；
[图18]是示出导体层A和B的第二比较示例的示图；
[图19]是示出对应于第二比较示例的感应噪声的模拟结果的示图；
[图20]是示出导体层A和B的第三比较示例的示图；
[图21]是示出对应于第三比较示例的感应噪声的模拟结果的示图；
[图22]是示出导体层A和B的第三配置示例的示图；
[图23]是示出在第三配置示例中的流动的电流的状况的示图；
[图24]是示出对应于第三配置示例的感应噪声的模拟结果的示图；
[图25]是示出导体层A和B的第四配置示例的示图；
[图26]是示出导体层A和B的第五配置示例的示图；
[图27]是示出导体层A和B的第六配置示例的示图；
[图28]是示出对应于第四至第六配置示例的感应噪声的模拟结果的示图；
[图29]是示出导体层A和B的第七配置示例的示图；
[图30]是示出在第七配置示例中的流动的电流的状况的示图；
[图31]是示出对应于第七配置示例的感应噪声的模拟结果的示图；
[图32]是示出导体层A和B的第八配置示例的示图；
[图33]是示出导体层A和B的第九配置示例的示图；
[图34]是示出导体层A和B的第十配置示例的示图；
[图35]是示出对应于第八至第十配置示例的感应噪声的模拟结果的示图；
[图36]是示出导体层A和B的第十一配置示例的示图；
[图37]是示出在第十一配置示例中的流动的电流的状况的示图；
[图38]是示出对应于第十一配置示例的感应噪声的模拟结果的示图；
[图39]是示出导体层A和B的第十二配置示例的示图；
[图40]是示出导体层A和B的第十三配置示例的示图；
[图41]是示出对应于第十二配置示例和第十三配置示例的感应噪声的模拟结果的示图；
[图42]是示出半导体基板中焊盘的第一设置示例的平面图；
[图43]是示出半导体基板中焊盘的第二设置示例的平面图；
[图44]是示出半导体基板中焊盘的第三设置示例的平面图；
[图45]是示出在X方向和Y方向之间具有不同电阻值的导体的示例的示图；
[图46]是示出导体层A和B的第二配置示例中的在X方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图47]是示出导体层A和B的第五配置示例中的在X方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图48]是示出导体层A和B的第六配置示例中的在X方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图49]是示出导体层A和B的第二配置示例中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图50]是示出导体层A和B的第五配置示例中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图51]是示出导体层A和B的第六配置示例中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图；
[图52]是示出导体层A和B的第二配置示例中的在X方向上的导体宽度加倍的修改示例及其效果的示图；
[图53]是示出导体层A和导体层B的第五配置示例中的在X方向上的导体宽度加倍的修改示例及其效果的示图；
[图54]是示出导体层A和B的第六配置示例中的在X方向上的导体宽度加倍的修改示例及其效果的示图；
[图55]是示出导体层A和B的第二配置示例中的在Y方向上的导体宽度加倍的修改示例及其效果的示图；
[图56]是示出导体层A和B的第五配置示例中的在Y方向上的导体宽度加倍的修改示例及其效果的示图；
[图57]是示出导体层A和B的第六配置示例中的在Y方向上的导体宽度加倍的修改示例及其效果的示图；
[图58]是示出包括在导体层A和B的每个配置示例中的网状导体的修改示例的示图；
[图59]是用于描述布局自由度的改善的示图；
[图60]是用于描述电压降(IR-Drop)降低的示图；
[图61]是用于描述电压降(IR-Drop)降低的示图；
[图62]是用于描述电容噪声降低的示图；
[图63]是示出包括在固态成像设备中的第一半导体基板和第二半导体基板的封装堆叠示例的示图；
[图64]是示出成像设备的配置示例的框图；
[图65]是是描绘了体内信息获取系统的示意性构造的一个实例的框图；
[图66]是描绘了内窥镜手术系统的示意性构造的一个实例的图；
[图67]是描绘了摄像头和摄像机控制单元(CCU)的功能构造的一个实例的框图；
[图68]是示出车辆控制系统的示意性配置的实例的框图；
[图69]是车外信息检测部和成像部的安装位置的实例的示图。
具体实施方式
以下参考附图详细描述了用于实施本技术的最佳模式(以下称为实施方式)。应当注意，按照以下顺序给出描述。
1.被干扰对象导体回路和磁通量
2.根据本技术的实施方式的固态成像设备的配置示例
3.发射热载流子光的遮光结构
4.导体层A和B的配置示例
5.在其上形成导体层A和B的半导体基板中的电极的设置示例
6.导体层A和B的配置示例的修改示例
7.网状导体的修改示例
8.各种效果
9.应用示例
10.成像设备的配置示例
11.体内信息获取系统的应用示例
12.内窥镜手术系统的应用示例
13.移动主体的应用示例
<1.被干扰对象导体回路和磁通量>
例如，在诸如CMOS图像传感器的固态成像设备(半导体设备)在电源布线附近包括形成被干扰对象导体回路的电路的情况下，穿过被干扰对象导体回路的回路表面的磁通量的变化有时导致在被干扰对象导体回路中产生的感应电动势的变化，并且在像素信号中产生噪声。应当注意，如果被干扰对象导体回路至少部分包括导体，这就足够了。此外，整个被干扰对象导体回路可以包括导体。
在此处，被干扰对象导体回路(第一导体回路)是指受附近产生的磁场强度变化影响的导体回路。相反，存在于被干扰对象导体回路附近并引起流动电流变化以改变磁场强度并影响被干扰对象导体回路的导体回路称为干扰源(Aggressor)导体回路(第二导体回路)。
图1是描述由被干扰对象导体回路的变化引起的感应电动势的变化的示图。例如，诸如图1所示的CMOS图像传感器的固态成像设备包括从顶部依次堆叠的像素基板10和逻辑基板20。在图1的固态成像设备中，至少一部分被干扰对象导体回路11(11A和11B)形成在像素基板10的像素区中。用于提供(数字)电力的电源布线21形成在堆叠在像素基板10上的逻辑基板20的邻近被干扰对象导体回路11的区中。
由该布线21产生的磁通量穿过像素基板10上的被干扰对象导体回路11的回路表面，从而导致在被干扰对象导体回路11中产生感应电动势。
应当注意，可以根据以下表达式(1)和表达式(2)计算在被干扰对象导体回路11中产生的感应电动势Vemf。应当注意，φ表示磁通量，H表示磁场强度，μ表示磁导率，并且S表示被干扰对象导体回路11的面积。
[表达式1]
Figure BDA0002366347140000081
[表达式2]
Figure BDA0002366347140000082
形成在像素基板10的像素区中的被干扰对象导体回路11的回路路径根据被选择作为要读出的像素的像素位置而变化，从该像素中读出像素信号。在图1的示例的情况下，当选择像素A时形成的被干扰对象导体回路11A的回路路径不同于当选择在与像素A的位置不同的位置处的像素B时形成的被干扰对象导体回路11B的回路路径。换言之，导体回路的有效形状根据要选择的像素的位置而变化。
以这种方式，当被干扰对象导体回路11的回路路径改变时，穿过被干扰对象导体回路的回路表面的磁通量改变。这有时会显著改变被干扰对象导体回路中产生的感应电动势。此外，感应电动势的变化有时会导致从像素读出的像素信号中产生噪声(感应噪声)。这种感应噪声有时会导致在捕获的图像中产生条纹图像噪声。即，捕获的图像的图像质量有时会降低。
因此，本公开提出了抑制由于被干扰对象导体回路中感应电动势而产生感应噪声的技术。
<2.根据本技术的实施方式的固态成像设备(半导体设备)的配置示例>
图2是示出根据本技术的实施方式的固态成像设备的主要组件的示例的框图。
图2所示的固态成像设备100是光电转换来自被摄体的光并输出转换后的光作为图像数据的设备。例如，固态成像设备100被配置为使用CMOS的背照式CMOS图像传感器等。
如图2所示，固态成像设备100包括堆叠的第一半导体基板101和第二半导体基板102。
包括像素、模拟电路等的像素/模拟处理单元111形成在第一半导体基板101上。包括数字电路等的数字处理单元112形成在第二半导体基板102上。
第一半导体基板101和第二半导体基板102彼此绝缘并彼此叠加。即，像素/模拟处理单元111的组件和第二半导体基板102的组件大致彼此绝缘。应当注意，尽管未示出，但是在像素/模拟处理单元111中形成的组件和在数字处理单元112中形成的组件根据需要(在必要的部分)彼此电耦合，例如，通过导体通孔(VIA)、硅通孔(TSV)、相同金属的结(例如，Cu-Cu结、Au-Au结或Al-Al结)、不同金属的结(例如，Cu-Au结、Cu-Al结或Au-Al结)、焊线等。
应当注意，图2描述了固态成像设备100，其包括堆叠成两层的基板作为示例，但是基板在固态成像设备100中堆叠成任意数量的层。例如，可以堆叠单层或三层或更多层。下面描述如图2的示例中包括两层基板的情况。
图3是示出在像素/模拟处理单元111中形成的主要组件的示例的框图。
如图3所示，像素阵列121、A/D转换单元122、垂直扫描单元123等形成在像素/模拟处理单元111中。
在像素阵列121中，均包括光电转换元件(例如，光电二极管)的多个像素131(图4)垂直和水平设置。
A/D转换单元122对从像素阵列121的每个像素131读出的模拟信号等执行A/D转换，并输出所得到的数字像素信号。
垂直扫描单元123控制像素阵列121的每个像素131的晶体管(例如，图5的传输晶体管142)的操作。即，在垂直扫描单元123的控制下读出像素阵列121的每个像素131中累积的电荷，并通过信号线132(图4)将电荷作为像素信号提供给A/D转换单元122，用于A/D转换的单位像素的每一列。
A/D转换单元122将A/D转换的结果(数字像素信号)提供给在数字处理单元112中形成的逻辑电路(未示出)，用于像素131的每一列。
图4是示出像素阵列121的详细配置示例的示图。像素131-11至131-MN形成在像素阵列121中(M和N均表示任意自然数)。即，在像素阵列121中，M行和N列的像素131设置在矩阵(阵列)中。以下在不必将像素131-11至131-MN彼此区分的情况下，将像素131-11至131-MN称为像素131。
在像素阵列121中，形成信号线132-1至132-N和控制线133-1至133-M。下面在不需要彼此区分信号线132-1至132-N的情况下将信号线132-1至132-N称为信号线132，并且在不需要彼此区分控制线133-1至133-M的情况下将控制线133-1至133-M称为控制线133。
对应于每列的信号线132耦合到每列的像素131。此外，对应于每行的控制线133耦合到每行的像素131。来自垂直扫描单元123的控制信号通过控制线133传输到像素131。
模拟像素信号通过信号线132从像素131输出到A/D转换单元122。
接下来，图5是示出像素131的配置示例的电路图。像素131包括用作光电转换元件的光电二极管141、传输晶体管142、复位晶体管143、放大晶体管144和选择晶体管145。
光电二极管141将接收到的光光电转换成具有对应于光量的电荷量的光电电荷(此处是光电子)，并累积光电电荷。光电二极管141的阳极耦合到接地(GND)，并且阴极通过传输晶体管142耦合到浮动扩散(FD)。不用说，可以采用这样的方案，其中，光电二极管141的阴极电极耦合到电源，阳极电极通过传输晶体管142耦合到浮动扩散，并且读出光电电荷作为光穴。
传输晶体管142控制从光电二极管141读取光电电荷。传输晶体管142具有耦合到浮动扩散的漏电极和耦合到光电二极管141的阴极的源电极。此外，用于传输从垂直扫描单元123(图3)提供的传输控制信号TRG的传输控制线耦合到传输晶体管142的栅电极。当传输控制信号TRG(即，传输晶体管142的栅极电势)截止时，没有光电电荷从光电二极管141传输(光电电荷累积在光电二极管141中)。当传输控制信号TRG(即，传输晶体管142的栅极电势)导通时，光电二极管141中累积的光电电荷传输到浮动扩散。
复位晶体管143复位浮动扩散的电势。复位晶体管143具有耦合到电源电势的漏电极以及耦合到浮动扩散的源电极。此外，用于传输从垂直扫描单元123提供的复位控制信号RST的复位控制线耦合到复位晶体管143的栅电极。当复位控制信号RST(即，复位晶体管143的栅极电势)截止时，浮动扩散与电源电势分离。当复位控制信号RST(即，复位晶体管143的栅极电势)导通时，浮动扩散的电荷放电到电源电势，并且浮动扩散复位。
放大晶体管144输出对应于浮动扩散电压的电信号(模拟信号)(导致电流流动)。放大晶体管144具有耦合到浮动扩散的栅电极、耦合到(源跟随器)电源电压的漏电极、以及耦合到选择晶体管145的漏电极的源电极。例如，放大晶体管144将复位信号(复位电平)作为像素信号输出到选择晶体管145，该复位信号用作对应于由复位晶体管143复位的浮动扩散的电压的电信号。此外，放大晶体管144将光累积信号(信号电平)作为像素信号输出到选择晶体管145，该光累积信号用作对应于传输晶体管142传输光电电荷的浮动扩散的电压的电信号。
选择晶体管145控制从放大晶体管144提供给信号线(VSL)132(即，A/D转换单元122)的电信号的输出。选择晶体管145具有耦合到放大晶体管144的源极的漏极以及耦合到信号线132的源极。此外，用于传输从垂直扫描单元123提供的选择控制信号SEL的选择控制线耦合到选择晶体管145的栅电极。当选择控制信号SEL(即，选择晶体管145的栅极电势)截止时，放大晶体管144和信号线132彼此电断开。因此，在这种状态下，没有复位信号或光累积信号不作为像素信号从像素131输出。当选择控制信号SEL(即，选择晶体管145的栅极电势)导通时，选择像素131。即，放大晶体管144和信号线132彼此电耦合，并且作为从放大晶体管144输出的像素信号的复位信号或光累积信号通过垂直信号线132提供给A/D转换单元122。简而言之，从像素131读出用作像素信号的复位信号或光累积信号。
应当注意，像素131以任何方式配置，但是图5的示例不是限制性的。
当选择像素131作为从中读出用作像素信号的模拟信号的目标时，通过使用控制线133、信号线132、电源布线(模拟电源布线或数字电源布线)等来控制上述各种晶体管，在如上所述配置的像素/模拟处理单元111中形成各种被干扰对象导体回路(回路形(环形)导体)。从附近的布线等产生的磁通量穿过这些被干扰对象导体回路中的每一个的回路表面，从而导致产生感应电动势。
如果被干扰对象导体回路包括控制线133和信号线132中的至少一个的一部分，这就足够了。此外，包括控制线133的一部分的被干扰对象导体回路和包括信号线132的一部分的被干扰对象导体回路可以均作为独立的被干扰对象导体回路存在。此外，一部分或全部被干扰对象导体回路可以包括在第二半导体基板102中。此外，被干扰对象导体回路可以具有可变回路路径或固定回路路径。
期望包括在被干扰对象导体回路中的控制线133和信号线132的相应布线方向大致彼此正交，但是可以大致彼此平行。
应当注意，存在于另一导体回路附近的导体回路可以用作被干扰对象导体回路。例如，即使流经邻近干扰源回路的电流变化导致磁场强度变化，也不会受到影响的导体回路也可以用作被干扰对象导体回路。
当高频信号流经被干扰对象导体回路附近的布线(干扰源导体回路)且干扰源导体回路周围的磁场强度发生变化时，这种影响有时会导致在被干扰对象导体回路中产生感应电动势，并导致在被干扰对象导体回路中产生噪声。特别是在电流沿相同方向流过的布线集中在被干扰对象导体回路附近的情况下，磁场强度具有更大的变化，并且在被干扰对象导体回路中产生更大的感应电动势(即，噪声)。
因此，在本公开中，调整从干扰源导体回路的回路表面产生的磁通量的方向，以防止磁场穿过干扰源导体回路。
<3.发射热载流子光的遮光结构>
图6是示出固态成像设备100的截面结构示例的示图。
如上所述，固态成像设备100包括堆叠的第一半导体基板101和第二半导体基板102。
例如，在第一半导体基板101中，形成二维设置多个像素单元的像素阵列，每个像素单元包括用作光电转换单元的光电二极管141和多个像素晶体管(图5中的传输晶体管142至选择晶体管145)。
光电二极管141被形成为例如在半导体基极152中形成的阱区中的基极前表面侧(图中的下侧)具有n型半导体区和p型半导体区。多个像素晶体管(图5中的传输晶体管142至选择晶体管145)形成在半导体基极152上。
多层布线层153形成在半导体基极152的前表面侧。在多层布线层153中，布线设置在多层中，层间绝缘膜插入其间。每个布线都包括例如铜布线。在像素晶体管、垂直扫描单元123等中，不同布线层的布线通过穿透布线层的耦合导体在必要的位置相互耦合。例如，在半导体基极152的背面(图中的上表面)上形成抗反射膜、用于阻挡预定区中的光的遮光膜、以及设置在对应于每个光电二极管141的位置处的光学元件155，例如，滤色器或微透镜。
同时，在第二半导体基板102上形成用作数字处理单元112(图2)的逻辑电路。逻辑电路包括例如形成在半导体基极162的p型半导体阱区中的多个MOS晶体管164。
此外，在半导体基极162上形成多层布线层163。多层布线层163包括多个布线层，在这些布线层中设置布线，层间绝缘膜插在布线层之间。图6示出了包括在多层布线层163中的多个布线层中的两个布线层(布线层165A和165B)。
在固态成像设备100中，布线层165A和布线层165B形成遮光结构151。
在此处，在第二半导体基板102中，形成诸如MOS晶体管164的有源元件的区被定义为有源元件组167。例如，在第二半导体基板102中，用于实现一个功能的电路包括诸如多个nMOS晶体管和pMOS晶体管的有源元件的组合。然后，形成这些有源元件组167的区被定义为电路块(对应于图7中的电路块202至204)。应当注意，除了MOS晶体管164之外，形成在第二半导体基板102上的有源元件可以包括二极管等。
在第二半导体基板102的多层布线层163中，包括布线层165A和布线层165B的遮光结构151然后存在于有源元件组167和光电二极管141之间，从而抑制从有源元件组167发射的热载流子光泄漏到光电二极管141中(将在下面描述细节)。
在遮光结构151中包括的布线层165A和布线层165B中，以下将更靠近第一半导体基板101的布线层165A称为导体层A(第一导体层)。在第一半导体基板101中，形成光电二极管141等。此外，更靠近有源元件组167的布线层165B称为导体层B(第二导体层)。
然而，更靠近形成光电二极管141等的第一半导体基板101的布线层165A可以称为导体层B，并且更靠近有源元件组167的布线层165B可以称为导体层A。此外，绝缘层、半导体层、另一导体层等中的任何一个可以设置在导体层A和B之间。此外，绝缘层、半导体层、另一导体层等中的任何一个可以设置在导体层A和导体层B之间的位置之外的位置。
期望导体层A和导体层B是电流最容易在电路板、半导体基板和电子装置中流动的导体层。然而，这不是限制性的。
期望导体层A和导体层B中的一个是电流最容易在电路板、半导体基板和电子装置中流动的导体层，而另一个是电流第二容易在电路板、半导体基板和电子装置中流动的导体层。然而，这不是限制性的。
期望导体层A和导体层B中的一个不是电流最难在电路板、半导体基板和电子装置中流动的导体层。然而，这不是限制性的。期望导体层A和导体层B都不是电流最难在电路板、半导体基板和电子装置中流动的导体层。然而，这不是限制性的。
例如，导体层A和导体层B中的一个可以是电流最容易在第一半导体基板101中流动的导体层，并且另一个可以是电流第二容易在第一半导体基板101中流动的导体层。
例如，导体层A和导体层B中的一个可以是电流最容易在第二半导体基板102中流动的导体层，并且另一个可以是电流第二容易在第二半导体基板102中流动的导体层。
例如，导体层A和导体层B中的一个可以是电流最容易在第一半导体基板101中流动的导体层，并且另一个可以是电流最容易在第二半导体基板102中流动的导体层。
例如，导体层A和导体层B中的一个可以是电流最容易在第一半导体基板101中流动的导体层，并且另一个可以是电流第二容易在第二半导体基板102中流动的导体层。
例如，导体层A和导体层B中的一个可以是电流第二容易在第一半导体基板101中流动的导体层，并且另一个可以是电流最容易在第二半导体基板102中流动的导体层。
例如，导体层A和导体层B中的一个可以是电流第二容易在第一半导体基板101中流动的导体层，并且另一个可以是电流第二容易在第二半导体基板102中流动的导体层。
例如，导体层A和导体层B中的一个不必是电流最难在第一半导体基板101或第二半导体基板102中流动的导体层。
例如，导体层A和导体层B都不必是电流最难在第一半导体基板101或第二半导体基板102中流动的导体层。
应当注意，上面描述的最容易的可以用第三容易的、第四容易的或者第N(N表示正数)容易的替换，上面描述的第二容易的也可以用第三容易的、第四容易的或者第N(N表示正数)容易的替换。
应当注意，上述电流容易在电路板、半导体基板和电子装置中流动的导体层可以被认为是电流容易在电路板中流动的导体层、电流容易在半导体基板中流动的导体层和电流容易在电子装置中流动的导体层中的任何一种。此外，电流难以在电路板、半导体基板和电子装置中流动的上述导体层可以被认为是电流难以在电路板中流动的导体层、电流难以在半导体基板中流动的导体层和电流难以在电子装置中流动的导体层中的任何一种。此外，电流容易流动的上述导体层可以用具有低薄层电阻的导体层替换。电流难以流动的导体层可以用具有高薄层电阻的导体层替换。
应当注意，作为用于导体层A和B的导体材料，主要使用金属，例如，铜、铝、钨、铬、镍、钽、钼、钛、金、银或铁、或者包括这些中至少任何一种的混合物或化合物。此外，可以包括半导体，例如，硅、锗、化合物半导体或有机半导体。此外，可以包括绝缘体，例如，棉、纸、聚乙烯、聚氯乙烯、天然橡胶、聚酯、环氧树脂、三聚氰胺树脂、酚醛树脂、聚氨酯、合成树脂、云母、石棉、玻璃纤维或陶瓷。
流动的电流可能导致遮光结构151中包括的导体层A和B用作干扰源导体回路。
接下来，描述光被遮光结构151阻挡的区(遮光目标区)。
图7是示出半导体基极162中电路块的平面设置的示例的示意性配置图。每个电路块包括形成有源元件组167的区。
图7在A中示出了多个电路块202至204被遮光结构151集体视为遮光目标区的情况的示例。包括所有电路块202、203和204的区205用作遮光目标区。
图7在B中示出了多个电路块202至204被遮光结构151单独视为遮光目标区的情况的示例。分别包括电路块202、203和204的区206、207和208分别用作遮光目标区，除了区206至208之外的区209被视为遮光非目标区。
在图7的B所示的情况下，可以避免对遮光结构151中包括的导体层A和B的布局自由度的限制。然而，导体层A和导体层B具有更复杂的布局，需要付出很大努力来设计导体层A和导体层B的布局。
为了容易地设计包括在遮光结构151中的导体层A和导体层B的布局，期望采用图7的A中所示的示例，并且将多个电路块共同视为遮光目标区。
因此，本公开提出了导体层A和B的结构，其使得可以容易地设计布局，同时避免对导体层A和B的布局自由度的限制。
应当注意，除了表示有源元件组167的区的电路块之外，根据本实施方式的遮光目标区在电路块周围的区中设置有缓冲区，以使得电路块周围的区用作遮光目标区。有源元件组167用作发射热载流子光的光源。在电路块周围的区中提供缓冲区，使得可以防止热载流子光泄漏到光电二极管141中。从电路块以倾斜方向发射热载流子光。
图8是示出遮光结构151的遮光目标区、有源元件组的区和缓冲区之间的位置关系的示例的示图。
在图8所示的示例中，形成有源元件组167的区和有源元件组167周围的缓冲区191用作遮光目标区194，并且遮光结构151形成为与遮光目标区194相对。
在此处，从有源元件组167到遮光结构151的长度被定义为层间距离192。此外，通过布线从有源元件组167的端部到遮光结构151的端部的长度被定义为缓冲区宽度193。
遮光结构151被形成为使得缓冲区宽度193大于层间距离192。这使得可以阻挡作为点光源发射的热载流子光的倾斜组件。
应当注意，缓冲区宽度193的适当值根据遮光结构151和有源元件组167之间的层间距离192而变化。例如，在大层间距离192的情况下，需要提供大缓冲区191，以使得能够充分阻挡从有源元件组167发射的热载流子光的倾斜组件。相反，在短层间距离192的情况下，可以充分阻挡从有源元件组167发射的热载流子光，而不提供大缓冲区191。因此，如果通过使用多层布线层163中包括的多个布线层中靠近有源元件组167的布线层来形成遮光结构151，则可以增加导体层A和导体层B的布局自由度。然而，由于靠近有源元件组167的布线层的布局限制等，在许多情况下难以通过使用靠近有源元件组167的布线层来形成遮光结构151。在本技术中，即使在通过使用远离有源元件组167的布线层形成遮光结构151的情况下，也获得了高度的布局自由度。
<4.导体层A和B的配置示例>
下面描述包括在遮光结构151中的导体层A(布线层165A)和导体层B(布线层165B)的配置示例，遮光结构151可以用作应用本技术的固态成像设备100中的干扰源导体回路。然而，在此之前，描述了将与配置示例进行比较的比较示例。
<第一比较示例>
图9是示出包括在遮光结构151中的导体层A和导体层B的第一比较示例与多个配置示例进行比较的平面图。下面描述多个配置示例。应当注意，图9示出了A中的导体层A，并且图9示出了B中的导体层B。在图9的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
在第一比较示例中的导体层A中，沿Y方向长的线性导体211以导体周期FXA周期性地沿X方向设置。应当注意，导体周期FXA＝在X方向上的导体宽度WXA+在X方向上的间隙宽度GXA。每个线性导体211例如是要耦合到GND或负电源的布线(Vss布线)。
在第一比较示例中的导体层B中，沿Y方向长的线性导体212以导体周期FXB周期性地沿X方向设置。应当注意，导体周期FXB＝在X方向上的导体宽度WXB+在X方向上的间隙宽度GXB。每个线性导体212例如是要耦合到正电源的布线(Vdd布线)。在此处，导体周期FXB＝导体周期FXA。
应当注意，导体层A和导体层B的耦合目的地可以彼此替换，以使每个线性导体211作为Vdd布线，并且每个线性导体212作为Vss布线。
图9示出了C中从光电二极管141侧(后侧)观察时，分别在图9的A和B中示出的导体层A和B。在第一比较示例的情况下，如图9的C所示，在包括在导体层A中的线性导体211和包括在导体层B中的线性导体212被设置为彼此重叠的情况下，线性导体211和212被形成为产生导体部分彼此重叠的重叠部分。因此，可以充分阻挡从有源元件组167发射的热载流子光。应当注意，重叠部分的宽度也称为重叠宽度。
图10是示出在第一比较示例(图9)中流动的电流的状况的示图。
假设AC电流在包括在导体层A中的线性导体211和包括在导体层B中的线性导体212的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的线性导体212从图的上侧流向下侧时，电流通过作为Vss布线的线性导体211从图的下侧流向上侧。
在如图10所示的第一比较示例中电流流动的情况下，其回路表面大致平行于XY平面的导体回路有助于在作为Vss布线的线性导体211和作为Vdd布线的线性导体212之间产生大致沿Z方向的磁通量。在图10的平面图中，导体回路包括相邻的线性导体211和212。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，如图10所示，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势容易由Z方向的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，感应电动势与被干扰对象导体回路的尺寸成正比，这取决于攻击者导体回路的配置。因此，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第一比较示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为Z方向)大致匹配磁通量的方向(大致为Z方向)，该磁通量容易导致在被干扰对象导体回路中产生感应电动势。因此，预期从固态成像设备100输出的图像的劣化(感应噪声的产生)。
图11示出了在第一比较示例应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图11在A中示出了产生感应噪声的图像。图像从固态成像设备100输出。图11在B中示出了图11的A中示出的图像的线段X1-X2中的像素信号的变化。图11在C中示出了实线L1，其表示在图像中引起感应噪声的感应电动势。图11的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
以下使用图11的C中所示的实线L1来与在遮光结构151中包括的导体层A和B的配置示例应用于固态成像设备100的情况下产生的感应噪声的模拟结果进行比较。
<第一配置示例>
图12示出了导体层A和导体层B的第一配置示例。应当注意，图12示出了导体层A中的导体层，并且图12示出了导体层B中的导体层。在图12的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第一配置示例中的导体层A包括平面导体213。平面导体213例如是要耦合到GND或负电源的布线(Vss布线)。
第一比较示例中的导体层B包括平面导体214。平面导体214例如是要耦合到正电源的布线(Vdd布线)。
应当注意，导体层A和导体层B的耦合目的地可以彼此替换，以使平面导体213作为Vdd布线，并且每个线性导体214作为Vss布线。这同样适用于下面描述的每个配置示例。
图12在C中示出了从光电二极管141侧(后侧)观察时，分别在图12的A和B中示出的导体层A和B。然而，图12的C中的阴影区215表示导体层A的平面导体213和导体层B的平面导体214重叠的区。在阴影区215中，斜线相交。因此，在图12的情况下，表示导体层A的平面导体213的整个表面覆盖在导体层B的平面导体214的整个表面上。在第一配置示例的情况下，导体层A的平面导体213的整个表面覆盖在导体层B的平面导体214的整个表面上。这使得能够可靠地阻挡从有源元件组167发射的热载流子光。
图13是示出在第一配置示例(图12)中流动的电流的状况的示图。
假设AC电流在导体层A中包括的平面导体213和导体层B中包括的平面导体214的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的平面导体214的从图的上侧流向下侧时，电流通过作为Vss布线的平面导体213的从图的下侧流向上侧。
在如图13所示的第一配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的平面导体213和作为Vdd布线的平面导体214之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的平面导体213和214(的横截面)，平面导体213和214设置在该横截面中。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，如图13所示，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势很容易由Z轴方向上的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第一配置示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为X方向或大致为Y方向)大致与磁通量的方向(Z方向)正交，相差大致90°，该磁通量导致在被干扰对象导体回路中产生感应电动势。换言之，从干扰源导体回路产生磁通量的回路表面的方向与导致在被干扰对象导体回路中产生感应电动势的回路表面的方向相差90°。因此，期望从固态成像设备100输出的图像的劣化(感应噪声的产生)小于第一比较示例的情况。
图14示出了在第一配置示例(图12)应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图14在A中示出了可能产生感应噪声的图像。从固态成像设备100输出图像。图14在B中示出了图14的A中示出的图像的线段X1-X2中的像素信号的变化。图14在C中示出了实线L11，其表示在图像中引起感应噪声的感应电动势。图14的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。应当注意，图14的C中的虚线L1对应于第一比较示例(图9)。
从图14的C中示出的实线L11和虚线L1之间的比较可以看出，与第一比较示例相比，第一配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化。因此，可以防止在要从固态成像设备100输出的图像中产生感应噪声。
<第二配置示例>
图15示出了导体层A和导体层B的第二配置示例。应当注意，图15示出了导体层A中的导体层，并且图15示出了导体层B中的导体层。在图15的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第二配置示例中的导体层A包括网状导体216。网状导体216在X方向上的导体宽度被定义为WXA，间隙宽度被定义为GXA，导体周期被定义为FXA(＝导体宽度WXA+间隙宽度GXA)，并且末端宽度被定义为EXA(＝导体宽度WXA/2)。此外，网状导体216在Y方向上的导体宽度被定义为WYA，间隙宽度被定义为GYA，导体周期被定义为FYA(＝导体宽度WYA+间隙宽度GYA)，并且末端宽度被定义为EYA(＝导体宽度WYA/2)。网状导体216例如是要耦合到GND或负电源的布线(Vss布线)。
第二配置示例中的导体层B包括网状导体217。网状导体217在X方向上的导体宽度被定义为WXB，间隙宽度被定义为GXB，导体周期被定义为FXB(＝导体宽度WXB+间隙宽度GXB)，并且末端宽度被定义为EXB(＝导体宽度WXB/2)。此外，网状导体217在Y方向上的导体宽度被定义为WYB，间隙宽度被定义为GYB，导体周期被定义为FYB(＝导体宽度WYB+间隙宽度GYB)，并且末端宽度被定义为EYB(＝导体宽度WYB/2)。网状导体217例如是要耦合到正电源的布线(Vdd布线)。
应当注意，期望网状导体216和网状导体217满足以下关系。
导体宽度WXA＝导体宽度WYA＝导体宽度WXB＝导体宽度WYB
间隙宽度GXA＝间隙宽度GYA＝间隙宽度GXB＝间隙宽度GYB
末端宽度EXA＝末端宽度EYA＝末端宽度EXB＝末端宽度EYB
导体周期FXA＝导体周期FYA＝导体周期FXB＝导体周期FYB
图15在C中示出了从光电二极管141侧(后侧)观察时，分别在图15的A和B中示出的导体层A和B。然而，图15的C中的阴影区218表示导体层A的网状导体216和导体层B的网状导体217重叠的区。在阴影区218中，斜线相交。在第二配置示例的情况下，导体层A中包括的网状导体216的间隙和导体层B中包括的网状导体217的间隙彼此匹配。因此，不可能充分阻挡从有源元件组167发射的热载流子光。然而，如下所述，可以抑制感应噪声的产生。
图16是示出在第二配置示例(图15)中流动的电流的状况的示图。
假设AC电流在导体层A中包括的网状导体216和导体层B中包括的网状导体217的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的网状导体217从图的上侧流向下侧时，电流通过作为Vss布线的网状导体216从图的下侧流向上侧。
在如图16所示的第二配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体216和作为Vdd布线的网状导体217之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体216和217(的横截面)，网状导体216和217设置在该横截面中。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，如图16所示，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势容易由Z方向的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第二配置示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为X方向或大致为Y方向)大致与磁通量的方向(Z方向)正交，相差大致90°，该磁通量导致在被干扰对象导体回路中产生感应电动势。换言之，从干扰源导体回路产生磁通量的回路表面的方向与导致在被干扰对象导体回路中产生感应电动势的回路表面的方向相差90°。因此，期望从固态成像设备100输出的图像的劣化(感应噪声的产生)小于第一比较示例中的劣化。
图17示出了在第二配置示例(图15)应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图17在A中示出了可能产生感应噪声的图像。图像从固态成像设备100输出。图17在B中示出了图17的A中示出的图像的线段X1-X2中的像素信号的变化。图17在C中示出了实线L21，其表示在图像中引起感应噪声的感应电动势。图17的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。应当注意，图17的C中的虚线L1对应于第一比较示例(图9)。
从图17的C中示出的实线L21和虚线L1之间的比较可以看出，与第一比较示例相比，第二配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化。因此，可以防止在要从固态成像设备100输出的图像中产生感应噪声。
<第二比较示例>
在第二配置示例(图15)中，满足导体层A中包括的网状导体216和导体层B中包括的网状导体217之间的关系，导体周期FXA＝导体周期FYA＝导体周期FXB＝导体周期FYB。
以这种方式，如果导体层A在X方向上的导体周期FXA、导体层A在Y方向上的导体周期FYA、导体层B在X方向上的导体周期FXB和导体层B在X方向上的导体周期FYB彼此匹配，则可以抑制感应噪声的产生。
图18和图19中的每一个都是用于描述如果导体层A和导体层B的所有导体周期彼此匹配，则可以抑制感应噪声的产生的示图。
图18在A中示出了第二比较示例，其中，修改第二配置示例，以与图15中示出的第二配置示例进行比较。在该第二比较示例中，在第二配置示例中包括在导体层A中的网状导体216在X方向上的间隙宽度GXA和在Y方向上的间隙宽度GYA加宽，并且在X方向上的导体周期FXA和在Y方向上的导体周期FYA被制成第二配置示例的五倍大。应当注意，假设第二比较示例中的导体层B中包括的网状导体217与第二配置示例的相同。
图18在B中以与图18的A的放大倍数相同的放大倍数示出了图15的C中示出的第二配置示例。
图19示出了感应电动势的变化，其导致在图像中产生感应噪声，作为将第二比较示例(图18的A)和第二配置示例(图18的B)应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在第二比较示例中流动的电流的条件类似于图16的条件。图19中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图19中的实线L21对应于第二配置示例，并且虚线L31对应于第二比较示例。
从实线L21和虚线L31之间的比较可以看出，与第二比较示例相比，第二配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
<第三比较示例>
顺便提及，即使在第二比较示例中包括在导体层A中的网状导体的导体宽度增加的情况下，也可以抑制感应噪声的产生。
图20和图21中的每一个都是用于描述增加导体层A中包括的网状导体的导体宽度使得可以抑制感应噪声的产生的示图。
图20在图18的A中再次示出了第二比较示例。
图20在B中示出了第三比较示例，其中，修改第二配置示例，以与第二比较示例进行比较。在该第三比较示例中，第二配置示例中包括在导体层A中的网状导体216在X方向上的导体宽度WXA和在Y方向上的导体宽度WYA是第二配置示例的导体宽度的五倍。应当注意，假设第三比较示例中的导体层B中包括的网状导体217与第二配置示例的相同。
图21示出了感应电动势的变化，该变化导致在图像中产生感应噪声，作为在第三比较示例和第二比较示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在第三比较示例中流动的电流的条件类似于图16的条件。图21中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图21中的实线L41对应于第三比较示例，并且虚线L31对应于第二比较示例。
从实线L41和虚线L31之间的比较可以看出，与第二比较示例相比，第三比较示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
<第三配置示例>
接下来，图22示出了导体层A和导体层B的第三配置示例。应当注意，图22示出了导体层A中的导体层，并且图22示出了导体层B中的导体层。在图22的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第三配置示例中的导体层A包括平面导体221。平面导体221例如是要耦合到GND或负电源的布线(Vss布线)。
第三配置示例中的导体层B包括网状导体222。网状导体222在X方向上的导体宽度被定义为WXB，间隙宽度被定义为GXB，并且导体周期被定义为FXB(＝导体宽度WXB+间隙宽度GXB)。此外，网状导体222在Y方向上的导体宽度被定义为WYB，间隙宽度被定义为GYB，导体周期被定义为FYB(＝导体宽度WYB+间隙宽度GYB)，并且末端宽度被定义为EYB。网状导体222例如是要耦合到正电源的布线(Vdd布线)。
应当注意，期望网状导体222满足以下关系。
导体宽度WXB＝导体宽度WYB
间隙宽度GXB＝间隙宽度GYB
端部宽度EYB＝导体宽度WYB/2
导体周期FXB＝导体周期FYB
如在上述关系中，均衡在X方向和Y方向之间的导体宽度、导体周期以及间隙宽度使得网状导体222的布线电阻和布线阻抗在X方向和Y方向之间均匀。这使得可以均衡在X方向和Y方向之间的磁场电阻和电压降。
此外，使端部宽度EYB为导体宽度WYB的一半，可以抑制由网状导体222端部周围产生的磁场在被干扰对象导体回路中产生的感应电动势。
图22在C中示出了从光电二极管141侧(后侧)观察时，分别在图22的A和B中示出的导体层A和B。然而，在图22的C中的阴影区223表示导体层A的平面导体221和导体层B的网状导体222重叠的区。在阴影区223中，斜线相交。在第三配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
图23是示出在第三配置示例(图22)中流动的电流的状况的示图。
假设AC电流在导体层A中包括的平面导体221和导体层B中包括的网状导体222的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的网状导体222从图的上侧流向下侧时，电流通过作为Vss布线的平面导体221从图的下侧流向上侧。
在如图23所示的第三配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的平面导体221和作为Vdd布线的网状导体222之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的平面导体221和网状导体222(的横截面)，平面导体221和网状导体222设置在该横截面中。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势容易由Z方向的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第三配置示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为X方向或大致为Y方向)大致与磁通量的方向(Z方向)正交，相差大致90°，该磁通量导致在被干扰对象导体回路中产生感应电动势。换言之，从干扰源导体回路产生磁通量的回路表面的方向与导致在被干扰对象导体回路中产生感应电动势的回路表面的方向相差90°。因此，期望从固态成像设备100输出的图像的劣化(感应噪声的产生)小于第一比较示例中的劣化。
图24示出了在第三配置示例(图22)应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图24在A中示出了可能产生感应噪声的图像。图像从固态成像设备100输出。图24在B中示出了图24的A中示出的图像的线段X1-X2中的像素信号的变化。图24在C中示出了实线L51，其表示在图像中引起感应噪声的感应电动势。图24的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。应当注意，图24的C中的虚线L1对应于第一比较示例(图9)。
从图24的C中示出的实线L51和虚线L1之间的比较可以看出，与第一比较示例相比，第三配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化。因此，可以防止在要从固态成像设备100输出的图像中产生感应噪声。
<第四配置示例>
接下来，图25示出了导体层A和导体层B的第四配置示例。应当注意，图25示出了导体层A中的导体层，并且图25示出了导体层B中的导体层。在图25的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第四配置示例中的导体层A包括网状导体231。网状导体231在X方向上的导体宽度被定义为WXA，间隙宽度被定义为GXA，导体周期被定义为FXA(＝导体宽度WXA+间隙宽度GXA)，并且末端宽度被定义为EXA(＝导体宽度WXA/2)。此外，网状导体215在Y方向上的导体宽度被定义为WYA，间隙宽度被定义为GYA，导体周期被定义为FYA(＝导体宽度WYA+间隙宽度GYA)。网状导体231例如是要耦合到GND或负电源的布线(Vss布线)。
第四配置示例中的导体层B包括网状导体232。网状导体232在X方向上的导体宽度被定义为WXB，间隙宽度被定义为GXB，并且导体周期被定义为FXB(＝导体宽度WXB+间隙宽度GXB)。此外，网状导体232在Y方向上的导体宽度被定义为WYB，间隙宽度被定义为GYB，导体周期被定义为FYB(＝导体宽度WYB+间隙宽度GYB)，并且末端宽度被定义为EYB(＝导体宽度WYB/2)。网状导体232例如是要耦合到正电源的布线(Vdd布线)。
应当注意，期望网状导体231和网状导体232满足以下关系。
导体宽度WXA＝导体宽度WYA＝导体宽度WXB＝导体宽度WYB
间隙宽度GXA＝间隙宽度GYA＝间隙宽度GXB＝间隙宽度GYB
末端宽度EXA＝末端宽度EYB
导体周期FXA＝导体周期FYA＝导体周期FXB＝导体周期FYB
导体宽度WYA＝2×重叠宽度+间隙宽度GYA，并且导体宽度WXA＝2×重叠宽度+间隙宽度GXA
导体宽度WYB＝2×重叠宽度+间隙宽度GYB，并且导体宽度WXB＝2×重叠宽度+间隙宽度GXB
在此处，重叠宽度是在导体层A的网状导体231和导体层B的网状导体232以重叠方式设置的情况下导体部分重叠的重叠部分的宽度。
如在上述关系中，均衡网状导体231和网状导体232在X方向和Y方向上的所有导体周期，使得网状导体231的电流分布和网状导体232的电流分布大致相等并且具有相反的特性。这使得能够有效地抵消由网状导体231的电流分布产生的磁场和由网状导体232的电流分布产生的磁场。
此外，均衡网状导体231和网状导体232在X方向和Y方向上的所有导体周期、导体宽度和间隙宽度，使得网状导体231和网状导体232的布线电阻和布线阻抗在X方向和Y方向之间均匀。这使得磁场电阻和电压降在X方向和Y方向之间能够相等。
此外，使网状导体231的端部宽度EXA为导体宽度WXA的一半，使得能够抑制由网状导体231的端部周围产生的磁场在被干扰对象导体回路中产生的感应电动势。此外，使网状导体232的端部宽度EYB为导体宽度WYB的一半，使得能够抑制由网状导体231的端部周围产生的磁场在被干扰对象导体回路中产生的感应电动势。
应当注意，代替提供导体层A的网状导体231在X方向上的端部，可以提供导体层B的网状导体232在X方向上的端部。另外，代替提供导体层B的网状导体232在Y方向上的端部，可以提供导体层A的网状导体231在Y方向上的端部。
图25在C中示出了从光电二极管141侧(后侧)观察时，分别在图25的A和B中示出的导体层A和B。然而，图25的C中的阴影区233表示导体层A的网状导体231和导体层B的网状导体232重叠的区。在阴影区233中，斜线相交。在第四配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
然而，为了使导体层A的网状导体231和导体层B的网状导体232完全阻挡发射的热载流子光，必须满足以下关系。
导体宽度WYA≥间隙宽度GYA
导体宽度WXA≥间隙宽度GXA
导体宽度WYB≥间隙宽度GYB
导体宽度WXB≥间隙宽度GXB
这种情况意味着满足以下关系。
导体宽度WYA＝2×重叠宽度+间隙宽度GYA
导体宽度WXA＝2×重叠宽度+间隙宽度GXA
导体宽度WYB＝2×重叠宽度+间隙宽度GYB
导体宽度WXB＝2×重叠宽度+间隙宽度GXB
在类似于图23所示的情况的第四配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体231和作为Vdd布线的网状导体232之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体231和232(的横截面)，网状导体231和232设置在该横截面中。
<第五配置示例>
接下来，图26示出了导体层A和导体层B的第五配置示例。应当注意，图26在A中示出了导体层A中的导体层，并且图26在B中示出了导体层B中的导体层。在图26的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第五配置示例中的导体层A包括网状导体241。通过在Y方向上将第四配置示例(图25)中的导体层A中包括的网状导体231移动导体周期FYA/2，获得网状导体241。网状导体241例如是要耦合到GND或负电源的布线(Vss布线)。
第五配置示例中的导体层B包括网状导体242。网状导体242具有与第四配置示例(图25)中的导体层B中包括的网状导体232相似的形状，因此省略其描述。网状导体242例如是要耦合到正电源的布线(Vdd布线)。
应当注意，期望网状导体241和网状导体242满足以下关系。
导体宽度WXA＝导体宽度WYA＝导体宽度WXB＝导体宽度WYB
间隙宽度GXA＝间隙宽度GYA＝间隙宽度GXB＝间隙宽度GYB
末端宽度EXA＝末端宽度EYB
导体周期FXA＝导体周期FYA＝导体周期FXB＝导体周期FYB
导体宽度WYA＝2×重叠宽度+间隙宽度GYA，并且导体宽度WXA＝2×重叠宽度+间隙宽度GXA
导体宽度WYB＝2×重叠宽度+间隙宽度GYB，并且导体宽度WXB＝2×重叠宽度+间隙宽度GXB
在此处，重叠宽度是在导体层A的网状导体241和导体层B的网状导体242以重叠方式设置的情况下导体部分重叠的重叠部分的宽度。
图26在C中示出了从光电二极管141侧(后侧)观察时，分别在图26的A和B中示出的导体层A和B。然而，图26的C中的阴影区243表示导体层A的网状导体241和导体层B的网状导体242重叠的区。在阴影区243中，斜线相交。在第五配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
此外，在第五配置示例的情况下，网状导体241和网状导体242彼此重叠的区243在X方向上是连续的。在网状导体241和网状导体242彼此重叠的区243中，极性不同的相应电流流过网状导体241和网状导体242。这允许从区243产生的磁场相互抵消。因此，可以抑制在区243附近产生感应噪声。
在类似于图23所示的情况的第五配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体241和作为Vdd布线的网状导体242之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体241和242(的横截面)，网状导体241和242设置在该横截面中。
<第六配置示例>
接下来，图27示出了导体层A和导体层B的第六配置示例。应当注意，图27示出了导体层A中的导体层，并且图27示出了导体层B中的导体层。在图27的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第六配置示例中的导体层A包括网状导体251。网状导体251具有与第四配置示例(图25)中的导体层A中包括的网状导体231相似的形状，因此省略其描述。网状导体251例如是要耦合到GND或负电源的布线(Vss布线)。
第六配置示例中的导体层B包括网状导体252。通过在X方向上将第四配置示例(图25)中的导体层B中包括的网状导体232移动导体周期FXB/2，获得网状导体252。网状导体252例如是要耦合到正电源的布线(Vdd布线)。
应当注意，期望网状导体251和网状导体252满足以下关系。
导体宽度WXA＝导体宽度WYA＝导体宽度WXB＝导体宽度WYB
间隙宽度GXA＝间隙宽度GYA＝间隙宽度GXB＝间隙宽度GYB
末端宽度EXA＝末端宽度EYB
导体周期FXA＝导体周期FYA＝导体周期FXB＝导体周期FYB
导体宽度WYA＝2×重叠宽度+间隙宽度GYA，并且导体宽度WXA＝2×重叠宽度+间隙宽度GXA
导体宽度WYB＝2×重叠宽度+间隙宽度GYB，并且导体宽度WXB＝2×重叠宽度+间隙宽度GXB
在此处，重叠宽度是在导体层A的网状导体251和导体层B的网状导体252以重叠方式设置的情况下导体部分重叠的重叠部分的宽度。
图27在C中示出了从光电二极管141侧(后侧)观察时，分别在图27的A和B中示出的导体层A和B。然而，图27的C中的阴影区253表示导体层A的网状导体251和导体层B的网状导体252重叠的区。在阴影区253中，斜线相交。在第六配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图23所示的情况的第六配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体251和作为Vdd布线的网状导体252之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体251和252(的横截面)，网状导体251和252设置在该横截面中。
此外，在第六配置示例的情况下，网状导体251和网状导体252彼此重叠的区253在Y方向上是连续的。在网状导体251和网状导体252彼此重叠的区253中，极性不同的相应电流流过网状导体251和网状导体252。这允许从区253产生的磁场相互抵消。因此，可以抑制在区253附近产生感应噪声。
<第四配置示例至第六配置示例的模拟结果>
图28示出了感应电动势的变化，该感应电动势导致在图像中产生感应噪声，作为在第四配置示例至第六配置示例(图25至图27)应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在第四配置示例至第六配置示例中的流动的电流的条件类似于图23的条件。图28中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图28中的实线L52对应于第四配置示例(图25)，并且虚线L1对应于第一比较示例(图9)。从实线L52和虚线L31之间的比较可以看出，与第一比较示例相比，第四配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
图28中的实线L53对应于第五配置示例(图26)，并且虚线L1对应于第一比较示例(图9)。从实线L53和虚线L31之间的比较可以看出，与第一比较示例相比，第五配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
图28中的实线L54对应于第六配置示例(图27)，并且虚线L1对应于第一比较示例(图9)。从实线L54和虚线L31之间的比较可以看出，与第一比较示例相比，第六配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
此外，从实线L52至L54之间的比较可以看出，与第四配置示例和第五配置示例相比，第六配置示例使得能够进一步抑制在被干扰对象导体回路中产生的感应电动势的变化，并且进一步抑制感应噪声。
<第七配置示例>
接下来，图29示出了导体层A和导体层B的第七配置示例。应当注意，图29在A中示出了导体层A中的导体层，并且图29在B中示出了导体层B中的导体层。在图29的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第七配置示例中的导体层A包括平面导体261。平面导体261例如是要耦合到GND或负电源的布线(Vss布线)。
第七配置示例中的导体层B包括网状导体262和中继导体301。网状导体262具有类似于第三配置示例(图22)中导体层B的网状导体222的形状，并且因此省略其描述。网状导体262例如是要耦合到正电源的布线(Vdd布线)。
中继导体(其他导体)301设置在不是导体的网状导体262的间隙区中，并且与网状导体262电绝缘。中继导体(其他导体)301耦合到Vss，导体层A的平面导体261耦合到Vss。
中继导体301具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可以将中继导体301设置在网状导体262的间隙区的中间或者任何其他位置。中继导体301可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体301可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体301耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图29在C中示出了从光电二极管141侧(后侧)观察时，分别在图29的A和B中示出的导体层A和B。然而，图29的C中的阴影区263表示导体层A的平面导体261和导体层B的网状导体262重叠的区。在阴影区263中，斜线相交。在第七配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
此外，在第七配置示例的情况下，提供中继导体301，使得能够以大致最短的距离或短距离将作为Vss布线的平面导体261耦合到有源元件组167。将平面导体261和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低平面导体261和有源元件组167之间的电压降、能量损耗或感应噪声。
图30是示出在第七配置示例(图29)中流动的电流的状况的示图。
假设AC电流在导体层A中包括的平面导体261和导体层B中包括的网状导体262的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的网状导体262从图的上侧流向下侧时，电流通过作为Vss布线的平面导体261从图的下侧流向上侧。
在如图30所示的第七配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的平面导体261和作为Vdd布线的网状导体262之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的平面导体261和网状导体262(的横截面)，平面导体261和网状导体262设置在该横截面中。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势容易由Z方向的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第七配置示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为X方向或大致为Y方向)大致与磁通量的方向(Z方向)正交，相差大致90°，该磁通量导致在被干扰对象导体回路中产生感应电动势。换言之，从干扰源导体回路产生磁通量的回路表面的方向与导致在被干扰对象导体回路中产生感应电动势的回路表面的方向相差90°。因此，期望从固态成像设备100输出的图像的劣化(感应噪声的产生)小于第一比较示例中的劣化。
图31示出了在第七配置示例(图29)应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图31在A中示出了可能产生感应噪声的图像。图像从固态成像设备100输出。图31在B中示出了图31的A中示出的图像的线段X1-X2中的像素信号的变化。图31在C中示出了实线L61，其表示在图像中引起感应噪声的感应电动势。图31的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。应当注意，图31的C中的虚线L51对应于第三配置示例(图22)。
从图31的C中示出的实线L61和虚线L51之间的比较可以看出，与第三配置示例相比，第七配置示例不会劣化在被干扰对象导体回路中产生的感应电动势的变化。换言之，即使在中继导体301设置在导体层B的网状导体262的间隙中的第七配置示例中，也可以在与第三配置示例相同的程度上抑制在从固态成像设备100输出的图像中产生感应噪声。然而，该模拟结果是在平面导体261没有耦合到有源元件组167并且网状导体262没有耦合到有源元件组167的情况下获得的模拟结果。例如，在平面导体261和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体262和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过平面导体261或网状导体262的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体301将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
<第八配置示例>
接下来，图32示出了导体层A和导体层B的第八配置示例。应当注意，图32示出了导体层A中的导体层，并且图32示出了导体层B中的导体层。在图32的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第八配置示例中的导体层A包括网状导体271。网状导体271具有类似于第四配置示例(图25)中导体层A的网状导体231的形状，并且因此省略其描述。网状导体271例如是要耦合到GND或负电源的布线(Vss布线)。
第八配置示例中的导体层B包括网状导体272和中继导体302。网状导体272具有类似于第四配置示例(图25)中导体层B的网状导体232的形状，并且因此省略其描述。网状导体232例如是要耦合到正电源的布线(Vdd布线)。
中继导体(其他导体)302设置在不是导体的网状导体272的间隙区中，并且与网状导体272电绝缘。中继导体(其他导体)302耦合到Vss，导体层A的网状导体271耦合到Vss。
应当注意，中继导体302具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可以将中继导体302设置在网状导体272的间隙区的中间或者任何其他位置。中继导体302可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体302可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体302耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图32在C中示出了从光电二极管141侧(后侧)观察时，分别在图32的A和B中示出的导体层A和B。然而，图32中的阴影区273表示导体层A的网状导体271和导体层B的网状导体272重叠的区。在阴影区273中，斜线相交。在第八配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图30所示的情况的第八配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体271和作为Vdd布线的网状导体272之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体271和272(的横截面)，网状导体271和272设置在该横截面中。
此外，在第八配置示例的情况下，提供中继导体302，使得能够以大致最短的距离或短距离将作为Vss布线的网状导体271耦合到有源元件组167。将网状导体271和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低网状导体271和有源元件组167之间的电压降、能量损耗或感应噪声。
<第九配置示例>
接下来，图33示出了导体层A和导体层B的第九配置示例。应当注意，图33示出了导体层A中的导体层，并且图33示出了导体层B中的导体层。在图33的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第九配置示例中的导体层A包括网状导体281。网状导体281具有类似于第五配置示例(图26)中导体层A的网状导体241的形状，并且因此省略其描述。网状导体281例如是要耦合到GND或负电源的布线(Vss布线)。
第九配置示例中的导体层B包括网状导体282和中继导体303。网状导体282具有类似于第五配置示例(图26)中导体层B的网状导体242的形状，并且因此省略其描述。网状导体282例如是要耦合到正电源的布线(Vdd布线)。
中继导体(其他导体)303设置在不是导体的网状导体282的间隙区中，并且与网状导体282电绝缘。中继导体(其他导体)302耦合到Vss，导体层A的网状导体281耦合到Vss。
应当注意，中继导体303具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可以将中继导体303设置在网状导体282的间隙区的中间或者任何其他位置。中继导体303可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体303可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体303耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图33在C中示出了从光电二极管141侧(后侧)观察时，分别在图33的A和B中示出的导体层A和B。然而，图33的C中的阴影区283表示导体层A的网状导体281和导体层B的网状导体282重叠的区。在阴影区283中，斜线相交。在第九配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图30所示的情况的第九配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体281和作为Vdd布线的网状导体282之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体281和282(的横截面)，网状导体281和282设置在该横截面中。
此外，在第九配置示例的情况下，提供中继导体303，使得能够以大致最短的距离或短距离将作为Vss布线的网状导体281耦合到有源元件组167。将网状导体281和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低网状导体281和有源元件组167之间的电压降、能量损耗或感应噪声。
<第十配置示例>
接下来，图34示出了导体层A和导体层B的第十配置示例。应当注意，图34在A中示出了导体层A中的导体层，并且图34在B中示出了导体层B中的导体层。在图34的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第十配置示例中的导体层A包括网状导体291。网状导体291具有类似于第六配置示例(图27)中导体层A的网状导体251的形状，并且因此省略其描述。网状导体291例如是要耦合到GND或负电源的布线(Vss布线)。
第十配置示例中的导体层B包括网状导体292和中继导体304。网状导体292具有类似于第六配置示例(图27)中导体层B的网状导体252的形状，并且因此省略其描述。网状导体292例如是要耦合到正电源的布线(Vdd布线)。
中继导体(其他导体)304设置在不是导体的网状导体292的间隙区中，并且与网状导体292电绝缘。中继导体(其他导体)304耦合到Vss，导体层A的网状导体291耦合到Vss。
应当注意，中继导体304具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可以将中继导体304设置在网状导体292的间隙区的中间或者任何其他位置。中继导体304可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体304可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体304耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图34在C中示出了从光电二极管141侧(后侧)观察时，分别在图34的A和B中示出的导体层A和B。然而，图34的C中的阴影区293表示导体层A的网状导体291和导体层B的网状导体292重叠的区。在阴影区293中，斜线相交。在第十配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图30所示的情况的第十配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体291和作为Vdd布线的网状导体292之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体291和292(的横截面)，网状导体291和292设置在该横截面中。
此外，在第十配置示例的情况下，提供中继导体304，使得能够以大致最短的距离或短距离将作为Vss布线的网状导体291耦合到有源元件组167。将网状导体291和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低网状导体291和有源元件组167之间的电压降、能量损耗或感应噪声。
<第八配置示例至第十配置示例的模拟结果>
图35示出了感应电动势的变化，该感应电动势导致在图像中产生感应噪声，作为在第八配置示例至第十配置示例(图32至图34)应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在第八配置示例至第十配置示例中的流动的电流的条件类似于图30的条件。图35中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图35的A中的实线L62对应于第八配置示例(图32)，并且虚线L52对应于第四配置示例(图25)。从实线L62和虚线L52之间的比较可以看出，与第四配置示例相比，第八配置示例不会劣化在被干扰对象导体回路中产生的感应电动势的变化。换言之，即使在中继导体302设置在导体层B的网状导体272的间隙中的第八配置示例中，也可以在与第四配置示例相同的程度上，抑制在从固态成像设备100输出的图像中产生感应噪声。然而，该模拟结果是在网状导体271没有耦合到有源元件组167并且网状导体272没有耦合到有源元件组167的情况下获得的模拟结果。例如，在网状导体271和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体272和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过网状导体271或网状导体272的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体302将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
图35的B中的实线L63对应于第九配置示例(图33)，并且虚线L53对应于第五配置示例(图26)。从实线L63和虚线L53之间的比较可以看出，与第五配置示例相比，第九配置示例不会劣化在被干扰对象导体回路中产生的感应电动势的变化。换言之，即使在中继导体303设置在导体层B的网状导体282的间隙中的第九配置示例中，也可以在与第五配置示例相同的程度上，抑制在从固态成像设备100输出的图像中产生感应噪声。然而，该模拟结果是在网状导体281没有耦合到有源元件组167并且网状导体282没有耦合到有源元件组167的情况下获得的模拟结果。例如，在网状导体281和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体282和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过网状导体281或网状导体282的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体303将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
图35的C中的实线L64对应于第十配置示例(图34)，并且虚线L54对应于第六配置示例(图27)。从实线L64和虚线L54之间的比较可以看出，与第六配置示例相比，第十配置示例不会劣化在被干扰对象导体回路中产生的感应电动势的变化。换言之，即使在中继导体304设置在导体层B的网状导体292的间隙中的第十配置示例中，也可以在与第六配置示例相同的程度上，抑制在从固态成像设备100输出的图像中产生感应噪声。然而，该模拟结果是在网状导体291没有耦合到有源元件组167并且网状导体292没有耦合到有源元件组167的情况下获得的模拟结果。例如，在网状导体291和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体292和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过网状导体291或网状导体292的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体304将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
此外，从实线L62至L64之间的比较可以看出，与第八配置示例和第九配置示例相比，第十配置示例使得能够进一步抑制在被干扰对象导体回路中产生的感应电动势的变化，并且进一步抑制感应噪声。
<第十一配置示例>
接下来，图36示出了导体层A和导体层B的第十一配置示例。应当注意，图36在A中示出了导体层A中的导体层，并且图36在B中示出了导体层B中的导体层。在图36的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第十一配置示例中的导体层A包括网状导体311，其电阻值在X方向(第一方向)和Y方向(第二方向)之间不同。网状导体311例如是要耦合到GND或负电源的布线(Vss布线)。
网状导体311在X方向上的导体宽度被定义为WXA，间隙宽度被定义为GXA，导体周期被定义为FXA(＝导体宽度WXA+间隙宽度GXA)，并且末端宽度被定义为EXA(＝导体宽度WXA/2)。此外，网状导体311在Y方向上的导体宽度被定义为WYA，间隙宽度被定义为GYA，导体周期被定义为FYA(＝导体宽度WYA+间隙宽度GYA)，并且末端宽度被定义为EYA(＝导体宽度WYA/2)。在网状导体311中，满足间隙宽度GYA>间隙宽度GXA。因此，网状导体311的间隙区被成形为在Y方向上比在X方向上长。电阻值在X方向和Y方向上是不同的。Y方向的电阻值小于X方向的电阻值。
第十一配置示例中的导体层B包括网状导体312，其电阻值在X方向和Y方向之间不同。网状导体312例如是要耦合到正电源的布线(Vdd布线)。
网状导体312在X方向上的导体宽度被定义为WXB，间隙宽度被定义为GXB，并且导体周期被定义为FXB(＝导体宽度WXB+间隙宽度GXB)。此外，网状导体312在Y方向上的导体宽度被定义为WYB，间隙宽度被定义为GYB，导体周期被定义为FYB(＝导体宽度WYB+间隙宽度GYB)，并且末端宽度被定义为EYB(＝导体宽度WYB/2)。在网状导体312中，满足间隙宽度GYB>间隙宽度GXB。因此，网状导体312的间隙区被成形为在Y方向上比在X方向上长。电阻值在X方向和Y方向上是不同的。Y方向的电阻值小于X方向的电阻值。
应当注意，在网状导体311的薄层电阻值大于网状导体312的薄层电阻值的情况下，期望网状导体311和网状导体312满足以下关系。
导体宽度WYA≥导体宽度WYB
导体宽度WXA≥导体宽度WXB
间隙宽度GXA≤间隙宽度GXB
间隙宽度GYA≤间隙宽度GYB
相反，在网状导体311的薄层电阻值小于网状导体312的薄层电阻值的情况下，期望网状导体311和网状导体312满足以下关系。
导体宽度WYA≤导体宽度WYB
导体宽度WXA≤导体宽度WXB
间隙宽度GXA≥间隙宽度GXB
间隙宽度GYA≥间隙宽度GYB
此外，期望相应网状导体311和312的薄层电阻值和导体宽度满足以下关系。
(网状导体311的薄层电阻值)/(网状导体312的薄层电阻值)≈导体宽度WYA/导体宽度WYB
(网状导体311的薄层电阻值)/(网状导体312的薄层电阻值)≈导体宽度WXA/导体宽度WXB
本说明书中公开的关于尺寸的限制并不重要。期望网状导体311的电流分布和网状导体312的电流分布大致相等、大致相同或大致相似，并且具有相反的特性的配置。
例如，期望网状导体311在X方向上的布线电阻和网状导体311在Y方向上的布线电阻之比以及网状导体312在X方向上的布线电阻和网状导体312在Y方向上的布线电阻之比大致相同的配置。
此外，期望网状导体311在X方向上的布线电感和网状导体311在Y方向上的布线电感之比以及网状导体312在X方向上的布线电感和网状导体312在Y方向上的布线电感之比大致相同的配置。
此外，期望网状导体311在X方向上的布线电容和网状导体311在Y方向上的布线电容之比以及网状导体312在X方向上的布线电容和网状导体312在Y方向上的布线电容之比大致相同的配置。
此外，期望网状导体311在X方向上的布线阻抗和网状导体311在Y方向上的布线阻抗之比以及网状导体312在X方向上的布线阻抗和网状导体312在Y方向上的布线阻抗之比大致相同的配置。
换言之，期望满足以下任何关系：(网状导体311在X方向上的布线电阻×网状导体312在Y方向上的布线电阻)≈(网状导体312在X方向上的布线电阻×网状导体311在Y方向上的布线电阻)；(网状导体311在X方向上的布线电感×网状导体312在Y方向上的布线电感)≈(网状导体312在X方向上的布线电感×网状导体311在Y方向上的布线电感)；(网状导体311在X方向上的布线电容×网状导体312在Y方向上的布线电容)≈(网状导体312在X方向上的布线电容×网状导体311在Y方向上的布线电容)；或者(网状导体311在X方向上的布线阻抗×网状导体312在Y方向上的布线阻抗)≈(网状导体312在X方向上的布线阻抗×网状导体311在Y方向上的布线阻抗)，但是不一定要满足这种关系。
应当注意，上述布线电阻、布线电感、布线电容和布线阻抗分别可以用导体电阻、导体电感、导体电容和导体阻抗来替换。
应当注意，上述阻抗Z、电阻R、电感L和电容C具有Z＝R+jωL+1/jωC的关系，其中，ω表示角频率，并且j表示虚数单位。
应当注意，这些比率之间的关系可以作为网状导体311和网状导体312的整体来满足，可以在网状导体311和网状导体312的一部分内满足。如果在任何范围内满足关系，这就足够了。
此外，可以提供一种电路，该电路进行调整，以使电流分布大致相等、大致相同或大致相似，并且具有相反的特性。
满足上述关系，使得能够使网状导体311的电流分布和网状导体312的电流分布大致相等并具有相反的特性。这使得可以有效地抵消由网状导体311的电流分布产生的磁场和由网状导体312的电流分布产生的磁场。
图36在C中示出了从光电二极管141侧(后侧)观察时，分别在图36的A和B中示出的导体层A和B。然而，图36的C中的阴影区313表示导体层A的网状导体311和导体层B的网状导体312重叠的区。在阴影区313中，斜线相交。在第十一配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
此外，在第十一配置示例的情况下，网状导体311和网状导体312彼此重叠的区313在X方向上是连续的。在网状导体311和网状导体312彼此重叠的区313中，极性不同的相应电流流过网状导体311和网状导体312。这允许从区313产生的磁场相互抵消。因此，可以抑制在区313附近产生感应噪声。
此外，在第十一配置示例的情况下，网状导体311被形成为使得Y方向上的间隙宽度GYA和X方向上的间隙宽度GXA彼此不同，并且网状导体312被形成为使得Y方向上的间隙宽度GYB和X方向上的间隙宽度GXB彼此不同。
以这种方式，当实际设计和制造导体层时，将网状导体311和312成形为使间隙宽度在X方向和Y方向之间不同，使得可以符合对布线区的尺寸、间隙区的尺寸、相应导体层中布线区的占用率等的限制。可以增加布线布局的设计自由度。此外，与间隙宽度不存在差异的情况相比，可以在电压降(IR-Drop)、感应噪声等方面有利的布局中设计布线。
图37是示出在第十一配置示例(图36)中流动的电流的状况的示图。
假设AC电流在导体层A中包括的网状导体311和导体层B中包括的网状导体312的端部相等地流动。然而，电流方向根据时间而变化。例如，假设当电流通过作为Vdd布线的网状导体312从图的上侧流向下侧时，电流通过作为Vss布线的网状导体311从图的下侧流向上侧。
在如图37所示的第十一配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体311和作为Vdd布线的网状导体312之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体311和312(的横截面)，网状导体311和312设置在该横截面中。
同时，在堆叠在第二半导体基板102上的第一半导体基板101的像素阵列121中，包括信号线132和控制线133的被干扰对象导体回路形成在XY平面上。包括导体层A和B的遮光结构151形成在第二半导体基板102上。在XY平面上形成的被干扰对象导体回路中，感应电动势容易由Z方向的磁通量产生。感应电动势的更大变化导致固态成像设备100输出更劣化的图像(具有更多感应噪声)。
此外，当像素阵列121中的选择像素的移动导致包括信号线132和控制线133的被干扰对象导体回路的有效尺寸变化时，感应电动势的变化突出。
在第十一配置示例的情况下，从包括导体层A和B的遮光结构151的干扰源导体回路的回路表面产生的磁通量的方向(大致为X方向或大致为Y方向)大致与磁通量的方向(Z方向)正交，相差大致90°，该磁通量导致在被干扰对象导体回路中产生感应电动势。换言之，从干扰源导体回路产生磁通量的回路表面的方向与导致在被干扰对象导体回路中产生感应电动势的回路表面的方向相差90°。因此，期望从固态成像设备100输出的图像的劣化(感应噪声的产生)小于第一比较示例中的劣化。
图38示出了在第十一配置示例(图36)应用于固态成像设备100的情况下产生的感应噪声的模拟结果。
图38在A中示出了可能产生感应噪声的图像。图像从固态成像设备100输出。图38在B中示出了图38的A中示出的图像的线段X1-X2中的像素信号的变化。图38在C中示出了实线L71，其表示在图像中引起感应噪声的感应电动势。图38的C中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。应当注意，图38的C中的虚线L1对应于第一比较示例(图9)。
从图38的C中示出的实线L71和虚线L31之间的比较可以看出，与第一比较示例相比，第十一配置示例使得能够抑制在被干扰对象导体回路中产生的感应电动势的变化并抑制感应噪声。
应当注意，可以通过在XY平面内旋转90°来使用第十一配置示例。此外，不限于90°，而是可以通过以任何角度旋转来使用。例如，可以被配置为相对于X轴或Y轴倾斜。
<第十二配置示例>
接下来，图39示出了导体层A和导体层B的第十二配置示例。应当注意，图39在A中示出了导体层A中的导体层，并且图39在B中示出了导体层B中的导体层。在图39的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第十二配置示例中的导体层A包括网状导体321。网状导体321具有类似于第十一配置示例(图36)中导体层A的网状导体311的形状，并且因此省略其描述。网状导体321例如是要耦合到GND或负电源的布线(Vss布线)。
第十二配置示例中的导体层B包括网状导体322和中继导体305。网状导体322具有类似于第十一配置示例(图36)中导体层B的网状导体312的形状，并且因此省略其描述。网状导体322例如是要耦合到正电源的布线(Vdd布线)。
中继导体(其他导体)305设置在网状导体322的间隙区中，网状导体322不是导体，但是在Y方向上具有长的矩形形状，并且与网状导体322电绝缘。中继导体(其他导体)305耦合到Vss，导体层A的网状导体321耦合到Vss。
应当注意，中继导体305具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可以将中继导体305设置在网状导体322的间隙区的中间或者任何其他位置。中继导体305可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体305可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体305耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图39在C中示出了从光电二极管141侧(后侧)观察时，分别在图39的A和B中示出的导体层A和B。然而，图39的C中的阴影区323表示导体层A的网状导体321和导体层B的网状导体322重叠的区。在阴影区323中，斜线相交。在第十二配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图37所示的情况的第十二配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体321和作为Vdd布线的网状导体322之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体321和322(的横截面)，网状导体321和322设置在该横截面中。
此外，在第十二配置示例的情况下，网状导体321和网状导体322彼此重叠的区323在X方向上是连续的。在网状导体321和网状导体322彼此重叠的区323中，极性不同的相应电流流过网状导体321和网状导体322。这允许从区323产生的磁场相互抵消。因此，可以抑制在区323附近产生感应噪声。
此外，在第十二配置示例的情况下，提供中继导体305，使得能够以大致最短的距离或短距离将作为Vss布线的网状导体321耦合到有源元件组167。将网状导体321和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低网状导体321和有源元件组167之间的电压降、能量损耗或感应噪声。
应当注意，可以通过在XY平面内旋转90°来使用第十二配置示例。此外，不限于90°，而是可以通过以任何角度旋转来使用。例如，可以被配置为相对于X轴或Y轴倾斜。
<第十三配置示例>
接下来，图40示出了导体层A和导体层B的第十三配置示例。应当注意，图40在A中示出了导体层A中的导体层，并且图40在B中示出了导体层B中的导体层。在图40的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
第十三配置示例中的导体层A包括网状导体331。网状导体331具有类似于第十一配置示例(图36)中导体层A的网状导体311的形状，并且因此省略其描述。网状导体331例如是要耦合到GND或负电源的布线(Vss布线)。
第十三配置示例中的导体层B包括网状导体332和中继导体306。网状导体332具有类似于第十一配置示例(图36)中导体层B的网状导体312的形状，因此省略其描述。网状导体332例如是要耦合到正电源的布线(Vdd布线)。
通过将第十二配置示例(图39)中的中继导体305分成多个部分(图40中的十个部分)，获得中继导体(其他导体)306，其间具有空间。中继导体306设置在网状导体332的间隙区中，该间隙区在Y方向上具有长的矩形形状，并且与网状导体332电绝缘。中继导体306耦合到Vss，导体层A的网状导体331耦合到Vss。这可能取决于中继导体分成多少部分的区以及中继导体是否耦合到Vss。在这种情况下，电流分布在设计时可以微调。这使得可以抑制感应噪声和降低电压降(IR-Drop)。
应当注意，中继导体306具有任何形状，并且对称圆形或多边形(例如，旋转对称或镜像对称)是期望的。可选地，可改变地将中继导体306分成多少部分。可以将中继导体306设置在网状导体332的间隙区的中间或者任何其他位置。中继导体306可以耦合到用作不同于导体层A的Vss布线的导体层。中继导体306可以耦合到用作比导体层B更靠近有源元件组167的Vss布线的导体层。可以通过在Z方向上延伸的导体通孔(VIA)将中继导体306耦合到不同于导体层A的导体层、比导体层B更靠近有源元件组167的导体层等。
图40在C中示出了从光电二极管141侧(后侧)观察时，分别在图40的A和B中示出的导体层A和B。然而，图40的C中的阴影区333表示导体层A的网状导体331和导体层B的网状导体332重叠的区。在阴影区333中，斜线相交。在第十三配置示例的情况下，有源元件组167被导体层A和导体层B中的至少一个覆盖。这使得能够阻挡从有源元件组167发射的热载流子光。
在类似于图37所示的情况的第十三配置示例中电流流动的情况下，通过其回路表面大致垂直于X轴的导体回路和其回路表面大致垂直于Y轴的导体回路，在作为Vss布线的网状导体331和作为Vdd布线的网状导体332之间容易产生大致在X方向和大致在Y方向上的磁通量。导体回路包括在横截面中的网状导体331和332(的横截面)，网状导体331和332设置在该横截面中。
此外，在第十三配置示例的情况下，网状导体331和网状导体332彼此重叠的区333在X方向上是连续的。在区333中，极性不同的相应电流流过网状导体331和网状导体332。这允许从区333产生的磁场相互抵消。因此，可以抑制在区333附近产生感应噪声。
此外，在第十三配置示例的情况下，提供中继导体306，使得能够以大致最短的距离或短距离将作为Vss布线的网状导体331耦合到有源元件组167。将网状导体331和有源元件组167以大致最短的距离或短距离彼此耦合，使得可以降低网状导体331和有源元件组167之间的电压降、能量损耗或感应噪声。
此外，在第十三配置示例中，中继导体306分成多个部分。这使得能够使导体层A中的电流分布和导体层B中的电流分布大致均匀并且极性相反。因此，可以使从导体层A产生的磁场和从导体层B产生的磁场相互抵消。因此，在第十三配置示例中，可能使得外部因素难以导致Vdd布线和Vss布线之间的电流分布差异。因此，在XY平面中的电流分布复杂的情况下，或者在耦合到网状导体331和332的导体的阻抗在Vdd布线和Vss布线之间不同的情况下，第十六配置示例是优选的。
应当注意，可以通过在XY平面内旋转90°来使用第十三配置示例。此外，不限于90°，而是可以通过以任何角度旋转来使用。例如，可以被配置为相对于X轴或Y轴倾斜。
<第十二配置示例和第十三配置示例的模拟结果>
图41示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在第十二配置示例(图39)和第十三配置示例(图40)应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在第十二配置示例和第十三配置示例中的流动的电流的条件类似于图37的条件。图41中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图41的A中的实线L72对应于第十二配置示例(图39)，并且虚线L1对应于第一比较示例(图9)。从实线L72和虚线L1之间的比较可以看出，与第一比较示例相比，第十二配置示例不改变在被干扰对象导体回路中产生的感应电动势。因此，与第一比较示例相比，第十二配置示例使得能够抑制从固态成像设备100输出的图像中的感应噪声。然而，该模拟结果是在网状导体321没有耦合到有源元件组167并且网状导体322没有耦合到有源元件组167的情况下获得的模拟结果。例如，在网状导体321和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体322和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过网状导体321或网状导体322的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体305将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
图41的B中的实线L73对应于第十三配置示例(图40)，并且虚线L1对应于第一比较示例(图9)。从实线L73和虚线L1之间的比较可以看出，与第一比较示例相比，第十三配置示例不改变被干扰对象导体回路中产生的感应电动势。因此，与第一比较示例相比，第十三配置示例使得能够抑制从固态成像设备100输出的图像中的感应噪声。然而，该模拟结果是在网状导体331没有耦合到有源元件组167并且网状导体332没有耦合到有源元件组167的情况下获得的模拟结果。例如，在网状导体331和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，或者在网状导体332和有源元件组167通过导体通孔等以大致最短的距离或短距离至少部分地彼此耦合的情况下，流过网状导体331或网状导体332的电流量根据位置逐渐变小。在这种情况下，还存在通过提供中继导体306将电压降、能量损失和感应噪声降低到一半或更少的大幅改进的条件。
<5.在其上形成导体层A和B的半导体基板中的电极的设置示例>
接下来，描述电极在半导体基板上的设置，在半导体基板上，形成电阻值在X方向和Y方向之间不同的导体，如导体层A和B的上述第十一配置示例至第十三配置示例中一样。
应当注意，下面描述作为示例的第十三配置示例(图40)形成在半导体基板上的情况。第十三配置示例包括导体层A和导体层B，导体层A和导体层B包括其在Y方向上的电阻值小于在X方向上的电阻值的导体(网状导体331和332)。然而，这同样适用于导体层A和B的第十一配置示例和第十二配置示例形成在半导体基板上的情况。导体层A和导体层B包括其在Y方向上的电阻值小于在X方向上的电阻值的导体。
在半导体基板上形成的导体层A和B的第十三配置示例中，导体(网状导体331和332)在Y方向上的电阻值小于在X方向上的电阻值，并且因此电流容易在Y方向上流动。因此，为了使导体层A和导体层B的第十三配置示例中的导体的电压降(IR-Drop)尽可能小，期望将多个焊盘(电极)设置在半导体基板上，在X方向上比在Y方向上设置得更密集，但是多个焊盘(电极)也可以在Y方向上比在X方向上设置得更密集。在Y方向，电阻值较小。在X方向，电阻值较大。
<半导体基板上焊盘的第一设置示例>
图42是示出第一设置示例的平面图，其中，焊盘在半导体基板上在X方向上比在Y方向上设置得更密集。应当注意，在图42的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
图42在A中示出了焊盘设置在布线区400的一侧的情况，在布线区400中形成多个第十三配置示例(图40)，每个第十三配置示例包括导体层A和B。图42在B中示出了焊盘设置在布线区400的在Y方向上彼此相对的两侧的情况。在布线区400中，形成均包括导体层A和B的多个第十三配置示例(图40)。应当注意，图中的虚线箭头表示在此处流动的电流方向的示例，并且电流回路411由矩形虚线411中的虚线箭头表示的电流产生。虚线箭头表示的电流方向每时每刻都在变化。
图42在C中示出了焊盘设置在布线区400的三侧上的情况，在布线区400中形成多个第十三配置示例(图40)，每个第十三配置示例包括导体层A和B。图42在D中示出了焊盘设置在布线区400的四侧的情况，在布线区400中，形成了均包括导体层A和B的多个第十三配置示例(图40)。图42在E中示出了在布线区400中形成的导体层A和B的多个第十三配置示例的方向。
设置在布线区400中的焊盘401耦合到Vdd布线，并且焊盘402是例如耦合到GND或负电源的布线(Vss布线)。
在图42所示的第一设置示例的情况下，焊盘401和402均包括彼此相邻设置的一个焊盘或多个焊盘(在图42的情况下为两个焊盘)。焊盘401和402彼此相邻设置。包括一个焊盘的焊盘401和包括一个焊盘的焊盘402彼此相邻设置，并且包括两个焊盘的焊盘401和包括两个焊盘的焊盘402彼此相邻设置。焊盘401的极性(耦合目的地是Vdd布线或Vss布线)与焊盘402的极性相反。假设设置在布线区400中的焊盘401的数量和焊盘402的数量大致相同。
这使得可以促使流过形成在布线区400中的相应导体层A和B的电流分布大致均匀并且具有相反的极性。因此，可以有效地抵消从相应导体层A和B产生的磁场和基于此的感应电动势。
此外，在如图42的B、C和D所示在布线区400的两侧或更多侧上形成焊盘的情况下，在相对侧上彼此相对的焊盘具有相反的极性。如图42中的虚线箭头所示，这有助于在布线区400中具有相同的X轴坐标和不同的Y坐标的位置处分布相同方向的电流。
<半导体基板上焊盘的第二设置示例>
接下来，图43是示出第二设置示例的平面图，其中，焊盘在X方向上比在Y方向上更密集地配置在半导体基板上。应当注意，在图43的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
图43在A中示出了焊盘设置在布线区400的在Y方向上彼此相对的两侧的情况。在布线区400中，形成均包括导体层A和B的多个第十三配置示例(图40)。应当注意，图中的虚线箭头表示电流在此处流动的方向，并且电流回路412由矩形虚线412中的虚线箭头表示的电流产生。虚线箭头表示的电流方向每时每刻都在变化。
图43在B中示出了焊盘设置在布线区400的三侧上的情况，在布线区400中形成均包括导体层A和B的多个第十三配置示例(图40)。图43在C中示出了焊盘设置在布线区400的四侧的情况，在布线区400中形成均包括导体层A和B的多个第十三配置示例(图40)。图43在D中示出了在布线区400中形成的导体层A和B的多个第十三配置示例的方向。
设置在布线区400中的焊盘401耦合到Vdd布线，并且焊盘402是例如耦合到GND或负电源的布线(Vss布线)。
在图43所示的第二设置示例的情况下，焊盘401和402均包括彼此相邻设置的多个焊盘(在图43的情况下为两个焊盘)。焊盘401和402彼此相邻设置。包括一个焊盘的焊盘401和包括一个焊盘的焊盘402彼此相邻设置，并且包括两个焊盘的焊盘401和包括两个焊盘的焊盘402彼此相邻设置。焊盘401的极性(耦合目的地是Vdd布线或Vss布线)与焊盘402的极性相反。假设设置在布线区400中的焊盘401的数量和焊盘402的数量大致相同。
这使得流过形成在布线区400中的相应导体层A和B的电流分布可以大致均匀并且具有相反的极性。因此，可以有效地抵消从相应导体层A和B产生的磁场和基于此的感应电动势。
此外，在第二设置示例中，在相对侧上彼此相对的焊盘具有相同的极性。然而，在相对侧上彼此相对的焊盘部分可以具有相反的极性。这使得在布线区400中产生比图42的B中所示的电流回路411小的电流回路412。电流回路的大小影响磁场的分布范围。随着电场回路幅度的减小，磁场的分布范围变窄。因此，在第二设置示例中，磁场的分布范围比第一设置示例中窄。因此，与第一设置示例相比，在第二设置示例中可以减少要产生的感应电动势和基于此的感应噪声。
<半导体基板上的焊盘的第三设置示例>
接下来，图44是示出第三设置示例的平面图，其中，焊盘在X方向上比在Y方向上更密集地配置在半导体基板上。应当注意，在图44的坐标系中，X轴表示水平方向，Y轴表示垂直方向，并且Z轴表示垂直于XY平面的方向。
图44在A中示出了焊盘设置在布线区400的一侧的情况，在布线区400中形成了均包括导体层A和B的多个第十三配置示例(图40)。图44在B中示出了焊盘设置在布线区400的在Y方向上彼此相对的两侧的情况。在布线区400中，形成均包括导体层A和B的多个第十三配置示例(图40)。应当注意，图中的虚线箭头表示电流在此处流动的方向，并且电流回路413由矩形虚线413中的虚线箭头表示的电流产生。
图44在C中示出了焊盘设置在布线区400的三侧的情况，在布线区400中形成均包括导体层A和B的多个第十三配置示例(图40)。图44在D中示出了焊盘设置在布线区400的四侧的情况，在布线区400中形成了均包括导体层A和B的多个第十三配置示例(图40)。图44在E中示出了在布线区400中形成的导体层A和B的多个第十三配置示例的方向。
设置在布线区400中的焊盘401耦合到Vdd布线，并且焊盘402是例如耦合到GND或负电源的布线(Vss布线)。
在图44所示的第三设置示例的情况下，包括在包括设置为彼此相邻的多个焊盘(在图44的情况下为2个)的焊盘组中的相应焊盘具有相反的极性(耦合目的地是Vdd布线或Vss布线)。假设设置在布线区400的一侧或所有侧的焊盘401的数量与焊盘402的数量大致相同。
此外，在第三设置示例中，在相对侧上彼此相对的焊盘具有相同的极性。然而，在相对侧上彼此相对的焊盘部分可以具有相反的极性。
这使得在布线区400中产生小于图43的A中所示的电流回路412的电流回路413。因此，在第三设置示例中，磁场的分布范围比第二设置示例中窄。因此，与第二设置示例相比，在第三设置示例中可以减少要产生的感应电动势和基于此的感应噪声。
<在Y方向上的电阻值和在X方向上的电阻值彼此不同的导体示例>
图45是示出包括在导体层A和B中的导体的另一示例的平面图。即，图45是示出其在Y方向上的电阻值和在X方向上的电阻值彼此不同的导体的示例的平面图。应当注意，图45的A至C均示出了Y方向上的电阻值小于X方向上的电阻值的示例，并且图45的D至F均示出了X方向上的电阻值小于Y方向上的电阻值的示例。
图45在A中示出了网状导体，其在X方向上的导体宽度WX和在Y方向上的导体宽度WY彼此相等，并且其在X方向上的间隙宽度GX比在Y方向上的间隙宽度GY窄。图45在B中示出了网状导体，其在X方向上的导体宽度WX大于在Y方向上的导体宽度WY，并且其在X方向上的间隙宽度GX比在Y方向上的间隙宽度GY窄。图45在C中示出了网状导体，其在X方向上的导体宽度WX和在Y方向上的导体宽度WY彼此相等，并且其在X方向上的间隙宽度GX等于在Y方向上的间隙宽度GY。网状导体在沿X方向长且具有导体宽度WY的部分的区中具有空穴，但是不与沿Y方向长且具有导体宽度WX的部分相交。
图45在D中示出了网状导体，其在X方向上的导体宽度WX和在Y方向上的导体宽度WY彼此相等，并且其在X方向上的间隙宽度GX大于在Y方向上的间隙宽度GY。图45在E中示出了网状导体，其在X方向上的导体宽度WX比在Y方向上的导体宽度WY窄，并且其在X方向上的间隙宽度GX大于在Y方向上的间隙宽度GY。图45在F中示出了网状导体，其在X方向上的导体宽度WX和在Y方向上的导体宽度WY彼此相等，并且其在X方向上的间隙宽度GX等于在Y方向上的间隙宽度GY。网状导体在沿Y方向长且具有导体宽度WX的部分的区中具有空穴，但是不与沿X方向长且具有导体宽度WY的部分相交。
在布线区400中形成导体的情况下，图42至图44所示的布线区400中的焊盘的第一设置示例至第三设置示例具有抑制如图45的A至C所示的导体中的电压降(IR-Drop)的效果。导体在Y方向上的电阻值小于在X方向上的电阻值，并且电流容易在Y方向上流动。
此外，抑制感应噪声的产生的效果对于图42至图44所示的布线区400中的焊盘的第一设置示例至第三设置示例是可预期的，因为电流更容易在X方向上扩散，并且在布线区400中形成如图45的D至F所示的导体的情况下，设置在布线区400一侧的焊盘附近的磁场更难集中。导体在X方向上的电阻值小于在Y方向上的电阻值，并且电流容易在X方向上流动。
<6.导体层A和B的配置示例的修改示例>
接下来，描述导体层A和B的一些上述第一配置示例至第十三配置示例的修改示例。
图46是示出导体层A和B的第二配置示例(图15)中的X方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图46的A示出了导体层A和B的第二配置示例，并且图46的B示出了导体层A和B的第二配置示例的修改示例。
图46在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图46的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图13的条件。图46中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图46的C中的实线L81对应于图46的B中示出的修改示例，并且虚线L21对应于第二配置示例(图15)。从实线L81和虚线L21之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化略小于第二配置示例中的感应电动势的变化。因此，应当理解，该修改示例使得可以抑制比第二配置示例稍微更多的感应噪声。
图47是示出导体层A和B的第五配置示例(图26)中的X方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图47的A示出了导体层A和B的第五配置示例，并且图47的B示出了导体层A和B的第五配置示例的修改示例。
图47在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图47的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图47中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图47的C中的实线L82对应于图47的B中示出的修改示例，并且虚线L53对应于第五配置示例(图26)。从实线L82和虚线L53之间的比较可以看出，在该修改示例中，在被干扰对象导体回路中产生的感应电动势的变化远小于第五配置示例中的变化。因此，应当理解，该修改示例使得可以比第五配置示例更进一步抑制感应噪声。
图48是示出导体层A和B的第六配置示例(图27)中的X方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图48的A示出了导体层A和B的第六配置示例，并且图48的B示出了导体层A和B的第六配置示例的修改示例。
图48在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图48的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图48中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图48的C中的实线L83对应于图48的B中示出的修改示例，并且虚线L54对应于第六配置示例(图27)。从实线L83和虚线L54之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化小于第六配置示例中的变化。因此，应当理解，与第六配置示例相比，该修改示例使得可以进一步抑制感应噪声。
图49是示出导体层A和B的第二配置示例(图15)中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图49的A示出了导体层A和B的第二配置示例，并且图49的B示出了导体层A和B的第二配置示例的修改示例。
图49在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图49的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图13的条件。图49中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图49的C中的实线L111对应于图49的B中示出的修改示例，并且虚线L21对应于第二配置示例。从实线L111和虚线L21之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化略小于第二配置示例中的感应电动势的变化。因此，应当理解，该修改示例使得可以抑制比第二配置示例稍微更多的感应噪声。
图50是示出导体层A和B的第五配置示例(图26)中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图50的A示出了导体层A和B的第五配置示例，并且图50的B示出了导体层A和B的第五配置示例的修改示例。
图50在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图50的B示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图50中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图50的C中的实线L112对应于图50的B中示出的修改示例，虚线L53对应于第五配置示例。从实线L112和虚线L53之间的比较可以看出，在该修改示例中，在被干扰对象导体回路中产生的感应电动势的变化远小于第五配置示例中的变化。因此，应当理解，该修改示例使得可以比第五配置示例更进一步抑制感应噪声。
图51是示出导体层A和B的第六配置示例(图27)中的在Y方向上的导体周期乘以1/2的修改示例及其效果的示图。应当注意，图51的A示出了导体层A和B的第六配置示例，并且图51的B示出了导体层A和B的第六配置示例的修改示例。
图51在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图51的B示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图51中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图51的C中的实线L113对应于图51的B中示出的修改示例，并且虚线L54对应于第六配置示例。从实线L113和虚线L54之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化小于第六配置示例中的变化。因此，应当理解，与第六配置示例相比，该修改示例使得可以进一步抑制感应噪声。
图52是示出导体层A和B的第二配置示例(图15)中的在X方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图52的A示出了导体层A和B的第二配置示例，并且图52的B示出了导体层A和B的第二配置示例的修改示例。
图52在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图52的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图13的条件。图52中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图52的C中的实线L121对应于图52中的修改示例，并且虚线L21对应于第二配置示例。从实线L121和虚线L21之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化略小于第二配置示例中的感应电动势的变化。因此，应当理解，该修改示例使得可以抑制比第二配置示例稍微更多的感应噪声。
图53是示出导体层A和B的第五配置示例(图26)中的在X方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图53的A示出了导体层A和B的第五配置示例，并且图53的B示出了导体层A和B的第五配置示例的修改示例。
图53在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图53的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图53中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图53的C中的实线L122对应于图53的B中示出的修改示例，并且虚线L53对应于第五配置示例。从实线L122和虚线L53之间的比较可以看出，在该修改示例中，在被干扰对象导体回路中产生的感应电动势的变化远小于第五配置示例中的变化。因此，应当理解，该修改示例使得可以比第五配置示例更进一步抑制感应噪声。
图54是示出导体层A和B的第六配置示例(图27)中的在X方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图54的A示出了导体层A和B的第六配置示例，并且图54的B示出了导体层A和B的第六配置示例的修改示例。
图54在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图54的B示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图54中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图54的C中的实线L123对应于图54中的修改示例，并且虚线L54对应于第六配置示例。从实线L123和虚线L54之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化小于第六配置示例中的变化。因此，应当理解，与第六配置示例相比，该修改示例使得可以进一步抑制感应噪声。
图55是示出导体层A和B的第二配置示例(图15)中的在Y方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图55的A示出了导体层A和B的第二配置示例，并且图55的B示出了导体层A和B的第二配置示例的修改示例。
图55在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图55的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图13的条件。图55中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图55的C中的实线L131对应于图55的B中示出的修改示例，并且虚线L21对应于第二配置示例。从实线L131和虚线L21之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化略小于第二配置示例中的感应电动势的变化。因此，应当理解，该修改示例使得可以抑制比第二配置示例稍微更多的感应噪声。
图56是示出导体层A和B的第五配置示例(图26)中的在Y方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图56的A示出了导体层A和B的第五配置示例，并且图56的B示出了导体层A和B的第五配置示例的修改示例。
图56在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图56的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图56中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图56的C中的实线L132对应于图56的B中示出的修改示例，并且虚线L53对应于第五配置示例。从实线L132和虚线L53之间的比较可以看出，在该修改示例中，在被干扰对象导体回路中产生的感应电动势的变化远小于第五配置示例中的变化。因此，应当理解，该修改示例使得可以比第五配置示例更进一步抑制感应噪声。
图57是示出导体层A和B的第六配置示例(图27)中的在Y方向上的导体宽度加倍的修改示例及其效果的示图。应当注意，图57的A示出了导体层A和B的第六配置示例，并且图57的B示出了导体层A和B的第六配置示例的修改示例。
图57在C中示出了感应电动势的变化，其导致在图像中产生感应噪声，作为在图57的B中示出的修改示例应用于固态成像设备100的情况下获得的模拟结果。应当注意，假设在该修改示例中流动的电流的条件类似于图23的条件。图57中的横轴表示图像的X轴坐标，并且纵轴表示感应电动势的大小。
图57的C中的实线L133对应于图57的B中示出的修改示例，虚线L54对应于第六配置示例。从实线L133和虚线L54之间的比较可以看出，在该修改示例中，被干扰对象导体回路中产生的感应电动势的变化小于第六配置示例中的变化。因此，应当理解，与第六配置示例相比，该修改示例使得可以进一步抑制感应噪声。
<7.网状导体的修改示例>
接下来，图58是示出适用于导体层A和B的上述配置示例中的每一个的网状导体的修改示例的平面图。
图58在A中示出了在导体层A和B的上述配置示例中的每一个中采用的网状导体的简化形状。在导体层A和B的上述配置示例中的每一个中采用的网状导体具有矩形间隙区，并且相应矩形间隙区在X方向和Y方向上线性设置。
图58在B中示出了网状导体的简化的第一修改示例。网状导体的第一修改示例具有矩形间隙区，并且相应间隙区在X方向上线性设置，并且在Y方向上不对齐地设置在相应级之间。
图58在C中示出了网状导体的简化的第二修改示例。网状导体的第二修改示例具有形状类似菱形的间隙区，并且相应间隙区沿倾斜方向线性设置。
图58在D中示出了网状导体的简化的第三修改示例。在网状导体的第三修改示例中，间隙区具有除矩形以外的圆形或多边形(在图58的D的情况下为八边形)，并且相应间隙区在X方向和Y方向上线性设置。
图58在E中示出了网状导体的简化的第四修改示例。在网状导体的第四修改示例中，间隙区具有除矩形以外的圆形或多边形(在图58的E的情况下为八边形)，并且相应间隙区在X方向上线性设置，并且在Y方向上不对齐地设置在相应级之间。
图58在F中示出了网状导体的简化的第五修改示例。在网状导体的第五修改示例中，间隙区具有除矩形以外的圆形或多边形(在图58的情况下为八边形)，并且相应间隙区在倾斜方向上线性设置。
应当注意，适用于导体层A和B的相应配置示例的网状导体的形状不限于图58所示的修改示例，但是如果网状导体的形状是网状形状，这就足够了。
<8.各种效果>
<提高布局设计的自由度>
如上所述，导体层A和B的每个配置示例采用平面导体或网状导体。通常，网状导体(网格状导体)相对于X方向和Y方向具有循环布线结构。因此，如果设计具有用作循环结构的单元的基本循环结构的网状导体(一个循环)，则与使用线性导体的情况相比，在X方向和Y方向上重复设置基本循环结构，使得可以更容易地设计布线的布局。换言之，与使用线性导体的情况相比，在使用网状导体的情况下，布局自由度增加更多。这使得可以减少设计布局所需的工时、时间和成本。
图59是示出在通过使用线性导体设计满足预定条件的电路布线布局的情况下通过模拟设计工时以及在通过使用网状导体(网格状导体)设计电路布线布局的情况下通过模拟设计工时而获得的结果的示图。
在图59的情况下，如果线性导体用于设计的情况下的设计工时是100％，则当网状导体(网格状导体)用于设计时的设计工时是大约40％，并且应当理解，可以显著减少设计工时。
<降低电压降(IR-drop)>
图60是示出在DC电流在相同条件下沿Y方向流过设置在XY平面中并且具有相同材料但是不同形状的导体的情况下的电压变化的示图。
在图60中，A对应于线性导体。在图60中，B对应于网状导体。在图60中，C对应于平面导体。颜色的深浅表示电压。当比较图60的A、B和C时，可以理解，线性导体的电压变化最大，其次是网状导体和平面导体。
图61是将网状导体和平面导体的电压降相对图示为曲线图的示图，其中，图60的A中所示的线性导体的电压降是100％。
从图61中可以看出，与线性导体相比，平面导体和网状导体使得可以降低电压降，该电压降可能是驱动半导体设备的致命障碍。
然而，众所周知，在许多情况下，在处理半导体基板的当前工艺中不可能制造平面导体。因此，实际的做法是采用网状导体用于导体层A和导体层B的配置示例。然而，在处理半导体基板的过程发展并使得可以制造平面导体的情况下，情况并非如此。在一些情况下，可以制造用于金属层的最上面的金属层和最下面的金属层的平面导体。
<降低电容噪声>
导体层A和B中包括的导体(平面导体或网状导体)不仅可能导致感应噪声，还可能导致在包括信号线132和控制线133的被干扰对象导体回路中产生电容噪声。
在此处，电容噪声意味着，在电压施加到包括在导体层A和B中的导体的情况下，由于导体和信号线132或控制线133之间的电容耦合，在信号线132或控制线133中产生电压，并且由于施加的电压的变化，在信号线132或控制线133中进一步产生电压噪声。该电压噪声变成像素信号的噪声。
认为电容噪声的大小大致与包括在导体层A和B中的导体与布线(例如，信号线132和控制线133)之间的静电容量和电压成比例。关于静电电容，在两个导体(其中一个可以是导体，另一个可以是布线)的重叠面积为S的情况下，两个导体平行设置，其间具有空间d，并且具有介电常数ε的电介质均匀地填充在导体之间，两个导体之间的静电电容C为ε×S/d。因此，应当理解，电容噪声随着这两个导体的重叠面积S的增加而增加。
图62是用于描述设置在XY平面中并且具有相同材料但是具有不同形状的导体和另一导体(布线)之间的静电容量差异的示图。
图62在A中示出了在Y方向上较长的线性导体以及在Y方向上线性形成的布线501和502(对应于信号线132和控制线133)，其中，在Z方向上与线性导体间隔开。然而，整个布线501覆盖在线性导体的导体区上，但是整个布线502覆盖在线性导体的间隙区上，并且没有与导体区重叠的区。
图62在B中示出了网状导体和在Y方向上线性形成的布线501和502，其中，在Z方向上与网状导体间隔开。然而，整个布线501覆盖在网状导体的导体区上，但是布线502的大致一半覆盖在网状导体的导体区上。
图62在C中示出了平面导体和在Y方向上线性形成的布线501和502，其中，在Z方向上与平面导体间隔开。然而，整个布线501和502覆盖在平面导体的导体区上。
在比较图62的A、B和C中所示的导体(线性导体、网状导体或平面导体)的静电容量和布线501的静电容量之间的差异以及导体(线性导体、网状导体或平面导体)的静电容量和布线502的静电容量之间的差异的情况下，线性导体具有最大的静电容量，其次是网状导体和平面导体。
即，由于布线的XY坐标不同，线性导体与布线之间的静电容量有很大差异，并且在电容噪声的产生方面也有很大差异。因此，图像有可能具有视觉可识别性高的像素信号噪声。
相比之下，网状导体或平面导体在导体和布线之间具有小的静电容量差异，这是由于布线与线性导体相比在XY坐标上的差异。这使得可以进一步减少电容噪声的产生。因此，可以抑制由电容噪声引起的像素信号的噪声。
<降低放射性噪声>
如上所述，在导体层A和B的相应配置示例中，除第一配置示例之外的配置示例使用网状导体。网状导体可以预期降低放射性噪声的效果。在此处，假设放射性噪声包括从固态成像设备100的内部到外部的放射性噪声(不必要的辐射)以及从固态成像设备100的外部到内部的放射性噪声(要传输的噪声)。
从固态成像设备100的外部到内部的放射性噪声可以在信号线132等中产生电压噪声以及像素信号的噪声。在采用网状导体用于导体层A和导体层B中的至少一个的配置示例的情况下，抑制电压噪声和像素信号噪声的效果因此是可以预期的。
网状导体的导体周期影响网状导体能够降低的放射性噪声的频带。因此，在将具有不同导体周期的网状导体用于相应导体层A和B的情况下，与将具有相同导体频率的网状导体用于导体层A和B的情况相比，可以在更宽的频带中降低放射性噪声。
应当注意，上述效果仅仅是示例，而不是限制。也可以包括其他效果。
<9.应用示例>
根据本公开的技术不限于上述每个实施方式的描述及其修改示例或应用示例，而是可以通过各种修改来执行根据本公开的技术。可以省略上述每个实施方式中相应组件的一部分及其修改示例或应用示例，可以改变其一部分或全部，可以修改其一部分或全部，可以用另一组件替换其一部分，或者可以将另一组件添加到其一部分或全部。此外，上述每个实施方式及其修改示例或应用示例中的相应组件的一部分或全部可以分成多个组件，或者其一部分或全部可以分成多个组件，并且多个分开或分离的组件的至少一部分可以具有不同的功能或特征。此外，上述每个实施方式中的相应组件的至少一部分及其修改示例或应用示例可以组合为不同的实施方式。此外，上述每个实施方式中的相应组件的至少一部分及其修改示例或应用示例可以作为不同的实施方式移动。此外，耦合因子或中继因子可以添加到上述每个实施方式及其作为不同实施方式的修改示例或应用示例中的相应组件的至少一部分的组合中。此外，可以将切换因子或切换功能添加到上述每个实施方式及其作为不同实施方式的修改示例或应用示例中的相应组件的至少一部分的组合中。
在根据本实施方式的固态成像设备100中，可以用作干扰源导体回路的相应导体层A和B中包括的导体是Vdd布线或Vss布线。即，在导体层A和B中，电流在至少一部分区中以相反的方向流动。在特定时间，当电流通过导体层A从图中的顶部流向底部时，电流通过导体层B从图中的底部流向顶部。应当注意，期望电流具有相同的大小。应当注意，包括在导体层A和导体层B中的导体形成在第二半导体基板中的示例用于描述，但是这不是限制性的。例如，导体可以包括在第一半导体基板中，或者导体的一部分或全部可以包括在除第二半导体基板之外的其他基板中。
作为流经导体层A和B的信号，除Vdd或Vss之外的任何信号都可以流动，只要这些信号是电流方向在时间方向上变化的差分信号。换言之，如果其电流I根据时间t而变化的信号(针对分钟时间dt的分钟电流变化是dI)流经导体层A和B就足够了。应当注意，即使DC电流基本上流过导体层A和B，在电流上升、电流时间转变、电流下降等情况下，电流I也根据时间t而变化。
例如，流经导体层A的电流大小和流经导体层B的电流大小不必相同。相反，流过导体层A的电流的大小和流过导体层B的电流的大小可以是相同的(根据时间而变化的电流大致在相同的时间流过导体层A和B)。通常，与流过导体层A的电流大小和流过导体层B的电流大小不相同的情况相比，在根据时间变化的电流在大致相同的时间流过导体层A和B的情况下，可以更多地抑制在被干扰对象导体回路中产生的感应电动势的大小。同时，流经导体层A和B的信号不必是差分信号。例如，这两者都可以是Vdd布线，这两者都可以是Vss布线，或者这两者都可以是GND布线、相同类型的信号线、不同类型的信号线等。此外，包括在导体层A和B中的导体可以是不耦合到电源或信号源的导体。在这些情况下，抑制感应噪声的效果降低，但是可以获得其他发明效果。
此外，例如，预定频率的频率信号(例如，时钟信号)可以流过导体层A和B。此外，例如，交流电源电流可以流过导体层A和B。此外，例如，相同频率的信号可以流过导体层A和B。此外，包括多个频率分量的信号可以流过导体层A和B。同时，电流I根据时间t根本不改变的DC信号可以流动。在这种情况下，不能获得抑制感应噪声的效果，但是可以获得其他发明效果。同时，信号可能不会流动。在这种情况下，不能获得抑制电感噪声、抑制电容噪声和降低电压降(IR-Drop)的效果，但是可以获得其他发明效果。
<固态成像设备100中包括的第一半导体基板101和第二半导体基板102的封装堆叠示例>
图63是示出固态成像设备100中包括的第一半导体基板101和第二半导体基板102的堆叠示例的示图。
第一半导体基板101和第二半导体基板102可以作为封装以任何方式彼此堆叠。
例如，如图63的A所示，第一半导体基板101和第二半导体基板102可以通过使用密封材料单独密封，并且可以堆叠所得封装601和所得封装602。
此外，如图63的B或C所示，可以通过使用密封材料密封堆叠的第一半导体基板101和第二半导体基板102来生成封装603。在这种情况下，焊线604可以耦合到第二半导体基板102，如图63的B所示，或者可以耦合到第一半导体基板101，如图63的C所示。
此外，封装可以是任何形式。例如，可以使用CSP(芯片尺寸封装)或WL-CSP(晶片级芯片尺寸封装)，或者可以在封装中使用插入基板或重新布线层。此外，可以采用没有封装的任何形式。例如，半导体基板可以实现为COB(板上芯片)。例如，可以使用BGA(球网格阵列)、COB(板上芯片)、COT(带式载体上的芯片)、CSP(芯片尺寸封装/芯片规模封装)、DIMM(双列直插式存储器模块)、DIP(双列直插式封装)、FBGA(细间距球网格阵列)、FLGA(细间距连接盘网格阵列)、FQFP(细间距四方扁平封装)、HSIP(带散热器的单列直插式封装)、LCC(无引线芯片载流子)、LFLGA(低剖面细间距连接盘网格阵列)、LGA(连接盘网格阵列)、LQFP(低剖面四方扁平封装)、MC-FBGA(多芯片细间距球网格阵列)、MCM(多芯片模块)、MCP(多芯片封装)、M-CSP(模制芯片尺寸封装)、MFP(迷你扁平封装)、MQFP(公制四方扁平封装)、MQUAD(金属四方)、MSOP(微小型外形封装)、PGA(引脚网格阵列)、PLCC(塑料引线芯片载流子)、PLCC(塑料无引线芯片载流子)、QFI(四方扁平I引线封装)、QFJ(四方扁平J引线封装)、QFN(四方扁平无引线封装)、QFP(四方扁平封装)、QTCP(四方磁带载流子封装)、QUIP(四线直插式封装)、SDIP(收缩双列直插式封装)、SIMM(单列直插式存储器模块)、SIP(单列直插式封装)、S-MCP(堆叠式多芯片封装)、SNB(小轮廓无引线板)、SOI(小轮廓I引线封装)、SOJ(小轮廓J引线封装)、SON(小轮廓无引线封装)、SOP(小轮廓封装)、SSIP(收缩单列直插式封装)、SSOP(收缩小轮廓封装)、SZIP(收缩锯齿形直插式封装)、TAB(磁带自动键合)、TCP(磁带载流子封装)、TQFP(薄四方扁平封装)、TSOP(薄小轮廓封装)、TSSOP(薄收缩小轮廓封装)、UCSP(超芯片级封装)、UTSOP(超薄小轮廓封装)、VSO(非常短间距小轮廓封装)、VSOP(非常小轮廓封装)、WL-CSP(晶片级芯片尺寸封装)、ZIP(锯齿形直插式封装)和μMCP(微型多芯片封装)。
本技术也可应用于例如任何传感器，例如，CCD(电荷耦合器件)图像传感器、CCD传感器、CMOS传感器、MOS传感器、IR(红外)传感器、UV(紫外)传感器、ToF(飞行时间)传感器或距离测量传感器、电路板、装置、电子装置等。
此外，本技术优选用于传感器、电路板、装置或电子装置，其中，诸如晶体管、二极管或天线的任何设备以阵列形式设置，并且特别优选用于传感器、电路板、装置或电子装置，其中，任何设备以阵列形式设置在大致相同的平面上，但不限于此。
例如，本技术也可应用于与存储器设备相关的各种存储器传感器、用于存储器的电路板、存储器装置或包括存储器的电子装置、与CCD相关的各种CCD传感器、用于CCD的电路板、CCD装置或包括CCD的电子装置、与CMOS相关的各种CMOS传感器、用于CMOS的电路板、CMOS装置或包括CMOS的电子装置、与MOS相关的各种MOS传感器、用于MOS的电路板、MOS装置、包括MOS的电子装置、与发光设备相关的各种显示传感器、用于显示器的电路板、显示装置或包括显示器的电子装置、与发光设备相关的各种激光传感器、用于激光器的电路板、激光装置或包括激光器的电子装置、与天线设备相关的各种天线传感器、用于天线的电路板、天线装置或包括天线的电子装置等。其中，包括回路路径可变的被干扰对象导体回路、电路板、装置或电子装置的传感器、包括控制线或信号线、电路板、装置或电子装置的传感器、包括水平控制线或垂直信号线、电路板、装置或电子装置的传感器等是优选的，但不是限制性的。
应当注意，包括在固态成像设备100中的第一半导体基板101和第二半导体基板102没有堆叠，而是可以彼此相邻设置或者可以设置在同一平面上。
<被干扰对象导体回路和干扰源导体回路的结构应用示例>
产生穿过被干扰对象导体回路的回路表面的磁通量的干扰源导体回路可以叠加在被干扰对象导体回路上，或者也不必叠加在被干扰对象导体回路上。此外，干扰源导体回路可以形成在堆叠在其上形成有被干扰对象导体回路的半导体基板上的多个半导体基板上，或者可以形成在与其上形成有被干扰对象导体回路的半导体基板相同的半导体基板上。
此外，干扰源导体回路不必是半导体基板，而是可以包括例如各种基板，例如，印刷板、柔性印刷板、插入基板、封装基板、无机基板或有机基板。干扰源导体回路可以是包括导体的任何基板或者可以在其上形成导体的基板。干扰源导体回路可以存在于半导体基板之外的电路上，例如，半导体基板密封在其中的封装。通常，干扰源导体回路到被干扰对象导体回路的距离按照干扰源导体回路形成在半导体基板上的情况、干扰源导体回路形成在封装上的情况以及干扰源导体回路形成在印刷电路板上的情况的顺序缩短。随着攻击者导体回路到被干扰对象导体回路的距离减小，被干扰对象导体回路中可能产生的电感噪声和电容噪声趋于增加。因此，随着攻击者导体回路到被干扰对象导体回路的距离减小，本技术更加有效。此外，本技术不限于基板，还可应用于以引线和导板为代表的导体本身，例如，焊线、引线、天线、电源线、GND线、同轴线、虚设线、金属片等。
<10.成像设备的配置示例>
上述固态成像设备100可应用于例如相机系统(例如，数码相机或摄像机)、具有成像功能的移动电话、具有成像功能的另一装置、或包括具有高灵敏度模拟元件(例如，闪存)的半导体设备的电子装置。
图64是示出作为电子装置的示例的成像装置700的配置示例的框图。
成像装置700包括固态成像元件701、将入射光引导至固态成像元件701的光学系统702、设置在固态成像元件701和光学系统702之间的快门机构703、以及驱动固态成像元件701的驱动电路704。成像装置700还包括处理固态成像元件701的输出信号的信号处理电路705。
固态成像元件701对应于上述固态成像装置100。光学系统702包括光学透镜组等，并且使得来自被摄体的图像光(入射光)进入固态成像元件701。这使得信号电荷在固态成像元件701中累积预定时间。快门机构703控制入射到固态成像元件701的光的光照射周期和遮光周期。
驱动电路704向固态成像元件701和快门机构703提供驱动信号。驱动电路704然后通过所提供的驱动信号控制固态成像元件701到信号处理电路705的信号输出操作和快门机构703的快门操作。即，在该示例中，基于从驱动电路704提供的驱动信号(时间信号)，执行将信号从固态成像元件701传输到信号处理电路705的操作。
信号处理电路705对从固态成像元件701传输的信号执行各种信号处理。经受各种信号处理的信号(图像信号)存储在存储介质(未示出)(例如，存储器)中，或者输出到监视器(未示出)。
根据如上所述的电子装置(例如，成像装置700)，在固态成像元件701中，可以抑制由于在外围电路部分中操作时从有源元件(例如，MOS晶体管或二极管)泄漏到光(例如，发射的热载流子光)的光接收元件而产生噪声。因此，可以提供具有改善的图像质量的高质量电子装置。
<11.体内信息获取系统的应用示例>
根据本公开的技术(现有技术)适用于各种产品。例如，根据本公开的技术可以应用于使用胶囊型内窥镜的患者的体内信息获取系统。
图65是描绘了可以应用根据本公开的一个实施方式的技术(本技术)的使用胶囊型内窥镜的患者的体内信息获取系统的示意性构造的实例的框图。
体内信息获取系统10001包括胶囊型内窥镜10100和外部控制装置10200。
在检验时由患者吞下胶囊型内窥镜10100。胶囊型内窥镜10100具有摄像功能和无线通信功能，并在自然从患者排出之前的一段时间里在胃，肠等内脏器官内通过蠕动进行移动的同时以预定间隔连续拍摄内脏器官的图像(下文中称为体内图像)，然后通过无线传输将体内图像的信息依次传输至体外的外部控制装置10200。
外部控制装置10200整体控制体内信息获取系统10001的操作。进一步地，外部控制装置10200接收从胶囊型内窥镜10100传输至其的体内图像的信息并基于接收的体内图像的信息产生用于在显示装置(未示出)上显示体内图像的图像数据。
在体内信息获取系统10001中，在从吞下直到胶囊型内窥镜10100排出的一段时间内，可以在任何时间以这种方式获取拍摄了患者的体内状态的体内图像。
以下更详细地描述了胶囊型内窥镜10100和外部控制装置10200的构造和功能。
胶囊型内窥镜10100包括胶囊型的壳体10101，其中容纳了光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114、动力进给单元10115、供电单元10116和控制单元10117。
例如，光源单元10111包括诸如发光二极管(LED)等的光源，并将光照射在摄像单元10112的摄像视野上。
摄像单元10112包括摄像元件和光学系统，光学系统包括设置在摄像元件的前段的多个透镜。照射在作为观察目标的身体组织上的光的反射光(以下称为观察光)通过光学系统聚集并被引入到摄像元件中。在摄像单元10112中，通过摄像元件光电转换入射的观察光，通过其产生对应于观察光的图像信号。将通过摄像单元10112产生的图像信号提供至图像处理单元10113。
图像处理单元10113包括处理器如中央处理单元(CPU)或图形处理单元(GPU)等，并对通过摄像单元10112产生的图像信号进行各种信号处理。图像处理单元10113将已经进行了信号处理的图像信号作为RAW数据提供至无线通信单元10114。
无线通信单元10114进行预定的处理如对已经通过图像处理单元10113进行了信号处理的图像信号进行调制处理，并将得到的图像信号通过天线10114A传输至外部控制装置10200。进一步地，无线通信单元10114通过天线10114A从外部控制装置10200接收与胶囊型内窥镜10100的驱动控制有关的控制信号。无线通信单元10114将从外部控制装置10200接收的控制信号提供至控制单元10117。
动力进给单元10115包括用于动力接收的天线线圈、用于由天线线圈中产生的电流再生电力的电力再生电路、以及升压电路等。动力进给单元10115使用非接触充电的原理产生电力。
供电单元10116包括二次电池并存储由动力进给单元10115产生的电力。在图65中，为了避免复杂的示意图，省去了指示来自供电单元10116的电力的供应终点的箭头标志。然而，存储在供电单元10116中的电力供应至光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，从而可以驱动这些单元。
控制单元10117包括处理器如CPU等，并根据从外部控制装置10200传输至其的控制信号合适地控制光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和动力进给单元10115的驱动。
外部控制装置10200包括处理器如CPU或GPU等、微计算机、控制板等，其中混合合并了处理器和存储元件如存储器等。外部控制装置10200通过天线10200A将控制信号传输至胶囊型内窥镜10100的控制单元10117来控制胶囊型内窥镜10100的操作。在胶囊型内窥镜10100中，例如，可以根据来自外部控制装置10200的控制信号改变光源单元10111对观察目标的光的照射条件。进一步地，可以根据来自外部控制装置10200的控制信号改变摄像条件(例如摄像单元10112的帧速率、曝光值等)。进一步地，可以根据来自外部控制装置10200的控制信号改变由图像处理单元10113处理的内容或无线通信单元10114传输图像信号的条件(例如传输间隔、传输图像数量等)。
进一步地，外部控制装置10200对从胶囊型内窥镜10100传输至其的图像信号进行各种图像处理来产生用于在显示装置上显示拍摄的体内图像的图像数据。关于图像处理，可以进行各种信号处理如例如显影处理(去马赛克处理)、图像质量改善处理(带宽增强处理、超分辨率处理、降噪(NR)处理和/或抖动矫正处理)和/或放大处理(电子调焦处理)。外部控制装置10200控制显示装置的驱动，引起显示装置基于产生的图像数据显示拍摄的体内图像。或者，外部控制装置10200也可以控制记录装置(未示出)来记录产生的图像数据或控制打印装置(未示出)来通过打印输出产生的图像数据。
上面已经描述了可以应用根据本公开的技术的体内信息获取系统的示例。根据本公开的实施方式的技术可应用于上述组件中的摄像单元10112。具体地，上述固态成像设备100可用作摄像单元10112。将根据本公开的技术应用于摄像单元10112并将根据本公开的技术应用于摄像单元10112，使得能够抑制噪声的产生并获得更清晰的手术部位图像。这提高了规格的准确性。
<12.内窥镜手术系统的应用示例>
根据本公开的技术(现有技术)适用于各种产品。例如，根据本公开的技术可以应用于内窥镜手术系统。
图66是可以应用根据本公开的一个实施方式的技术(本技术)的内窥镜手术系统的示意性构造的一个实例的图。
在图66中，示出了外科医生(医师(medical doctor))11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如所描绘的，内窥镜手术系统11000包括内窥镜11100、其他手术工具11110如气腹管11111和能量治疗工具11112、支撑内窥镜11100的支撑臂装置11120和装配有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括其远端的预定长度的区域插入到患者11132的体腔中的透镜镜筒11101和连接到透镜镜筒11101的近端的摄像头11102。在所描绘的实例中，描绘了内窥镜11100，其包括具有硬质的透镜镜筒11101的硬质镜。然而，内窥镜11100也可以包括具有软质透镜镜筒11101的软质镜。
透镜镜筒11101在其远端具有安装物镜的开口。光源装置11203连接到内窥镜11100使得通过在透镜镜筒11101内延伸的光导将由光源装置11203产生的光引入到透镜镜筒11101的远端并通过物镜照射向患者11132的体腔的观察目标。应注意内窥镜11100可以是直视镜或可以是斜视镜或侧视镜。
摄像头11102内设置有光学系统和摄像元件使得来自观察目标的反射光(观察光)通过光学系统在摄像元件上聚集。观察光通过摄像元件光电转换来产生对应于观察光的电信号，即对应于观察图像的图像信号。图像信号作为RAW数据传输到CCU 11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等从而整体控制内窥镜11100和显示器装置11202的操作。进一步地，CCU11201接收来自摄像头11102的图像信号并对图像信号进行各种图像处理用于基于图像信号显示图像，例如显影处理(去马赛克处理)。
显示装置11202在CCU 11201的控制下在其上显示基于图像信号的图像，对该图像信号已经通过CCU 11201进行了图像处理。
光源装置11203包括光源例如发光二极管(LED)等，并在将手术区域成像到内窥镜11100上时供应照射光。
输入装置11204是用于内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204进行输入，将各种信息或指令输入到内窥镜手术系统11000中。例如，使用者输入改变内窥镜11100的摄像条件(照射光的类型、放大倍数、焦距等)的指令。
治疗工具控制装置11205控制能量治疗工具11112的驱动用于组织的灼烧或切割、血管的密封等。气腹装置11206通过气腹管11111向患者11132的体腔中进料气体来使体腔充气以确保内窥镜11100的视野和确保外科医生的工作空间。记录仪11207是能够记录与手术有关的各种信息的装置。打印机11208是能够将与手术有关的信息通过如文本、图像或图表等各种形式打印的装置。
应注意在将手术区域成像至内窥镜11100时供应照射光的光源装置11203可以包括白色光源，包括例如LED、激光源或它们的组合。在白色光源包括红色、绿色和蓝色(RGB)激光源的组合时，由于可以通过高精确度地控制每种颜色(每种波长)的输出强度和输出时间，所以可以通过光源装置11203进行拍摄的图像的白平衡的调节。进一步地，在这种情况下，如果按时间区分将各个RGB激光源的激光束照射在观察目标上，则与照射时间同步控制摄像头11102的摄像元件的驱动，则可以按时间区分拍摄单独对应于R、G和B颜色的图像。根据该方法，即使没有向摄像元件提供滤色器，也可以得到彩色图像。
进一步地，可以控制光源装置11203使得输出的光强度对于每种预定的时间改变。通过与光强度的改变的时间同步控制摄像头11102的摄像元件的驱动来获取根据时间区分的图像，并合成图像，可以生成没有曝光不足的过厚阴影和曝光过度的加亮区的高动态范围的图像。
进一步地，可以将光源装置11203配置为供应预定波段的光，准备用于特定的光观察。在特定的光观察中，例如，通过利用身体组织对光的吸收的波长依赖性、与普通观察时的照射光(即白光)相比使用窄频带的照射光，对预定组织如粘膜表面部分的血管等以高对比度进行成像即为窄频带观察(窄频带成像)。可替换地，在特定的光观察中，可以进行荧光观察，用于从通过照射激发光产生的荧光得到图像。在荧光观察中，可以通过在身体组织上照射激发光进行身体组织的荧光观察(自身荧光观察)，或可以通过将试剂如靛青绿(ICG)局部注射到身体组织中并照射对应于试剂的荧光波长的激发光到身体组织上得到荧光图像。光源装置11203可以配置为供应适用于上述特定光观察的这种窄频带光和/或激发光。
图67是描绘了在图66中描绘的摄像头11102和CCU 11201的功能构造的实例的框图。
摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输电缆11400连接用于彼此通信。
透镜单元11401是设置在与透镜镜筒11101的连接位置处的光学系统。由透镜镜筒11101的远端采集的观察光被引导至摄像头11102并被引入到透镜单元11401中。透镜单元11401包括多个透镜的组合，包括变焦透镜和聚焦透镜。
摄像单元11402包括的摄像元件的数目可以是一个(单板型)或多个(多板型)。在摄像单元11402配置为多板型时，例如，由各摄像元件产生对应于各个R、G和B的图像信号，并可以合成图像信号来得到彩色图像。摄像单元11402还可以配置为具有一对摄像元件，用于获取分别对应于三维(3D)显示的用于右眼和左眼的图像信号。如果进行3D显示，那么外科医生11131可以更精确地了解手术区域中的活体组织的深度。应注意，在摄像单元11402配置为多板型时，对应于各个摄像元件，透镜单元11401也提供多个系统。
进一步地，摄像单元11402可以不必设置在摄像头11102上。例如，可以将摄像单元11402设置在紧随透镜镜筒11101内的物镜之后。
驱动单元11403包括致动器并在摄像头控制单元11405的控制下以沿着光轴的预定距离移动透镜单元11401的变焦透镜和聚焦透镜。从而可以合适地调节通过摄像单元11402拍摄的图像的放大倍数和焦点。
通信单元11404包括用于将各种信息传输至CCU 11201和接收来自CCU 11201的各种信息的通信装置。通信单元11404通过传输电缆11400将由摄像单元11402获取的图像信号作为RAW数据传输至CCU 11201。
另外，通信单元11404接收来自CCU 11201用于控制摄像头11102的驱动的控制信号并将控制信号供应至摄像头控制单元11405。控制信号包括与摄像条件有关的信息，例如指定拍摄图像的帧速率的信息、指定拍摄图像时的曝光值的信息和/或指定拍摄图像的放大倍数和焦点的信息。
应注意摄像条件如帧速率、曝光值、放大倍数或焦点可以由使用者适当指定，也可以基于获取的图像信号通过CCU 11201的控制单元11413自动地设置。在后一种情况下，在内窥镜11100中搭载了自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能。
摄像头控制单元11405基于通过通信单元11404从CCU 11201接受的控制信号来控制摄像头11102的驱动。
通信单元11411包括用于将各种信息传输至摄像头11102和接收来自摄像头11102的各种信息的通信装置。通信单元11411通过传输电缆11400接收从摄像头11102传输至其的图像信号。
进一步地，通信单元11411将用于控制摄像头11102的驱动的控制信号传输至摄像头11102。可以通过电通信、光通信等传输图像信号和控制信号。
图像处理单元11412对从摄像头11102传输至其的以RAW数据形式的图像信号进行各种图像处理。
控制单元11413进行和通过内窥镜11100对手术区域等的摄像，以及显示通过对手术区域等的摄像得到的拍摄图像相关的各种控制。例如，控制单元11413生成用于控制摄像头11102的驱动的控制信号。
进一步地，控制单元11413基于已通过图像处理单元11412进行图像处理的图像信号控制显示装置11202来显示拍摄的图像，其中成像了手术区域等。此时，控制单元11413可以使用各种图像识别技术来识别拍摄的图像中的各种对象。例如，控制单元11413可以通过检测拍摄的图像中包含的对象的边缘的形状、颜色等来识别手术工具如钳子等、具体的活体区域、流血、当使用能量治疗工具11112时的雾气等。当其控制显示装置11202来显示拍摄的图像时，控制单元11413可以利用识别结果将各种手术支持信息以与手术区域的图像重叠的方式显示。在手术支持信息以重叠方式显示并呈现给外科医生11131时，可以降低外科医生11131的负担且外科医生11131可以肯定地继续进行手术。
将摄像头11102和CCU 11201彼此连接的传输电缆11400是用于电信号的通信的电信号电缆、用于光通信的光纤或是用于电通信和光通信两者的复合电缆。
此处，虽然在描述的实例中通过利用传输电缆11400进行有线通信，但是摄像头11102和CCU 11201之间的通信也可以是无线通信。
上面已经描述了可以应用根据本公开的技术的内窥镜手术系统的示例。根据本公开的实施方式的技术可应用于例如上述组件中的摄像头11102的摄像单元11402。具体地，上述固态成像设备100可用作摄像单元11402。将根据本公开的技术应用于摄像单元11402，使得能够抑制噪声的产生并获得手术区的更清晰的图像。这使得外科医生能够确定地检查手术区。
应当注意，内窥镜手术系统在此作为示例进行了描述，但是根据本公开的技术可以另外应用于例如显微手术系统等。
<13.手机主体的应用示例>
此外，例如，根据本公开的技术可以实现为安装在任何类型的移动主体上的设备，例如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人驾驶飞机、船只或机器人。
图68是示出车辆控制系统的示意性配置的实例的框图，该车辆控制系统是作为可应用根据本公开的实施方式的技术的移动体控制系统的实例。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图68所示出的实例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053作为集成控制单元12050的功能配置而示出。
驱动系统控制单元12010根据各种程序对与车辆的驱动系统相关的设备的工作进行控制。例如，驱动系统控制单元12010用作控制设备来控制：用于生成车辆的驱动力的驱动力生成设备，诸如内燃机、驱动电机等，用于将驱动力传递至车轮的驱动力传递机构，用于调节车辆的转向角的转向机构，以及用于生成车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序对车身所配置的各种类型的设备的操作进行控制。例如，车身系统控制单元12020用作控制设备来控制下列项：无钥匙进入系统、智能钥匙系统、电动车窗设备，或前照灯、倒车灯、制动灯、转向灯、雾灯等各种灯。在这种情况下，车身系统控制单元12020可接收来自替代钥匙的移动设备所传输的无线电波或者各种开关的信号作为输入。车身系统控制单元12020接收这些输入的无线电波或信号，以控制车辆的门锁设备、电动车窗设备、灯等。
车外信息检测单元12030检测配有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030连接有成像部12031。车外信息检测单元12030使成像部12031成像车辆外部的图像，并且接收所成像的图像。基于所接收的图像，车外信息检测单元12030可执行检测对象(诸如路面上的人、车辆、障碍物、标志、符号等)的处理，或者执行检测到对象的距离的处理。
成像部12031是接收光并且输出与所接收的光的光量相对应的电信号的光学传感器。成像部12031能够输出作为图像的电信号，或者能够输出作为关于所测量距离的信息的电信号。此外，由成像部12031接收的光可以是可见光，或者可以是诸如红外线等的不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040可以连接有检测驾驶员的状态的驾驶员状态检测部12041。驾驶员状态检测部12041例如包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可计算驾驶员的疲劳程度或驾驶员的注意力集中程度，或者可辨别驾驶员是否在打瞌睡。
微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息，计算用于驱动力生成设备、转向机构或制动设备的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，该功能包括用于车辆的碰撞回避或撞击缓冲、基于车间距离的跟随驾驶、车速保持驾驶、车辆碰撞的警报、车辆偏离车道的警报等。
此外，微型计算机12051，可通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息以控制驱动力生成设备、转向机构、制动设备，从而执行旨在用于不依赖于驾驶员的操作的自动行驶等的协同控制。
此外，微型计算机12051能够基于由车外信息检测单元12030获得的关于车辆外部的信息向车身系统控制单元12020输出控制命令。例如，微型计算机12051，可基于由车外信息检测单元12030检测的前方车辆或迎面车辆的位置来控制前照灯，将其从远光改变为近光，从而执行旨在通过控制前照灯来防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号传输至输出设备，该输出设备能够向车辆的乘客或车辆外部以视觉或听觉方式通知信息。在图68的实例中，音频扬声器12061、显示部12062和仪表面板12063作为输出设备而示出。显示部12062可例如包括车载显示器和平视显示器中的至少一个。
图69是示出成像部12031的安装位置的实例的示图。
在图69中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105可以被布置在车辆12100的前鼻、侧视镜、后保险杠、后门以及车辆内部的挡风玻璃的上部的位置处。布置在前鼻的成像部12101以及布置在车辆内部的挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。布置在侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。布置在后保险杠或后门的成像部12104主要获得车辆12100的后方的图像。布置在车辆内部的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及，图69示出成像部12101～12104的拍摄范围的实例。成像范围12111表示布置在前鼻的成像部12101的成像范围。成像范围12112和12113分别表示布置在侧视镜的成像部12102和12103的成像范围。成像范围12114表示布置在后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101～12104成像的图像数据能够获得从上方观察的车辆12100的鸟瞰图像。
成像部12101～12104中的至少一个可具有获得距离信息的功能。例如，成像部12101～12104中的至少一个可以是由多个成像元件组成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051能够基于从成像部12101～12104获得的距离信息，确定到成像范围12111～12114内的每个三维对象的距离以及该距离的时间变化(相对于车辆12100的相对速度)，并且由此提取最近三维对象作为前方车辆，该最近三维对象具体存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0公里/小时)在与车辆12100基本相同的方向上行驶。此外，微型计算机12051能够预先设置要保持的距前方车辆的跟随距离，并且执行自动制动控制(包括跟随的停车控制)、自动加速度控制(包括跟随的起动控制)等。因此，能够执行旨在用于不依赖于驾驶员的操作的自动行驶等的协同控制。
例如，微型计算机12051能够基于从成像部12101～12104获得的距离信息，将关于三维对象的三维对象数据分类为二轮车辆、标准尺寸车辆、大型车辆、行人、电线杆以及其他三维对象的三维对象数据，提取所分类的三维对象数据，以用于障碍物的自动回避。例如，微型计算机12051辨别车辆12100周围的障碍物是车辆12100的驾驶员能视觉识别的障碍物，还是对于车辆12100的驾驶员难以视觉识别的障碍物。于是，微型计算机12051确定碰撞风险，该碰撞风险指示与每个障碍物发生碰撞的风险。在碰撞风险等于或高于设定值存在碰撞的可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警报，并且经由驱动系统控制单元12010执行强制减速或回避转向。由此微型计算机12051能够协助驾驶以避免碰撞。
成像部12101～12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051能够通过确定在成像部12101～12104的成像图像中是否存在行人来识别行人。这种行人识别例如由下列程序执行：提取作为红外相机的成像部12101～12104的成像图像中的特性点的程序，以及通过在表示对象轮廓的一系列特性点上执行图案匹配处理来确定是否是行人的程序。当微型计算机12051确定在成像部12101～12104的成像图像中存在行人并且因此识别到行人时，声音/图像输出部12052控制显示部12062，使其显示叠加在所识别的行人用于强调所识别的行人的方形轮廓线。声音/图像输出部12052还可控制显示部12062，使其在期望的位置处显示表示行人的图标等。
上面已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的实施方式的技术可应用于例如上述组件中的成像部12031。具体地，上述固态成像设备100可用作成像部12031。将根据本公开的技术应用于成像部12031，使得能够抑制噪声的产生并获得更容易看到的摄影图像。这使得可以适当地帮助驾驶员驾驶。
本技术的实施方式不限于上述实施方式，而是可以在不脱离本技术范围的情况下进行各种改变和修改。
本技术也可以如下配置。
(1)一种半导体设备，包括：
第一半导体基板，在其上形成第一导体回路的至少一部分；以及
第二半导体基板，在其上形成第二导体回路，所述第二半导体基板包括第一导体层和第二导体层，所述第一导体层和所述第二导体层均包括导体，
所述第一导体层和所述第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向不同于在第一导体回路中产生感应电动势的回路表面的方向。
(2)根据(1)所述的半导体设备，其中，所述第一导体层和所述第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向与在第一导体回路中产生感应电动势的回路表面的方向大致相差90°。
(3)根据(1)或(2)所述的半导体设备，其中，所述第一导体层和所述第二导体层在至少一部分区中形成遮光结构。
(4)根据(1)至(3)中任一项所述的半导体设备，其中，包括在第一导体层中的导体和包括在第二导体层中的导体中的至少一个包括耦合到正电源的布线，并且另一导体包括耦合到负电源或接地的布线。
(5)根据(1)至(4)中任一项所述的半导体设备，其中，包括在第一导体层中的导体和包括在第二导体层中的导体中的至少一个包括平面导体。
(6)根据(1)至(4)中任一项所述的半导体设备，其中，包括在第一导体层中的导体和包括在第二导体层中的导体中的至少一个包括网状导体。
(7)根据(6)所述的半导体设备，其中，
包括在第一导体层中的导体包括平面导体，
包括在第二导体层中的导体包括网状导体，并且
作为位置关系，所述第一导体层比所述第二导体层更靠近第一半导体基板。
(8)根据(6)所述的半导体设备，其中，在网状导体中的至少一部分区中，导体区的导体宽度和间隙区的间隙宽度具有导体宽度≥间隙宽度的关系。
(9)根据(6)或(8)所述的半导体设备，其中，
包括在第一导体层中的导体包括第一网状导体，
包括在第二导体层中的导体包括第二网状导体，并且
第一网状导体的导体周期和第二网状导体的导体周期大致相同。
(10)根据(9)所述的半导体设备，其中，所述第一网状导体的导体宽度和所述第二网状导体的导体宽度彼此不同。
(11)根据(6)至(10)中任一项所述的半导体设备，其中，另一导体设置在网状导体的不是导体的间隙区的至少一部分中。
(12)根据(11)所述的半导体设备，其中，
所述第二导体层在间隙区的至少一部分中包括网状导体，所述另一导体设置在网状导体中，并且
所述另一导体耦合到包括在第一导体层中的导体的至少一部分。
(13)根据(6)至(12)中任一项所述的半导体设备，其中，所述网状导体在第一方向上的电阻值和所述网状导体在第二方向上的电阻值彼此不同，所述第二方向与所述第一方向正交。
(14)根据(1)至(13)中任一项所述的半导体设备，其中，所述第一导体回路的有效形状是可变的。
(15)根据(1)至(14)中任一项所述的半导体设备，其中，
所述第一半导体基板包括接收光的像素，并且
所述第一导体回路包括包含像素、从像素输出的像素信号流过的信号线以及像素的控制信号流过的控制线的导体回路。
(16)根据(13)至(15)中任一项所述的半导体设备，还包括多个焊盘，所述多个焊盘中的每个焊盘包括耦合到网状导体的电极，所述网状导体在第二方向上的电阻值低于在第一方向上的电阻值，其中，
所述多个焊盘在第一方向上密集设置。
(17)根据(13)至(15)中任一项所述的半导体设备，还包括多个焊盘，所述多个焊盘中的每个焊盘包括耦合到网状导体的电极，所述网状导体在第二方向上的电阻值低于在第一方向上的电阻值，其中，
所述多个焊盘在第二方向上密集设置。
(18)根据(16)或(17)所述的半导体设备，其中，彼此相邻设置的焊盘的至少一部分极性不同。
(19)根据(16)或(17)所述的半导体设备，其中，彼此相对设置的焊盘的至少一部分极性相等。
(20)一种电子装置，包括
半导体设备，包括
第一半导体基板，在其上形成第一导体回路的至少一部分；以及
第二半导体基板，在其上形成第二导体回路，所述第二半导体基板包括第一导体层和第二导体层，所述第一导体层和所述第二导体层均包括导体，
所述第一导体层和所述第二导体层被配置为使得从第二导体回路产生磁通量的回路表面的方向不同于在第一导体回路中产生感应电动势的回路表面的方向。
附图标记列表
10像素基板、11被干扰对象导体回路、20逻辑基板、21电源布线、100固态成像设备、101第一半导体基板、102第二半导体基板、111像素/模拟处理单元、112数字处理单元、121像素阵列、122A/D转换单元、123垂直扫描单元、131像素、132信号线、133控制线、141光电二极管、142传输晶体管、143复位晶体管、144放大晶体管、145选择晶体管、151遮光结构、152半导体基极、153多层布线层、155光学元件、162半导体基极、163多层布线层、164MOS晶体管、165布线层、167有源元件组、191缓冲区、192层间距离、193缓冲区宽度、194遮光目标区、202至204电路块、205至208遮光目标区、209遮光非目标区、211、212线性导体、213、214平面导体、216、217网状导体、221平面导体、222网状导体、231、232网状导体、241、242网状导体、251、252网状导体、261平面导体、262网状导体、271、272网状导体、281、282网状导体、291、292网状导体、301至306中继导体、311、312网状导体、321、322网状导体、331、332网状导体、400布线区、401、402焊盘、501、502布线、601至603封装、604焊线、700成像装置、701固态成像元件、702光学系统、703快门机构、704驱动电路、705信号处理电路。

Claims (20)

1.一种半导体设备，包括：
第一半导体基板，在所述第一半导体基板上形成第一导体回路的至少一部分；以及
第二半导体基板，在所述第二半导体基板上形成第二导体回路，所述第二半导体基板包括第一导体层和第二导体层，所述第一导体层和所述第二导体层均包括导体，
所述第一导体层和所述第二导体层被配置为使得从所述第二导体回路产生磁通量的回路表面的方向不同于在所述第一导体回路中产生感应电动势的回路表面的方向。
2.根据权利要求1所述的半导体设备，其中，所述第一导体层和所述第二导体层被配置为使得从所述第二导体回路产生磁通量的回路表面的方向与在所述第一导体回路中产生感应电动势的回路表面的方向大致相差90°。
3.根据权利要求2所述的半导体设备，其中，所述第一导体层和所述第二导体层在至少一部分区中形成遮光结构。
4.根据权利要求2所述的半导体设备，其中，包括在所述第一导体层中的导体和包括在所述第二导体层中的导体中的至少一个导体包括耦合到正电源的布线，并且另一导体包括耦合到负电源或接地的布线。
5.根据权利要求2所述的半导体设备，其中，包括在所述第一导体层中的导体和包括在所述第二导体层中的导体中的至少一个导体包括平面导体。
6.根据权利要求2所述的半导体设备，其中，包括在所述第一导体层中的导体和包括在所述第二导体层中的导体中的至少一个导体包括网状导体。
7.根据权利要求6所述的半导体设备，其中，
包括在所述第一导体层中的导体包括平面导体，
包括在所述第二导体层中的导体包括网状导体，并且
作为位置关系，所述第一导体层比所述第二导体层更靠近所述第一半导体基板。
8.根据权利要求6所述的半导体设备，其中，在所述网状导体中的至少一部分区中，导体区的导体宽度和间隙区的间隙宽度具有导体宽度≥间隙宽度的关系。
9.根据权利要求6所述的半导体设备，其中，
包括在所述第一导体层中的导体包括第一网状导体，
包括在所述第二导体层中的导体包括第二网状导体，并且
所述第一网状导体的导体周期和所述第二网状导体的导体周期大致相同。
10.根据权利要求9所述的半导体设备，其中，所述第一网状导体的导体宽度和所述第二网状导体的导体宽度彼此不同。
11.根据权利要求6所述的半导体设备，其中，另一导体设置在所述网状导体的不是导体的间隙区的至少一部分中。
12.根据权利要求11所述的半导体设备，其中，
所述第二导体层在所述间隙区的至少一部分中包括网状导体，所述另一导体设置在所述网状导体中，并且
所述另一导体耦合到包括在所述第一导体层中的导体的至少一部分。
13.根据权利要求6所述的半导体设备，其中，所述网状导体在第一方向上的电阻值和所述网状导体在第二方向上的电阻值彼此不同，所述第二方向与所述第一方向正交。
14.根据权利要求1所述的半导体设备，其中，所述第一导体回路的有效形状是能够变化的。
15.根据权利要求14所述的半导体设备，其中，
所述第一半导体基板包括接收光的像素，并且
所述第一导体回路包括包含所述像素、从所述像素输出的像素信号流过的信号线以及所述像素的控制信号流过的控制线的导体回路。
16.根据权利要求13所述的半导体设备，还包括多个焊盘，所述多个焊盘中的每个焊盘包括耦合到所述网状导体的电极，所述网状导体在所述第二方向上的电阻值低于在所述第一方向上的电阻值，其中，
所述多个焊盘在所述第一方向上密集设置。
17.根据权利要求13所述的半导体设备，还包括多个焊盘，所述多个焊盘中的每个焊盘包括耦合到所述网状导体的电极，所述网状导体在所述第二方向上的电阻值低于在所述第一方向上的电阻值，其中，
所述多个焊盘在所述第二方向上密集设置。
18.根据权利要求16所述的半导体设备，其中，彼此相邻设置的焊盘的至少一部分极性不同。
19.根据权利要求16所述的半导体设备，其中，彼此相对设置的焊盘的至少一部分极性相等。
20.一种电子装置，包括
半导体设备，包括
第一半导体基板，在所述第一半导体基板上形成第一导体回路的至少一部分；以及
第二半导体基板，在所述第二半导体基板上形成第二导体回路，所述第二半导体基板包括第一导体层和第二导体层，所述第一导体层和所述第二导体层均包括导体，
所述第一导体层和所述第二导体层被配置为使得从所述第二导体回路产生磁通量的回路表面的方向不同于在所述第一导体回路中产生感应电动势的回路表面的方向。
CN201880047019.8A 2017-07-27 2018-07-13 半导体设备和电子装置 Active CN110915197B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017145364 2017-07-27
JP2017-145364 2017-07-27
PCT/JP2018/026427 WO2019021852A1 (ja) 2017-07-27 2018-07-13 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
CN110915197A true CN110915197A (zh) 2020-03-24
CN110915197B CN110915197B (zh) 2022-06-10

Family

ID=65039632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880047019.8A Active CN110915197B (zh) 2017-07-27 2018-07-13 半导体设备和电子装置

Country Status (5)

Country Link
US (1) US11616031B2 (zh)
JP (1) JP7134967B2 (zh)
KR (1) KR102572366B1 (zh)
CN (1) CN110915197B (zh)
WO (1) WO2019021852A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727968A (zh) * 2019-02-26 2019-05-07 京东方科技集团股份有限公司 平板探测器及制作方法
JP2021002542A (ja) * 2019-06-19 2021-01-07 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサ及び測距装置
JP2021190848A (ja) * 2020-05-29 2021-12-13 ソニーセミコンダクタソリューションズ株式会社 検出装置、検出システム及び検出方法
JP2022119376A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板
JP7377334B2 (ja) * 2022-01-01 2023-11-09 キヤノン株式会社 光電変換装置及び光電変換システム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237275A1 (en) * 2004-04-26 2005-10-27 Hirokazu Inoue Plasma display apparatus
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
WO2010109744A1 (ja) * 2009-03-26 2010-09-30 パナソニック株式会社 固体撮像素子
WO2011086612A1 (ja) * 2010-01-15 2011-07-21 パナソニック株式会社 半導体装置
US20140131585A1 (en) * 2012-11-09 2014-05-15 Canon Kabushiki Kaisha X-ray image pickup system and control method for x-ray image pickup apparatus
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置
WO2015198913A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 回路基板、撮像素子、並びに電子機器
US20160093570A1 (en) * 2014-09-29 2016-03-31 Renesas Electronics Corporation Semiconductor device
WO2016152577A1 (ja) * 2015-03-25 2016-09-29 ソニー株式会社 固体撮像装置および電子機器
WO2016181874A1 (ja) * 2015-05-14 2016-11-17 ソニー株式会社 回路基板、撮像素子、並びに電子機器
US20170078603A1 (en) * 2015-09-10 2017-03-16 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
WO2017119177A1 (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044847B2 (ja) 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
JP5985318B2 (ja) 2012-09-12 2016-09-06 株式会社日立産機システム 電動機
JP6674219B2 (ja) * 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
WO2017149845A1 (ja) * 2016-02-29 2017-09-08 ソニー株式会社 半導体装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237275A1 (en) * 2004-04-26 2005-10-27 Hirokazu Inoue Plasma display apparatus
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
WO2010109744A1 (ja) * 2009-03-26 2010-09-30 パナソニック株式会社 固体撮像素子
WO2011086612A1 (ja) * 2010-01-15 2011-07-21 パナソニック株式会社 半導体装置
US20140131585A1 (en) * 2012-11-09 2014-05-15 Canon Kabushiki Kaisha X-ray image pickup system and control method for x-ray image pickup apparatus
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置
WO2015198913A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 回路基板、撮像素子、並びに電子機器
TW201601302A (zh) * 2014-06-26 2016-01-01 Sony Corp 電路基板、攝像元件及電子機器
US20160093570A1 (en) * 2014-09-29 2016-03-31 Renesas Electronics Corporation Semiconductor device
WO2016152577A1 (ja) * 2015-03-25 2016-09-29 ソニー株式会社 固体撮像装置および電子機器
WO2016181874A1 (ja) * 2015-05-14 2016-11-17 ソニー株式会社 回路基板、撮像素子、並びに電子機器
US20170078603A1 (en) * 2015-09-10 2017-03-16 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
WO2017119177A1 (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王军等: ""40nm金属氧化物半导体场效应晶体管感应栅极噪声及互相关噪声频率与偏置依赖性建模"", 《物理学报》 *
金湘亮等: ""Principle and analysis of novel gate-induced noise in pixel mosfet of cmos imagers"", 《半导体学报：英文版》 *

Also Published As

Publication number Publication date
KR20200031572A (ko) 2020-03-24
US20210167026A1 (en) 2021-06-03
JP7134967B2 (ja) 2022-09-12
KR102572366B1 (ko) 2023-08-30
US11616031B2 (en) 2023-03-28
WO2019021852A1 (ja) 2019-01-31
JPWO2019021852A1 (ja) 2020-05-28
CN110915197B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN110915197B (zh) 半导体设备和电子装置
US11948961B2 (en) Solid-state imaging device and electronic device including coupling structures for electrically interconnecting stacked semiconductor substrates
US12108522B2 (en) Circuit board, semiconductor device, and electronic device
US11804507B2 (en) Solid-state imaging device and electronic apparatus
US20220246538A1 (en) Circuit board, semiconductor apparatus, and electronic equipment
US12080745B2 (en) Solid-state imaging device and electronic apparatus
US11769777B2 (en) Circuit board, semiconductor device, and electronic apparatus
US20210343764A1 (en) Circuit board, semiconductor apparatus, and electronic equipment
US11290665B2 (en) Solid-state imaging device and electronic apparatus
CN112313798B (zh) 电路板、半导体器件和电子设备
CN111919300B (zh) 电路板、半导体器件和电子设备
CN113330540B (zh) 电路板、半导体装置和电子装置
US20210249463A1 (en) Imaging device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant