CN110890286B - 芯片破坏单元、芯片强度的比较方法 - Google Patents

芯片破坏单元、芯片强度的比较方法 Download PDF

Info

Publication number
CN110890286B
CN110890286B CN201910776800.5A CN201910776800A CN110890286B CN 110890286 B CN110890286 B CN 110890286B CN 201910776800 A CN201910776800 A CN 201910776800A CN 110890286 B CN110890286 B CN 110890286B
Authority
CN
China
Prior art keywords
chip
supporting portion
unit
chip supporting
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910776800.5A
Other languages
English (en)
Other versions
CN110890286A (zh
Inventor
松崎荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN110890286A publication Critical patent/CN110890286A/zh
Application granted granted Critical
Publication of CN110890286B publication Critical patent/CN110890286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/02—Details
    • G01N3/04—Chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N3/20—Investigating strength properties of solid materials by application of mechanical stress by applying steady bending forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/02—Details not specific for a particular testing method
    • G01N2203/06—Indicating or recording means; Sensing means
    • G01N2203/0641—Indicating or recording means; Sensing means using optical, X-ray, ultraviolet, infrared or similar detectors
    • G01N2203/0647—Image analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
    • G01N2203/02—Details not specific for a particular testing method
    • G01N2203/06—Indicating or recording means; Sensing means
    • G01N2203/067—Parameter measured for estimating the property
    • G01N2203/0676—Force, weight, load, energy, speed or acceleration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Pressure Sensors (AREA)

Abstract

提供芯片破坏单元、芯片强度的比较方法，在对薄型的芯片的抗弯强度进行评价时，将该芯片破坏。该芯片破坏单元具有：芯片夹持单元，其具有：具有第1面的第1芯片支承部；以及具有与该第1面面对的第2面的第2芯片支承部，该芯片夹持单元能够将弯曲成U字状的芯片夹持在该第1芯片支承部的该第1面和该第2芯片支承部的该第2面之间；移动单元，其使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；以及检测单元，其检测当使该移动单元进行动作而使该第1芯片支承部和该第2芯片支承部向接近的方向相对移动时所产生的芯片的破坏。该移动单元具有电动机，该检测单元可以根据该电动机的扭矩的变化而检测芯片的破坏。

Description

芯片破坏单元、芯片强度的比较方法
技术领域
本发明涉及在对芯片的强度进行评价时将芯片破坏的芯片破坏单元以及芯片强度的比较方法。
背景技术
搭载有器件的芯片是对由半导体材料等形成的晶片进行分割而形成的。首先，在晶片的正面上设定相互交叉的多条分割预定线，在由该分割预定线划分的区域内分别形成有IC(Integrated Circuit：集成电路)、LSI(Large-Scale Integrated circuit：大规模集成电路)等器件。并且，当沿着该分割预定线对该晶片进行分割时，形成具有器件的各个芯片。
近年来，搭载所形成的芯片的电子设备等的小型化的倾向显著，对于芯片本身，小型化或薄型化的需求也在提高。因此，为了形成薄型的芯片，有时在将晶片分割之前对晶片的背面侧进行磨削而使晶片薄化。
另外，当对所形成的芯片施加较大的冲击时，有时在该芯片上产生裂纹或碎裂等损伤而丧失器件的功能。例如在所形成的芯片的抗弯强度较小的情况下，存在容易在该芯片上产生损伤的趋势。
芯片的抗弯强度例如根据通过将晶片薄化时所实施的磨削而形成于背面侧的凹凸等的形状、薄化后的晶片的厚度、将晶片分割时产生在芯片的外周缘的缺损或裂纹的形成状态等而发生变化。另外，芯片的抗弯强度根据器件的图案的形状、构成器件的部件的材质等而发生变化。
因此，为了制造抗弯强度高的芯片，通过各种加工条件对晶片进行加工而试制芯片，对试制的各种芯片的抗弯强度进行评价。并且，根据评价的结果，选择更优选的晶片的加工条件。对芯片的抗弯强度进行评价的方法例如有SEMI(Semiconductor Equipment andMaterials International：国际半导体产业协会)标准G86-0303所限定的3点弯曲(3-Point Bending)法。
在3点弯曲法中，在对板状的测量对象物的抗弯强度进行测量时，将两个圆柱状的支承体放倒而相互平行地排列，按照相对于该支承体不固定的方式将该测量对象物载置于该支承体的侧面上。然后，将圆柱状的压头与该两个支承体平行地配置在该两个支承体之间的该测量对象物的上方。然后，通过该压头从上方按压该测量对象物而将其破坏，将此时施加至该测量对象物的负载作为该测量对象物的抗弯强度而进行评价(参照专利文献1)。
专利文献1：日本特开2014-222714号公报
近年来，制造厚度为30μm以下的极薄的芯片。当为了对该极薄的芯片的抗弯强度进行评价而想要实施基于3点弯曲法的测量时，在测量时即使利用压头对芯片进行按压，芯片也只是发生挠曲而无法将芯片破坏。因此，产生无法测量该芯片的抗弯强度的问题。
发明内容
本发明是鉴于该问题而完成的，其目的在于提供在对薄型的芯片的抗弯强度进行评价时能够将该芯片破坏的芯片破坏单元以及芯片强度的比较方法。
根据本发明的一个方式，提供芯片破坏单元，其特征在于，该芯片破坏单元具有：芯片夹持单元，其具有：具有第1面的第1芯片支承部；以及具有与该第1面面对的第2面的第2芯片支承部，该芯片夹持单元能够将弯曲成U字状的芯片夹持在该第1芯片支承部的该第1面与该第2芯片支承部的该第2面之间；移动单元，其使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；以及检测单元，其检测当使该移动单元进行动作而使该第1芯片支承部和该第2芯片支承部向接近的方向相对移动时所产生的芯片的破坏。
优选该移动单元具有电动机，该检测单元根据该电动机的扭矩的变化而检测芯片的破坏。
根据本发明的另一方式，提供芯片强度的比较方法，在多个芯片之间对使用如下的芯片破坏单元所获取的芯片的强度进行比较，所述芯片破坏单元具有：芯片夹持单元，其具有第1芯片支承部和第2芯片支承部，该第1芯片支承部具有第1面并且对芯片的一端侧进行支承，该第2芯片支承部具有与该第1面面对的第2面并且对该芯片的另一端侧进行支承；以及检测单元，其检测该芯片的破坏，其特征在于，该芯片强度的比较方法包含如下的步骤：芯片夹持步骤，按照使芯片的一端侧和与该一端侧相反的一侧的另一端侧相互面对的方式使该芯片弯曲成U字状，将弯曲的该芯片夹持在该第1芯片支承部的该第1面和该第2芯片支承部的该第2面之间；移动步骤，在实施了该芯片夹持步骤之后，使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；芯片破坏检测步骤，在该移动步骤的实施中，通过该检测单元而检测该芯片的破坏；以及强度获取步骤，根据从该移动步骤开始直至检测到该芯片的破坏为止所需的时间或根据检测到该芯片的破坏时的该第1芯片支承部和该第2芯片支承部各自的位置而获取该芯片的强度，该芯片强度的比较方法还包含如下的强度比较步骤：对多个芯片实施该芯片夹持步骤、该移动步骤、该芯片破坏检测步骤以及该强度获取步骤，对所获取的各芯片的强度进行比较。
本发明的一个方式的芯片破坏单元具有能够对弯曲成U字状的芯片进行夹持的芯片夹持单元。在通过该芯片破坏单元将芯片破坏时，首先在芯片夹持单元的具有第1面的第1芯片支承部和具有第2面的第2芯片支承部之间夹持芯片。此时，预先使芯片弯曲成U字状。并且，使移动单元进行动作而使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动。
当该第1芯片支承部和该第2芯片支承部相互接近时，芯片夹持单元所夹持的芯片更强地弯曲。在该芯片为薄型的芯片的情况下，在该第1芯片支承部与该第2芯片支承部之间的距离达到零为止的期间，该芯片达到极限而将该芯片破坏。即，本发明的一个方式的芯片破坏单元能够将薄型的芯片破坏。
另外，该芯片破坏单元具有检测芯片的破坏的检测单元，通过该检测单元能够检测在芯片上产生了破坏的情况。并且，例如能够根据直至检测到该芯片的破坏为止所需的时间或根据检测到该芯片的破坏时的第1芯片支承部和第2芯片支承部各自的位置而对该芯片的强度进行评价。将多个芯片一个一个通过该芯片破坏单元进行破坏并对各自的强度进行评价，从而能够对该多个芯片的抗弯强度进行比较。
因此，根据本发明的一个方式，提供在对薄型的芯片的抗弯强度进行评价时能够将该芯片破坏的芯片破坏单元以及芯片强度的比较方法。
附图说明
图1的(A)是示意性示出芯片的立体图，图1的(B)是示意性示出弯曲成U字状的芯片的立体图。
图2是示意性示出芯片破坏单元的侧视图。
图3的(A)是示意性示出芯片夹持步骤的侧视图，图3的(B)是示意性示出移动步骤的侧视图。
图4的(A)是示意性示出芯片破坏步骤的侧视图，图4的(B)是示出电动机所输出的扭矩的随时间变化的一例的曲线图。
图5是示出芯片强度的比较方法的各步骤的流程的流程图。
标号说明
1：芯片；1a：正面；1b：背面；3a：一端；3b：另一端；2：芯片破坏单元；4：芯片夹持单元；4a、4b：芯片支承部；4c：初期位置；6a、6b：面；8：移动单元；10：电动机；12：标尺；14：曲线图。
具体实施方式
参照附图，对本实施方式的芯片破坏单元以及芯片强度的比较方法进行说明。首先，对通过本实施方式的芯片破坏单元以及芯片强度的比较方法破坏的芯片进行说明。图1的(A)是示意性示出芯片1的立体图。芯片1例如是在晶片的加工方法(从半导体晶片制造搭载有IC或LSI等器件的芯片)的开发中试制的芯片。
在晶片的正面上设定有相互交叉的多条分割预定线，在由该分割预定线划分的各区域内形成有器件，当沿着该分割预定线对该晶片进行分割时，能够制作搭载有器件的芯片。该晶片的分割例如在具有圆环状的切削刀具的切削装置、或对晶片进行激光加工的激光加工装置中实施。
该激光加工装置例如沿着该分割预定线照射对于晶片具有吸收性的波长的激光束而通过烧蚀加工形成从晶片的正面至背面的分割槽。或者，该激光加工装置例如沿着该分割预定线将对于晶片具有透过性的波长的激光束会聚至该晶片的规定的高度位置，通过多光子吸收过程形成改质层。当形成从该改质层至晶片的正面和背面的裂纹时，将晶片沿着该分割预定线分割。
该晶片例如由Si或SiC等半导体材料形成。为了形成薄型的芯片，在将该晶片分割之前，对晶片的背面侧进行磨削而使晶片薄化至规定的厚度。晶片的磨削例如可以分为从背面侧以较快的速度对晶片进行磨削的粗磨削和将晶片的背面精加工成平坦的精磨削这两个阶段来实施。晶片例如通过磨削加工薄化至30μm以下的厚度。
另外，该晶片可以在磨削后对背面侧进行研磨而精加工成更平坦。另外，晶片可以通过该切削装置或激光加工装置沿着分割预定线在正面上形成有深度未达到背面的加工槽，然后通过磨削装置对背面侧进行磨削而将该加工槽的底部去除，从而进行分割。
芯片的抗弯强度例如根据通过将晶片薄化时所实施的磨削和研磨而形成于背面侧的凹凸形状、薄化后的晶片的厚度等而发生变化。即，芯片的抗弯强度根据晶片的背面侧的加工状态而发生变化。
通过本实施方式的芯片破坏单元以及芯片强度的比较方法而被破坏的芯片1例如是为了求出对晶片的背面进行加工的优选加工条件而试制的芯片。并且，芯片1按照适合对基于加工条件的芯片的抗弯强度的差异进行评价的方式试制。
例如使用在正面上未形成器件的晶片来试制芯片1。在对由于晶片的背面侧的加工条件的差异所导致的芯片的强度的差异进行评价的情况下等，只要试制未形成器件的芯片而对强度进行评价即可。试制未形成器件的芯片并进行评价成本较低且高效。
例如准备未形成器件的多个晶片，利用分别不同的加工条件对背面侧进行磨削和研磨，将各个晶片薄化至相同的规定的厚度，按照相同的规定的方法分割成相同的形状。接着，从各晶片中的彼此对应的位置获取芯片1，对各个芯片1的强度进行比较。这样，使除了希望进行比较的加工条件以外的条件相同而试制多个芯片1，将各芯片1破坏而对强度进行比较，从而能够求出芯片的抗弯强度更高的晶片的加工条件。
另外，芯片的抗弯强度根据将晶片分割时产生在该芯片的外周缘的缺损或裂纹的形成状态而发生变化。因此，通过仅改变将晶片分割的条件而试制多个芯片1并对各芯片1的强度进行比较，能够求出芯片的抗弯强度更高的晶片的加工条件。
另外，芯片的抗弯强度根据所形成的器件的图案的形状、构成器件的部件的材质等而发生变化。在对由于器件的形成条件的差异所导致的该芯片的强度的差异进行评价的情况下，被试制并要被破坏的芯片1为通过分别不同的加工条件形成的搭载有器件的芯片。
在本实施方式的芯片破坏单元以及芯片强度的比较方法中，为了对芯片1的强度进行评价，将该芯片1破坏。芯片1例如如图1的(A)所示形成为矩形的板状。芯片1按照各种加工条件试制并对强度进行测量。并且，选定所制造的芯片1的抗弯强度增高的加工条件。试制的芯片1例如形成为横向8cm、纵向1cm、厚度30μm，以便能够适当地比较试制的多个芯片1的强度。
不过，芯片1不限于此。该芯片1的形状可以是矩形的板状。另外，在对由于在晶片上形成器件的加工条件的差异所导致的芯片的强度的差异进行评价的情况以外的情况下，可以将形成有多个器件的晶片按照每个器件进行分割而试制搭载有器件的多个芯片1，并对强度进行比较。
另外，芯片1可以不从由半导体材料形成的晶片形成。芯片1例如可以从硼硅酸盐玻璃或钠钙玻璃等玻璃基板形成。根据本实施方式的芯片破坏单元以及芯片强度的比较方法，例如能够将在3点弯曲法中无法破坏而难以评价抗弯强度的各种芯片1破坏。
接着，对本实施方式的芯片破坏单元进行说明。图2是示意性示出芯片破坏单元2的侧视图。芯片破坏单元2具有能够对芯片1进行夹持的芯片夹持单元4。
该芯片夹持单元4具有：第1芯片支承部4a，其具有第1面6a；以及第2芯片支承部4b，其具有第2面6b。第1芯片支承部4a的第1面6a和第2芯片支承部4b的第2面6b是相互对置的平行的面。第1芯片支承部4a能够对芯片1的一端3a侧进行支承，第2芯片支承部4b能够对芯片1的另一端3b侧进行支承。
另外，芯片破坏单元2具有移动单元8。移动单元8对第1芯片支承部4a和第2芯片支承部4b的各自的基端侧进行支承。该移动单元8例如具有电动机10等的动力，能够使芯片夹持单元4的第1芯片支承部4a和第2芯片支承部4b向相互接近的方向相对移动。
例如，移动单元8和芯片夹持单元4由工业用机器人手臂构成。在该情况下，在移动单元8的内部例如设置有沿着第1芯片支承部4a和第2芯片支承部4b相对移动的方向的导轨(未图示)。并且，第1芯片支承部4a和第2芯片支承部4b的基端侧分别以能够沿着该导轨移动的方式安装于该导轨上。
另外，移动单元8具有嵌入至电动机10的旋转轴部(未图示)的齿轮(未图示)，电动机10所具有的该旋转轴部沿着相对于该导轨垂直的方向。另外，在第1芯片支承部4a的基端侧和第2芯片支承部4b的基端侧分别沿着该导轨设置有齿条(未图示)，该齿条是在平板状的棒状部件的一面上形成有多个齿的形状的部件。并且，按照各个齿条的该多个齿与该齿轮啮合的方式通过两个该齿条对该齿轮进行夹持。
当使电动机10进行动作而使该齿轮旋转时，各个齿条沿着该导轨向彼此相反的方向移动，从而第1芯片支承部4a和第2芯片支承部4b相互接近。不过，移动单元8的结构不限于此。例如也可以仅在第1芯片支承部4a和第2芯片支承部4b中的一方设置该齿条，在该情况下，电动机10能够仅使设置有齿条的芯片支承部移动。
或者，例如在移动单元8的内部配置沿着第1芯片支承部4a和第2芯片支承部4b相互接近的方向的滚珠丝杠(未图示)。在该滚珠丝杠上螺合螺母部(未图示)，该螺母部设置于第1芯片支承部4a和第2芯片支承部4b中的一方的基端侧。并且，当通过电动机等使该滚珠丝杠旋转时，该螺母部移动，从而第1芯片支承部4a和第2芯片支承部4b向相互接近的方向相对移动。
芯片破坏单元2例如在移动单元8的壳体侧面具有示出第1芯片支承部4a的第1面6a与第2芯片支承部4b的第2面6b之间的距离的标尺12。不过，芯片破坏单元2可以在该壳体侧面以外的位置具有标尺12。由电动机10等构成的动力例如参照标尺12而使第1芯片支承部4a和第2芯片支承部4b相对移动，以便第1芯片支承部4a与第2芯片支承部4b之间的距离成为规定的距离。
在通过芯片夹持单元4对芯片1进行夹持之前，使第1芯片支承部4a和第2芯片支承部4b移动至初期位置，以便第1芯片支承部4a与第2芯片支承部4b之间的距离成为规定的距离。然后，如图1的(B)所示，在将芯片1弯曲成U字的状态下，将该芯片1插入芯片夹持单元4的第1芯片支承部4a和第2芯片支承部4b之间。在图3的(A)中示意性示出被芯片夹持单元4夹持的芯片1。
另外，在图3的(A)中，示出无法将芯片1的全部纳入第1芯片支承部4a与第2芯片支承部4b之间的区域的情况，但不限于此。也可以按照使所插入的芯片1的全部纳入该区域的方式设定第1芯片支承部4a和第2芯片支承部4b的大小，或者也可以确定芯片1的形状和大小。
然后，当使移动单元8的电动机10等动力进行动作而使第1芯片支承部4a和第2芯片支承部4b向相互接近的方向相对移动时，芯片1更强地弯曲，结果芯片1无法承受弯曲而被破坏。芯片破坏单元2具有检测芯片1的破坏的检测单元。
例如在使电动机10进行动作而使第1芯片支承部4a和第2芯片支承部4b相互接近时，对从电动机10输出的扭矩进行监视。当使第1芯片支承部4a和第2芯片支承部4b相对移动时，芯片1的弯曲增强。芯片1弯曲得越强，第1芯片支承部4a和第2芯片支承部4b受到的芯片1的反作用力越强。因此，为了抑制芯片1的反作用力而使芯片1进一步弯曲，增大电动机10所输出的扭矩。
并且，当芯片1无法承受弯曲而在芯片1上产生损伤时，芯片1所产生的该反作用力急速减小，电动机10所输出的扭矩急剧降低。因此，通过对电动机10所输出的扭矩的变化进行监视，能够检测在芯片1上所产生的破坏。即，检测芯片1的破坏的检测单元例如对电动机10的扭矩进行测量。
不过，芯片破坏单元2所具有的检测单元不限于此，可以通过其他方法来检测芯片1的破坏。例如芯片破坏单元2可以具有振动传感器作为该检测单元。在该情况下，通过该振动传感器对伴随芯片1的破坏而从芯片1传递至芯片破坏单元2的振动进行观测，该检测单元能够检测芯片1的破坏。
另外，该检测单元可以是配置于第1芯片支承部4a和第2芯片支承部4b之间的相机单元。在该情况下，可以通过该相机单元对芯片1的弯曲部进行拍摄，通过该相机单元所拍摄的影像而检测芯片1的破坏。
另外，检测单元可以是信息终端，将所观测的电动机10的扭矩或利用该振动传感器所观测的振动数据等信息提示给芯片破坏单元2的使用者，之后该使用者能够参照该信息而判定并输入在芯片1上产生破坏的时机。或者，芯片破坏单元2的使用者可以通过目视检测芯片1的破坏，芯片破坏单元2所具有的检测单元可以是在检测芯片1的破坏时供该使用者按下的按钮、或者供该使用者操作的信息终端等。
接着，对本实施方式的芯片1的强度的比较方法进行说明。在该芯片1的强度的比较方法中，例如使用上述的芯片破坏单元2，对多个芯片1的抗弯强度进行比较。图5是示出该芯片1的强度的比较方法的各步骤的流程的流程图。
在该芯片1的强度的比较方法中，首先实施芯片夹持步骤S1。在芯片夹持步骤S1中，首先准备作为强度的测量对象的最初的芯片1。并且，使该芯片1弯曲成U字状以使该芯片1的一端3a侧和与该一端3a侧相反的一侧的另一端3b侧相互面对。在图1的(B)中示意性示出弯曲成U字状的芯片1。
在芯片夹持步骤S1中，接着按照将芯片1的弯曲部分纳入芯片破坏单元2的第1芯片支承部4a和第2芯片支承部4b之间的方式，将弯曲的该芯片1夹持在第1芯片支承部4a的第1面6a与该第2芯片支承部4b的第2面6b之间。图3的(A)是示意性示出芯片夹持步骤S1的侧视图。
另外，如后所述，当使第1芯片支承部4a和第2芯片支承部4b接近而使芯片1的弯曲程度增大时，芯片1发生变形，与第1面6a和第2面6b接触的该芯片1的背面1b的面积增大。与此相伴，芯片1的弯曲部分接近移动单元8的壳体。因此，在芯片夹持步骤S1中，将芯片1定位于当使芯片1的弯曲程度增大时芯片1不与移动单元8的壳体接触的位置。
另外，在图3的(A)中示出按照芯片1的弯曲部分比芯片1的一端3a和另一端3b接近移动单元8的壳体的朝向通过芯片夹持单元4对芯片1进行夹持的情况，但本实施方式的芯片强度的比较方法不限于此。在芯片夹持步骤S1中，也可以按照芯片1的弯曲部分距移动单元8的壳体较远的朝向对芯片1进行夹持。
在该情况下，在将芯片1破坏时，若芯片1的弯曲部分的全部位于第1芯片支承部4a与第2芯片支承部4b之间的区域外，则芯片1无法按照规定的形状弯曲，从而无法正确地获取芯片1的强度。因此，在将芯片1破坏时，按照芯片1的弯曲部分的最接近该一端3a的部分和最接近该另一端3b的部分均位于第1芯片支承部4a与第2芯片支承部4b之间的区域的方式对芯片1进行夹持。
优选按照如下方式夹持芯片1：无论在按照任意的朝向对芯片1进行夹持的情况下，假设两个芯片支承部4a、4b无限接近但无法将芯片1破坏时，芯片1的弯曲部分被纳入两个芯片支承部4a、4b之间的该区域。
在实施了该芯片夹持步骤S1之后，在本实施方式的芯片1的强度的比较方法中，实施移动步骤S2(参照图5)，使第1芯片支承部4a和第2芯片支承部4b向相互接近的方向相对移动。图3的(B)是示意性示出移动步骤S2的侧视图。
在图3的(B)中作为移动步骤S2的一例示出按照使芯片夹持单元4的第1芯片支承部4a接近第2芯片支承部4b的方式进行移动的情况。以下，以使第1芯片支承部4a移动的情况为例进行说明。如图3的(B)所示，在移动步骤S2中，随着第1芯片支承部4a从初期位置4c开始移动，芯片1的弯曲的程度增强。例如，在移动步骤S2中，使第1芯片支承部4a按照一定的速度移动。
另外，在本实施方式的芯片1的强度的比较方法中，例如在实施移动步骤S2的期间，对电动机10所输出的扭矩进行监视。图4的(B)是示出电动机10所输出的扭矩的时间变化的一例的曲线图。在图4的(B)所示的曲线图14中，时间t0是开始移动步骤S2的时间。如图4的(B)所示，该扭矩随着时间经过而增大。这是因为，芯片1的弯曲增强，从而从芯片1产生的反作用力增大。
在本实施方式的芯片1的强度的比较方法中，在该移动步骤S2的实施中，实施芯片破坏检测步骤S3，通过芯片破坏单元2的检测单元检测芯片1的破坏。图4的(A)是示意性示出芯片破坏检测步骤S3的侧视图。
当继续进行移动步骤S2而使芯片夹持单元4的第1芯片支承部4a进一步接近第2芯片支承部4b时，芯片1无法承受弯曲从而芯片1的一部分被破坏。例如在背面1b侧产生龟裂。此时，对芯片1的弯曲的反作用力急速降低，因此移动单元8的电动机10所输出的扭矩也急速降低。
在图4的(B)所示的曲线图14中，在时间t1时，电动机10所输出的扭矩急速降低。芯片破坏单元2的检测单元检测到该扭矩的急速降低，从而检测到在芯片1上产生了破坏。即，在时间t1时检测到在芯片1上产生了破坏。这样，在芯片破坏检测步骤S3中，检测芯片1的破坏。另外，在芯片破坏检测步骤S3中，可以通过其他方法来检测芯片1的破坏。
在本实施方式的芯片1的强度的比较方法中，接着实施获取芯片1的强度的强度获取步骤S4。另外，在强度获取步骤S4中，无需获取表示芯片1的抗弯强度的绝对的数值。在强度获取步骤S4中所获取的芯片1的强度是指按照能够相对地评价多种芯片1的抗弯强度的大小关系的形式示出的与芯片1的强度相关的信息。
在强度获取步骤S4中，例如根据从开始移动步骤S2起直至在芯片破坏检测步骤S3中检测到芯片1的破坏为止所需的时间而对芯片1的强度进行评价。
在将多个芯片1同样地破坏时，使第1芯片支承部4a的初期位置4c和第1芯片支承部4a的移动速度一定，从而根据直至检测到芯片1的破坏为止所需的时间，能够对芯片1的强度进行评价。例如可以说：与直至检测到破坏为止所需的时间比较短的芯片1相比，直至检测到破坏为止所需的时间比较长的芯片1的抗弯强度高。
或者，在强度获取步骤S4中，例如根据在芯片破坏检测步骤S3中检测到芯片1的破坏时的芯片夹持单元4的第1芯片支承部4a和第2芯片支承部4b各自的位置而对芯片1的强度进行评价。检测到芯片1的破坏时的第1芯片支承部4a和第2芯片支承部4b的位置分别使用标尺12进行测量。
与抗弯强度较低的芯片1相比，抗弯强度较高的芯片1在产生破坏时的弯曲的程度大。并且，芯片1的弯曲的程度通过第1芯片支承部4a与第2芯片支承部4b之间的距离确定。该距离根据第1芯片支承部4a和第2芯片支承部4b的位置进行计算。例如可以说：产生破坏时的第1芯片支承部4a与第2芯片支承部4b之间的距离较小的芯片1的抗弯强度高于该距离较大的芯片1。
另外，强度获取步骤S4不限于此，也可以通过其他方法获取芯片1的强度。
在本实施方式的芯片1的强度的比较方法中，在对一个芯片1实施了芯片夹持步骤S1、移动步骤S2、芯片破坏检测步骤S3以及强度获取步骤S4之后，对其他芯片1同样地实施这些步骤。并且，在对作为抗弯强度的比较对象的所有芯片1实施了这些步骤之后，实施强度比较步骤S5。
为了在强度比较步骤S5中高精度地对各芯片1的抗弯强度进行比较，优选对各芯片1按照同样的条件实施芯片夹持步骤S1和移动步骤S2。例如在各芯片夹持步骤S1中，优选使与第1芯片支承部4a的第1面6a接触的芯片1的背面1b的区域一致。另外，优选使与第2芯片支承部4b的第2面6b接触的芯片1的背面1b的区域一致。
在强度比较步骤S5中，对在强度获取步骤S4中所获取的各芯片1的强度进行比较。在强度获取步骤S4中，以如下的情况为例进行说明：作为各芯片1的强度，获取根据在各芯片1上产生破坏时的第1芯片支承部4a和第2芯片支承部4b的位置而计算出的相互之间的距离。在该情况下，能够做出该距离最小的芯片1在各芯片1中抗弯强度最高的评价。
例如在对样品A、样品B和样品C这三个芯片1的抗弯强度进行比较的情况下，在强度获取步骤S4中所获取的各芯片1的破坏时的该距离分别为10mm、3mm、6mm。在该情况下，能够判定为：该距离最小、在芯片1上产生破坏时的该芯片1的弯曲的程度最大的样品B在三个芯片1中抗弯强度最高。
另外，在强度比较步骤S5中，可以根据在强度获取步骤S4中按照其他形式所获取的各芯片1的强度对各芯片1的抗弯强度进行比较。
如以上所说明的那样，根据本实施方式的芯片破坏单元2以及芯片1的强度的比较方法，能够将通过3点弯曲法等方法无法破坏的多个芯片1破坏。并且，对这些芯片1的强度进行比较，从而能够选定芯片1的抗弯强度比较高的晶片的加工条件。因此，通过利用该加工条件对晶片进行加工而形成芯片1，能够制造抗弯强度比较高的芯片1。
另外，本发明不限于上述实施方式的记载，可以进行各种变更并实施。例如本发明的一个方式的芯片破坏单元2还可以具有连接部，该连接部在芯片破坏单元2与平板电脑型终端或计算机等之间接收及发送电信号。在该情况下，芯片破坏单元2经由该连接部而以有线或无线的方式与该平板电脑终端连接。
芯片破坏单元2可以将电动机10所输出的扭矩的变化、与芯片1的强度相关的信息发送至该平板电脑终端等。在该平板电脑终端等显示出这些信息，以便该芯片破坏单元2的使用者能够适当参照这些信息。
另外，芯片破坏单元2可以在通过检测单元检测到芯片1的破坏时将表示检测到该破坏的情况的信息发送至该平板电脑终端等。并且，在该平板电脑终端等中，可以在接收到该信息时利用蜂鸣音等对芯片破坏单元2的使用者通知在芯片1上产生了破坏。
并且，本发明的一个方式的芯片1的强度的比较方法还可以包含将信息发送至平板电脑型终端或计算机等的信息发送步骤。在该信息发送步骤中，将在移动步骤S2中所观测的电动机10的扭矩等信息、在强度获取步骤S4中所获取的与多个芯片1的强度相关的信息发送至该平板电脑终端等。
另外，芯片破坏单元2可以由该芯片破坏单元2的使用者等进行携带，可以按照图2等所示的朝向以外的朝向进行使用。例如可以在第1芯片支承部4a的第1面6a和第2芯片支承部4b的第2面6b按照沿着铅垂方向的方式相对的状态下使用芯片破坏单元2。
除此以外，上述实施方式的构造、方法等只要不脱离本发明的目的的范围，则可以适当变更并实施。

Claims (2)

1.一种芯片破坏单元，其特征在于，
该芯片破坏单元具有：
芯片夹持单元，其具有：具有第1面的第1芯片支承部；以及具有与该第1面面对的第2面的第2芯片支承部，该芯片夹持单元能够将弯曲成U字状的芯片夹持在该第1芯片支承部的该第1面与该第2芯片支承部的该第2面之间；
移动单元，其使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；以及
检测单元，其检测当使该移动单元进行动作而使该第1芯片支承部和该第2芯片支承部向接近的方向相对移动时所产生的芯片的破坏，
该移动单元具有电动机，
该检测单元根据该电动机的扭矩的变化而检测芯片的破坏。
2.一种芯片强度的比较方法，在多个芯片之间对使用如下的芯片破坏单元所获取的芯片的强度进行比较，
所述芯片破坏单元具有：
芯片夹持单元，其具有第1芯片支承部和第2芯片支承部，该第1芯片支承部具有第1面并且对芯片的一端侧进行支承，该第2芯片支承部具有与该第1面面对的第2面并且对该芯片的另一端侧进行支承；
移动单元，其使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；以及
检测单元，其检测该芯片的破坏，
该移动单元具有电动机，
该检测单元根据该电动机的扭矩的变化而检测芯片的破坏，
其特征在于，
该芯片强度的比较方法包含如下的步骤：
芯片夹持步骤，按照使芯片的一端侧和与该一端侧相反的一侧的另一端侧相互面对的方式使该芯片弯曲成U字状，将弯曲的该芯片夹持在该第1芯片支承部的该第1面和该第2芯片支承部的该第2面之间；
移动步骤，在实施了该芯片夹持步骤之后，使该第1芯片支承部和该第2芯片支承部向相互接近的方向相对移动；
芯片破坏检测步骤，在该移动步骤的实施中，通过该检测单元而检测该芯片的破坏；以及
强度获取步骤，根据从该移动步骤开始直至检测到该芯片的破坏为止所需的时间或根据检测到该芯片的破坏时的该第1芯片支承部和该第2芯片支承部各自的位置而获取该芯片的强度，
该芯片强度的比较方法还包含如下的强度比较步骤：对多个芯片实施该芯片夹持步骤、该移动步骤、该芯片破坏检测步骤以及该强度获取步骤，对所获取的各芯片的强度进行比较。
CN201910776800.5A 2018-09-10 2019-08-22 芯片破坏单元、芯片强度的比较方法 Active CN110890286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-168780 2018-09-10
JP2018168780A JP7134566B2 (ja) 2018-09-10 2018-09-10 チップ破壊ユニット、チップの強度の比較方法

Publications (2)

Publication Number Publication Date
CN110890286A CN110890286A (zh) 2020-03-17
CN110890286B true CN110890286B (zh) 2024-03-19

Family

ID=69745878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910776800.5A Active CN110890286B (zh) 2018-09-10 2019-08-22 芯片破坏单元、芯片强度的比较方法

Country Status (4)

Country Link
JP (1) JP7134566B2 (zh)
KR (1) KR102695740B1 (zh)
CN (1) CN110890286B (zh)
TW (1) TWI814898B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181791A1 (ja) * 2022-03-24 2023-09-28 三菱電機株式会社 試験装置および試験方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287139A (ja) * 2005-04-05 2006-10-19 Shin Etsu Handotai Co Ltd 半導体ウエーハの機械的強度測定装置及び機械的強度測定方法
JP2011033376A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp 試験装置、試験方法
JP2013058671A (ja) * 2011-09-09 2013-03-28 Disco Abrasive Syst Ltd ブレーキング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220343B4 (de) * 2002-05-07 2007-04-05 Atg Test Systems Gmbh & Co. Kg Reicholzheim Vorrichtung und Verfahren zum Prüfen von Leiterplatten und Prüfsonde
JP5891941B2 (ja) * 2012-05-17 2016-03-23 旭硝子株式会社 脆性板の耐久試験方法、及び脆性板の耐久試験装置
WO2014171247A1 (ja) * 2013-04-15 2014-10-23 旭硝子株式会社 曲げ試験方法、シート物の製造方法、曲げ試験装置、脆性シート、素子付き脆性シート、および電子デバイス
JP5954254B2 (ja) 2013-05-13 2016-07-20 信越半導体株式会社 半導体ウェーハの評価システム及び評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287139A (ja) * 2005-04-05 2006-10-19 Shin Etsu Handotai Co Ltd 半導体ウエーハの機械的強度測定装置及び機械的強度測定方法
JP2011033376A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp 試験装置、試験方法
JP2013058671A (ja) * 2011-09-09 2013-03-28 Disco Abrasive Syst Ltd ブレーキング装置

Also Published As

Publication number Publication date
KR20200029348A (ko) 2020-03-18
CN110890286A (zh) 2020-03-17
KR102695740B1 (ko) 2024-08-14
TW202011494A (zh) 2020-03-16
TWI814898B (zh) 2023-09-11
JP7134566B2 (ja) 2022-09-12
JP2020041885A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
CN107283078B (zh) 晶片生成方法和加工进给方向检测方法
CN110970316A (zh) 破坏试验装置和碎片回收方法
US10799987B2 (en) Laser processing apparatus
US20220157627A1 (en) Method for processing semiconductor wafers
CN110890286B (zh) 芯片破坏单元、芯片强度的比较方法
KR20180020889A (ko) 피가공물의 절삭 방법
CN111383936B (zh) 基板处理装置和基板处理方法
CN108931203B (zh) 测量芯片的曲率的方法和测量芯片的曲率的装置
US10217653B2 (en) Apparatus for treating substrate
KR20200023150A (ko) 극초단파 레이저를 이용한 멤스 프로브 팁의 제조방법 및 이에 의해 제조된 멤스 프로브 팁
Niu et al. The complete packaging reliability studies through one digital image correlation system
JP2019038044A (ja) 研削方法
JP7292794B2 (ja) 試験方法及び試験装置
JP2009258098A (ja) レンズ測定装置、レンズ測定方法及びレンズ製造方法
JP2020023048A (ja) ウェーハ研削方法及びウェーハ研削装置
US11721571B2 (en) Loop height measurement of overlapping bond wires
JP2022144842A (ja) チップ強度の試験方法、及び、試験装置
JP7128073B2 (ja) 加工方法
JP2022072520A (ja) ノッチ検出方法
US20070046311A1 (en) Systems and methods for sensing obstructions associated with electrical testing of microfeature workpieces
Fong et al. Experimental evaluation on the silicon mechanical performance of electronic packaging
TWI855564B (zh) 一種用於檢測矽片的周緣損傷層的深度的系統及方法
JPH1015813A (ja) 加工量モニターウエハ
KR20070114090A (ko) 프로브 카드의 프로브 니들 절삭장치
WO2024194134A1 (en) Method and device for determining a dynamic behavior of an object

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant