CN110867380A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN110867380A CN110867380A CN201911185513.3A CN201911185513A CN110867380A CN 110867380 A CN110867380 A CN 110867380A CN 201911185513 A CN201911185513 A CN 201911185513A CN 110867380 A CN110867380 A CN 110867380A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- substrate
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 239000003153 chemical reaction reagent Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 101
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- 238000001312 dry etching Methods 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 15
- 230000008021 deposition Effects 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的形成方法，其中所述第一侧墙的材料不同于第二侧墙的材料，不被湿法刻蚀试剂腐蚀，因此在半导体器件的形成过程中可以省去第一侧墙形成过程中的刻蚀以及第二侧墙形成过程中氧化物的沉积和刻蚀，工艺步骤简单，可操作性强。由于本发明中所述第一侧墙的形成仅需要沉积第一侧墙层，并不需要刻蚀，因此，并不会出现因为在第一侧墙形成过程中的刻蚀造成轻掺杂区的硅损失的问题。
Description
技术领域
本发明涉及半导体集成电路的制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着物联网技术的兴起以及便携式可穿戴设备的发展，人们对低功耗产品的需求逐渐增加，而降低芯片的工作电压可以有效的减少功耗，因此如何降低芯片的工作电压成为人们研究的热点。
FDSOI(FullyDepletedSiliconOnInsulator，即全耗尽绝缘体上硅)器件，具有以下特点：全耗尽的沟道；较好的隔离特性及短沟道效应；较低的结漏电；较好RDF(randomdopantfluctuation，即随机参杂度波动)特性；较好的器件的均匀性以及灵活的背栅操作；工作电压可以降到0.4V，漏电流可以小于0.1pA/μm；因此FDSOI器件非常适合低功耗产品的开发。
为了降低RDF特性，FDSOI器件的沟道掺杂浓度非常低，造成器件的阈值电压不匹配，对器件的电性能影响甚大。而为了得到合适的阈值电压，通常需要在FDSOI器件中引入HK材料(High-K，即高K介电常数介质材料)来调整功函数，从而达到调整器件的阈值电压的目的。从FDSOI器件的工艺生产的角度来看，在其栅极形成之后，需要沉积一层薄膜(即第一侧墙)把HK材料覆盖起来，防止HK材料对机台以及其他产品造成污染。而在对该薄膜进行刻蚀以形成所需的第一侧墙的时，该刻蚀不可避免的会造成栅极两侧的轻掺杂区的硅损失，进而导致FDSOI器件的导通电流能力的降低，造成器件性能不能满足要求。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决半导体器件轻掺杂区的硅损失的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括下列步骤：
步骤S1：提供衬底，所述衬底上形成有栅极；
步骤S2：在所述衬底和所述栅极的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层和第二侧墙层，所述第一侧墙层和所述第二侧墙层的材质不同；
步骤S3：刻蚀所述第二侧墙层和第一侧墙层，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极侧壁外侧的第一侧墙和第二侧墙；
步骤S4：采用外延生长工艺在所述第一侧墙和第二侧墙外侧的衬底上表面形成半导体外延生长层，所述半导体外延生长层的上表面不低于所述栅极底部的衬底的上表面；
步骤S5：去除所述第二侧墙，并以所述栅极和所述第一侧墙为掩膜，对所述栅极两侧的衬底和所述半导体外延生长层进行轻掺杂漏注入，以至少在所述第一侧墙底部的衬底中形成轻掺杂区。
可选的，在所述的半导体器件的形成方法中，在步骤S1中，所述衬底包括依次堆叠的基底、埋氧化层和绝缘衬底上硅层，所述栅极形成于所述绝缘衬底上硅层上；在步骤S3中，所述刻蚀停止在所述绝缘衬底上硅层的上表面或部分深度中；在所述步骤S5中，所述半导体外延生长层的上表面不低于所述栅极底部的所述绝缘衬底上硅层的上表面。
可选的，在所述的半导体器件的形成方法中，在步骤S1中在所述衬底上形成所述栅极的步骤包括：
依次覆盖多晶硅层和硬掩膜层于所述衬底的表面；
刻蚀所述硬掩膜层，以形成具有栅极图案的硬掩膜层；
以所述具有栅极图案的硬掩膜层为掩膜，刻蚀所述多晶硅层，以形成所述栅极。
可选的，在所述的半导体器件的形成方法中，所述第一侧墙层的沉积厚度为
可选的，在所述的半导体器件的形成方法中，所述第二侧墙层的材料包括氮化硅；所述第一侧墙层的材料包括掺杂的氮化硅、掺杂的氧化硅和掺杂的氮氧化硅中的至少一种。
可选的，在所述的半导体器件的形成方法中，所述步骤S3中，所述刻蚀为干法刻蚀。
可选的，在所述的半导体器件的形成方法中，所述干法刻蚀的刻蚀气体包括CF4、CHF3、CH2F2和CH3F中的至少一种。
可选的，在所述的半导体器件的形成方法中，在步骤S4中形成的所述半导体外延生长层还包围在所述第二侧墙的部分侧壁上。
可选的，在所述的半导体器件的形成方法中，所述步骤S5中，去除所述第二侧墙所采用的方法为湿法刻蚀。
可选的，在所述的半导体器件的形成方法中，所述湿法刻蚀的试剂包括磷酸溶液。
综上所述，本发明提供一种半导体器件的形成方法，首先，提供衬底，所述衬底上形成有栅极；其次，在所述衬底和所述栅极的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层和第二侧墙层，所述第一侧墙层和所述第二侧墙层的材质不同；然后，刻蚀所述第二侧墙层和第一侧墙层，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极侧壁外侧的第一侧墙和第二侧墙；下一步，采用外延生长工艺在所述第一侧墙和第二侧墙外侧的衬底上表面形成半导体外延生长层，所述半导体外延生长层的上表面不低于所述栅极底部的衬底的上表面；最后，去除所述第二侧墙，并以所述栅极和所述第一侧墙为掩膜，对所述栅极两侧的衬底和所述半导体外延生长层进行轻掺杂漏注入，以至少在所述第一侧墙底部的衬底中形成轻掺杂区。因为本发明所述第一侧墙层不同于所述第二侧墙层的材质,不能被湿法刻蚀试剂腐蚀，因此在形成第一侧墙的过程中不需要进行刻蚀以及在形成第二侧墙的过程中也不需要沉积氧化物层，使得工艺步骤简单，可操作性强，同时能够解决现有技术中在第一侧墙形成过程中因为刻蚀造成的轻掺杂区的硅损失的问题，提高器件的导通电流能力。
附图说明
图1～图6为一种FDSOI器件形成方法的各步骤结构示意图；
图7为FDSOI器件存在轻掺杂区的硅损失区域的结构示意图；
图8～图13为本发明一实施例中提供的半导体器件的形成方法的各步骤结构示意图；
图1～图7中：
01-基底，02-埋氧化层，03-绝缘衬底上硅层，04-HK层，05-栅极，06-具有栅极图案的硬掩膜层，0701-第一氮化硅层，07-第一侧墙，08-第二侧墙，0801-氧化物侧墙，0802-第二氮化硅侧墙，09-半导体外延生长层，0301-轻掺杂区的硅损失区域；
图8～图13中：
10-基底，20-埋氧化层，30-绝缘衬底上硅层，40-HK层，50-栅极，60-具有栅极图案的硬掩膜层，70-第一侧墙，701-第一侧墙层，801-第二侧墙层，80-第二侧墙，90-半导体外延生长层。
具体实施方式
FDSOI器件具有比较低的工作电压，非常适合低功耗产品的开发。而一般的FDSOI器件的形成方法如图1～6所示，包括下列步骤：提供衬底，所述衬上形成有栅极05；在所述衬底和所述栅极05的表面上沉积氮化硅，形成第一氮化硅层0701；对所述第一氮化硅层0701进行刻蚀形成第一侧墙07；在所述第一侧墙07的侧表面和衬底的上表面依次进行氧化物和氮化硅的沉积，然后再经过刻蚀形成第二侧墙08，所述第二侧墙08包括氧化物侧墙0801和第二氮化硅侧墙0802；采用外延生长工艺在所述第一侧墙07和第二侧墙08外侧的衬底上表面形成半导体外延生长层09；去除所述第二氮化硅侧墙0802，并以所述栅极05、所述第一侧墙07以及氧化物侧墙0801为掩膜，对所述栅极05两侧的衬底和所述半导体外延生长层09进行轻掺杂漏注入，以形成轻掺杂区。
如图1所示，所述衬底可以包括依次堆叠的基底01，埋氧化层02(Buried Oxide，简称BOX)和绝缘衬底上硅层03，在所述绝缘衬底上硅层03上方还可以形成HK(High-K，即高K介电常数介质材料)层04。
所述衬底上形成所述栅极05的步骤包括：依次覆盖多晶硅层和硬掩膜层于所述衬底的表面；刻蚀所述硬掩膜层，以形成具有栅极图案的硬掩膜层06；以所述具有栅极图案的硬掩膜层06为掩膜，刻蚀所述多晶硅层，以形成所述栅极05。所述硬掩膜层的材料包括氮化硅和/或氮氧化硅。
参阅图2，在所述衬底和所述栅极05的表面上沉积氮化硅(简称SiN)，形成第一氮化硅层0701。所述沉积的工艺可以为原子层沉积(atomiclayer deposition，简称ALD)，所述第一氮化硅层0701的厚度优选为
参阅图3，采用干法刻蚀对第一氮化硅层0701进行回刻，形成第一侧墙07。所述干法刻蚀优选为干法等离子体刻蚀，刻蚀气体可以采用CF4、CHF3、CH2F2或CH3F以及他们的任意组合气体等。当所述绝缘衬底上硅层03上的硅裸露出来时停止刻蚀。
参阅图4，在所述第一侧墙07的侧表面和衬底的上表面淀积氧化物，所述衬底的上表面为所述绝缘衬底上硅层03的上表面，即在所述绝缘衬底上硅层03的上表面以及第一侧墙07的侧表面淀积氧化物形成氧化物层，所述氧化物可以为二氧化硅(简称SiO2)。优选的，采用正硅酸乙脂热分解系统(O2-TEOS)工艺淀积氧化物，淀积停止在所述氧化物层的厚度为
时。
然后采用空心阴极离子镀(HCD)工艺在所述氧化物层的表面沉积一层氮化硅形成氮化硅层，所述氮化硅层厚度优选为
接着，采用干法刻蚀对所述氮化硅层进行刻蚀形成第二氮化硅侧墙0802，所述干法刻蚀优选为等离子体刻蚀，刻蚀气体可以采用包括CF4、CHF3、CH2F2或CH3F以及他们的任意组合气体等。当所述氧化物层的氧化物裸露出来则停止刻蚀。然后通过湿法刻蚀工艺对裸露出的氧化物进行刻蚀形成氧化物侧墙0801，可以利用氢氟酸溶液作为刻蚀液体，直至裸露出的氧化物被刻蚀完全则停止刻蚀，所述第二侧墙08包括所述氧化物侧墙0801和第二氮化硅侧墙0802。
参阅图5，采用外延生长工艺在所述第一侧墙07和第二侧墙08外侧的衬底上表面形成半导体外延生长层09，所述半导体外延生长层09的上表面不低于所述栅极05底部的衬底的上表面，所述衬底上表面为所述绝缘衬底上硅层03的上表面，即所述半导体外延生长层09的上表面不低于所述栅极05底部的所述绝缘衬底上硅层03的上表面。
参阅图6，通过湿法刻蚀将第二侧墙08中的氮化硅除去，并以所述栅极05、所述第一侧墙07以及氧化物层侧墙0801为掩膜，对所述栅极05两侧的衬底和所述半导体外延生长层09进行轻掺杂漏注入，以形成轻掺杂区。所述第二侧墙08中的氮化硅被除去的同时，所述具有栅极图案的硬掩膜层06的氮化硅也会被除去。可以选择磷酸溶液作为刻蚀液体，对所述第二侧墙08中的氮化硅和具有栅极图案的硬掩膜层06的氮化硅进行刻蚀，并停止在所述氧化物侧墙0801上，此时所述第二侧墙08以及具有栅极图案的硬掩膜层06上的氮化硅全部刻蚀完全。因为磷酸溶液对氧化物并无刻蚀作用，因此氧化物侧墙0801并无影响。
在所述第一侧墙07的形成过程中，需要先进行氮化硅沉积，然后采用干法等离子刻蚀对氮化硅层进行刻蚀，由于干法刻蚀在不同膜质之间的低选择比，导致轻掺杂区的硅受到损伤，因此会造成半导体器件的轻掺杂区域的电阻增大，导致导通电流能力下降。如图7所示虚线区域即为轻掺杂区的硅损失区域0301，所述轻掺杂区的硅损失区域0301的厚度大约为
基于上述研究，本发明提供一种半导体器件的形成方法，以解决半导体器件中轻掺杂区的硅受到损伤的问题。本发明半导体器件的形成方法如图8～13所示，包括下列步骤：
步骤S1：提供衬底，所述衬底上形成有栅极50；
步骤S2：在所述衬底和所述栅极50的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层701和第二侧墙层801，所述第一侧墙层701和所述第二侧墙层801的材质不同；
步骤S3：刻蚀所述第二侧墙层801和第一侧墙层701，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极50侧壁外侧的第一侧墙70和第二侧墙80；
步骤S4：采用外延生长工艺在所述第一侧墙70和第二侧墙80外侧的衬底上表面形成半导体外延生长层90，所述半导体外延生长层90的上表面不低于所述栅极50底部的衬底的上表面；
步骤S5：去除所述第二侧墙80，并以所述栅极50和所述第一侧墙70为掩膜，对所述栅极50两侧的衬底和所述半导体外延生长层90进行轻掺杂漏注入，以至少在所述第一侧墙70底部的衬底中形成轻掺杂区。
如图8所示，在步骤S1中，所述衬底可以包括用于支撑作用的基底10，所述基底10可以包括半导体材料，例如硅；形成于该基底10上方的埋氧化层20，所述埋氧化层20可以包括电介质，例如二氧化硅(简称SiO2)；形成于该埋氧化20上方的绝缘衬底上硅层30，所述绝缘衬底上硅层30可以包括含硅、锗或者铟化镓等的半导体材料，即在步骤S3中，所述刻蚀停止在所述绝缘衬底上硅层的上表面或部分深度中；在所述步骤S5中，所述半导体外延生长层90的上表面不低于所述栅极50底部的所述绝缘衬底上硅层30的上表面。所述衬底还可以包括形成于该绝缘衬底上硅30上方的HK层40。
在步骤S1中，在所述衬底上形成所述栅极50的步骤包括：依次覆盖多晶硅层和硬掩膜层于所述衬底的表面；刻蚀所述硬掩膜层，以形成具有栅极图案的硬掩膜层60；以所述具有栅极图案的硬掩膜层60为掩膜，刻蚀所述多晶硅层，以形成所述栅极50。所述硬掩膜层的材料包括氮化硅和/或氮氧化硅。
在步骤S2中，在所述衬底和所述栅极50的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层701和第二侧墙层801。
参阅图9，在所述衬底和所述栅极50的表面上沉积第一侧墙层701，所述第一侧墙层701的材料包括掺杂的氮化硅、掺杂的氧化硅和掺杂的氮氧化硅中的至少一种，优选为碳氮化硅(简称SiCN)。所述沉积的方法优选为原子层沉积(简称ALD)，所述第一侧墙层701的厚度优选为
该厚度有利于后续步骤S5中用于形成轻掺杂区而注入的离子穿透至衬底中，形成的所述第一侧墙层701还覆盖所述具有栅极图案的硬掩膜层60的侧壁。
参阅图10，在所述第一侧墙层701表面通过沉积的方式形成第二侧墙层801，所述第一侧墙层701和所述第二侧墙层801的材质不同，所述第二侧墙层801的材料优选为氮化硅。在所述第一侧墙层701表面形成第二侧墙层801，所述第一侧墙层701表面包括上表面和侧表面，所述沉积方式优选为空心阴极离子镀(HCD)工艺，所述第二侧墙层801厚度优选为
参阅图11，在步骤S3中，刻蚀所述第二侧墙层801和第一侧墙层701，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极50侧壁外侧的第一侧墙70和第二侧墙80。
利用刻蚀除去部分第二侧墙层801形成第二侧墙80。所述刻蚀可以为干法刻蚀，较佳的，所述干法刻蚀为干法等离子体刻蚀，刻蚀气体可以采用CF4、CHF3、CH2F2或CH3F以及他们的任意组合气体等，也可以采用其他本领域常用的刻蚀介质。当所述绝缘衬底上硅层30的硅裸露出来时停止刻蚀，即所述刻蚀停止在所述绝缘衬底上硅层30的上表面或部分深度中。刻蚀后的第二侧墙层801即为第二侧墙80。因为干法刻蚀对第一侧墙层701的材料也会进行刻蚀，因此在所述第二侧墙层801被刻蚀的同时，第一侧墙层701也被刻蚀，刻蚀的位置与所述绝缘衬底上硅层30的硅裸露的位置相对应，即第一侧墙层701刻蚀后为第一侧墙70。
参阅图12，在步骤S4中，采用外延生长工艺在所述第一侧墙70和第二侧墙80外侧的衬底上表面形成半导体外延生长层90，所述半导体外延生长层90的上表面不低于所述栅极50底部的衬底的上表面。所述衬底的上表面是指所述绝缘衬底上硅层30的上表面，即所述半导体外延生长层90的上表面不低于所述栅极50底部的所述绝缘衬底上硅层30的上表面。在所述绝缘衬底上硅层30上表面进行半导体的外延生长形成半导体外延生长层90，半导体外延生长层90的材质取决于绝缘衬底上硅层的材质，例如当绝缘衬底上硅层的材料为硅或锗或硅锗时，外延层为硅、硅锗、硅碳等，当绝缘衬底上硅层的材料为铟化镓等时，外延层就可以是砷化镓、磷化铟、氮化镓等，进一步，所述半导体外延生长层90的材料优选与所述绝缘衬底上硅层30相同。所述半导体外延生长层90的厚度可以通过工艺参数的调整来控制，本实施例中，外延生长停止时，所述半导体外延生长层90还包围在第二侧墙80的部分高度的侧壁上，厚度例如为
在本发明的其他实施例中，也可以通过工艺参数调整外延生长的选择性，可以实现只在绝缘衬底上硅层30的上表面进行半导体的外延生长。
参阅图13，在步骤S5中，去除所述第二侧墙80，此时，半导体外延生长层90在第二侧墙80的位置围出沟槽(未在图中标号)，该沟槽可以用于在后续限定轻掺杂漏注入的角度和区域，以控制最终形成的轻掺杂区(未在图中标号)的区域，有利于提高器件性能。因为所述第二侧墙80的材料可以与所述具有栅极图案的硬掩膜层(HM)60的材料相同，因此，若第二侧墙80与所述具有栅极图案的硬掩膜层60的材料相同，则通过刻蚀可以同时除去第二侧墙80与所述具有栅极图案的硬掩膜层60。所述刻蚀优选湿法刻蚀，所述湿法刻蚀的试剂优选对所述第二侧墙80和第一侧墙70具有高选择比，即所述第二侧墙80被快速刻蚀的同时，所述第一侧墙70几乎不被刻蚀。进一步，所述刻蚀试剂优选为磷酸溶液。因为第一侧墙70的材料不同于第二侧墙80的材料,不能被刻蚀试剂腐蚀，因此，所述湿法刻蚀停在第一侧墙70上。此时第二侧墙80以及具有栅极图案的硬掩膜层60被全部刻蚀完全。最后，以所述栅极50和所述第一侧墙70为掩膜，对所述栅极50两侧的衬底和所述半导体外延生长层90进行轻掺杂漏注入，以至少在所述第一侧墙70底部的衬底中形成轻掺杂区。
与现有技术中的半导体器件的形成方法相比，本发明中所述第一侧墙的材料不同于第二侧墙的材料，不被湿法刻蚀试剂腐蚀，因此在半导体器件的形成过程中可以省去第一侧墙形成过程中的刻蚀以及第二侧墙形成过程中氧化物的沉积和刻蚀，所以本发明工艺步骤简单，可操作性强。
因为本发明中所述第一侧墙的形成仅需要沉积第一侧墙层，并不需要刻蚀，因此，并不会出现因为在第一侧墙形成过程中的刻蚀造成轻掺杂区的硅损失的问题。
本发明在所述第二侧墙形成过程中的刻蚀的过程中可能造成轻掺杂区的硅损失,因为半导体外延生长层的材料与所述绝缘衬底上硅层的材料可以相同，因此可以通过后续的半导体外延生长对轻掺杂区的硅进行补偿。所以本发明可以提高器件的导通电流，解决了半导体器件轻掺杂区的硅损失的问题。
最后所应说明的是，以上实施例仅为本发明较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括下列步骤：
步骤S1：提供衬底，所述衬底上形成有栅极；
步骤S2：在所述衬底和所述栅极的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层和第二侧墙层，所述第一侧墙层和所述第二侧墙层的材质不同；
步骤S3：刻蚀所述第二侧墙层和第一侧墙层，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极侧壁外侧的第一侧墙和第二侧墙；
步骤S4：采用外延生长工艺在所述第一侧墙和第二侧墙外侧的衬底上表面形成半导体外延生长层，所述半导体外延生长层的上表面不低于所述栅极底部的衬底的上表面；
步骤S5：去除所述第二侧墙，并以所述栅极和所述第一侧墙为掩膜，对所述栅极两侧的衬底和所述半导体外延生长层进行轻掺杂漏注入，以至少在所述第一侧墙底部的衬底中形成轻掺杂区。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在步骤S1中，所述衬底包括依次堆叠的基底、埋氧化层和绝缘衬底上硅层，所述栅极形成于所述绝缘衬底上硅层上；在步骤S3中，所述刻蚀停止在所述绝缘衬底上硅层的上表面或部分深度中；在所述步骤S5中，所述半导体外延生长层的上表面不低于所述栅极底部的所述绝缘衬底上硅层的上表面。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，在步骤S1中在所述衬底上形成所述栅极的步骤包括：
依次覆盖多晶硅层和硬掩膜层于所述衬底的表面；
刻蚀所述硬掩膜层，以形成具有栅极图案的硬掩膜层；
以所述具有栅极图案的硬掩膜层为掩膜，刻蚀所述多晶硅层，以形成所述栅极。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙层的沉积厚度为
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙层的材料包括氮化硅；所述第一侧墙层的材料包括掺杂的氮化硅、掺杂的氧化硅和掺杂的氮氧化硅中的至少一种。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述步骤S3中，所述刻蚀为干法刻蚀。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述干法刻蚀的刻蚀气体包括CF4、CHF3、CH2F2和CH3F中的至少一种。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，在步骤S4中形成的所述半导体外延生长层还包围在所述第二侧墙的部分侧壁上。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述步骤S5中，去除所述第二侧墙所采用的方法为湿法刻蚀。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀的试剂包括磷酸溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911185513.3A CN110867380B (zh) | 2019-11-27 | 2019-11-27 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911185513.3A CN110867380B (zh) | 2019-11-27 | 2019-11-27 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110867380A true CN110867380A (zh) | 2020-03-06 |
| CN110867380B CN110867380B (zh) | 2023-12-08 |
Family
ID=69656385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911185513.3A Active CN110867380B (zh) | 2019-11-27 | 2019-11-27 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867380B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635312A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 侧墙的工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050026342A1 (en) * | 2003-07-28 | 2005-02-03 | Ka-Hing Fung | Semiconductor device having improved short channel effects, and method of forming thereof |
| US20060121679A1 (en) * | 2004-12-08 | 2006-06-08 | Hynix Semicondutor Inc. | Semiconductor device and method for manufacturing the same |
| CN109524299A (zh) * | 2018-11-22 | 2019-03-26 | 上海华力微电子有限公司 | 栅极结构的制造方法 |
| CN110098125A (zh) * | 2019-04-18 | 2019-08-06 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
-
2019
- 2019-11-27 CN CN201911185513.3A patent/CN110867380B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050026342A1 (en) * | 2003-07-28 | 2005-02-03 | Ka-Hing Fung | Semiconductor device having improved short channel effects, and method of forming thereof |
| US20060121679A1 (en) * | 2004-12-08 | 2006-06-08 | Hynix Semicondutor Inc. | Semiconductor device and method for manufacturing the same |
| CN109524299A (zh) * | 2018-11-22 | 2019-03-26 | 上海华力微电子有限公司 | 栅极结构的制造方法 |
| CN110098125A (zh) * | 2019-04-18 | 2019-08-06 | 上海华力微电子有限公司 | Sonos器件的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635312A (zh) * | 2020-12-07 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 侧墙的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110867380B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101729241B1 (ko) | 상이한 핀 높이를 갖는 핀펫을 형성하는 메커니즘을 포함하는 반도체 디바이스 형성방법 | |
| KR100517559B1 (ko) | 핀 전계효과 트랜지스터 및 그의 핀 형성방법 | |
| CN102842595B (zh) | 半导体器件及其制造方法 | |
| US9024389B2 (en) | Borderless contact for ultra-thin body devices | |
| US9614050B2 (en) | Method for manufacturing semiconductor devices | |
| US6475916B1 (en) | Method of patterning gate electrode with ultra-thin gate dielectric | |
| CN112825327B (zh) | 半导体结构及其形成方法 | |
| KR20060130704A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| CN103035712A (zh) | 半导体器件及其制造方法 | |
| CN110896026A (zh) | 沟槽型mosfet结构及其制造方法 | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| CN110867380B (zh) | 半导体器件的形成方法 | |
| US10347629B2 (en) | FinFET device | |
| US20220037478A1 (en) | Fabrication method of buried wordline structure | |
| KR100629606B1 (ko) | 고전압 소자 영역의 게이트 산화막 질 개선방법 | |
| EP3291291B1 (en) | Semiconductor device and fabrication method thereof | |
| CN108305830A (zh) | 半导体结构及其形成方法 | |
| CN113314606A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112652578A (zh) | 半导体结构的形成方法、晶体管 | |
| US11482603B2 (en) | Semiconductor device and fabrication method thereof | |
| US11322603B2 (en) | Anti-punch-through doping on source/drain region | |
| CN113964036B (zh) | 半导体结构的制作方法及电子设备 | |
| CN109786337B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |