CN110832779A

CN110832779A - 脉冲数字转换器

Info

Publication number: CN110832779A
Application number: CN201880044773.6A
Authority: CN
Inventors: E·黑路; B·班迪达
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2017-07-07
Filing date: 2018-06-18
Publication date: 2020-02-21
Also published as: WO2019009996A1; US9971312B1

Abstract

本公开的各方面涉及一种脉冲数字转换器。根据一个方面，脉冲数字转换器包括：输入，其用于接收输入脉冲信号；分数元件，其耦合到输入，其中分数元件生成输入脉冲信号的分数脉宽测量；以及积分元件，其耦合到输入，其中积分元件生成输入脉冲信号的积分脉宽测量，并且其中分数脉宽测量和积分脉宽测量被并置为输出信号。

Description

脉冲数字转换器

相关申请的交叉引用

本申请要求于2017年7月7日向美国专利商标局提交的美国非临时专利申请号15/644,285的优先权和权益，正如下文得到充分阐述的那样，其全部内容通过引用并且出于所有可适用目的整体并入本文。

技术领域

本公开总体上涉及脉冲数字转换器的领域，具体涉及一种具有精细的时间分辨率和时间范围扩展的脉冲数字转换器。

背景技术

在许多电子电路中，可以在模拟域和数字域两者中执行信号处理。在这种情况下，一个域中的信号需要变换为另一域中的信号。也就是说，第一域中的信号可能需要转换为适合第二域的形式。充当两个域之间的接口的设备称为转换器。

发明内容

下面呈现了本公开的一个或多个方面的简化发明内容，以便提供对这些方面的基本理解。该发明内容不是本公开的所有设想特征的广泛概述，并且既不旨在标识本公开的所有方面的关键或重要元件，也不旨在描绘本公开的任何或所有方面的范围。其唯一目的是以简化形式呈现本公开的一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。

在一个方面中，本公开提供了一种脉冲数字转换器。因而，一种脉冲数字转换器(PDC)包括：输入，其用于接收输入脉冲信号；分数元件，其耦合到输入，其中分数元件生成输入脉冲信号的分数脉宽测量；以及积分元件，其耦合到输入，其中积分元件生成输入脉冲信号的积分脉宽测量，并且其中分数脉宽测量和积分脉宽测量被并置为输出信号。分数元件可以包括门控环形振荡器、二进制转换器和至少两个触发器，其中门控环形振荡器串联耦合到至少两个触发器中的第一触发器，至少两个触发器中的第一触发器串联耦合到二进制转换器，并且二进制转换器串联耦合到至少两个触发器中的第二触发器。在一个示例中，至少两个触发器中的第二触发器输出输入脉冲信号的分数脉宽测量。在一个示例中，门控环形振荡器是n级环形振荡器，其使用m个插值单位单元的级联来生成m个插值状态，其中m是大于n的整数。

在一个示例中，积分元件包括最高有效位(MSB)计数器、多路复用器、以及至少两个触发器，其中MSB计数器包括可扩展数量的位，其中MSB计数器串联耦合到至少两个触发器中的第一触发器，至少两个触发器中的第一触发器串联耦合到多路复用器，并且多路复用器串联耦合到至少两个触发器中的第二触发器。在一个示例中，至少两个触发器中的第二触发器输出输入脉冲信号的积分脉宽测量。在一个示例中，两个寄存器的级联将分数脉宽测量和积分脉宽测量并置为输出信号。两个寄存器的级联可以是两个移位寄存器的级联。在一个示例中，可以包括抗干扰电路，以将输入脉冲信号与分数元件的门控环形振荡器的时序同步，其中抗干扰电路包括：耦合到多路复用器的触发器、以及用于选择多路复用器的输出的多路复用器控制器。

本公开的另一方面提供了一种脉冲数字转换器(PDC)，其包括：输入，其用于接收输入脉冲信号；分数元件，其耦合到输入，该分数元件包括串联耦合到第一触发器的门控环形振荡器、以及耦合到第一触发器和第二触发器的二进制转换器，以生成输入脉冲信号的分数脉宽测量；以及积分元件，其耦合到输入，该积分元件包括耦合到第三触发器的最高有效位(MSB)计数器、以及耦合到第三触发器和第四触发器的多路复用器，以生成输入脉冲信号的积分脉宽测量。在一个示例中，门控环形振荡器是n级环形振荡器，其使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。在一个示例中，包括抗干扰电路，以使输入脉冲信号与分数元件的门控环形振荡器的时序同步，其中抗干扰电路包括耦合到第三触发器的多路复用器、以及多路复用器控制器，该多路复用器控制器耦合到多路复用器，以用于选择要输入到第四触发器的多路复用器的输出。在一个示例中，包括两个寄存器的级联，以用于将分数脉宽测量和积分脉宽测量并置为输出信号。在一个示例中，两个寄存器是两个移位寄存器。

本公开的另一方面提供了一种脉冲数字转换器(PDC)，其包括：用于接收输入脉冲信号的组件；用于生成输入脉冲信号的分数脉宽测量的组件；用于生成输入脉冲信号的积分脉宽测量的组件；以及用于将分数脉宽测量和积分脉宽测量并置为输出信号的组件。在一个示例中，PDC包括：用于使输入脉冲信号与用于生成分数脉宽测量的组件的时序同步的组件。在一个示例中，PDC包括：用于提供分数脉宽测量的精细时间分辨率的组件。

本公开的另一方面提供了一种用于脉宽测量的方法，该方法包括：提供输入脉冲信号；生成输入脉冲信号的分数脉宽测量；生成输入脉冲信号的积分脉宽测量；以及并置分数脉宽测量和积分脉宽测量，以生成输出信号。在一个示例中，生成分数脉宽测量通过串联耦合到第一触发器的门控环形振荡器、以及耦合到第一触发器和第二触发器的二进制转换器来实现。在一个示例中，生成积分脉宽测量通过耦合到第三触发器的最高有效位(MSB)计数器、以及耦合到第三触发器和第四触发器的多路复用器来实现。在一个示例中，并置分数脉宽测量和积分脉宽测量通过两个寄存器的级联来实现。在一个示例中，两个寄存器的级联是移位寄存器的级联。

在一个示例中，该方法还包括：提供分数脉宽测量的精细时间分辨率。在一个示例中，该方法还包括：使输入脉冲信号与门控环形振荡器的时序同步，其中同步通过耦合到第三触发器的多路复用器、和耦合到该多路复用器的用于选择该多路复用器的输出的多路复用器控制器来实现。在一个示例中，门控环形振荡器是n级环形振荡器，其使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。在一个示例中，脉冲发生器用于提供输入脉冲信号。

在阅读下面的具体实施方式时，将会更加充分地理解本发明的这些和其他方面。在结合附图阅读以下对本发明的具体示例性实施例的描述时，本发明的其他方面、特征和实施例对于本领域普通技术人员将变得显而易见。尽管可以关于下文的某些实施例和附图对本发明的特征进行讨论，但是本发明的所有实施例可以包括本文中所讨论的有利特征中的一个或多个有利特征。换句话说，虽然一个或多个实施例可以讨论为具有某些有利特征，但是根据本文中所讨论的本发明的各个实施例，还可以使用这种特征中的一个或多个特征。以类似的方式，虽然示例性实施例在下文可以作为设备、系统或方法实施例进行讨论，但是应当理解，可以在各种设备、系统和方法中实现这样的示例性实施例。

附图说明

图1图示了根据本公开的示例脉冲数字转换器(PDC)。

图2图示了图1中所图示的脉冲数字转换器(PDC)的时序图的示例。

图3图示了门控环形振荡器的示例单位单元。

图4图示了具有8种状态的四级门控环形振荡器的示例。

图5图示了具有两个输入和一个输出的插值单位单元的示例。

图6图示了具有插值器的四级门控环形振荡器的示例。

图7图示了二进制转换器使用的数值转换表的示例。

图8图示了在有和无插值的情况下脉宽对脉冲数字转换器输出的示例曲线图。

图9图示了在有和无抗干扰的情况下脉宽对脉冲数字转换器输出的示例曲线图。

图10图示了用于提供脉宽测量的示例流程图。

具体实施方式

下文结合附图所阐述的具体实施方式旨在作为对各种配置的描述，并不旨在表示可以实践本文中所描述的概念的唯一配置。具体实施方式包括特定细节，目的在于提供对各种概念的透彻理解。然而，对于本领域技术人员而言，将显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，以框图形式示出了众所周知的结构和部件，以避免模糊这些概念。

在电子电路中通常将信号从一个域变换到另一域。例如，模拟信号可以变换为数字域中的信号，反之亦然。可以在模拟域和数字域两者中执行信号处理。例如，第一域中的信号可能需要转换为适合第二域的形式。也就是说，根据需要，模拟信号可以转换为数字格式，并且数字信号可以转换为模拟格式。转换器用作模拟域和数字域之间的接口。

存在不同形式的转换器。本文中公开了一种脉冲数字转换器(PDC)，其是用于将脉宽(例如，以时间为单位测量)转换为数字表示的电子电路。在一个示例中，脉冲数字转换器(PDC)可以在锁相环(PLL)中用作输入比较电路的一部分，用于跟踪波形相位。在另一示例中，PDC可以用于模数转换器(ADC)，该模数转换器将模拟电压转换为采样电压、转换为时间测量、转换为数字表示。尽管本文中公开了两个示例实现方式，但是本领域技术人员应当理解，这两个示例实现方式不是排他的，并且这里所公开的PDC的其他实现方式也在本公开的精神和范围之内。

转换器(例如，脉冲数字转换器(PDC))的线性范围被定义为具有数字表示的成比例输出范围的脉宽的输入范围。术语“成比例”定义为意指：脉宽的增量改变导致数字表示的成比例增量改变。在一些方面中，转换器可以具有有限的线性范围。如本文中所公开的，PDC的特点包括扩大其线性范围。此外，PDC的特点包括最小化其占位面积(即，电路面积)并且减少其dc功率消耗。因此，本文中描述了一种具有以下特点中的一个或多个特点的脉冲数字转换器(PDC)：性能提高，占位面积或电路面积减少，和/或dc功率消耗开销减少。性能提高可以是例如线性范围增加和/或时间分辨率更精细。

图1图示了根据本公开的示例脉冲数字转换器(PDC)100。如图1所示，输入脉冲信号111和外部复位信号ext_reset 112用作PDC100的输入。输入脉冲信号111和反相的外部复位信号(由反相器113生成)被发送到第一与门114，以产生第一波形w1。在一个示例中，作为对输入脉冲信号111和反相的外部复位信号的逻辑与操作，生成第一波形w1。在一个示例中，第一波形w1是具有脉宽W的脉冲波形。接下来，第一波形w1被发送到第一延迟元件161，以产生第二波形w2。第二波形w2是第一波形w1的延迟副本。第一波形w1和第二波形w2之间的时间延迟由T1给出。

接下来，第二波形w2被发送到第二延迟元件162，以产生第三波形w3。在一个示例中，第三波形w3是第二波形w2的延迟副本。在一个示例中，第二波形w2和第三波形w3之间的时间延迟由T2给出。接下来，第三波形w3被发送到第三延迟元件163，以产生第四波形w4。第四波形w4是第三波形w3的延迟副本。在一个示例中，第三波形w3和第四波形w4之间的时间延迟由T3给出。在图1的示例中，第四波形w4和第一波形w1被输入到或门115。在一个示例中，或门输出是第五波形w5。

如图1所示，第五波形w5输入到门控环形振荡器120。在一个示例中，门控环形振荡器120的输入用作在图1中标记为“en”的使能信号。在一个示例中，门控环形振荡器120输出第一状态字a<n:0>121。在一个示例中，第一状态字a<n:0>121包括(n+1)个位。例如，第一状态字a<n:0>121表示门控环形振荡器状态转变的累积计数。在一个示例中，门控环形振荡器状态转变是门控环形振荡器的状态转变。状态转变是数字电子电路的状态改变。在具有两种状态的数字电子电路中，状态转变是从低到高或从高到低。在一个示例中，门控环形振荡器120具有两种状态。在一个示例中，当门控环形振荡器的输入为高(即，使能)时，门控环形振荡器120具有振荡周期T。

接下来，第一状态字a<n:0>121可以用作第一触发器130的输入。在一个示例中，第一触发器130接收第一波形w1和第四波形w4，第一波形w1用作第一时钟信号c1，第四波形w4用作在第一触发器130中标记为“rst_b”的第一复位信号。在一个示例中，第一触发器130是下降沿触发的触发器。在一个示例中，第一翻转输出是第二状态字b<n:0>131。在一个示例中，第二状态字b<n:0>131包括(n+1)个位。例如，第二状态字b<n:0>131可以表示门控环形振荡器状态转变的锁存累积计数。

接下来，第二状态字b<n:0>131可以用作二进制转换器140的输入。二进制转换器可以将相位转换为温度计代码，然后转换为二进制代码。在一个示例中，二进制转换器140将第二状态字b<n:0>131转换为温度计代码，然后转换为二进制代码。二进制转换器140的输出是第三状态字c<log2(n)-1:0>141。在一个示例中，第三状态字c<log2(n)-1:0>141包括log2(n)个位。例如，第三状态字c<log2(n)-1:0>141可以表示门控环形振荡器状态转变的二进制累积计数。

接下来，第三状态字c<log2(n)-1:0>141可以用作第二触发器150的输入。在一个示例中，第二触发器150接收用作第二时钟信号c2的第三波形w3，并且第二触发器150还从外部复位信号ext_reset 112接收第二复位信号(在第二触发器150中标记为“ext_rst”)。在一个示例中，第二触发器150是下降沿触发的触发器。在一个示例中，第二触发器输出是第四状态字d<log2(n)-1:0>151。在一个示例中，第四状态字d<log2(n)-1:0>151包括log2(n)个位。例如，第四状态字d<log2(n)-1:0>151表示门控环形振荡器状态转变的同步二进制累积计数。

在一个示例中，脉冲数字转换器(PDC)100的分数元件包括门控环形振荡器120、第一触发器130、二进制转换器140、以及第二触发器150。例如，分数元件使用门控环形振荡器状态转变的内部插值状态，将输入脉冲信号111的脉宽测量为振荡周期T的分数，以产生由第四状态字d<log2(n)-1):0>151给出的分数测量。分数元件提供输入脉冲信号111的分数脉宽测量。在一个示例中，分数脉宽测量提供输入脉冲信号111的脉宽测量的精细时间分辨率。在一个示例中，相对于没有插值器的门控环形振荡器的时间分辨率，测量精细时间分辨率。

另外，例如，第一状态字a<n:0>121和第二波形w2输入到第二与门116。第二与门116可以生成被示为第三时钟信号c3和第四时钟信号c4的时钟信号。在一个示例中，第三时钟信号c3和第四时钟信号c4是相同的时钟信号。第三时钟信号c3用作最高有效位(MSB)计数器170的时钟输入。在一个示例中，在第三时钟信号c3的上升沿上触发MSB计数器170。另外，MSB计数器170可以接收第四波形w4，第四波形w4用作在MSB计数器170中标记为“rst_b”的第三复位信号。在一个示例中，MSB计数器170的输出是第五状态字e<k:0>171。在一个示例中，第五状态字e<k:0>171包括(k+1)个位。例如，第五状态字e<k:0>171表示门控环形振荡器MSB转变的MSB计数。在一个示例中，门控环形振荡器的MSB转变是第一状态字a<n:0>121的最高有效位(MSB)从高状态到低状态的状态改变。

由于从PDC的分数元件导出第一状态字a<n:0>121，并且由于从第一状态字a<n:0>121(通过第二与门116)导出MSB计数器170的时钟输入，所以从PDC 100的分数元件导出MSB计数器170的时钟输入。因此，通过第三时钟信号c3，在PDC 100的分数元件和积分元件之间存在耦合。

接下来，第五状态字e<k:0>171用作第三触发器180的输入。在一个示例中，第三触发器180从第二与门116接收第四时钟信号c4，并且第三触发器180接收第四波形w4，第四波形w4用作在第三触发器180中标记为“rst_b”的第四复位信号。在一个示例中，第三触发器180是下降沿触发的触发器。在一个示例中，第三触发器180的输出是第六状态字f<k:0>181。在一个示例中，第六状态字f<k:0>181包括(k+1)个位。例如，第六状态字f<k:0>181可以表示门控环形振荡器MSB转变的锁存MSB计数。

接下来，第五状态字e<k:0>171可以用作多路复用器190的第一输入，并且第六状态字f<k:0>181可以用作多路复用器190的第二输入。多路复用器190的输出可以由多路复用器控制器195选择。在一个示例中，多路复用器190使用比较逻辑来选择多路复用器输出。在一个示例中，多路复用器控制器195可以使用比较逻辑来比较第五状态字e<k:0>171和第六状态字f<k:0>181，以选择多路复用器190的输出。在一个示例中，多路复用器控制器195可以使用以下比较逻辑来选择多路复用器输出：

if(f<k:0>＝e<k:0>)then mux control＝1,orif(f<k:0>≠e<k:0>)then:

if a<(n+1)/2-1>＝1then mux control＝0or

if a<(n+1)/2-1>＝0then mux control＝1.

在该示例中，mux control＝0将输出选择为多路复用器190的第二输入，并且muxcontrol＝1将输出选择为多路复用器190的第一输入。此外，在该示例中，a<(n+1)/2-1>表示具有(n+1)个位的第一状态字a<n:0>121的中间位。例如，如果n＝7，则第一状态字a<(n+1)/2-1>＝a<3>(中间位)。

在一个示例中，多路复用器190输出第七状态字h<k:0>191。在一个示例中，第七状态字h<k:0>191包括(k+1)个位。例如，第七状态字h<k:0>191表示门控环形振荡器MSB转变的选择的锁存MSB计数。

接下来，第七状态字h<k:0>191可以用作第四触发器197的输入。在一个示例中，第四触发器197接收用作第五时钟信号c5的第三波形w3，并且第四触发器197从外部复位信号ext_reset 112接收第五复位信号(在第四触发器197中标记为“ext_rst”)。在一个示例中，第四触发器197是下降沿触发的触发器。在一个示例中，第四触发器197的输出是第八状态字i<k:0>198。在一个示例中，第八状态字i<k:0>198包括(k+1)个位。例如，第八状态字i<k:0>198表示门控环形振荡器MSB转变的同步MSB计数。

在一个示例中，脉冲数字转换器(PDC)100的积分元件包括MSB计数器170、第三触发器180、多路复用器190、以及第四触发器197。MSB计数器170以及第三触发器180、多路复用器190和第四触发器197提供了输入脉冲信号111的脉宽测量的增加的线性范围。例如，积分元件使用门控环形振荡器状态转变的MSB转变，来测量输入脉冲信号111的脉宽作为振荡周期T的倍数，以产生由第八状态字i<k:0>198给出的积分测量。积分元件提供输入脉冲信号111的积分脉宽测量。在一个示例中，积分脉宽测量提供了输入脉冲信号111的脉宽测量的时间范围，该时间范围可以通过向MSB计数器添加可扩展的q数量的位来加宽；也就是说，更宽的时间范围。在一个示例中，q是整数。

在一个示例中，脉冲数字转换器(PDC)100的输出可以表示为门控环形振荡器MSB转变的同步MSB计数和门控环形振荡器状态转变的同步二进制累加计数的并置。在一个示例中，PDC 100的输出可以表达为{i<k:0>,d<log2(n)-1:0>}，其中{x,y}表示状态字x和状态字y的并置。在一个示例中，并置是将两个有序元件接合成较大的单个有序元件。在一个示例中，可以通过两个寄存器(例如，两个移位寄存器)的级联来实现并置。

在一个示例中，PDC 100的抗干扰电路185包括第三触发器180、多路复用器190、以及多路复用器控制器195。抗干扰电路使输入脉冲信号111与门控环形振荡器120的时序同步。也就是说，如果不止一个计数器位在同一时钟转变处改变状态，则多路复用器控制器195将当前计数器状态与先前计数器状态进行比较，以消除计数器转变歧义。抗干扰电路185获得单调输入-输出关系，以避免与输入脉冲信号111和门控环形振荡器120的时序之间的异步性相关联的问题。抗干扰电路185的部件在图1中的虚线矩形内示出。

图2图示了图1中所图示的脉冲数字转换器(PDC)100的时序图200的示例。在一个示例中，第一迹线是第一波形w1，第二迹线是第二波形w2，第三迹线是第三波形w3，第四迹线是第四波形w4，并且第五迹线是第五波形w5。在一个示例中，通过第五波形w5使能和禁用门控环形振荡器120。

图3图示了门控环形振荡器120的示例单位单元300。在一个示例中，单位单元具有两个输入：使能信号和输入时钟信号clk_in。例如，当使能信号为高时，激活单位单元，而当使能信号为低时，单位单元被去激活。当使能信号为高时，生成输出时钟信号clk_out。在一个示例中，输出时钟信号clk_out是输入时钟信号clk_in的延迟版本。也就是说，输出时钟信号clk_out是具有相对时间延迟tau(τ)的输入时钟信号clk_in的副本。另外，当使能信号为高时，生成互补输出时钟信号clk_outb。在一个示例中，互补输出时钟信号clk_outb是具有相对互补的时间延迟taub(τb)的输入时钟信号clk_in的反相副本。在一个示例中，tau(τ)等于taub(τb)。

图4图示了具有8种状态的四级门控环形振荡器400的示例。环形振荡器可以包括延迟级的串联级联，例如，如图4所示的四个级的串联级联。延迟级的示例是单位单元，例如，图3中所图示的单位单元300。在该示例中，四级门控环形振荡器400包括四个单位单元的串联级联。第一单位单元410具有第一使能输入en1 411和第一输入时钟信号clk_in1412。第一单位单元410具有表示为p0的第一输出时钟信号clk_out1 413以及表示为p5的第一互补输出时钟信号clk_outb1 414。

第二单位单元420具有第二使能输入en2 421和第二输入时钟信号clk_in2 422。第二单位单元420具有表示为p1的第二输出时钟信号clk_out2 423以及表示为p6的第二互补输出时钟信号clk_outb2424。如图4所示，第一输出时钟信号clk_out1 413与第二输入时钟信号clk_in2 422相同。

第三单位单元430具有第三使能输入en3 431和第三输入时钟信号clk_in3 432。第三单位单元430具有表示为p2的第三输出时钟信号clk_out3 433以及表示为p7的第三互补输出时钟信号clk_outb3434。如图4所示，第二输出时钟信号clk_out2 423与第三输入时钟信号clk_in3 432相同。

第四单位单元440具有第四使能输入en4 441和第四输入时钟信号clk_in4 442。第四单位单元440具有表示为p3的第四输出时钟信号clk_out4 443以及表示为p4的第四互补输出时钟信号clk_outb4444。如图4所示，第三输出时钟信号clk_out3 433与第四输入时钟信号clk_in4 442相同。

在一个示例中，四级门控环形振荡器400被配置为使得：第一输出时钟信号clk_out1 413连接到第二输入时钟信号clk_in2 422，第二输出时钟信号clk_out2 423连接到第三输入时钟信号clk_in3 432，第三输出时钟信号clk_out3 433连接到第四输入时钟信号clk_in4 442，并且第四互补输出时钟信号clk_out4 444连接到第一输入时钟信号clk_in1 412。例如，在这种配置中，四级门控环形振荡器400将在与每个单位单元的相对时间延迟tau(τ)成反比的频率处振荡。也就是说，随着相对时间延迟tau(τ)减小，频率增大。

环形振荡器的时间分辨率可能受到相对时间延迟tau(τ)的限制。在一个示例中，通过插值，可以提高时间分辨率，也就是说，使时间分辨率更精细。例如，图5图示了具有两个输入p0和p1以及一个输出out0的插值单位单元500的示例。在一个示例中，输出out0是两个输入p0和p1之间的经插值的值。在一个示例中，经插值的值是两个输入的加权平均值。

图6图示了具有插值器的四级门控环形振荡器600的示例。具有插值器的四级门控环形振荡器600包括插值单位单元的级联，例如，该插值单位单元类似于图5所示的插值单位单元500。在一个示例中，该四级环形振荡器与图4中所图示的四级环形振荡器相同，其中添加了插值器。在一个示例中，插值器接受来自n级环形振荡器的输出，并且使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。在一个示例中，m和n两者都是整数。在一个示例中，四级环形振荡器通过使用十六个插值单位单元的级联生成十六(16)个插值状态。在一个示例中，插值器是数字插值器。也就是说，插值器(通过其插值单位单元的级联)提供输入脉冲信号的脉宽测量(即，分数脉宽测量)的更精细的时间分辨率。

图7图示了由二进制转换器(例如，图1所示的二进制转换器140)使用的数值转换表700的示例。在该示例中，作为二进制转换器(例如，二进制转换器140)的输入的第二状态字b<n:0>包括8个位(即，n＝7)。标记为“环[0:7]”的示例数值转换表的第一列列出了第二状态字b<n:0>的可能值。第二列示出了从第二状态字b<n:0>到温度计代码的第一转换。在一个示例中，具有N个位的温度计代码是一元代码，其表示具有Q个连续的1和(N-Q)个0的自然数Q。第三列示出了从温度计代码到二进制代码的第二转换。在一个示例中，二进制代码可以以十进制形式表达为非负整数集合。在一个示例中，二进制代码是第三状态字c<log2(n)-1:0>141。在一个示例中，第三状态字c<log2(n)-1:0>141包括log2(n)个位。

在一个示例中，抗干扰电路(例如，图1所示的抗干扰电路185)可以被添加到PDC，以使输入脉冲信号(例如，输入脉冲信号111)与门控环形振荡器(例如，门控环形振荡器120)的时序同步。例如，抗干扰电路可以获得单调输入-输出关系，以避免与输入脉冲信号和门控环形振荡器的时序之间的异步性相关联的时序干扰。在一个示例中，具有8个位的门控环形振荡器可以产生具有由图7的第一列所示的值的第二状态字b<n:0>。在一个示例中，温度计代码可以由具有(n+1)个位的温度计数字字therm<n:0>表示。例如，可以通过使用来自第二状态字b<n:0>的某些位并且生成修改后的温度计代码modtherm<n:0>，修改从第二状态字b<n:0>到温度计代码的第一转换。例如，第二状态字b<n:0>的第三位b[3]和第七位b[7]可以用于生成修改后的温度计代码。在一个示例中，修改后的温度计代码可以由modtherm<n:0>＝{t<n:0>}表示，其中t<n:0>包括(n+1)个位。

在一个示例中，可以通过以下修改逻辑来确定修改后的温度计代码：

if b[3]＝0,then modtherm<n:0>＝{0000,b[2],b[1],b[0],1}

if b[3]＝1,then modtherm<n:0>＝{b[6],b[5],b[4],11111}.

在一个示例中，为了避免时序问题或不匹配，可以通过以下方式修订修改逻辑：

if(b[3]＝0&b[7]|b[6]＝1),then modtherm<n:0>＝{0000,b[2],b[1],b[0],1}

if(b[3]＝1,then modtherm<n:0>＝{b[6],b[5],b[4],11111}.

在一个示例中，修改逻辑可以被扩大为也检查来自第二状态字b<n:0>的其他位。在修改示例中，“&”符号表示逻辑与操作，并且“|”表示逻辑或操作。

图8图示了在有和无插值的情况下脉宽对脉冲数字转换器输出的示例曲线图800。在图8中，对于两种情况(有和无插值)，在水平轴上示出了输入脉冲信号的脉宽，而在垂直轴上示出了脉冲数字转换器的输出。在图8中，下部迹线示出了无插值情况下的脉冲数字转换器输出。上部迹线示出了有插值情况下的脉冲数字转换器输出。如曲线图800所图示的，与无插值的脉冲数字转换器的输出相比，有插值的脉冲数字转换器的输出具有更精细的时间分辨率和更宽的范围。

图9图示了在有和无抗干扰的情况下脉宽对脉冲数字转换器输出的示例曲线图900。在图9中，对于两种情况(有和无抗干扰)，在水平轴上呈现了输入脉冲信号的脉宽，而在垂直轴上呈现了脉冲数字转换器的输出。在图9中，下部迹线示出了具有抗干扰电路的脉冲数字转换器的输出，而上部迹线示出了无抗干扰电路的脉冲数字转换器的输出。在下部迹线示例中，具有抗干扰电路的脉冲数字转换器的输出示出了单调输入-输出关系。在上部迹线示例中，没有抗干扰电路的脉冲数字转换器的输出示出了非单调输入-输出关系，其中输出干扰位于输入输出关系的中部。

按照本公开，脉冲数字转换器(PDC)可以包括提供某些提高性能的至少三个特征：(1)使用MSB计数器来增加脉宽测量的线性范围，(2)使用门控环形振荡器中的数字插值器以获得脉宽测量的精细时间分辨率，以及(3)使用抗干扰电路获得单调输入-输出关系，以避免与输入脉冲信号和门控环形振荡器时序之间的异步性相关联的问题。

例如，要测量的输入脉冲信号用作PDC的输入。当输入脉冲信号从低转变为高时，输入脉冲信号使能n级门控环形振荡器。在一个示例中，PDC的特征可以在于两个部分：分数元件和积分元件。例如，分数元件可以包括门控环形振荡器、第一触发器(FF)、二进制转换器、以及第二触发器(FF)，以将测量表示为具有log2(n)个位的二进制值。门控环形振荡器可以用插值器(例如，数字插值器)增强，以增加振荡器状态的数目，从而向分数测量d<.>提供精细的时间分辨率。在一个示例中，插值器包括插值单位单元的级联。

在一个示例中，积分元件使用(k+1)位最高有效位(MSB)计数器，将脉宽测量为振荡器时钟周期的整数计数，以产生具有(k+1)个位的积分测量i<k:0>。积分元件可以包括MSB计数器、第一触发器(FF)、多路复用器、以及第二触发器(FF)。积分元件可以提供输入脉冲信号的脉宽测量的增加的线性范围。在一个示例中，当输入脉冲信号从高转变为低时，完成脉宽测量。然后，分数测量d<.>和积分测量i<.>组合为并置的测量输出＝{i<k:0>,d<log2(n)-1):0>}。术语“并置的”被定义为将两个单独的测量按指定次序接合在一起。例如，积分测量可以表示脉宽测量的最高有效位(MSB)，而分数测量表示脉宽测量的最低有效位(LSB)。

图10图示了用于提供脉宽测量的示例流程图1000。在框1010中，提供输入脉冲信号。在一个示例中，脉冲发生器可以用于提供输入脉冲信号。在框1020中，使输入脉冲信号与分数元件的时序(例如，分数元件的门控环形振荡器的时序)同步。在一个示例中，通过耦合到触发器的多路复用器、和耦合到多路复用器的用于选择多路复用器的输出的多路复用器控制器，来实现同步。

在框1030中，生成输入脉冲信号的分数脉宽测量。在一个示例中，由串联耦合到第一触发器的门控环形振荡器、以及耦合到第一触发器和第二触发器的二进制转换器，来生成分数脉宽测量。在一个方面中，生成分数脉宽测量可以包括：提供分数脉宽测量的精细的时间分辨率。精细的时间分辨率可以通过门控环形振荡器内的插值器来实现。例如，四级环形振荡器可以用于通过使用插值器来生成十六(16)个插值状态，其中插值器包括用以实现16个插值状态的十六个插值单位单元的级联。

在框1040中，生成输入脉冲信号的积分脉宽测量。在一个示例中，由耦合到第三触发器的最高有效位(MSB)计数器、以及耦合到第三触发器和第四触发器的多路复用器，来生成积分脉宽测量。在一个示例中，多路复用器和第三触发器还用于框1020中公开的同步。

在框1050中，并置分数脉宽测量和积分脉宽测量，以生成输出信号。在一个示例中，两个寄存器的级联用来并置分数脉宽测量和积分脉宽测量。在另一示例中，两个移位寄存器的级联用于并置分数脉宽测量和积分脉宽测量。

在一个方面中，一个或多个处理器可以执行图10中用于提供脉宽测量的步骤中的一个或多个步骤，该一个或多个处理器可以包括硬件、软件、固件等。在一个方面中，图10中的步骤的一个或多个步骤可以由一个或多个处理器执行，该一个或多个处理器可以包括硬件、软件、固件等。一个或多个处理器例如可以用于执行进行图10的流程图中的步骤所需的软件或固件。软件应当广义地解释为意指指令、指令集合、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包装、例程、子例程、对象、可执行体、执行线程、过程、功能等，无论被称为软件、固件、中间件、微码、硬件描述语言还是其他形式。软件可以驻留在计算机可读介质上。计算机可读介质可以是非暂态计算机可读介质。通过示例，非暂态计算机可读介质包括磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，紧凑碟(CD)或数字通用碟(DVD))、智能卡、闪速存储器设备(例如，卡、棒或键驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除的PROM(EPROM)、电可擦除的PROM(EEPROM)、寄存器、可移除盘、以及用于存储可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。通过示例，计算机可读介质还可以包括载波、传输线、以及用于传输可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。计算机可读介质可以驻留在处理系统中，在处理系统外部，或跨包括处理系统的多个实体分布。计算机可读介质可以体现在计算机程序产品中。通过示例，计算机程序产品可以包括包装材料中的计算机可读介质。计算机可读介质可以包括用于脉宽测量的软件或固件。本领域技术人员将认识到，依据特定应用和施加于整个系统的总体设计约束，如何最佳地实现在整个本公开中呈现的所描述的功能。

仅提供(一个或多个)处理器中包括的任何电路作为示例，并且用于执行所描述的功能的其他手段可以被包括在本公开的各个方面之内，包括但不限于存储在计算机可读介质中的指令、或本文中所描述的任何其他合适的装置或组件、以及利用例如本文中关于示例流程图所描述的处理和/或算法。

在本公开内，单词“示例性”用于意指“用作示例、实例或说明”。本文中描述为“示例性”的任何实现方式或方面都不必被解释为相对于本公开的其他方面优选或有利。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接耦合或间接耦合。例如，如果对象A物理触碰对象B，而对象B触碰对象C，则即使对象A和C未直接物理触碰彼此，它们仍然可以视为彼此耦合。比如，即使第一裸片从不直接与第二裸片物理接触，第一裸片可以耦合到包装中的第二裸片。术语“电路(circuit)”和“电路(circuitry)”被广泛地使用，并且旨在包括电设备和导体的硬件实现方式、以及信息和指令的软件实现方式两者，电设备和导体当被连接和配置时，使能执行本公开中所描述的功能，而不关于电子电路的类型进行限制，信息和指令当由处理器执行时，使能执行本公开中描述的功能。

附图中所图示的部件、步骤、特征和/或功能中的一个或多个部件、步骤、特征和/或功能可以重新布置和/或组合成单个部件、步骤、特征、或功能，或者体现在几个部件、步骤或功能中。在不脱离本文中所公开的新颖特征的情况下，还可以添加附加元件、部件、步骤和/或功能。附图中图示的装置、设备和/或部件可以被配置为执行本文中所描述的方法、特征或步骤中的一个或多个方法、特征或步骤。本文中所描述的新颖算法还可以高效地以软件实现和/或嵌入在硬件中。

要理解，所公开的方法中步骤的特定次序或层次是示例性处理的说明。基于设计偏好，应当理解，可以重新布置方法中步骤的特定次序或层次。随附的方法权利要求以样本次序呈现了各个步骤的元件，并且除非本文中具体叙述，否则并不意指限于所呈现的特定次序或层次。

Claims

1.一种脉冲数字转换器(PDC)，包括：

输入，其用于接收输入脉冲信号；

分数元件，其耦合到所述输入，其中所述分数元件生成所述输入脉冲信号的分数脉宽测量；以及

积分元件，其耦合到所述输入，其中所述积分元件生成所述输入脉冲信号的积分脉宽测量，并且其中所述分数脉宽测量和所述积分脉宽测量被并置为输出信号。

2.根据权利要求1所述的脉冲数字转换器(PDC)，其中所述分数元件包括门控环形振荡器、二进制转换器、以及至少两个触发器。

3.根据权利要求2所述的脉冲数字转换器(PDC)，其中所述门控环形振荡器串联耦合到所述至少两个触发器中的第一触发器，所述至少两个触发器中的所述第一触发器串联耦合到所述二进制转换器，并且所述二进制转换器串联耦合到所述至少两个触发器中的第二触发器。

4.根据权利要求3所述的脉冲数字转换器(PDC)，其中所述至少两个触发器中的所述第二触发器输出所述输入脉冲信号的所述分数脉宽测量。

5.根据权利要求4所述的脉冲数字转换器(PDC)，其中所述门控环形振荡器是n级环形振荡器，所述n级环形振荡器使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。

6.根据权利要求1所述的脉冲数字转换器(PDC)，其中所述积分元件包括最高有效位(MSB)计数器、多路复用器、以及至少两个触发器，其中所述MSB计数器包括可扩展数量的位。

7.根据权利要求6所述的脉冲数字转换器(PDC)，其中所述MSB计数器串联耦合到所述至少两个触发器中的第一触发器，所述至少两个触发器中的所述第一触发器串联耦合到所述多路复用器，并且所述多路复用器串联耦合到所述至少两个触发器中的第二触发器。

8.根据权利要求7所述的脉冲数字转换器(PDC)，其中所述至少两个触发器中的所述第二触发器输出所述输入脉冲信号的所述积分脉宽测量。

9.根据权利要求1所述的脉冲数字转换器(PDC)，还包括两个寄存器的级联，用于将所述分数脉宽测量和所述积分脉宽测量并置为所述输出信号。

10.根据权利要求1所述的脉冲数字转换器(PDC)，还包括抗干扰电路，用于使所述输入脉冲信号与所述分数元件的门控环形振荡器的时序同步。

11.根据权利要求10所述的脉冲数字转换器(PDC)，其中所述抗干扰电路包括耦合到多路复用器的触发器和用于选择所述多路复用器的输出的多路复用器控制器。

12.一种脉冲数字转换器(PDC)，包括：

输入，其用于接收输入脉冲信号；

分数元件，其耦合到所述输入，所述分数元件包括串联耦合到第一触发器的门控环形振荡器、以及耦合到所述第一触发器和第二触发器的二进制转换器，以生成所述输入脉冲信号的分数脉宽测量；以及

积分元件，其耦合到所述输入，所述积分元件包括耦合到第三触发器的最高有效位(MSB)计数器、以及耦合到所述第三触发器和第四触发器的多路复用器，以生成所述输入脉冲信号的积分脉宽测量。

13.根据权利要求12所述的脉冲数字转换器(PDC)，其中所述门控环形振荡器是n级环形振荡器，所述n级环形振荡器使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。

14.根据权利要求13所述的脉冲数字转换器(PDC)，还包括抗干扰电路，用于使所述输入脉冲信号与所述分数元件的所述门控环形振荡器的时序同步。

15.根据权利要求14所述的脉冲数字转换器(PDC)，其中所述抗干扰电路包括：耦合到所述第三触发器的所述多路复用器、和多路复用器控制器，所述多路复用器控制器耦合到所述多路复用器，以用于选择要输入到所述第四触发器的所述多路复用器的输出。

16.根据权利要求15所述的脉冲数字转换器(PDC)，还包括两个寄存器的级联，用于将所述分数脉宽测量和所述积分脉宽测量并置为输出信号。

17.根据权利要求16所述的脉冲数字转换器(PDC)，其中所述两个寄存器是两个移位寄存器。

18.一种脉冲数字转换器(PDC)，包括：

用于接收输入脉冲信号的组件；

用于生成所述输入脉冲信号的分数脉宽测量的组件；

用于生成所述输入脉冲信号的积分脉宽测量的组件；以及

用于将所述分数脉宽测量和所述积分脉宽测量并置为输出信号的组件。

19.根据权利要求18所述的脉冲数字转换器(PDC)，还包括：用于使所述输入脉冲信号与用于生成所述分数脉宽测量的所述组件的时序同步的组件。

20.根据权利要求19所述的脉冲数字转换器(PDC)，还包括：用于提供所述分数脉宽测量的精细时间分辨率的组件。

21.一种用于脉宽测量的方法，所述方法包括：

提供输入脉冲信号；

生成所述输入脉冲信号的分数脉宽测量；

生成所述输入脉冲信号的积分脉宽测量；以及

并置所述分数脉宽测量和所述积分脉宽测量，以生成输出信号。

22.根据权利要求21所述的方法，其中生成所述分数脉宽测量通过串联耦合到第一触发器的门控环形振荡器、以及耦合到所述第一触发器和第二触发器的二进制转换器来实现。

23.根据权利要求22所述的方法，其中生成所述积分脉宽测量通过耦合到第三触发器的最高有效位(MSB)计数器、以及耦合到所述第三触发器和第四触发器的多路复用器来实现。

24.根据权利要求23所述的方法，其中并置所述分数脉宽测量和所述积分脉宽测量通过两个寄存器的级联来实现。

25.根据权利要求24所述的方法，其中所述两个寄存器的级联是移位寄存器的级联。

26.根据权利要求24所述的方法，还包括：提供所述分数脉宽测量的精细时间分辨率。

27.根据权利要求26所述的方法，还包括：使所述输入脉冲信号与所述门控环形振荡器的时序同步。

28.根据权利要求27所述的方法，其中所述同步通过耦合到所述第三触发器的所述多路复用器、和耦合到所述多路复用器的用于选择所述多路复用器的输出的多路复用器控制器来实现。

29.根据权利要求28所述的方法，其中所述门控环形振荡器是n级环形振荡器，所述n级环形振荡器使用m个插值单位单元的级联生成m个插值状态，其中m是大于n的整数。

30.根据权利要求21所述的方法，其中脉冲发生器用于提供所述输入脉冲信号。