CN110828474B - 显示面板及改善显示面板的显示质量的方法 - Google Patents

显示面板及改善显示面板的显示质量的方法 Download PDF

Info

Publication number
CN110828474B
CN110828474B CN201810922464.6A CN201810922464A CN110828474B CN 110828474 B CN110828474 B CN 110828474B CN 201810922464 A CN201810922464 A CN 201810922464A CN 110828474 B CN110828474 B CN 110828474B
Authority
CN
China
Prior art keywords
driving unit
gate driving
sub
area
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810922464.6A
Other languages
English (en)
Other versions
CN110828474A (zh
Inventor
刘轩辰
詹建廷
张崇霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201810922464.6A priority Critical patent/CN110828474B/zh
Priority to US16/529,715 priority patent/US10840265B2/en
Publication of CN110828474A publication Critical patent/CN110828474A/zh
Application granted granted Critical
Publication of CN110828474B publication Critical patent/CN110828474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种显示面板，包括基板、第一子像素、第二子像素、第一栅极驱动单元及第二栅极驱动单元。基板表面包括显示区与周边区，显示区包括第一区域和第二区域，第一区域具有第一扫描线，第二区域具有第二扫描线。第一子像素设置在第一区域内，部分第一子像素电连接第一扫描线。第二子像素设置在第二区域内，部分第二子像素电连接第二扫描线。第一栅极驱动单元具有第一驱动晶体管，第一栅极驱动单元电连接第一扫描线。第二栅极驱动单元具有第二驱动晶体管，第二栅极驱动单元电连接第二扫描线。第一栅极驱动单元驱动的第一子像素的数量小于由第二栅极驱动单元驱动的第二子像素的数量，且第一驱动晶体管的通道宽度小于第二驱动晶体管的通道宽度。

Description

显示面板及改善显示面板的显示质量的方法
技术领域
本发明涉及一种显示面板及改善显示面板的显示质量的方法，特别是涉及一种可改善显示区中不同形状的区域之间灰阶不良的显示面板及改善显示面板的显示质量的方法。
背景技术
显示面板是由两片基板以及设置在两片基板之间的多个膜层与各式电子组件所构成，以达到显示画面的功能。由于显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用在各式携带式或穿戴式电子产品例如笔记本计算机(notebook)、智能型手机(smart phone)、手表以及车用显示器等，以提供更方便的信息传递与显示。
现今显示面板中的显示区可具有不同的造型，使得扫描信号在不同形状的区域内传输时会面临不同的电阻电容负载。在此状况下，当相同扫描信号输入不同区域内的像素时，会发生灰阶无法一致的现象，进而造成显示面板的不同区域亮度不均的问题。
发明内容
本发明所要解决的技术问题是显示区中不同形状的区域之间灰阶无法一致或亮度不均匀的现象。
为解决上述技术问题，本发明提供了一种显示面板，其包括一基板、多个第一子像素、多个第二子像素、一第一栅极驱动单元及一第二栅极驱动单元。基板具有一表面，表面包括一显示区与设置在显示区的至少一侧的一周边区，显示区包括一第一区域和一第二区域，第一区域具有一第一扫描线，且第二区域具有一第二扫描线。第一子像素设置在第一区域内，其中至少部分第一子像素电连接第一扫描线。第二子像素设置在第二区域内，其中至少部分第二子像素电连接第二扫描线。第一栅极驱动单元设置在周边区内，第一栅极驱动单元具有一第一驱动晶体管，第一栅极驱动单元电连接第一扫描线，并通过第一扫描线驱动与其电连接的第一子像素。第二栅极驱动单元设置在周边区内，第二栅极驱动单元具有一第二驱动晶体管，第二栅极驱动单元电连接第二扫描线，并通过第二扫描线驱动与其电连接的第二子像素。其中，由第一栅极驱动单元驱动的第一子像素的数量小于由第二栅极驱动单元驱动的第二子像素的数量，且第一驱动晶体管的通道宽度小于第二驱动晶体管的通道宽度。
为解决上述技术问题，本发明提供了一种改善显示面板的显示质量的方法，包括以下步骤。首先，提供一显示面板的布局设计，其包括一基板、多个第一子像素、多个第二子像素、一第一栅极驱动单元及一第二栅极驱动单元。基板具有一表面，表面包括一显示区与设置在显示区的至少一侧的一周边区，显示区包括一第一区域和一第二区域，第一区域具有一第一扫描线，且第二区域具有一第二扫描线。第一子像素设置在第一区域内，其中至少部分第一子像素电连接第一扫描线。第二子像素设置在第二区域内，其中至少部分第二子像素电连接第二扫描线。第一栅极驱动单元设置在周边区内，第一栅极驱动单元具有一第一驱动晶体管，第一栅极驱动单元电连接第一扫描线，并通过第一扫描线驱动与其电连接的第一子像素。第二栅极驱动单元设置在周边区内，第二栅极驱动单元具有一第二驱动晶体管，第二栅极驱动单元电连接第二扫描线，并通过第二扫描线驱动与其电连接的第二子像素，其中由第一栅极驱动单元驱动的第一子像素的数量小于由第二栅极驱动单元驱动的第二子像素的数量。接着，估算第一扫描线和第二扫描线的电阻电容负载。接着，进行一第一驱动单元调整步骤，根据第一扫描线和第二扫描线的一电阻电容负载估算结果调整第一驱动晶体管的通道宽度。接着，对第一栅极驱动单元与第二栅极驱动单元进行模拟得到第一栅极驱动单元与第二栅极驱动单元的多个信号输出波形。然后，进行一第二驱动单元调整步骤，根据第一栅极驱动单元与第二栅极驱动单元的信号输出波形调整第一驱动晶体管的通道宽度。
在本发明的显示面板及改善显示面板的显示质量的方法中，根据第一扫描线的电阻电容负载缩减第一驱动晶体管的通道宽度以减低第一栅极驱动单元的推力，并使得各第一栅极驱动单元的推力能够匹配与其对应的第一扫描线的电阻电容负载，使得扫描信号在第一区域和第二区域内传输的质量得以一致，进而改善显示面板中不同区域亮度不均的问题并提升显示质量。
附图说明
图1为本发明第一实施例的显示面板的俯视示意图。
图2为本发明第一实施例的栅极驱动电路的示意图。
图3为图2的栅极驱动电路中第n级栅极驱动单元之一部分的等效电路图。
图4为图2的栅极驱动电路中第n级栅极驱动单元之另一部分的等效电路图。
图5A为本发明第一实施例的第一栅极驱动单元的电路布局图。
图5B为本发明第一实施例的第一栅极驱动单元的薄膜晶体管的通道宽度的示意图。
图6A为本发明第一实施例的第二栅极驱动单元的电路布局图。
图6B为本发明第一实施例的第二栅极驱动单元的薄膜晶体管的通道宽度的示意图。
图7为图5A的第一栅极驱动单元中薄膜晶体管的示意图。
图8为图6A的第二栅极驱动单元中薄膜晶体管的示意图。
图9为本发明第一实施例的栅极驱动单元的信号输出波形图。
图10为本发明改善显示面板的显示质量的步骤流程图。
图11为本发明第二实施例的第一栅极驱动单元的电路布局图。
其中，附图标记说明如下：
10 显示面板
100 基板
102、1021、1022 栅极驱动电路
104 预充电单元
106 上拉单元
108 第一下拉单元
110 第二下拉单元
112 第一导电层
114 第二导电层
116 半导体层
118 框胶
A1a-A13a、A1b-A13b 面积
BW 反向输入信号
BWL 反向输入信号线
C1a-C13a、C1b-C13b 图案化半导体层
CL1-CL4 时钟信号线
CS1-CS4、CSN 时钟信号
Cx 电容
CWa、CWb 通道宽度
D1 第一方向
D2 第二方向
D1a-D13a、D1b-D13b 漏极
DR 显示区
DTa 第一驱动晶体管
DTb 第二驱动晶体管
EL 结束信号线
ES 结束信号
FT 下降时间
FW 顺向输入信号
FWL 顺向输入信号线
G1a-G13a、G1b-G13b 栅极
IL 起始信号线
IN1、IN2 输入信号
IS 起始信号
MP 凸出部分
M1-M13、M1a-M13a、M1b-M13b 薄膜晶体管
NT 凹口
O1、O2 开口
OUT(1)-OUT(N)、OUT(n) 扫描信号
P、Q、X 节点
PC(n) 预充电信号
PR 周边区
S1a-S13a、S1b-S13b 源极
SL 扫描线
SL1 第一扫描线
SL2 第二扫描线
SP 子像素
SP1 第一子像素
SP2 第二子像素
SR、SR(n) 栅极驱动单元
SRa 第一栅极驱动单元
SRb 第二栅极驱动单元
t 时间
V、V1、V2 电压
V3 最大电压
VGH 栅极高电势
VGL 栅极低电势
VPWL1、VPWL2 下拉控制信号
Wa、Wb、W1a-W13a、W1b-W13b 宽度
具体实施方式
为使本领域技术人员能更进一步了解本发明，以下特列举本发明的优选实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关的组件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的组件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示的组件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。
请参考图1至图9，图1为本发明第一实施例的显示面板的俯视示意图，图2为本发明第一实施例的栅极驱动电路的示意图，图3为图2的栅极驱动电路中第n级栅极驱动单元之一部分的等效电路图，图4为图2的栅极驱动电路中第n级栅极驱动单元之另一部分的等效电路图，图5A为本发明第一实施例的第一栅极驱动单元的电路布局图，图5B为本发明第一实施例的第一栅极驱动单元的薄膜晶体管的通道宽度的示意图，图6A为本发明第一实施例的第二栅极驱动单元的电路布局图，图6B为本发明第一实施例的第二栅极驱动单元的薄膜晶体管的通道宽度的示意图，图7为图5A的第一栅极驱动单元中薄膜晶体管的示意图，图8为图6A的第二栅极驱动单元中薄膜晶体管的示意图，以及图9为本发明第一实施例的栅极驱动单元的信号输出波形图。本发明显示面板可为各种类型的平面显示面板，例如液晶显示面板、电泳显示面板、有机发光显示面板或微型发光二极管显示面板，但不以此为限。本发明显示面板的显示区可具有不同的形状，例如可应用在穿戴式显示器，但不以此为限。如图1所示，显示面板10的基板100具有一表面，此表面包括一显示区DR以及设置在显示区DR外至少一侧的一周边区PR。在本实施例中，周边区PR环绕显示区DR，但不限于此。基板100可为硬质基板例如玻璃基板、塑料基板、石英基板或蓝宝石基板，也可为例如包含聚亚酰胺材料(polyimide，PI)或聚对苯二甲酸乙二酯材料(polyethylene terephthalate，PET)的可挠式基板，但不以此为限。显示面板10包括多个子像素SP、多条扫描线SL和多条资料线设置在显示区DR内，为了使附图更加简化而浅显易懂，图1在显示区DR中仅绘出部分的子像素SP和部分的扫描线SL并省略了资料线。资料线大体上可沿一第一方向D1延伸，扫描线SL大体上可沿一第二方向D2延伸，且第一方向D1和第二方向D2不平行。本实施例的第一方向D1和第二方向D2垂直，但不限于此。子像素SP可以阵列方式排列，每个子像素SP与一条扫描线SL和一条资料线电连接。举例而言，在第二方向D2上相邻的三个子像素SP可构成一个像素，这些子像素SP可和同一条扫描线SL电连接，并可分别用以显示不同颜色，例如红色、蓝色及绿色，但不以此为限。在本实施例中，显示区DR的形状大体上为矩形(但不以此为限)，具有大致平形于第一方向D1的两边以及大致平行第二方向D2的两边，且显示区DR具有一凹口(notch)NT，其中凹口NT设置在显示区DR其中一个平行第二方向D2的边上，且显示区DR具有两凸出部分MP在第二方向D2上位在凹口NT的两侧，但本发明显示区的造型并不以本实施例为限。如图1所示，显示区DR包括一第一区域R1和一第二区域R2，其中第一区域R1包括凹口NT和凸出部分MP，且第二区域R2是不具有凹口NT的一部分显示区DR。此外，子像素SP包括多个第一子像素SP1和多个第二子像素SP2，第一子像素SP1设置在第一区域R1内，第二子像素SP2设置在第二区域R2内，其中第一子像素SP1设置在凸出部分MP内。第一区域R1具有多条第一扫描线SL1，各第一扫描线SL1与部分第一子像素SP1电连接，例如，各第一扫描线SL1与对应的一子像素行中的第一子像素SP1电连接。第二区域R2具有多条第二扫描线SL2，各第二扫描线SL2与部分第二子像素SP2电连接，例如，各第二扫描线SL2与对应的一子像素行中的第二子像素SP2电连接。在第一区域R1中，由于第一子像素SP1设置在凸出部分MP内而未设置在凹口NT内，因此第一区域R1内第一子像素SP1的数量小于第二区域R2内第二子像素SP2的数量，且各第一扫描线SL1电连接的第一子像素SP1的数量小于各第二扫描线SL2电连接的第二子像素SP2的数量。换言之，由各第一扫描线SL1驱动的第一子像素SP1的数量小于由各第二扫描线SL2驱动的第二子像素SP2的数量。
显示面板10可包括至少一栅极驱动电路(gate driver circuit)102设置在周边区PR内，并在第二方向D2上设置在显示区DR的一侧。栅极驱动电路102可和扫描线SL电连接，并可传送扫描信号至扫描线SL以驱动显示区DR内的子像素SP。此外，栅极驱动电路102可和至少一控制集成电路(integrated circuit，IC)电连接，控制集成电路可传送控制信号(例如时钟信号、起始信号与结束信号)至栅极驱动电路102。其中，控制集成电路亦可设置在周边区PR内，但不以此为限。在本实施例中，显示面板10包括两个栅极驱动电路1021、1022分别在第二方向D2上设置在显示区DR的两侧，但不以此为限。如图1所示，在相邻的两条第一扫描线SL1中，一条可和栅极驱动电路1021电连接，而另一条可和栅极驱动电路1022电连接。同样的，在相邻的两条第二扫描线SL2中，一条可和栅极驱动电路1021电连接，而另一条可和栅极驱动电路1022电连接。本实施例的显示面板10的分辨率例如是720x1512，显示面板10包括1512条扫描线SL，其中扫描线SL包括72条第一扫描线SL1及1440条第二扫描线SL2。举例而言，栅极驱动电路1021可和36条第一扫描线SL1及720条第二扫描线SL2电连接，而栅极驱动电路1022可和另外36条第一扫描线SL1及720条第二扫描线SL2电连接，但不以此为限。本实施例的栅极驱动电路1021、1022为阵列基板行驱动(Gate driver onArray，GOA)电路结构，但不以此为限。下文将详细介绍栅极驱动电路102中的组件及其结构。
如图2所示，本实施例的栅极驱动电路102包含时钟信号线CL1-CL4、起始信号线IL、结束信号线EL、顺向输入信号线FWL、反向输入信号线BWL和第1级至第N级栅极驱动单元SR(1)-SR(N)，其中N为大于或等于5的正整数，但不以此为限。本实施例的栅极驱动单元SR可例如是移位寄存器，但不以此为限。时钟信号线CL1-CL4提供时钟信号CS1-CS4至对应的栅极驱动单元SR(1)-SR(N)。第1级至第N级栅极驱动单元SR(1)-SR(N)可为阵列基板行驱动(Gate driver on Array，GOA)电路结构。此外，N可为4的多倍数，而时钟信号线CL1提供时钟信号CS1至第1级栅极驱动单元SR(1)、第5级栅极驱动单元SR(5)、…和第(N-3)级栅极驱动单元SR(N-3)，时钟信号线CL2提供时钟信号CS2至第2级栅极驱动单元SR(2)、第6级栅极驱动单元SR(6)、…和第(N-2)级栅极驱动单元SR(N-2)，时钟信号线CL3提供时钟信号CS3至第3级栅极驱动单元SR(3)、第7级栅极驱动单元SR(7)、…和第(N-1)级栅极驱动单元SR(N-1)，且时钟信号线CL4提供时钟信号CS4至第4级栅极驱动单元SR(4)、第8级栅极驱动单元SR(8)、…和第N级栅极驱动单元SR(N)。此外，顺向输入信号线FWL与反向输入信号线BWL分别提供顺向输入信号FW与反向输入信号BW至第1级至第N级栅极驱动单元SR(1)-SR(N)，起始信号线IL提供起始信号IS至第1级和第2级栅极驱动单元SR(1)、SR(2)，且结束信号线EL提供结束信号ES至第(N-1)级和第N级栅极驱动单元SR(N-1)、SR(N)。时钟信号线CL1-CL4、起始信号线IL、结束信号线EL、顺向输入信号线FWL和反向输入信号线BWL可耦接一个或多个芯片，即时钟信号CS1-CS4、起始信号IS、结束信号ES、顺向输入信号线FWL和反向输入信号线BWL可由此一个或多个芯片提供，例如驱动芯片和/或时序控制芯片等，但不限于此。
此外，第1级至第N级栅极驱动单元SR(1)-SR(N)分别产生第1级至第N级扫描信号OUT(1)-OUT(N)，且扫描信号OUT(1)-OUT(N)可分别输出至图1中与其对应的扫描线SL，并通过扫描线SL驱动与其电连接的子像素SP。其中，第1级和第2级扫描信号OUT(1)、OUT(2)分别输入至第3级和第4级栅极驱动单元SR(3)、SR(4)，第(N-1)级和第N级扫描信号OUT(N-1)、OUT(N)分别输入至第(N-3)级和第(N-2)级栅极驱动单元SR(N-3)、SR(N-2)，而第3级至第(N-2)级扫描信号OUT(3)-OUT(N-2)中的每一扫描信号输入至其上下二级的栅极驱动单元。例如，第3级扫描信号OUT(3)输入至第1级和第5级栅极驱动单元SR(1)、SR(5)。
如图3所示，第n级(其中n为1至N的正整数)栅极驱动单元SR(n)包括预充电单元104和上拉单元106，其中预充电单元104和上拉单元106的一端耦接于节点X(其对应预充电信号PC(n))，而上拉单元106的另外一端可输出第n级扫描信号OUT(n)至对应的扫描线SL。预充电单元104接收输入信号IN1、IN2，且根据输入信号IN1、IN2而输出预充电信号PC(n)至节点X。预充电单元104包含薄膜晶体管M2、M3。在本实施例中，栅极驱动电路102为双向扫描的驱动电路，而在这些栅极驱动单元SR(1)-SR(N)中，薄膜晶体管M2的控制端接收输入信号IN1，薄膜晶体管M2的第一端接收顺向输入信号FW，且薄膜晶体管M2的第二端耦接节点X。薄膜晶体管M3的控制端接收输入信号IN2，薄膜晶体管M3的第一端接收反向输入信号BW，薄膜晶体管M3的第二端耦接薄膜晶体管M2的第二端，其中顺向输入信号FW与反向输入信号BW在显示面板的显示期间互为反相，也就是当顺向输入信号FW与反向输入信号BW中的一者为高电势(electric potential)时，另一者则为低电势。此外，在栅极驱动电路102为单向扫描的驱动电路实施例中，薄膜晶体管M2的第一端接收一高电势，且薄膜晶体管M3的第一端接收一低电势，并且在图2的栅极驱动电路示意图中，顺向输入信号线FWL和反向输入信号线BWL可分别置换为高电势线与低电势线。其余部分与上述说明类似。举例来说，所述高电势可为栅极高电势(Gate High Voltage，VGH)，而所述低电势可为栅极低电势(Gate LowVoltage，VGL)。在本文中，薄膜晶体管的“控制端”、“第一端”和“第二端”分别是指薄膜晶体管的栅极、源极和漏极，或者分别是指薄膜晶体管的栅极、漏极和源极。
若栅极驱动单元SR(n)为第1级或第2级栅极驱动单元(即n为1或2)，则输入信号IN1为起始信号IS，且输入信号IN2为第(n+2)级栅极驱动单元SR(n+2)输出的扫描信号OUT(n+2)(即第3级扫描信号OUT(3)或第4级扫描信号OUT(4))。若栅极驱动单元SR(n)为第3级至第(N-2)级栅极驱动单元中的任一栅极驱动单元(即n为3至(N-2)中的任一正整数)，则输入信号IN1、IN2分别为第(n-2)级栅极驱动单元SR(n-2)输出的第(n-2)级扫描信号OUT(n-2)和第(n+2)级栅极驱动单元SR(n+2)输出的第(n+2)级扫描信号OUT(n+2)。若栅极驱动单元SR(n)为第(N-1)级或第N级栅极驱动单元(即n为(N-1)或N)，则输入信号IN1为第(n-2)级栅极驱动单元SR(n-2)输出的扫描信号OUT(n-2)(即第(N-3)级扫描信号OUT(N-3)或第(N-2)级扫描信号OUT(N-2))，且输入信号IN2为结束信号ES。需说明的是，当栅极驱动电路102为顺向扫描时，也就是顺向输入信号FW为高电势且反向输入信号BW为低电势时，IS为起始信号而ES为结束信号；而当栅极驱动电路102为反向扫描时，也就是顺向输入信号FW为低电势且反向输入信号BW为高电势时，ES为起始信号而IS则为结束信号。
上拉单元106耦接预充电单元104，其接收预充电信号PC(n)和时钟信号CSN，且根据预充电信号PC(n)和时钟信号CSN而输出扫描信号OUT(n)，其中时钟信号CSN为时钟信号CS1-CS4中的任一个。在N为4的多倍数的实施例中，若n为1、5、…、(N-3)，则时钟信号CSN为时钟信号CS1；若n为2、6、…、(N-2)，则时钟信号CSN为时钟信号CS2；若n为3、7、…、(N-1)，则时钟信号CSN为时钟信号CS3；若n为4、8、…、N，则时钟信号CSN为时钟信号CS4。上拉单元106包括薄膜晶体管M1和电容Cx。薄膜晶体管M1的控制端接收预充电信号PC(n)，薄膜晶体管M1的第一端接收时钟信号CSN，且薄膜晶体管M1的第二端输出扫描信号OUT(n)。电容Cx的第一端耦接薄膜晶体管M1的控制端，且电容Cx的第二端耦接薄膜晶体管M1的第二端。
如图4所示，本实施例的第n级移位寄存器SR(n)还包括一第一下拉单元108和一第二下拉单元110，其中预充电单元104、上拉单元106、第一下拉单元108和第二下拉单元110的一端耦接于节点X(其对应预充电信号PC(n))，而上拉单元106、第一下拉单元108和第二下拉单元110的另外一端输出第n级扫描信号OUT(n)至对应的扫描线SL。第一下拉单元108耦接预充电单元104和上拉单元106，其接收预充电信号PC(n)和下拉控制信号VPWL1、VPWL2，且根据预充电信号PC(n)和下拉控制信号VPWL1、VPWL2来控制是否将扫描信号OUT(n)下拉至且维持在参考电势。如图4所示，在本实施例中的参考电势为栅极低电势(gatelow voltage，VGL)，但不以此为限。在图框时间中，下拉控制信号VPWL1、VPWL2互为反相，也就是下拉控制信号VPWL1、VPWL2的其中一个为高电势而另一个为低电势。第一下拉单元108包含薄膜晶体管M4、M6、M8、M10及M12。薄膜晶体管M10的控制端和第一端输入下拉控制信号VPWL1。薄膜晶体管M12的控制端输入下拉控制信号VPWL2，薄膜晶体管M12的第一端耦接参考电势VGL，薄膜晶体管M12的第二端耦接薄膜晶体管M10的第二端，且薄膜晶体管M12的第二端与薄膜晶体管M10的第二端耦接节点P。薄膜晶体管M8的控制端耦接节点X，薄膜晶体管M8的第一端耦接参考电势VGL，且薄膜晶体管M8的第二端耦接薄膜晶体管M10的第二端。薄膜晶体管M8的控制端耦接薄膜晶体管M8的第二端，薄膜晶体管M8的第一端耦接参考电势VGL，且薄膜晶体管M8的第二端耦接节点X。薄膜晶体管M4的控制端耦接薄膜晶体管M8的第二端，薄膜晶体管M4的第一端耦接参考电势VGL，且薄膜晶体管M4的第二端耦接扫描信号OUT(n)。
当移位寄存器SR(n)输出扫描信号OUT(n)以启动对应的像素列后，也就是扫描信号OUT(n)升至高电势且维持一段时间后再降为低电势后，节点X由高电势降为低电势，并且第一下拉单元108开始动作。在下拉控制信号VPWL1为低电势且下拉控制信号VPWL2为高电势时，节点P处在低电势状态，使得薄膜晶体管M4与M8关闭；而在下拉控制信号VPWL1为高电势且下拉控制信号VPWL2为低电势时，节点P处在高电势状态，使得薄膜晶体管M4与M8导通，以将节点X的电势设定为参考电势VGL。在一个图框时间中，当移位寄存器SR(n)输出扫描信号OUT(n)以启动对应的像素列后，也就是扫描信号OUT(n)升至高电势且维持一段时间后再降为低电势后，若是杂讯信号耦合至节点X而造成节点X的电势产生涟波(ripple)，导通的薄膜晶体管M4与M8会将节点X下拉至低电势(例如参考电势VGL)，或将扫描信号OUT(n)下拉至且维持在低电势，而不使扫描信号OUT(n)受到杂讯的干扰。
第二下拉单元110耦接预充电单元104和上拉单元106，其接收预充电信号PC(n)和下拉控制信号VPWL1、VPWL2，且根据预充电信号PC(n)和下拉控制信号VPWL1、VPWL2来控制是否将扫描信号OUT(n)下拉至且维持在参考电势VGL。第二下拉单元110包含薄膜晶体管M5、M7、M9、M11及M13。薄膜晶体管M11的控制端和第一端输入下拉控制信号VPWL2。薄膜晶体管M13的控制端输入下拉控制信号VPWL1，薄膜晶体管M13的第一端耦接参考电势VGL，薄膜晶体管M13的第二端耦接薄膜晶体管M11的第二端，且薄膜晶体管M11的第二端与薄膜晶体管M13的第二端耦接节点Q。薄膜晶体管M7的控制端耦接节点X，薄膜晶体管M7的第一端耦接参考电势VGL，且薄膜晶体管M7的第二端耦接薄膜晶体管M11的第二端。薄膜晶体管M9的控制端耦接薄膜晶体管M7的第二端，薄膜晶体管M9的第一端耦接参考电势VGL，且薄膜晶体管M9的第二端耦接节点X。薄膜晶体管M5的控制端耦接薄膜晶体管M7的第二端，薄膜晶体管M5的第一端耦接参考电势VGL，且薄膜晶体管M5的第二端耦接扫描信号OUT(n)。
当移位寄存器SR(n)输出扫描信号OUT(n)以启动对应的像素列后，也就是扫描信号OUT(n)升至高电势且维持一段时间后再降为低电势后，节点X由高电势降为低电势，并且第二下拉单元110开始动作。在下拉控制信号VPWL1为低电势且下拉控制信号VPWL2为高电势时，节点Q处在高电势状态，使得薄膜晶体管M9与M5导通，以将节点X的电势设定为参考电势VGL；而在下拉控制信号VPWL1为高电势且下拉控制信号VPWL2为低电势时，节点Q处在低电势状态，使得薄膜晶体管M9与M5关闭。在一个图框时间中，当移位寄存器SR(n)输出扫描信号OUT(n)以启动对应的像素列后，也就是扫描信号OUT(n)升至高电势且维持一段时间后再降为低电势后，若是杂讯信号耦合至节点X，导通的薄膜晶体管T7与T8将节点X下拉至低电势，或将扫描信号OUT(n)下拉至且维持在低电势，而不使扫描信号OUT(n)受到杂讯的干扰。
图5A和图6A所示的栅极驱动单元的电路布局图皆可对应图3和图4的等效电路图及以上的说明。为了简化图式，图5A与图6A仅绘示第一导电层112、第二导电层114、半导体层116以及框胶118。在图5A与图6A中，以粗实线表示一局部区域中框胶118的范围，然而在周边区PR内的框胶118的范围并不限于此，而可沿着显示面板10的边缘延伸。在本实施例中，第一导电层112设置在第二导电层114与基板100之间，半导体层116设置在第一导电层112与第二导电层114之间，且框胶118设置在第二导电层114上，但不以此为限。栅极驱动单元SR包括多个第一栅极驱动单元SRa(如图5A所示)和多个第二栅极驱动单元SRb(如图6所示)，其中各第一栅极驱动单元SRa电连接第一区域R1内的一条第一扫描线SL1，且各第二栅极驱动单元SRb电连接第二区域R2内的一条第二扫描线SL2。换言之，各第一栅极驱动单元SRa可通过对应的第一扫描线SL1驱动与所述第一扫描线SL1电连接的第一子像素SP1，且各第二栅极驱动单元SRb可通过对应的第二扫描线SL2驱动与所述第二扫描线SL2电连接的第二子像素SP2。各栅极驱动单元SR中包括13个薄膜晶体管，但薄膜晶体管的数量并不以此为限。举例而言，各第一栅极驱动单元SRa包括薄膜晶体管M1a-M13a，而各第二栅极驱动单元SRb包括薄膜晶体管M1b-M13b。如图5A和图6A所示，各第一栅极驱动单元SRa中薄膜晶体管M1a-M13a的排列方式可和各第二栅极驱动单元SRb中薄膜晶体管M1b-M13b的排列方式相同，但不以此为限。各薄膜晶体管包括一栅极、一源极、一漏极和一图案化半导体层。如图5A所示，在薄膜晶体管M1a-M13a中，栅极G1a-G13a由第一导电层112形成，源极S1a-S13a和漏极D1a-D13a由第二导电层114形成，且图案化半导体层C1a-C13a由半导体层116形成。类似的，在图6的薄膜晶体管M1b-M13b中，栅极G1b-G13b由第一导电层112形成，源极S1b-S13b和漏极D1b-D13b由第二导电层114形成，且图案化半导体层C1b-C13b由半导体层116形成。第一导电层112及第二导电层114可为金属材料，但不以此为限。半导体层116可为非晶硅，但不以此为限。
图7绘出图5A的第一栅极驱动单元SRa中薄膜晶体管M1a-M13a的面积A1a-A13a，而图8绘出图6A的第二栅极驱动单元SRb中薄膜晶体管M1b-M13b的面积A1b-A13b。图5B及图6B绘出图5A及图6A中薄膜晶体管M1a、M1b的通道宽度CWa、CWb，通道宽度CWa、CWb可为源极S1a、S1b和漏极D1a、D1b之间蜿蜒路径的长度。值得一提的是各薄膜晶体管的面积亦可用来表示各薄膜晶体管的通道宽度(channel width)，当各薄膜晶体管的面积越大则各薄膜晶体管的通道宽度可越长。如图5A、图6A、图7及图8所示，在本实施例中，第一栅极驱动单元SRa中各薄膜晶体管的面积小于第二栅极驱动单元SRb中与其对应的各薄膜晶体管的面积。换言之，第一栅极驱动单元SRa中各薄膜晶体管的通道宽度小于第二栅极驱动单元SRb中与其对应的各薄膜晶体管的通道宽度。举例而言，薄膜晶体管M1a的通道宽度CWa小于薄膜晶体管M1b的通道宽度CWb(如图5B和图6B所示)，且其余薄膜晶体管M2a-M13a的通道宽度亦小于对应的薄膜晶体管M2b-M13b的通道宽度。另外，薄膜晶体管M1a的面积A1a小于薄膜晶体管M1b的面积A1b，且其余薄膜晶体管M2a-M13a的面积A2a-A13a亦可小于或等于对应的薄膜晶体管M2b-M13b的面积A2b-A13b。如图5和图7所示，以本实施例的薄膜晶体管M1a为例，其面积A1a可定义为栅极G1a的面积或图案化半导体层C1a的面积，但不以此为限。本实施例的源极S1a和漏极D1a具有栅状结构，其中栅状结构具有一主电极以及与主电极连接的多个分支电极，两栅状结构的分支电极互相交替排列，使得源极S1a和漏极D1a构成一整合结构，而薄膜晶体管M1a的面积A1a亦可定义为源极S1a和漏极D1a的整合结构的面积。其中，源极S1a和漏极D1a的面积减小亦可视为薄膜晶体管M1a的通道宽度(channel width)CWa缩短。根据本发明，不论采用上述哪一种方式来定义薄膜晶体管的面积或通道宽度，都应使用相同的定义来表示第一栅极驱动单元SRa与第二栅极驱动单元SRb中各薄膜晶体管的面积或通道宽度，也就是说，当比较第一栅极驱动单元SRa与第二栅极驱动单元SRb中薄膜晶体管的面积或通道宽度时，两者应采用同样的定义。薄膜晶体管M1a的面积A1a或通道宽度CWa小于薄膜晶体管M1b的面积A1b或通道宽度CWb可使得薄膜晶体管M1a的操作电流小于薄膜晶体管M1b的操作电流，但不限于此。此外，在本实施例中，薄膜晶体管M1a在第一方向D1上的一宽度W1a小于薄膜晶体管M1b在第一方向D1上的一宽度W1b，因而使得面积A1a小于面积A1b，而使得薄膜晶体管M1a的通道宽度CWa小于薄膜晶体管M1b的通道宽度CWb。在其他实施例中，薄膜晶体管M1a在第二方向D2上的宽度也可小于薄膜晶体管M1b在第二方向D2上的宽度。以本实施例的薄膜晶体管M1a为例，宽度W1a可例如为栅极G1a在第一方向D1上的宽度或图案化半导体层C1a在第一方向D1上的宽度，但不以此为限。宽度W1a亦可为第一方向D1上源极S1a的主电极至漏极D1a的主电极的距离。另外，上述针对薄膜晶体管M1a、M1b的说明亦可应用在第一栅极驱动单元SRa中其余薄膜晶体管M2a-M13a及第二栅极驱动单元SRb中其余薄膜晶体管M2b-M13b。
栅极驱动单元SR的推力(driving power)大小主要是受薄膜晶体管M1的通道宽度或面积的大小所影响，其中推力可表示栅极驱动单元SR输出信号的强弱，例如信号电流的大小、信号电压的高低等。因此在本实施例中，各第一栅极驱动单元SRa中的薄膜晶体管M1a定义为一第一驱动晶体管DTa，而各第二栅极驱动单元SRb中的薄膜晶体管M1b定义为一第二驱动晶体管DTb，其中第一驱动晶体管DTa的面积A1a或通道宽度CWa小于第二驱动晶体管DTb的面积A1b或通道宽度CWb。由于本实施例的显示区DR中的第一区域R1的形状包括一凹口NT，使得和各条第一扫描线SL1电连接的第一子像素SP1的数量小于和各条第二扫描线SL2电连接的第二子像素SP2的数量，进而使得信号在第一扫描线SL1中传输时的电阻电容负载(resistive capacitive loading，RC loading)会和信号在第二扫描线SL2中传输时的RC负载不同。例如，第一扫描线SL1的RC负载小于第二扫描线SL2的RC负载。因此，当第一栅极驱动单元SRa和第二栅极驱动单元SRb具有相同的推力(例如第一驱动晶体管DTa和第二驱动晶体管DTb具有相同面积或通道宽度)时，会使得第一区域R1及第二区域R2内的子像素SP灰阶不一致，进而造成显示面板10在第一区域R1及第二区域R2发生亮度不均的问题。然而，在本实施例中，根据第一扫描线SL1的较低RC负载而缩减第一驱动晶体管DTa的面积A1a或通道宽度CWa，可以减低第一栅极驱动单元SRa的推力，并使得各第一栅极驱动单元SRa的推力能够匹配与其对应的第一扫描线SL1的RC负载，使得扫描信号在第一区域R1和第二区域R2内传输的质量得以一致，进而改善上述问题。
此外，透过模拟或量测可得到各栅极驱动单元SR对应的信号输出波形，且所述信号输出波形可如图9所示。图9为电压V对时间t的波形图，其中电压V1的值是信号最大电压V3的20％，且时间t1是信号具电压V1的时间，电压V2的值是信号最大电压V3的80％，且时间t2是信号具电压V2的时间。在波形从电压V2下降至电压V1的部分定义为一下降部分，在波形从电压V2下降至电压V1所花的时间定义为一下降时间FT，且下降时间FT等同时间t1和时间t2的差。下降时间FT亦可用以表示波形的下降部分的斜率。再者，第一栅极驱动单元SRa具有对应的一第一信号输出波形，且第二栅极驱动单元SRb具有对应的一第二信号输出波形。举例而言，本实施例中的其中一个第一栅极驱动单元SRa的第一驱动晶体管DTa的通道宽度CWa是1350微米(micrometer，um)，且其中一个第二栅极驱动单元SRb的第二驱动晶体管DTb的通道宽度CWb是2436微米。在第一栅极驱动单元SRa的第一信号输出波形和第二栅极驱动单元SRb的第二信号输出波形中，第一信号输出波形的下降时间为0.955微秒(mirosecond)，而第二信号输出波形的下降时间为0.956微秒，两者的差异((0.956-0.955)/0.956)为约0.1％。由于下降时间FT亦可用以表示波形的下降部分的斜率，因此第一信号输出波形的下降部分的斜率与第二信号输出波形的下降部分的斜率的差异也为约0.1％。藉此在本实施例中，第一信号输出波形的下降时间与第二信号输出波形的下降时间的差异可小于或等于2％，且第一信号输出波形的下降部分的斜率与第二信号输出波形的下降部分的斜率的差异也可小于或等于2％。藉此，可改善显示面板10在第一区域R1及第二区域R2内的子像素SP灰阶不一致的问题，并改善第一区域R1及第二区域R2发生亮度不均的问题。此外，在本实施例中，各第一栅极驱动单元SRa可根据对应的RC负载调整第一驱动晶体管DTa的面积A1a或通道宽度CWa，使得第一栅极驱动单元SRa之间具有不同的面积A1a或通道宽度CWa。举例而言，第一驱动晶体管DTa的通道宽度CWa可从第一区域R1和第二区域R2的交界至凹口NT的方向从2260微米至1350微米递减，且各第一栅极驱动单元SRa的第一信号输出波形的下降时间(或下降部分的斜率)可维持在0.954微秒至0.956微秒，但不以此为限。
如图5和图6所示，显示面板10还包括一框胶118设置在周边区PR内，其中框胶118至少部分覆盖第一栅极驱动单元SRa和第二栅极驱动单元SRb。由于本实施例的框胶118可例如是光固化黏着剂，因此在第一栅极驱动单元SRa和第二栅极驱动单元SRb中可具有多个透光的开口(例如开口O1)，且这些开口可和框胶118重叠，以帮助光固化黏着剂固化。习知涂布光固化黏着剂的方法会在转角的位置残留较多的量，由于本实施例的凹口NT设置在第一区域R1内，因此第一区域R1的形状具有较多转角，使得第一区域R1附近的光固化黏着剂相较位在周边区PR其他部分的光固化黏着剂固化相对困难。为了改善以上问题，本实施例透过缩减各至少一第一栅极驱动单元SRa中第一方向D1上源极S1a和漏极D1a(第二导电层114)的宽度以及图案化半导体层C1a(半导体层116)的宽度，可暴露出在第一方向D1上位在第一驱动晶体管DTa上下的部分第一导电层112。再者，本实施例的第一栅极驱动单元SRa另包括两个开口O2形成在被暴露出的所述部分第一导电层112，开口O2可和框胶118重叠，其中一个开口O2在第一方向D1上设置在第一驱动晶体管DTa的一侧，另一个开口O2在第一方向D1上设置在第一驱动晶体管DTa的另一侧，使得第一驱动晶体管DTa设置在两开口O2之间。开口O2可为长方形，并具有平行于第二方向D2的长边，但不以此为限。此外，开口O2的数量也并不以本实施例为限。藉此，透过设置开口O2可增加第一栅极驱动单元SRa中的透光面积，以改善位在转角位置的光固化黏着剂固化不良的问题。
下文将详细说明本实施例改善显示面板的显示质量的方法。请参考图10，图10为本发明改善显示面板的显示质量的步骤流程图。首先，进行步骤S10，提供显示面板10的布局设计，其包括基板100、多个第一子像素SP1、多个第二子像素SP2、多个第一栅极驱动单元SRa及多个第二栅极驱动单元SRb。基板100具有一表面，其包括显示区DR与设置在显示区DR的至少一侧的周边区PR。显示区DR包括第一区域R1和第二区域R2，第一区域R1具有一条或多条第一扫描线SL1，且第二区域R2具有一条或多条第二扫描线SL2。此外，第一区域R1的形状包括一凹口NT。第一子像素SP1设置在第一区域R1内，其中各第一扫描线SL1电连接至少一部分第一子像素SP1。第二子像素SP2设置在第二区域R2内，其中各第二扫描线SL2电连接至少一部分第二子像素SP2。第一栅极驱动单元SRa设置在周边区PR内，各第一栅极驱动单元SRa具有一第一驱动晶体管DTa，各第一栅极驱动单元SRa电连接一条第一扫描线SL1，并通过第一扫描线SL1驱动与其电连接的第一子像素SP1。第二栅极驱动单元SRb设置在周边区PR内，各第二栅极驱动单元SRb具有一第二驱动晶体管DTb，各第二栅极驱动单元SRb电连接一条第二扫描线SL2，并通过第二扫描线SL2驱动与其电连接的第二子像素SP2。此外，由于第一区域R1的形状包括凹口NT，使得各第一栅极驱动单元SRa所驱动的第一子像素SP1的数量小于各第二栅极驱动单元SRb所驱动的第二子像素SP2的数量。
接着进行步骤S12，估算第一扫描线SL1和第二扫描线SL2的RC负载。由于电连接第一扫描线SL1的第一子像素SP1数量不同于和电连接第二扫描线SL2的第二子像素SP2数量，因此信号在第一扫描线SL1传输的RC负载和信号在第二扫描线SL2传输的RC负载不同。举例而言，由于电连接第一扫描线SL1的第一子像素SP1数量小于和电连接第二扫描线SL2的第二子像素SP2数量，因此在本实施例中，第一扫描线SL1的RC负载小于第二扫描线SL2的RC负载。
然后进行步骤S14，以进行一第一驱动单元调整步骤。在此步骤中，基于第二栅极驱动单元SRb(如图6所示)中第二驱动晶体管DTb的通道宽度，并根据第一扫描线SL1和第二扫描线SL2的电阻电容负载估算结果来调整第一栅极驱动单元SRa中第一驱动晶体管DTa的通道宽度。
接着进行步骤S16，对第一栅极驱动单元SRa与第二栅极驱动单元SRb进行模拟以得到第一栅极驱动单元SRa与第二栅极驱动单元SRb的多个信号输出波形，其中信号输出波形可参考图9及上述相关的说明。此时，可比对第一栅极驱动单元SRa与第二栅极驱动单元SRb的信号输出波形，以得知信号输出波形之间下降时间的差异或下降部分的斜率的差异。
然后进行步骤S18，以进行一第二驱动单元调整步骤。在此步骤中，根据第一栅极驱动单元SRa与第二栅极驱动单元SRb的信号输出波形来调整第一驱动晶体管DTa的通道宽度(或面积)。举例而言，在第二驱动单元调整步骤中，可根据信号输出波形的下降部分之间的斜率差异调整第一栅极驱动单元SRa中的第一驱动晶体管DTa的通道宽度(或面积)，或可根据信号输出波形之间的下降时间差异调整第一栅极驱动单元SRa中的第一驱动晶体管DTa的通道宽度(或面积)。在本实施例中，由于第一扫描线SL1的RC负载小于第二扫描线SL2的RC负载，因此第一驱动单元调整步骤(S14)或第二驱动单元调整步骤(S18)中调整第一驱动晶体管DTa通道宽度(或面积)的做法可例如是缩小第一驱动晶体管DTa(薄膜晶体管M1a)的源极S1a和漏极D1a的面积，使其小于第二驱动晶体管DTb(薄膜晶体管M1b)的源极S1b和漏极D1b的面积(如图5和图6所示)。再者，调整第一驱动晶体管DTa通道宽度(或面积)的做法亦可同时缩小第一驱动晶体管DTa的图案化半导体层C1a的面积，使其小于第二驱动晶体管DTb的图案化半导体层C1b的面积。
在第二驱动单元调整步骤之后，可进行模拟或量测得到对应第一栅极驱动单元SRa的一第一信号输出波形以及对应第二栅极驱动单元SRb的一第二信号输出波形，其中第一信号输出波形的下降时间与第二信号输出波形的下降时间的差异小于或等于2％，且第一信号输出波形的下降部分的斜率与第二信号输出波形的下降部分的斜率的差异也小于或等于2％。举例而言，在经第一驱动单元调整步骤及第二驱动单元调整步骤之后，本实施例中的其中一个第一栅极驱动单元SRa的第一驱动晶体管DTa的通道宽度CWa是1350微米，且其中一个第二栅极驱动单元SRb的第二驱动晶体管DTb的通道宽度CWb是2436微米。在第一栅极驱动单元SRa的第一信号输出波形和第二栅极驱动单元SRb的第二信号输出波形中，第一信号输出波形的下降时间为0.955微秒，而第二信号输出波形的下降时间为0.956微秒，两者的差异为约0.1％。换言之，第一信号输出波形的下降部分的斜率与第二信号输出波形的下降部分的斜率的差异也为约0.1％。由上述可知，本实施例藉由第一驱动单元调整步骤与第二驱动单元调整步骤，调整第一驱动晶体管DTa面积或通道宽度，以有效减少最后相对应的第一信号输出波形以及第二信号输出波形之间的差异。藉此，透过本实施例改善显示面板的显示质量的方法，可使得各第一栅极驱动单元SRa的推力能够匹配与其对应的第一扫描线SL1的RC负载，使得扫描信号在第一区域R1和第二区域R2内传输的质量得以一致，并改善显示面板10不同区域亮度不均的问题并提升显示质量。
本发明的显示面板及改善显示面板的显示质量的方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同组件，并不再对重复部分作赘述。
请参考图11，图11为本发明第二实施例的第一栅极驱动单元的电路布局图。如图11所示，本实施例和第一实施例其中一个不同的地方在于形成第一驱动晶体管DTa(薄膜晶体管M1a)的栅极G1a的一部分第一导电层112在第一方向D1上的宽度Wa也随着薄膜晶体管M1a的宽度缩减。因此，形成第一驱动晶体管DTa的栅极G1a的一部分第一导电层112的宽度Wa小于形成第二驱动晶体管DTb的栅极G1b的一部分第一导电层112的宽度Wb。藉此在第一方向D1上位在第一驱动晶体管DTa上下两侧的部分第一导电层112中形成两开口O2，开口O2可和框胶118重叠并可增加第一栅极驱动单元SRa中的透光面积，以改善位在转角位置的光固化黏着剂固化不良的问题。本实施例和第一实施例另一个不同的地方在于，各第一栅极驱动单元SRa中薄膜晶体管M2a-M13a的面积或通道宽度并未缩减而仅缩减第一驱动晶体管DTa的面积或通道宽度。举例而言，薄膜晶体管M2a-M13a的面积或通道宽度可和各第二栅极驱动单元SRb中薄膜晶体管M2b-M13b的面积或通道宽度相等，但不以此为限。
此外，各实施例中的特征可以互相置换。例如，在一实施例中，形成第一驱动晶体管DTa(薄膜晶体管M1a)的栅极G1a的一部分第一导电层112在第一方向D1上的宽度并未随着薄膜晶体管M1a的宽度缩减，如第一实施例；然而，各第一栅极驱动单元SRa中薄膜晶体管M2a-M13a的面积或通道宽度并未缩减而仅缩减第一驱动晶体管DTa的面积或通道宽度，如第二实施例。在另一实施例中，形成第一驱动晶体管DTa(薄膜晶体管M1a)的栅极G1a的一部分第一导电层112在第一方向D1上的宽度随着薄膜晶体管M1a的宽度缩减，如第二实施例；然而，各第一栅极驱动单元SRa中薄膜晶体管M2a-M13a的面积或通道宽度与第一驱动晶体管DTa的面积或通道宽度一并缩减，如第一实施例。
综上所述，在本发明的显示面板及改善显示面板的显示质量的方法中，根据第一扫描线的RC负载缩减第一驱动晶体管的面积或通道宽度以减低第一栅极驱动单元的推力，并使得各第一栅极驱动单元的推力能够匹配与其对应的第一扫描线的RC负载，使得扫描信号在第一区域和第二区域内传输的质量得以一致。各第一栅极驱动单元的第一信号输出波形的下降时间与各第二栅极驱动单元的第二信号输出波形的下降时间的差异小于或等于2％，且第一信号输出波形的下降部分的斜率与第二信号输出波形的下降部分的斜率的差异也小于或等于2％，进而改善显示面板中不同区域亮度不均的问题并提升显示质量。此外，在第一方向上位在第一驱动晶体管上下的部分第一导电层中具有两开口，可增加第一栅极驱动单元中的透光面积，以改善位在转角位置的光固化黏着剂固化不良的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种显示面板，其特征在于，包括：
一基板，所述基板具有一表面，所述表面包括一显示区与设置在所述显示区的至少一侧的一周边区，所述显示区包括一第一区域和一第二区域，所述第一区域具有一第一扫描线，且所述第二区域具有一第二扫描线；
多个第一子像素，设置在所述第一区域内，其中至少部分所述第一子像素电连接所述第一扫描线；
多个第二子像素，设置在所述第二区域内，其中至少部分所述第二子像素电连接所述第二扫描线；
一第一栅极驱动单元设置在所述周边区内，所述第一栅极驱动单元具有一第一驱动晶体管，所述第一栅极驱动单元电连接所述第一扫描线，并通过所述第一扫描线驱动与其电连接的所述第一子像素；以及
一第二栅极驱动单元设置在所述周边区内，所述第二栅极驱动单元具有一第二驱动晶体管，所述第二栅极驱动单元电连接所述第二扫描线，并通过所述第二扫描线驱动与其电连接的所述第二子像素；
其中由所述第一栅极驱动单元驱动的所述第一子像素的数量小于由所述第二栅极驱动单元驱动的所述第二子像素的数量，且所述第一驱动晶体管的通道宽度小于所述第二驱动晶体管的通道宽度，
其中所述第一驱动晶体管和所述第二驱动晶体管的栅极由一第一导电层所形成，所述第一驱动晶体管和所述第二驱动晶体管的源极与漏极由一第二导电层所形成，所述第一导电层设置在所述第二导电层与所述基板之间，且所述第一驱动晶体管的源极和漏极的面积小于所述第二驱动晶体管的源极和漏极的面积，
其中所述第一栅极驱动单元包括至少一开口在一第一方向上设置在所述第一驱动晶体管的一侧，所述开口形成在所述第一导电层中，所述第一扫描线和所述第二扫描线沿一第二方向延伸，且所述第一方向与所述第二方向不平行。
2.如权利要求1所述的显示面板，其特征在于，还包括一框胶设置在所述周边区内，其中所述框胶至少部分覆盖所述第一栅极驱动单元和所述第二栅极驱动单元，且所述框胶和所述第一栅极驱动单元的所述开口至少部分重叠。
3.如权利要求1所述的显示面板，其特征在于，所述第一栅极驱动单元包括一第一信号输出波形，所述第二栅极驱动单元包括一第二信号输出波形，所述第一信号输出波形的一下降部分的斜率与所述第二信号输出波形的一下降部分的斜率的差异小于或等于2%。
4.如权利要求1所述的显示面板，其特征在于，所述第一栅极驱动单元包括一第一信号输出波形，所述第二栅极驱动单元包括一第二信号输出波形，所述第一信号输出波形的一下降时间与所述第二信号输出波形的一下降时间的差异小于或等于2%。
5.一种改善显示面板的显示质量的方法，包括：
提供一显示面板的布局设计，包括：
一基板，所述基板具有一表面，所述表面包括一显示区与设置在所述显示区的至少一侧的一周边区，所述显示区包括一第一区域和一第二区域，所述第一区域具有一第一扫描线，且所述第二区域具有一第二扫描线；
多个第一子像素，设置在所述第一区域内，其中至少部分所述第一子像素电连接所述第一扫描线；
多个第二子像素，设置在所述第二区域内，其中至少部分所述第二子像素电连接所述第二扫描线；
一第一栅极驱动单元设置在所述周边区内，所述第一栅极驱动单元具有一第一驱动晶体管，所述第一栅极驱动单元电连接所述第一扫描线，并通过所述第一扫描线驱动与其电连接的所述第一子像素；以及
一第二栅极驱动单元设置在所述周边区内，所述第二栅极驱动单元具有一第二驱动晶体管，所述第二栅极驱动单元电连接所述第二扫描线，并通过所述第二扫描线驱动与其电连接的所述第二子像素，其中由所述第一栅极驱动单元驱动的所述第一子像素的数量小于由所述第二栅极驱动单元驱动的所述第二子像素的数量；
估算所述第一扫描线和所述第二扫描线的电阻电容负载；
进行一第一驱动单元调整步骤，根据所述第一扫描线和所述第二扫描线的一电阻电容负载估算结果调整所述第一驱动晶体管的通道宽度；
对所述第一栅极驱动单元与所述第二栅极驱动单元进行模拟得到所述第一栅极驱动单元与所述第二栅极驱动单元的多个信号输出波形；以及
进行一第二驱动单元调整步骤，根据所述第一栅极驱动单元与所述第二栅极驱动单元的所述信号输出波形调整所述第一驱动晶体管的通道宽度。
6.如权利要求5所述的改善显示面板的显示质量的方法，其特征在于，所述第二驱动单元调整步骤包括根据所述信号输出波形的多个下降部分之间的斜率差异调整所述第一栅极驱动单元中的所述第一驱动晶体管的通道宽度。
7.如权利要求6所述的改善显示面板的显示质量的方法，其特征在于，在进行所述第二驱动单元调整步骤之后，所述第一栅极驱动单元的一第一信号输出波形的一下降部分的斜率与所述第二栅极驱动单元的一第二信号输出波形的一下降部分的斜率的差异小于或等于2%。
8.一种显示面板，其特征在于，包括：
一基板，所述基板具有一表面，所述表面包括一显示区与设置在所述显示区的至少一侧的一周边区，所述显示区包括一第一区域和一第二区域，所述第一区域具有一第一扫描线，且所述第二区域具有一第二扫描线；
多个第一子像素，设置在所述第一区域内，其中至少部分所述第一子像素电连接所述第一扫描线；
多个第二子像素，设置在所述第二区域内，其中至少部分所述第二子像素电连接所述第二扫描线；
一第一栅极驱动单元设置在所述周边区内，所述第一栅极驱动单元具有一第一驱动晶体管，所述第一栅极驱动单元电连接所述第一扫描线，并通过所述第一扫描线驱动与其电连接的所述第一子像素；以及
一第二栅极驱动单元设置在所述周边区内，所述第二栅极驱动单元具有一第二驱动晶体管，所述第二栅极驱动单元电连接所述第二扫描线，并通过所述第二扫描线驱动与其电连接的所述第二子像素；
其中由所述第一栅极驱动单元驱动的所述第一子像素的数量小于由所述第二栅极驱动单元驱动的所述第二子像素的数量，且所述第一驱动晶体管的通道宽度小于所述第二驱动晶体管的通道宽度，
其中所述第一栅极驱动单元包括一第一信号输出波形，所述第二栅极驱动单元包括一第二信号输出波形，所述第一信号输出波形的一下降部分的斜率与所述第二信号输出波形的一下降部分的斜率的差异小于或等于2%。
9.一种显示面板，其特征在于，包括：
一基板，所述基板具有一表面，所述表面包括一显示区与设置在所述显示区的至少一侧的一周边区，所述显示区包括一第一区域和一第二区域，所述第一区域具有一第一扫描线，且所述第二区域具有一第二扫描线；
多个第一子像素，设置在所述第一区域内，其中至少部分所述第一子像素电连接所述第一扫描线；
多个第二子像素，设置在所述第二区域内，其中至少部分所述第二子像素电连接所述第二扫描线；
一第一栅极驱动单元设置在所述周边区内，所述第一栅极驱动单元具有一第一驱动晶体管，所述第一栅极驱动单元电连接所述第一扫描线，并通过所述第一扫描线驱动与其电连接的所述第一子像素；以及
一第二栅极驱动单元设置在所述周边区内，所述第二栅极驱动单元具有一第二驱动晶体管，所述第二栅极驱动单元电连接所述第二扫描线，并通过所述第二扫描线驱动与其电连接的所述第二子像素；
其中由所述第一栅极驱动单元驱动的所述第一子像素的数量小于由所述第二栅极驱动单元驱动的所述第二子像素的数量，且所述第一驱动晶体管的通道宽度小于所述第二驱动晶体管的通道宽度，
其中所述第一栅极驱动单元包括一第一信号输出波形，所述第二栅极驱动单元包括一第二信号输出波形，所述第一信号输出波形的一下降时间与所述第二信号输出波形的一下降时间的差异小于或等于2%。
CN201810922464.6A 2018-08-14 2018-08-14 显示面板及改善显示面板的显示质量的方法 Active CN110828474B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810922464.6A CN110828474B (zh) 2018-08-14 2018-08-14 显示面板及改善显示面板的显示质量的方法
US16/529,715 US10840265B2 (en) 2018-08-14 2019-08-01 Display panel and method of improving display quality in peripheral regions thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810922464.6A CN110828474B (zh) 2018-08-14 2018-08-14 显示面板及改善显示面板的显示质量的方法

Publications (2)

Publication Number Publication Date
CN110828474A CN110828474A (zh) 2020-02-21
CN110828474B true CN110828474B (zh) 2023-04-18

Family

ID=69523098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810922464.6A Active CN110828474B (zh) 2018-08-14 2018-08-14 显示面板及改善显示面板的显示质量的方法

Country Status (2)

Country Link
US (1) US10840265B2 (zh)
CN (1) CN110828474B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211537B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 显示基板的驱动方法、驱动电路及显示装置
CN109188751B (zh) * 2018-09-29 2021-11-05 武汉天马微电子有限公司 显示面板、显示装置以及显示面板的制作方法
CN109064908B (zh) * 2018-10-31 2021-04-02 厦门天马微电子有限公司 阵列基板和显示面板
WO2021051270A1 (en) * 2019-09-17 2021-03-25 Boe Technology Group Co., Ltd. Goa unit circuit, driving method, goa circuit, and display apparatus
KR20210061484A (ko) * 2019-11-19 2021-05-28 삼성디스플레이 주식회사 표시 장치
CN111261640A (zh) * 2020-01-21 2020-06-09 京东方科技集团股份有限公司 一种显示面板及显示装置
US11699397B2 (en) * 2020-03-16 2023-07-11 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010151866A (ja) * 2008-12-24 2010-07-08 Sony Corp 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP2010151865A (ja) * 2008-12-24 2010-07-08 Sony Corp 表示装置および表示装置の製造方法
KR20160007973A (ko) * 2014-07-10 2016-01-21 엘지디스플레이 주식회사 유기전계발광표시장치
CN107610636A (zh) * 2017-10-30 2018-01-19 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102526724B1 (ko) * 2016-05-19 2023-05-02 삼성디스플레이 주식회사 표시 장치
KR102451725B1 (ko) * 2017-12-20 2022-10-07 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010151866A (ja) * 2008-12-24 2010-07-08 Sony Corp 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法
JP2010151865A (ja) * 2008-12-24 2010-07-08 Sony Corp 表示装置および表示装置の製造方法
KR20160007973A (ko) * 2014-07-10 2016-01-21 엘지디스플레이 주식회사 유기전계발광표시장치
CN107610636A (zh) * 2017-10-30 2018-01-19 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20200058242A1 (en) 2020-02-20
US10840265B2 (en) 2020-11-17
CN110828474A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110828474B (zh) 显示面板及改善显示面板的显示质量的方法
US6845140B2 (en) Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US9842558B2 (en) Display device
KR101032945B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
US8154500B2 (en) Gate driver and method of driving display apparatus having the same
US20060071890A1 (en) Liquid crystal driving circuit and liquid crystal display device
KR20090005651A (ko) 액정표시장치
JP6588344B2 (ja) トランジスタ基板及び表示装置
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
KR101022293B1 (ko) 쉬프트 레지스터 및 이를 갖는 표시 장치
JP2007279748A (ja) 表示装置
KR100531246B1 (ko) 피모스소자의 누설전류 저감을 위한 평판디스플레이장치및 그 신호인가방법
US11562707B2 (en) Liquid crystal display device configured for speeding up gate drive of pixel transistors
JPH11101967A (ja) 液晶表示装置
US8665408B2 (en) Liquid crystal display device
JP2019144324A (ja) 表示デバイス、ドライバ
US20170178587A1 (en) Display apparatus and a method of driving the display apparatus
KR20070041878A (ko) 액정표시장치
WO2012073467A1 (ja) 液晶表示装置
US20210043124A1 (en) Gate driver circuit and driving method of display panel
CN114627836B (zh) 显示面板及显示装置
CN111381701B (zh) 触控显示装置
KR20070094263A (ko) 액정 표시 장치
KR100914197B1 (ko) 액정 표시패널의 구동장치 및 그 구동방법
US7986292B2 (en) Liquid crystal display device employing an analog interface to which a gradation voltage is input from outside

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant