CN110828312A - 一种基于转印技术的平面隧穿场效应晶体管及其制备方法 - Google Patents
一种基于转印技术的平面隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110828312A CN110828312A CN201910974288.5A CN201910974288A CN110828312A CN 110828312 A CN110828312 A CN 110828312A CN 201910974288 A CN201910974288 A CN 201910974288A CN 110828312 A CN110828312 A CN 110828312A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- ingaas channel
- channel layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 53
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000005516 engineering process Methods 0.000 title claims abstract description 31
- 238000010023 transfer printing Methods 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- -1 Polydimethylsiloxane Polymers 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种基于转印技术的平面隧穿场效应晶体管及其制备方法，该制备方法包括步骤：在第一衬底(101)的一端制备漏区(104)，在所述第一衬底(101)的另一端制备源区(105)；利用外延层转印技术在所述第一衬底(101)上制备InGaAs沟道层(108)，使所述InGaAs沟道层(108)覆盖所述漏区(104)并且与所述源区(105)部分交叠；在所述InGaAs沟道层(108)上生长栅氧化层(109)。该制备方法将外延层转印技术制备InGaAs沟道层与器件的结构相结合，形成的隧穿场效应晶体管为平面结构，有利于实现器件对准、电极隔离和器件互联，有利于实现高性能的异质集成系统。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种基于转印技术的平面隧穿场效应晶体管及其制备方法。
背景技术
随着传统的金属氧化物半导体场效应晶体管(MOSFET)尺寸的不断缩小，芯片的集成度得到了有效提高，但功耗的问题却愈加突出。首先，受漂移扩散输运机制的控制，MOSFET器件的亚阈值摆幅被限制在60mV/dec，由于亚阈值泄漏呈指数增长，降低电源电压变得更具挑战性。其次，短沟道效应对器件的影响越来越严重，显著增加了泄漏电流。隧穿场效应晶体管(TFET)是一种特别有前途的解决方案，它能突破MOSFET的亚阈值摆幅的理论极限，使亚阈值摆幅低于60mV/dec。并且，与MOSFET的工作原理不同的是，TFET基于带带隧穿的工作机制可有效避免小尺寸MOSFET器件所有的短沟道效应。
近年来，人们对隧穿场效应晶体管作为超低功耗的潜在应用前景进行了广泛的探索。TFET材料的选择非常广泛，如Si、Ge、InAs、InGaAs等。与Si材料相比，III-V材料具有更窄的带隙和更大的有效质量，隧穿概率更高，可实现更大的隧穿电流。因此，异质结隧穿场效应晶体管(HTFET)被认为更有利于实现高导通电流。
然而，目前HTFET多采用垂直纳米线结构。然而，垂直纳米线结构工艺流程与传统工艺无法兼容，器件对准、电极隔离、互联等较为复杂，且难以实现更高性能的异质集成系统；另一方面，垂直纳米线结构的HTFET导通电流无法通过改善器件结构参数调控，不利于实际电路设计的灵活需求。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于转印技术的平面隧穿场效应晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于转印技术的平面隧穿场效应晶体管的制备方法，包括步骤：
在第一衬底的一端制备漏区，在所述第一衬底的另一端制备源区；
利用外延层转印技术在所述第一衬底上制备InGaAs沟道层，使所述InGaAs沟道层覆盖所述漏区并且与所述源区部分交叠；
在所述InGaAs沟道层上生长栅氧化层。
在本发明的一个实施例中，在第一衬底的一端制备漏区，在所述第一衬底的另一端制备源区之前，包括：
在所述第一衬底上生长垫底氧化层；
在所述垫底氧化层上生长氮化物层。
在本发明的一个实施例中，在第一衬底的一端制备漏区，在所述第一衬底的另一端制备源区，包括：
刻蚀所述氮化物层和所述垫底氧化层，在所述第一衬底的一端表面形成第一离子注入区域；
在所述第一离子注入区域对所述第一衬底进行离子注入，形成漏区；
刻蚀所述氮化物层和所述垫底氧化层，在所述第一衬底的另一端表面形成第二离子注入区域；
在所述第二离子注入区域对所述第一衬底进行离子注入，形成源区。
在本发明的一个实施例中，利用外延层转印技术在所述第一衬底上制备InGaAs沟道层，包括：
在第二衬底上生长InP牺牲层；
在所述InP牺牲层上生长InGaAs沟道层；
将所述InGaAs沟道层与所述InP牺牲层、所述第二衬底进行分离；
将所述InGaAs沟道层放置在所述第一衬底上。
在本发明的一个实施例中，将所述InGaAs沟道层与所述InP牺牲层、所述第二衬底进行分离，包括：
刻蚀所述InGaAs沟道层，在所述InGaAs沟道层上形成若干沟槽；
通过若干所述沟槽选择性刻蚀所述InP牺牲层以降低所述InGaAs沟道层与所述InP牺牲层的接触面积；
采用柔性图章粘章将所述InGaAs沟道层粘附起以使所述InGaAs沟道层与所述InP牺牲层、所述第二衬底分离。
在本发明的一个实施例中，将所述InGaAs沟道层放置在所述第一衬底上，包括：
将粘附在所述柔性图章粘章上的所述InGaAs沟道层转移放置在所述第一衬底上；
键合所述InGaAs沟道层和所述第一衬底；
去除所述柔性图章粘章。
在本发明的一个实施例中，所述InGaAs沟道层的厚度为5～20nm。
在本发明的一个实施例中，所述栅氧化层的厚度为1～5nm。
在本发明的一个实施例中，在所述InGaAs沟道层上生长栅氧化层之后，还包括：
在所述栅氧化层上淀积绝缘层；
在所述绝缘层中制备源极、栅极和漏极，其中，所述源极位于所述源区上，所述漏极位于所述InGaAs沟道层上且位于所述漏区上方，所述栅极位于所述栅氧化层上方。
本发明的另一个实施例提供了一种基于转印技术的平面隧穿场效应晶体管，由如上述实施例所述的制备方法制得。
与现有技术相比，本发明的有益效果：
1、本发明的制备方法中将外延层转印技术制备InGaAs沟道层与器件的结构相结合，形成的隧穿场效应晶体管为平面结构，有利于实现器件对准、电极隔离和器件互联，有利于实现高性能的异质集成系统。
2、本发明的制备方法采用外延层转印技术在第一衬底上制备InGaAs沟道层，可以避免界面缺陷向InGaAs沟道层延伸，防止InGaAs沟道层薄膜质量退化，还可以在一定程度上缓解热膨胀系数失配，降低界面缺陷密度，从而抑制陷阱辅助隧穿，进而从工艺角度改善器件的亚阈值摆幅。
3、本发明的平面异质结隧穿场效应晶体管由于InGaAs沟道层覆盖漏区并且与源区部分交叠，一方面，其电子隧穿的方向是从源区指向InGaAs沟道层，可以将电子有效隧穿面积从狭窄的源、沟道和栅的交界面解放出来，有利于增大晶体管的有效隧穿面积，提高器件导通电流，同时可以得到更加陡峭的开关曲线，改善器件的亚阈值摆幅；另一方面，可以通过调控InGaAs沟道层与源区的交叠长度来调控器件的导通电流，增加电路设计的灵活性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的制备方法的流程示意图；
图2a-图2i为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的制备方法的示意图；
图3为本发明实施例提供的一种利用外延层转印技术制备InGaAs沟道层的示意图；
图4为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
本实施例从工艺的角度出发，在制备TFET的过程中结合器件的结构及材料设计进行考虑，以改善并提高TFET的性能。
请参见图1和图2a-图2i，图1为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的制备方法的流程示意图，图2a-图2i为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的制备方法的示意图。该制备方法包括步骤：
S1、选取第一衬底101。
具体地，第一衬底101的材料选择轻掺杂的Si衬底，其晶向为<100>，其掺杂浓度为1×1014～2×1015cm-3。
S2、在第一衬底101上生长垫底氧化层102，请参见图2a。
具体地，垫底氧化层102选取SiO2，其厚度为10nm。
S3、在垫底氧化层102上生长氮化物层103，请参见图2b。
具体地，利用等离子体增强化学气相淀积法(PECVD)在250～450℃条件下，在垫底氧化层102上淀积氮化物层103；本实施例中，氮化物层103选取氮化硅Si3N4，其厚度为10nm。
本实施例中，生长垫底氧化层102是为了缓解后续步骤形成的氮化物层103对第一衬底101造成的压力；生长氮化物层103的作用是为了保护第一衬底101和垫底氧化层102。
S4、在第一衬底101的一端制备漏区104，另一端制备源区105。
S41、刻蚀氮化物层103和垫底氧化层102，在第一衬底101的一端表面形成第一离子注入区域106，请参见图2c。
具体地，首先在氮化物层103上旋涂一层光刻胶a，盖上掩膜版，对掩膜版进行曝光，取掉掩膜版后涂显影液，去掉漏区104对应的垫底氧化层102表面的光刻胶；然后以保留的漏区以外的光刻胶a作为刻蚀阻挡层，对氮化物层103和垫底氧化层102进行湿法刻蚀以打开漏区注入区，从而在第一衬底101的一端表面形成第一离子注入区域106；之后去除表面的光刻胶a。
S42、在第一离子注入区域106对第一衬底101进行离子注入，形成漏区104，请参见图2d。
具体地，以漏区非注入区的氮化物层103和垫底氧化层102作为注入掩蔽层，采用CMOS工艺中的N+注入条件，在能量为15～50keV、剂量为3e14～9e15cm2、浓度为1×1019～1×1020cm-3的条件下在第一离子注入区域106对第一衬底101进行离子注入，形成漏区104；其中，TFET为N型TFET，漏区104采用N型重掺杂。
S43、刻蚀氮化物层103和垫底氧化层102，在第一衬底101的另一端表面形成第二离子注入区域107，请参见图2e。
具体地，在器件的表面旋涂一层光刻胶b，盖上掩膜版，对掩膜版进行曝光，取掉掩膜版后涂显影液，去掉源区105对应的垫底氧化层102表面的光刻胶；然后以保留的源区以外的光刻胶b为刻蚀阻挡层，对氮化物层103和垫底氧化层102进行湿法刻蚀以打开源区注入区，从而在第一衬底101的另一端表面形成第二离子注入区域107。
S44、在第二离子注入区域107对第一衬底101进行离子注入，形成源区105，请参见图2f。
具体地，以源区非注入区的氮化物层103和垫底氧化层102作为注入掩蔽层，采用CMOS工艺中的P+注入条件，在能量为4～50keV、剂量为3e14～9e15cm2、浓度为1×1019～1×1020cm-3的条件下在第二离子注入区域107对第一衬底101进行离子注入，形成源区105，其中，TFET为N型TFET，源区105采用P型重掺杂。
在形成漏区104和源区105之后，去除器件表面残余的氮化物层103、垫底氧化层102和光刻胶。
S45、对器件进行快速热退火(RTA)，激活源区105和漏区104的杂质。
S5、利用外延层转印技术在第一衬底101上制备InGaAs沟道层108，使InGaAs沟道层108覆盖漏区104并且与源区105部分交叠，请参见图2g。
具体地，请参见图3，图3为本发明实施例提供的一种利用外延层转印技术制备InGaAs沟道层的示意图。利用外延层转印技术制备InGaAs沟道层108的具体步骤如下：
S51、选取第二衬底201。本实施例中，采用GaAs作为第二衬底201。
S52、在第二衬底201上生长InP牺牲层202。
S53、在InP牺牲层202上生长InGaAs沟道层108。
具体地，利用金属有机气相淀积法(MOCVD)在第二衬底201上生长InP牺牲层202以及InGaAs层108，如图3中的步骤(A)所示；InGaAs层108的厚度为5～20nm，选择轻掺杂材料，其掺杂浓度约为1×1015cm-3。
S54、将InGaAs沟道层108与InP牺牲层202、第二衬底201进行分离。
S541、刻蚀InGaAs沟道层108，在InGaAs沟道层108上形成若干沟槽203。
具体地，利用感应耦合等离子体刻蚀(ICP)技术对InGaAs沟道层108进行刻蚀，刻蚀至InP牺牲层202的表面，从而在InGaAs沟道层108上形成若干沟槽，如图3中的步骤(B)所示。形成若干沟槽的作用是为了后续更快速的将InP牺牲层202刻蚀掉。
本实施例中，将InGaAs沟道层108刻蚀形成条状，条状的面积可以根据TFET所需的沟道层的面积进行刻蚀，在后续转移时，可以转移一条InGaAs沟道层，也可以同时转移多条InGaAs沟道层；即在第二衬底201上制备一层InGaAs沟道层108，经过刻蚀转移后，该层InGaAs沟道层108可以应用于一个TFET器件，也可以应用于多个TFET器件。
在另一个实施例中，InGaAs沟道层108也可以根据TFET的设计需求刻蚀为圆形、梯形等其他形状。
S542、通过若干沟槽203选择性刻蚀掉InP牺牲层202以降低InGaAs沟道层108与InP牺牲层202的接触面积，如图3中的步骤(C)和步骤(D)所示。
具体地，将器件放置在HCl:H3PO4体积比为1:3的溶液中，使得溶液通过若干沟槽203和InP牺牲层202的四周对InP牺牲层202进行选择性腐蚀；在对InP牺牲层202进行选择腐蚀时，InP牺牲层202并不是全部被腐蚀掉，而是顺着InGaAs沟道层108中间的若干沟槽203腐蚀InP，这样会使得InP牺牲层202与InGaAs沟道层108的接触面积变小，便于印柔性图章粘章204将InGaAs沟道层108从InP牺牲层202上粘附起。
本实施例中，溶液通过沟槽203和InP牺牲层202的四周同时对InP牺牲层202进行腐蚀，具有更快的腐蚀速度，进而可以降低腐蚀溶液对InGaAs沟道层108的影响。
S543、采用柔性图章粘章204将所述InGaAs沟道层108粘附起以使所述InGaAs沟道层108与所述InP牺牲层202、所述第二衬底201分离。
具体地，由于经过腐蚀，InP牺牲层202与InGaAs沟道层108的接触面积变小，因此，利用柔性图章粘章204的粘附力可以将InGaAs沟道层108从InP牺牲层202上粘附起来，从而使得InGaAs沟道层108与残余的InP牺牲层202、第二衬底201分离开，如图3中的步骤(E)和(F)所示，
S55、将InGaAs沟道层108放置在第一衬底101上并键合第一衬底101和InGaAs沟道层108。
将InGaAs沟道层108粘附起以后，将粘附在柔性图章粘章204上的InGaAs沟道层108转移放置在第一衬底101上，如图3中的步骤(G)所示，使得InGaAs沟道层108覆盖漏区4并且与源区5部分交叠，该交叠长度可以根据实际的需求进行调控，本实施例中，该交叠长度选取25nm；之后键合InGaAs沟道层108和第一衬底101，并且去除柔性图章粘章204，如图3中的步骤(H)和步骤(I)所示。本实施例中，柔性图章可以选取聚二甲基硅氧烷(PDMS)。
本实施例的制备方法采用外延层转印技术在第一衬底上制备InGaAs沟道层，不仅可以避免直接在第一衬底上生长InGaAs沟道层而导致的界面缺陷，进而可以避免界面缺陷向InGaAs沟道层延伸，防止InGaAs沟道层薄膜质量退化，而且还可以在一定程度上缓解热膨胀系数失配，降低界面缺陷密度，从而抑制陷阱辅助隧穿，进而从工艺角度改善器件的亚阈值摆幅。
S6、在InGaAs沟道层108上生长栅氧化层109，请参见图2h。
具体地，利用原子层淀积方法(ALD)在InGaAs沟道层108上淀积1～5nm栅氧化层109，并对器件进行退火。
本实施例中，InGaAs沟道层108和栅氧化层109越薄，栅控能力就越强，但是却更容易发生漏电，制备难度增强，InGaAs沟道层108和栅氧化层109越厚，栅控能力就越弱，但是不易发生漏电，制备难度也降低，因此，本实施例将InGaAs沟道层108设置为5～20nm、栅氧化层109设置为1～5nm，这一厚度的设置综合考虑栅控能力、漏电现象以及制备难度，是比较合理的范围。
S7、在栅氧化层109上淀积绝缘层110以隔离器件和金属，然后通过化学机械抛光法(CMP)将绝缘层110磨平；利用光刻在栅极区域、源极区域、漏极区域对应的绝缘层110中开孔，并在开孔中淀积欧姆接触金属，分别形成源极111、漏极112和栅极113，请参见图2i；之后对各个TFET器件之间进行金属化互连；最后在整个器件之上淀积钝化层，把接触点打开，提供外界对芯片的电接触。
本实施例的制备方法以制备平面隧穿场效应晶体管为目的，将外延层转印技术制备InGaAs沟道层与TFET器件的结构相结合，最终制备得到平面结构的TFET，平面结构有利于实现器件对准、电极隔离和器件互联，进而有利于实现高性能的异质集成系统。
实施例二
请参见图4，图4为本发明实施例提供的一种基于转印技术的平面隧穿场效应晶体管的结构示意图。该平面隧穿场效应晶体管由实施例一所述的制备方法制得，包括：第一衬底101、漏区104、源区105、InGaAs沟道层108、栅氧化层109、源极111、漏极112、栅极113。
其中，漏区104位于第一衬底101的一端；源区105位于第一衬底101的另一端；InGaAs沟道层108位于第一衬底101上，InGaAs沟道层108覆盖漏区104且与源区105存在部分交叠区；栅氧化层109位于InGaAs沟道层108上；源极111位于源区105上；漏极112位于InGaAs沟道层108上且位于漏区104的上方；栅极113位于栅氧化层109上方靠近源区105的一端。
具体地，本实施例的隧穿场效应晶体管为N型异质结隧穿场效应晶体管；其第一衬底101为轻掺杂Si，掺杂浓度为1×1014～2×1015cm-3；源区105为P型重掺杂，其掺杂浓度约为5×1019cm-3；漏区104为N型重掺杂，其掺杂浓度约为1×1019cm-3；InGaAs沟道层108选择轻掺杂的InGaAs材料，其掺杂浓度约为1×1015cm-3，其厚度TInGaAs为5～20nm，本实施例中InGaAs沟道层108为5nm；栅氧化层的厚度tox为1～5nm，本实施例中栅氧化层109厚度为1nm。
本实施例的平面隧穿场效应晶体管中，电子隧穿的方向是从P型重掺杂的源区105指向InGaAs沟道层108，因而有栅电极平行于电子隧穿界面，隧穿界面上的每个点到栅电极的距离相等，电场沿InGaAs/P+Si界面隧穿几率均匀分布，整个InGaAs/P+Si界面都是有效隧穿界面；这一方面将电子有效隧穿面积从垂直纳米线结构的狭窄的源、沟道和栅的交界面解放出来，利于增大有效隧穿面积，提高器件导通电流；另一方面，器件导通电流还可以根据实际需求，通过InGaAs沟道层与P+Si源区105交叠长度来调控，增加了电路设计灵活度。而且，由于沿InGaAs与P+Si界面隧穿几率均匀分布，栅对隧穿界面上的隧穿过程是同步调控的，有望得到更加陡峭的开关曲线，从而在一定程度上改善器件亚阈值摆幅。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，包括步骤：
在第一衬底(101)的一端制备漏区(104)，在所述第一衬底(101)的另一端制备源区(105)；
利用外延层转印技术在所述第一衬底(101)上制备InGaAs沟道层(108)，使所述InGaAs沟道层(108)覆盖所述漏区(104)并且与所述源区(105)部分交叠；
在所述InGaAs沟道层(108)上生长栅氧化层(109)。
2.如权利要求1所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，在第一衬底(101)的一端制备漏区(104)，在所述第一衬底(101)的另一端制备源区(105)之前，包括：
在所述第一衬底(101)上生长垫底氧化层(102)；
在所述垫底氧化层(102)上生长氮化物层(103)。
3.如权利要求2所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，在第一衬底(101)的一端制备漏区(104)，在所述第一衬底(101)的另一端制备源区(105)，包括：
刻蚀所述氮化物层(103)和所述垫底氧化层(102)，在所述第一衬底(101)的一端表面形成第一离子注入区域(106)；
在所述第一离子注入区域(106)对所述第一衬底(101)进行离子注入，形成漏区(104)；
刻蚀所述氮化物层(103)和所述垫底氧化层(102)，在所述第一衬底(101)的另一端表面形成第二离子注入区域(107)；
在所述第二离子注入区域(107)对所述第一衬底(101)进行离子注入，形成源区(105)。
4.如权利要求1所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，利用外延层转印技术在所述第一衬底(101)上制备InGaAs沟道层(108)，包括：
在第二衬底(201)上生长InP牺牲层(202)；
在所述InP牺牲层(202)上生长InGaAs沟道层(108)；
将所述InGaAs沟道层(108)与所述InP牺牲层(202)、所述第二衬底(201)进行分离；
将所述InGaAs沟道层(108)放置在所述第一衬底(101)上。
5.如权利要求4所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，将所述InGaAs沟道层(108)与所述InP牺牲层(202)、所述第二衬底(201)进行分离，包括：
刻蚀所述InGaAs沟道层(108)，在所述InGaAs沟道层(108)上形成若干沟槽(203)；
通过若干所述沟槽(203)选择性刻蚀所述InP牺牲层(202)以降低所述InGaAs沟道层(108)与所述InP牺牲层(202)的接触面积；
采用柔性图章粘章(204)将所述InGaAs沟道层(108)粘附起以使所述InGaAs沟道层(108)与所述InP牺牲层(202)、所述第二衬底(201)分离。
6.如权利要求5所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，将所述InGaAs沟道层(108)放置在所述第一衬底(101)上，包括：
将粘附在所述柔性图章粘章(204)上的所述InGaAs沟道层(108)转移放置在所述第一衬底(101)上；
键合所述InGaAs沟道层(108)和所述第一衬底(101)；
去除所述柔性图章粘章(204)。
7.如权利要求1所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，所述InGaAs沟道层(108)的厚度为5～20nm。
8.如权利要求1所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，所述栅氧化层(109)的厚度为1～5nm。
9.如权利要求1所述的基于转印技术的平面隧穿场效应晶体管的制备方法，其特征在于，在所述InGaAs沟道层(108)上生长栅氧化层(109)之后，还包括：
在所述栅氧化层(109)上淀积绝缘层(110)；
在所述绝缘层(110)中制备源极(111)、栅极(113)和漏极(112)，其中，所述源极(111)位于所述源区(105)上，所述漏极(112)位于所述InGaAs沟道层(108)上且位于所述漏区(104)上方，所述栅极(113)位于所述栅氧化层(109)上方。
10.一种基于转印技术的平面隧穿场效应晶体管，其特征在于，由如权利要求1～9任一项所述的制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974288.5A CN110828312A (zh) | 2019-10-14 | 2019-10-14 | 一种基于转印技术的平面隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910974288.5A CN110828312A (zh) | 2019-10-14 | 2019-10-14 | 一种基于转印技术的平面隧穿场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110828312A true CN110828312A (zh) | 2020-02-21 |
Family
ID=69549097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910974288.5A Pending CN110828312A (zh) | 2019-10-14 | 2019-10-14 | 一种基于转印技术的平面隧穿场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828312A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227303B2 (en) * | 2008-07-21 | 2012-07-24 | Samsung Electronics Co., Ltd. | Methods of manufacturing CMOS transistor |
| CN108321197A (zh) * | 2018-02-24 | 2018-07-24 | 中国科学院微电子研究所 | 一种遂穿场效应晶体管及其制造方法 |
| CN109065615A (zh) * | 2018-06-12 | 2018-12-21 | 西安电子科技大学 | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 |
-
2019
- 2019-10-14 CN CN201910974288.5A patent/CN110828312A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227303B2 (en) * | 2008-07-21 | 2012-07-24 | Samsung Electronics Co., Ltd. | Methods of manufacturing CMOS transistor |
| CN108321197A (zh) * | 2018-02-24 | 2018-07-24 | 中国科学院微电子研究所 | 一种遂穿场效应晶体管及其制造方法 |
| CN109065615A (zh) * | 2018-06-12 | 2018-12-21 | 西安电子科技大学 | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| DOO-SEUNG UM 等: "InGaAs Nanomembrane/Si van der Waals Heterojunction Photodiodes with Broadband and High Photoresponsivity", 《ACS APPLIED MATERIALS & INTERFACES》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910278B2 (en) | Semiconductor device, method of manufacturing the same and electronic device including the same | |
| KR100903902B1 (ko) | 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조 | |
| US8779475B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI234283B (en) | Novel field effect transistor and method of fabrication | |
| US20140048765A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103594496B (zh) | 半导体器件及其制造方法 | |
| US8288238B2 (en) | Method for fabricating a tunneling field-effect transistor | |
| KR101745792B1 (ko) | Finfet 디바이스의 구조물 및 형성 방법 | |
| WO2011160477A1 (zh) | 一种应变沟道场效应晶体管及其制备方法 | |
| CN109065615B (zh) | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| US9548381B1 (en) | Method and structure for III-V nanowire tunnel FETs | |
| US20120261744A1 (en) | Microelectronic device structure and manufacturing method thereof | |
| US20120289004A1 (en) | Fabrication method of germanium-based n-type schottky field effect transistor | |
| TW201946221A (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| US9691878B2 (en) | Method of manufacturing MOSFET | |
| CN102769033A (zh) | 具有高击穿电压的hemt及其制造方法 | |
| TWI701835B (zh) | 高電子遷移率電晶體 | |
| JPH1012883A (ja) | 半導体装置 | |
| CN108133960B (zh) | 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法 | |
| CN103367394B (zh) | 半导体器件及其制造方法 | |
| US11404568B2 (en) | Semiconductor device having interface structure | |
| US9324835B2 (en) | Method for manufacturing MOSFET | |
| KR101020841B1 (ko) | 씨모스 장치 및 이의 제조방법 | |
| KR101682420B1 (ko) | 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200221 |
|
| RJ01 | Rejection of invention patent application after publication |