CN110828170A

CN110828170A - 多层陶瓷电容器

Info

Publication number: CN110828170A
Application number: CN201811590018.6A
Authority: CN
Inventors: 朴今珍; 南光熙; 郑永彬; 李明佑; 金锺翰
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2018-08-09
Filing date: 2018-12-25
Publication date: 2020-02-21
Anticipated expiration: 2038-12-25
Also published as: US20200051747A1; KR102163417B1; US20200051748A1; CN110828170B; US10872727B2; KR20190121143A; US10872726B2

Abstract

本发明提供一种多层陶瓷电容器，所述多层陶瓷电容器包括：陶瓷主体，包括介电层以及设置为彼此面对的第一内电极和第二内电极，并且介电层介于第一内电极和第二内电极之间；以及第一外电极和第二外电极，设置在陶瓷主体的外表面上并分别电连接到第一内电极和第二内电极。介电层包括介电晶粒，在介电晶粒中的至少两个介电晶粒之间存在晶界，并且晶界中的Si/Ti摩尔比满足15％至40％。

Description

多层陶瓷电容器

本申请要求于2018年8月9日在韩国知识产权局提交的第10-2018-0092878号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种能够提高可靠性的多层陶瓷电容器。

背景技术

通常，使用陶瓷材料的电子组件(诸如电容器、电感器、压电元件、压敏电阻、热敏电阻等)包括利用陶瓷材料制成的陶瓷主体、形成在陶瓷主体中的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。

近来，随着电子产品的小型化和多功能化，片式组件也趋向于小型化和多功能化。因此，需要制造小尺寸和高电容的多层陶瓷电容器。

作为同时实现多层陶瓷电容器的小型化和高电容的方法，可通过减小介电层和电极层的厚度在多层陶瓷电容器中堆叠大量的介电层和电极层。目前，介电层的厚度为约0.6μm，并且介电层已不断发展以具有更薄的厚度。

根据如上所述的多层陶瓷电容器的小型化，加速了薄膜的介电层中的介电击穿，并且难以确保可靠性。

为了解决这些问题，已经进行了对介电组合物的研究，而对介电晶界的组合物和微结构控制的研究还不充分。

薄膜的介电层中的介电晶粒劣化的原因在于：当在介电晶粒中形成的氧空位朝向带负电的电极(-电极)移动并在负电极(-电极)的界面处累积时，晶界的活化能降低并发生隧穿。

可通过增加晶界的绝缘电阻来改善可靠性，以防止介电晶粒的劣化并增加绝缘电阻。因此，需要研究晶界。

发明内容

本公开的一方面可提供一种能够提高可靠性的多层陶瓷电容器。

根据本公开的一方面，一种多层陶瓷电容器可包括：陶瓷主体，包括介电层以及设置成彼此面对的第一内电极和第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；第一外电极和第二外电极，设置在所述陶瓷主体的外表面上并分别电连接到所述第一内电极和所述第二内电极。所述介电层可包括介电晶粒，所述介电晶粒中的至少两个介电晶粒之间可存在晶界，并且所述晶界中的Si/Ti摩尔比可满足15％至40％。

附图说明

通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：

图1是示出根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图；

图2是沿图1的I-I'线截取的截面图；

图3是图2的区域P的放大图；

图4是根据本公开的比较示例1的透射电子显微镜(TEM)分析图像；

图5是根据本公开的发明示例的透射电子显微镜(TEM)分析图像；

图6是根据本公开的发明示例的扫描电子显微镜(SEM)分析图像；以及

图7是根据本公开的比较示例1的扫描电子显微镜(SEM)分析图像。

具体实施方式

在下文中，现将参照附图详细描述本公开的示例性实施例。

图1是示出根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图。

图2是沿图1的I-I'线截取的截面图。

图3是图2的区域P的放大图。

参照图1至图3，根据本公开的示例性实施例的多层陶瓷电容器100可包括：陶瓷主体110，包括介电层111以及设置成彼此面对的第一内电极121和第二内电极122，并且介电层111介于第一内电极121和第二内电极122之间；第一外电极131和第二外电极132，设置在陶瓷主体110的外表面上并分别电连接到第一内电极121和第二内电极122。

在根据本公开的示例性实施例的多层陶瓷电容器100中，“长度方向”指的是图1的“L”方向，“宽度方向”指的是图1的“W”方向，“厚度方向”指的是图1的“T”方向。这里，“厚度方向”与介电层堆叠的方向(即“堆叠方向”)相同。

陶瓷主体110的形状没有具体限制，而是可以是如所示的六面体形状。

形成在陶瓷主体110中的多个内电极121和122的一端可暴露于陶瓷主体110的一个表面或陶瓷主体110的与所述一个表面相对的另一表面。

内电极121和122可包括具有不同极性的一对第一内电极121和第二内电极122。

第一内电极121的一端可暴露于陶瓷主体的一个表面，第二内电极122的一端可暴露于陶瓷主体的与所述一个表面相对的另一表面。

第一外电极131和第二外电极132可分别形成在陶瓷主体110的一个表面上和陶瓷主体110的与所述一个表面相对的另一表面上，且可以电连接到内电极。

形成第一内电极121和第二内电极122的材料没有具体限制，但可以是包括诸如银(Ag)、铅(Pb)、铂(Pt)、镍(Ni)和铜(Cu)的一种或更多种材料的导电膏。

第一外电极131和第二外电极132可分别电连接到第一内电极121和第二内电极122以形成电容，并且第二外电极132可连接到与第一外电极131连接到的电位不同的电位。

包括在第一外电极131和第二外电极132中的导电材料可以是镍(Ni)、铜(Cu)或它们的合金，但不具体限于此。

第一外电极131和第二外电极132中的每个的厚度可根据其用途等适当地确定，例如，可以是10μm至50μm，但不具体限于此。

根据本公开的示例性实施例，形成介电层111的原材料不受具体限制，只要可获得足够的电容即可。例如，介电层111的原材料可以是钛酸钡(BaTiO₃)粉末颗粒。

根据本公开的目的，可通过将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO₃)粉末颗粒等的粉末颗粒中来制备介电层111的材料。

介电层111处于烧结状态且可以彼此成为一体，使得彼此相邻的介电层之间的边界不是显而易见的。

内电极121和122可形成在介电层111上，并且内电极121和122以及介于内电极121和122之间的介电层111可通过烧结形成在陶瓷主体中。

陶瓷主体110可包括作为有助于形成电容器的电容的部分的有效部分A以及作为上边缘部分和下边缘部分分别形成在有效部分A的上部和下部上的上覆盖部分C和下覆盖部分C。

有效部分A可通过重复堆叠多个第一内电极121和多个第二内电极122以及介于第一内电极121和第二内电极122之间的介电层111而形成。

除了上覆盖部分C和下覆盖部分C不包括内电极之外，上覆盖部分C和下覆盖部分C可利用与介电层111的材料相同的材料形成，并且具有与介电层111的构造相同的构造。

也就是说，上覆盖部分C和下覆盖部分C可包括诸如钛酸钡(BaTiO₃)基陶瓷材料的陶瓷材料。

上覆盖部分C和下覆盖部分C可通过分别在有效部分A的上表面和下表面上沿厚度方向堆叠单个介电层或者两个或更多个介电层来形成，并且可主要用于防止由于物理应力或化学应力而损坏内电极。

可根据电容器的电容设计任意改变介电层111的厚度。在本公开的示例性实施例中，烧结后的介电层的厚度可以是每1层0.4μm或更小。

另外，烧结后的第一内电极121和第二内电极122中的每者的厚度可以是每1层0.4μm或更小。

参照图3，介电层111可包括介电晶粒11，晶界11c可存在于介电晶粒11中的至少两个介电晶粒之间，并且晶界11c中的Si/Ti摩尔比可以满足15％至40％。

介电晶粒11可具有由ABO₃表示的钙钛矿结构。

在该结构中，A可包括从由钡(Ba)、锶(Sr)、铅(Pb)和钙(Ca)组成的组中选择的一种或更多种，但不限于此。

在该结构中，B没有具体限制，并且可以是任何材料，只要它是在钙钛矿结构中能够位于B位的材料即可，并且可包括从由钛(Ti)和锆(Zr)组成的组中选择的一种或更多种。

介电晶粒可包括从由Ba_mTiO₃(0.995≤m≤1.010)、(Ba_1-XCa_x)_m(Ti_1-yZr_y)O₃(0.995≤m≤1.010、0≤x≤0.10、0<y≤0.20)、Ba_m(Ti_1-xZr_x)O₃(0.995≤m≤1.010、x≤0.10)以及稀土元素中的一种或更多种部分固溶在其中的Ba_mTiO₃(0.995≤m≤1.010)、(Ba_1-XCa_x)_m(Ti_1- _yZr_y)O₃(0.995≤m≤1.010、0≤x≤0.10、0<y≤0.20)、Ba_m(Ti_1-xZr_x)O₃(0.995≤m≤1.010、x≤0.10)组成的组中选择的一种或更多种。然而，介电晶粒不限于此。

根据本公开的示例性实施例，介电层111可包括能够在还原气氛中烧结的非还原介电组合物。在下文中，更详细地描述了形成包括介电晶粒11的介电层111的介电陶瓷组合物的各个成分。

a)基体材料粉末

介电陶瓷组合物可包含由BaTiO₃表示的基体材料粉末。

根据本公开的示例性实施例，基体材料粉末可由BaTiO₃表示，但不限于此。例如，基体材料粉末可由通过部分固溶Ca、Zr等形成的(Ba_1-xCa_x)(Ti_1-yCa_y)O₃、(Ba_1-XCa_x)(Ti_1- _yZr_y)O₃、Ba(Ti_1-yZr_y)O₃等表示。

换句话说，基体材料粉末可包含从由BaTiO₃、(Ba_1-xCa_x)(Ti_1-yCa_y)O₃(其中，x满足0≤x≤0.3，并且y满足0≤y≤0.1)、(Ba_1-XCa_x)(Ti_1-yZr_y)O₃(其中，x满足0≤x≤0.3、y满足0≤y≤0.5)和Ba(Ti_1-yZr_y)O₃(其中，0<y≤0.5)组成的组中选择的一种或更多种，但不限于此。

基体材料粉末可具有大于等于40nm且小于等于150nm的平均颗粒尺寸，但不具体限于此。

b)第一辅助成分

根据本公开的示例性实施例，介电陶瓷组合物还可包含含有Mn、V、Cr、Fe、Ni、Co、Cu和Zn中的至少一种的氧化物或碳酸盐作为第一辅助成分。

作为第一辅助成分，基于100mol％的基体材料粉末，包含Mn、V、Cr、Fe、Ni、Co、Cu和Zn中的至少一种的氧化物或碳酸盐可具有0.05mol％至2.0mol％的含量。

第一辅助成分可用于降低烧结温度并改善应用介电陶瓷组合物的多层陶瓷电容器的高温耐受电压性能。

基于100mol％的基体材料粉末所包括的第一辅助成分的含量和下面将描述的第二辅助成分至第六辅助成分的每个的含量可通过每个辅助成分中包含的金属离子的mol％来定义。

在第一辅助成分的含量小于0.05mol％的情况下，烧结温度可能高并且高温耐受电压性能可能略微劣化。

在第一辅助成分的含量为大于2.0mol％的情况下，高温耐受电压性能和室温电阻率(room temperature specific resistance)可能劣化。

具体地，根据本公开的示例性实施例的介电陶瓷组合物还可包含基于100mol％的基体材料粉末具有含量为0.05mol％至2.0mol％的第一辅助成分，使得可执行低温烧结工艺，并且可获得优异的高温耐受电压性能。

c)第二辅助成分

根据本公开的示例性实施例，介电陶瓷组合物还可包含第二辅助成分，第二辅助成分包括包含固定价态受体元素Mg的氧化物或碳酸盐。

介电陶瓷组合物还可包含基于100mol％的基体材料粉末的含量为0.0mol％至2.0mol％的第二辅助成分(包含固定价态受体元素Mg的氧化物或碳酸盐)。

第二辅助成分(固定价态受体元素以及包含固定价态受体元素的组合物)可控制微结构(抑制异常晶粒生长)并赋予介电陶瓷组合物抗还原性。

当基于100mol％的基体材料粉末，第二辅助成分的含量大于2.0mol％时，由于可能降低介电常数，因此不是优选的。

d)第三辅助成分

根据本公开的示例性实施例，介电陶瓷组合物还可包含第三辅助成分，第三辅助成分包括包含Y、Dy、Ho、Er、Gd、Ce、Nd、Pm、Eu、Tb、Tm、Yb、Lu和Sm中的至少一种的氧化物或碳酸盐。

介电陶瓷组合物还可包含基于100mol％的基体材料粉末的含量为0.0mol％至4.0mol％的第三辅助成分(包含Y、Dy、Ho、Er、Gd、Ce、Nd、Pm、Eu、Tb、Tm、Yb、Lu和Sm中的至少一种的氧化物或碳酸盐)。

第三辅助成分可用于防止应用有根据本公开的示例性实施例的介电陶瓷组合物的多层陶瓷电容器的可靠性的劣化。

当第三辅助成分的含量大于4.0mol％时，可靠性可能降低，介电陶瓷组合物的介电常数可能降低，并且高温耐受电压性能可能劣化。

e)第四辅助成分

根据本公开的示例性实施例，介电陶瓷组合物可包括第四辅助成分，第四辅助成分包括包含Ba的氧化物或碳酸盐。

介电陶瓷组合物可包含基于100mol％的基体材料粉末的含量为0.0mol％至4.15mol％的第四辅助成分(包含Ba的氧化物或碳酸盐)。

可基于第四辅助成分中包括的Ba元素的含量来确定第四辅助成分的含量，而不用对诸如氧化物或碳酸盐的添加类型进行分类。

第四辅助成分可用于促进烧结并控制介电陶瓷组合物的介电常数。当基于100mol％的基体材料粉末，第四辅助成分的含量大于4.15mol％时，介电常数可能降低或烧结温度可能升高。

f)第五辅助成分

根据本公开的示例性实施例，介电陶瓷组合物可包含第五辅助成分，第五辅助成分包括从由Ca和Zr中的至少一种元素的氧化物和碳酸盐组成的组中选择的一种或更多种。

介电陶瓷组合物还可包含基于100mol％的基体材料粉末的含量为0.0mol％至20.0mol％的第五辅助成分(包含Ca和Zr中的至少一种的氧化物或碳酸盐)。

可基于第五辅助成分中包括的Ca和Zr中的至少一种元素的含量来确定第五辅助成分的含量，而不用对诸如氧化物或碳酸盐的添加类型进行分类。

第五辅助成分可以在介电陶瓷组合物中形成核-壳结构，以改善介电常数并提高可靠性。在基于100mol％的基体材料粉末，第五辅助成分的含量为20.0mol％或更低的情况下，可提供具有高介电常数和良好的高温耐受电压性能的介电陶瓷组合物。

在基于100mol％的基体材料粉末，第五辅助成分的含量大于20.0mol％的情况下，室温介电常数可能降低并且高温耐受电压性能可能劣化。

g)第六辅助成分

根据本公开的示例性实施例，介电陶瓷组合物还可包含含有Si和Al中的至少一种的氧化物或含有Si的玻璃化合物作为第六辅助成分。

介电陶瓷组合物还可包含基于100mol％的基体材料粉末的含量为0.0mol％至4.0mol％的第六辅助成分(包含Si和Al中的至少一种的氧化物或包含Si的玻璃化合物)。

可基于第六辅助成分中包括的Si和Al中的至少一种元素的含量来确定第六辅助成分的含量，而不用对诸如玻璃、氧化物或碳酸盐的添加类型进行分类。

第六辅助成分可用于降低烧结温度并改善应用有介电陶瓷组合物的多层陶瓷电容器的高温耐受电压性能。

当基于100mol％的基体材料粉末，第六辅助成分的含量大于4mol％时，由于烧结性和致密性可能降低并且可能形成第二相，因此不是优选的。

最近，随着电子产品的小型化和多功能化，片式组件也趋向于小型化和多功能化。因此，需要制造小尺寸和高电容的多层陶瓷电容器。

薄膜的介电层中的介电晶粒劣化的原因在于：当在介电晶粒中形成的氧空位朝向负电极(-电极)移动并在负电极(-电极)的界面处累积时，晶界的活化能降低，并发生隧穿。

可通过增加晶界的绝缘电阻来改善可靠性，以防止介电晶粒的劣化并增强绝缘电阻。

根据本公开的示例性实施例，介电层111可包括介电晶粒11，晶界11c可存在于介电晶粒11中的至少两个介电晶粒之间，并且晶界11c中的Si/Ti摩尔比可满足15％至40％，从而可防止介电晶粒的劣化并且可以增强晶界的绝缘电阻。

因此，可改善根据本公开的示例性实施例的多层陶瓷电容器的可靠性。

换句话说，根据本公开的示例性实施例，如图3所示，介电层111中的介电晶粒11的尺寸可以是均匀的，并且可清楚地观察到晶界11c。

晶界11c中的硅(Si)浓度可以高。具体地，根据本公开的示例性实施例，晶界11c中的Si/Ti摩尔比可满足15％至40％。

因此，可增强介电晶界的绝缘电阻，从而提高可靠性。

当晶界11c中的Si/Ti摩尔比小于15％时，晶界11c中的Si浓度可能低，使得绝缘电阻可能降低以降低可靠性。

同时，当晶界11c中的Si/Ti摩尔比大于40％时，晶界11c中的Si浓度可能过高，使得介电常数可能降低。

根据本公开的示例性实施例，晶界11c的厚度可以是0.2nm至5nm，同时晶界11c中的Si/Ti摩尔比可满足15％至40％。

由于晶界11c的厚度满足0.2nm至5nm，因此可以在介电层111中清楚地识别晶界11c，并且可以增强晶界11c的绝缘电阻，从而提高多层陶瓷电容器的可靠性。

更优选地，晶界11c的厚度可以是1.5nm至5nm。

通过将晶界11c的厚度形成为比现有技术的厚度厚，可增强介电晶界11c的绝缘电阻以提高可靠性。

当晶界11c的厚度薄时，绝缘电阻可能降低，使得可靠性可能劣化。

另一方面，随着晶界11c的厚度厚，可降低介电常数。

根据本公开的示例性实施例，多层陶瓷电容器100是超小和高容量的产品。介电层111可具有0.4μm或更小的厚度，并且第一内电极121和第二内电极122可具有0.4μm或更小的厚度，但是其厚度不必限于此。

换句话说，由于根据本公开的示例性实施例的多层陶瓷电容器100是超小且高容量的产品，所以介电层111以及第一内电极121和第二内电极122的厚度与根据现有技术的产品相比薄。因此，在应用有薄的介电层和薄的电极层的多层陶瓷电容器中，由于介电层的绝缘电阻的劣化导致的缺陷率的增加成为问题。

也就是说，包括在根据现有技术的多层陶瓷电容器中的介电层和内电极具有分别比包括在根据本公开的示例性实施例的多层陶瓷电容器中的介电层和内电极的厚度相对厚的厚度。即使不调整如在本公开的示例性实施例中的介电晶界的厚度和晶界处的Si浓度，介电晶界的厚度和晶界处的Si浓度也不受到显著影响。

然而，在如本公开的示例性实施例中应用厚度为0.4μm或更小的薄膜介电层和内电极的产品中，需要调整如在本公开的示例性实施例中的介电晶界的厚度和晶界11c中的Si浓度。

也就是说，通过如在本公开的示例性实施例中将介电晶界的厚度调整为满足0.2nm至5nm并且将晶界11c中的Si/Ti摩尔比调整为满足15％至40％，即使在其中介电层111以及第一内电极121和第二内电极122具有0.4μm或更小的厚度的薄膜的情况下，也可以增强介电晶界的绝缘电阻，以提高可靠性。

薄膜不意味着介电层111以及第一内电极121和第二内电极122的厚度为0.4μm或更小，并且可包括具有比根据现有技术的产品的介电层和内电极的厚度薄的厚度的介电层和内电极。

根据本公开的示例性实施例，介电晶粒11可具有核-壳结构。

参照图3，介电晶粒11可具有核11a和围绕核11a的壳11b。

在介电晶粒11中，Si/Ti摩尔比可从核11a朝向壳11b和晶界11c增加。

具体地，核11a中的Si/Ti摩尔比可小于1％，并且壳11b中的Si/Ti摩尔比可小于5％且大于1％，但核11a和壳11b的Si/Ti摩尔比不必限于此。

换句话说，在介电晶粒11中，Si/Ti摩尔比小于1％的区域可定义为核11a，并且Si/Ti摩尔比小于5％且大于1％的区域可定义为壳11b。

陶瓷主体110可包括有效部分A以及分别形成在有效部分A的上部和下部上的覆盖部分C，在有效部分A中，通过包括设置为彼此面对的第一内电极121和第二内电极122以及介于第一内电极121和第二内电极122之间的介电层111形成电容。

根据本公开的另一示例性实施例，包括在覆盖部分C中的介电晶粒11的晶界11c的Si/Ti摩尔比可大于包括在有效部分A中的介电晶粒11的晶界11c的Si/Ti摩尔比。

通过将包括在覆盖部分C中的介电晶粒11的晶界11c的Si/Ti摩尔比控制为大于包括在有效部分A中的介电晶粒11的晶界11c的Si/Ti摩尔比，可以改善耐湿性能以及绝缘电阻的可靠性。

包括在覆盖部分C中的介电晶粒11的晶界11c的Si/Ti摩尔比可以是15％至50％，但不必限于此。

当包括在覆盖部分C中的介电晶粒11的晶界11c的Si/Ti摩尔比小于15％时，绝缘电阻可能降低并且耐湿性和可靠性可能差。

当包括在覆盖部分C中的介电晶粒11的晶界11c的Si/Ti摩尔比大于50％时，介电常数可能降低。

在下文中，尽管通过发明示例和比较示例详细描述了本公开，该描述有助于具体理解本公开，但本公开的范围不限于以下发明示例。

(发明示例)

在本公开的发明示例中，通过将诸如Si、Mg、Mn、Dy等的添加剂、粘合剂和诸如乙醇等的有机溶剂添加到包含钛酸钡(BaTiO₃)粉末的介电材料粉末中来制备介电浆料，然后通过湿法混合，在载体膜上涂敷和干燥介电浆料以形成陶瓷生片，从而形成介电层。

这里，添加到钛酸钡的所有元素的添加剂以40nm或更小的尺寸均匀分散并添加，并且Si以10nm或更小的尺寸均匀分散并添加。

通过混合陶瓷粉末、粘合剂和溶剂以制备浆料、并通过刮刀法将制备的浆料形成为具有几μm厚度的片状来制造陶瓷生片。

然后，制备包含40重量份至50重量份(基于100重量份的导电膏)的镍粉末的用于内电极的导电膏，其中，镍粉末中镍晶粒的平均尺寸为0.1μm至0.2μm。

通过丝网印刷法将用于内电极的导电膏涂敷在生片上以形成内电极图案，将其上设置有内电极图案的生片堆叠以形成层压体，然后压制并切割层压体。

此后，加热切割的层压体以去除粘合剂，然后在高温还原气氛中烧结以形成陶瓷主体。

在烧结期间，陶瓷主体在还原气氛(0.1％H₂/99.9％N₂、H₂O/H₂/N₂气氛)下在1100℃至1200℃的温度下烧结2小时，然后在氮气(N₂)气氛下在1000℃的温度下进行再氧化3小时，由此执行热处理。

此外，通过在降低温度的工艺中快速降低温度，介电层111中的介电晶粒11的尺寸可以是均匀的，晶界11c的厚度可满足0.2nm至5nm，并且晶界11c中的Si/Ti摩尔比可满足15％至40％。

接下来，利用铜(Cu)膏对烧结的陶瓷主体进行终止处理，然后进行电极烧结处理，从而形成外电极。

此外，将陶瓷主体110中的介电层111以及第一内电极121和第二内电极122制造为使得烧结后的厚度为0.4μm或更小。

(比较示例1)

除了在烧结工艺中降低陶瓷主体的温度时缓慢冷却陶瓷主体之外，按照与上述发明示例相同的方式执行比较示例1。

(比较示例2)

除了使用50nm尺寸的Si添加剂，并且在烧结工艺中降低陶瓷主体的温度时缓慢冷却陶瓷主体之外，按照与上述发明示例相同的方式执行比较示例2。

相对于作为如上完成的发明示例以及比较示例1和比较示例2(它们为原型多层陶瓷电容器(Prototype MLCC)样品)评价介电常数、介电损耗(DF)、击穿电压(BDV)、绝缘电阻(IR)缺陷率和耐湿负载缺陷率等。

使用LCR测量仪在1kHz和AC 1.0V/μm的条件下测量MLCC片的室温电容和介电损耗。

在对10个样品施加DC 10V/μm的状态下，在60秒后测量绝缘电阻(IR)。

利用keithely测量仪测量击穿电压(BDV)。测量在以扫描方式施加从0V至1.00000V的电压之后电流值变为10mA时的瞬间的电压值作为BDV值。

下面的表1示出了根据实验示例(发明示例和比较示例)的原型多层陶瓷电容器的电特性。

[表1]

通过扫描电子显微镜(SEM)图像和透射电子显微镜(TEM)图像观察电介质的微结构。

图4是根据本公开的比较示例1的透射电子显微镜(TEM)分析图像。

图5是根据本公开的发明示例的透射电子显微镜(TEM)分析图像。

参照图4，可以理解的是，根据本公开的比较示例1的介电晶粒中的晶界是可区分的，但是薄的，使得绝缘电阻低。

另一方面，参照具有与图4相同比例的图5，可以理解的是，根据本公开的发明示例的介电晶粒中的晶界相对清楚地区分，并且还具有厚的厚度。

可以理解的是，根据本公开的发明示例，由于晶界相对清楚地区分，并且还具有厚的厚度，因此提高了绝缘电阻，使得可靠性是优异的。

图6是根据本公开的发明示例的扫描电子显微镜(SEM)分析图像。

参照图6，可以理解的是，在根据本公开的发明示例的介电层内部的微结构中清楚地观察到介电晶粒的边界。

另一方面，参照图7，可以理解的是，在根据本公开中的比较示例1的介电层内部的微结构中的介电晶粒的边界不清楚。

如上面所阐述的，根据本公开的示例性实施例，在包括在陶瓷主体中的介电层中的介电晶粒中，可通过控制介电晶界的组合物和厚度来改善介电晶界的绝缘电阻，从而提高可靠性。

虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员而言将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。

Claims

1.一种多层陶瓷电容器，包括：

陶瓷主体，包括介电层以及设置为彼此面对的第一内电极和第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；以及

第一外电极和第二外电极，设置在所述陶瓷主体的外表面上并分别电连接到所述第一内电极和所述第二内电极，

其中，所述介电层包括介电晶粒，所述介电晶粒中的至少两个介电晶粒之间存在晶界，并且

所述晶界中的Si/Ti摩尔比满足15％至40％。

2.根据权利要求1所述的多层陶瓷电容器，其中，所述晶界的厚度为0.2nm至5nm。

3.根据权利要求1所述的多层陶瓷电容器，其中，所述晶界的厚度为1.5nm至5nm。

4.根据权利要求1所述的多层陶瓷电容器，其中，所述介电层的厚度为0.4μm或更小，并且所述第一内电极的厚度和所述第二内电极的厚度为0.4μm或更小。

5.根据权利要求1所述的多层陶瓷电容器，其中，所述介电晶粒具有核-壳结构。

6.根据权利要求5所述的多层陶瓷电容器，其中，在所述介电晶粒中，Si/Ti摩尔比从所述核朝向所述壳和所述晶界增加。

7.根据权利要求5所述的多层陶瓷电容器，其中，所述核中的Si/Ti摩尔比小于1％。

8.根据权利要求5所述的多层陶瓷电容器，其中，所述壳中的Si/Ti摩尔比小于5％且大于1％。

9.根据权利要求1所述的多层陶瓷电容器，其中，所述陶瓷主体包括：有效部分以及分别设置在所述有效部分的上部和下部上的覆盖部分，所述有效部分包括设置成彼此面对的所述第一内电极和所述第二内电极以及介于所述第一内电极和所述第二内电极之间的所述介电层。

10.根据权利要求9所述的多层陶瓷电容器，其中，包括在所述覆盖部分中的所述介电层中的所述介电晶粒的所述晶界的Si/Ti摩尔比高于包括在所述有效部分中的所述介电层中的所述介电晶粒的所述晶界的Si/Ti摩尔比。

11.根据权利要求9所述的多层陶瓷电容器，其中，包括在所述覆盖部分中的所述介电层中的所述介电晶粒的所述晶界的Si/Ti摩尔比为15％至50％。