CN110827891A - 信号转换单元、存储器以及应用于存储器的驱动方法 - Google Patents

Abstract

本申请实施例公开了信号转换单元、存储器以及应用于存储器的驱动方法。该信号转换单元的使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端，基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端；读写地址确定模块基于第一使能信号，将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号提供至地址信号输出端。该实施方式可以提高存储器中的数据存储容量；减小存储器所占用的版图的面积。

Description

信号转换单元、存储器以及应用于存储器的驱动方法

技术领域

本申请涉及存储技术领域，尤其涉及信号转换单元、存储器以及应用于存储器的驱动方法。

背景技术

随着电子技术的发展，应用于各种电子设备的处理器的处理速度得到了大大的提升。同时，为了使得电子设备具有更多的功能，需要在电子设备的内部设置更多的集成电路，或者在同一个集成电路中集成更多器件以实现对电子设备进行优化的目的。这样一来，尺寸规格较小的集成电路或处理芯片的需求量不断增长。

为了满足处理器的处理速度，节省处理器进行数据读取以及存储的时间，对于存储容量大、读写速度快的存储器的需求也不断增长。现有的SARM(Static Random-AccessMemory，静态随机存取存储器)通常包括一个工作周期只可进行读数据或者写数据的单端口SRAM和一个工作周期可同时进行读数据和写数据的伪双端口SRAM。

发明内容

本申请实施例提出了信号转换单元、存储器以及应用于存储器的驱动方法。

第一方面，本申请实施例提供了一种信号转换单元，包括读写状态控制端、写使能输入端、读使能输入端、写地址输入端、读地址输入端、第一使能输出端、第二使能输出端、地址信号输出端、使能控制模块以及读写地址确定模块；使能控制模块与读写状态控制端、写使能输入端、读使能输入端、第一使能输出端以及第二使能输出端连接；读写地址确定模块与写地址输入端、读地址输入端、第一使能输出端以及地址信号输出端连接；使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端；使能控制模块基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端；读写地址确定模块基于第一使能信号，将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号提供至地址信号输出端。

在一些实施例中，信号转换单元还包括数据读取输入端、数据读取输出端以及触发器，触发器与数据读取输入端以及数据读取输出端连接，触发器用于将数据读取输入端从外部接收到的数据周期性地提供至数据读取输出端。

在一些实施例中，使能控制模块被配置成：将读写状态控制信号与写使能信号进行逻辑与操作生成第一使能信号，将第一使能信号提供至第一使能输出端；将读写状态控制信号反相后与读使能信号进行逻辑与操作，得到输出信号；将第一使能信号与输出信号进行或操作，生成第二使能信号，将第二使能信号提供至第二使能输出端。

在一些实施例中，使能控制模块包括反相器、第一与门、第二与门以及或门；第一与门的第一输入端与读写状态控制端连接，第一与门的第二输入端与写使能输入端连接，第一与门的输出端与第一使能输出端和或门的第一输入端连接；反相器的输入端与读写状态控制端连接，反相器的输出端与第二与门的第一输入端连接；第二与门的第二输入端与读使能输入端连接，第二与门的输出端与或门的第二输入端连接；或门的输出端与第二使能输出端连接。

在一些实施例中，读写确定模块被配置成：确定第一使能信号是否为写有效信号；响应于确定第一使能信号为写有效信号，将写地址输入端接收到的写地址信号提供至地址信号输出端；响应于确定第一使能信号为写无效信号，将读地址输入端接收到的读地址信号提供至地址信号输出端。

在一些实施例中，信号转换单元的工作模式包括以下之一：读写数据模式、只写数据模式和只读数据模式，各工作模式的工作周期包括第一子周期和第二子周期；在第一子周期期间，读写状态控制信号为第一电平信号，在第二子周期期间，读写状态控制信号为第二电平信号；在读写数据模式期间，读使能信号为第一电平信号，写使能信号为第一电平信号；在只写数据模式期间，读使能信号为第二电平信号，写使能信号为第一电平信号；在只读数据模式期间，读使能信号为第一电平信号，写使能信号为第二电平信号。

在一些实施例中，写有效信号为第一电平信号，写无效信号为第二电平信号。

第二方面，本申请实施例提供了一种存储器，该存储器包括存储单元以及如第一方面所述的信号转换单元。存储单元包括第一使能输入端、第二使能输入端以及地址信号输入端，其中：信号转换单元的第一使能输出端与存储单元的第一使能输入端连接；信号转换单元的第二使能输出端与存储单元的第二使能输出端连接；信号转换单元的地址信号输出端与存储单元的地址信号输入端连接，存储单元被配置成基于所接收到的地址信号输入端输入的读地址信号或写地址信号进行寻址。

在一些实施例中，存储单元还包括数据读取端，数据读取端与信号转换单元的数据读取输入端连接，存储单元被配置成基于地址信号输入端接收到的读地址信号，将寻址后的数据提供至数据读取输入端；存储单元还包括数据写入端，存储单元被配置成根据地址信号输入端接收到的写地址信号，将数据写入端接收到的数据写入写地址信号对应的地址中。

在一些实施例中，信号转换单元的一个工作时钟周期包括存储单元的至少两个工作时钟周期。

第三方面，本申请实施例提供了一种用于驱动如第二反面所述的存储器的驱动方法，储装置包括信号转换单元以及存储单元，信号转换单元包括使能控制模块和读写地址确定模块，其中：使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端；使能控制模块基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端；读写地址确定模块基于第一使能信号，将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号提供至存储单元的地址信号输入端。

在一些实施例中，使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端，包括：将读写状态控制信号与写使能信号进行逻辑与操作生成第一使能信号，将第一使能信号提供至第一使能输入端。

在一些实施例中，使能控制模块基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端，包括：将读写状态控制信号反相后与读使能信号进行逻辑与操作，得到输出信号；将第一使能信号与输出信号进行或操作，生成第二使能信号，将第二使能信号提供至第二使能输入端。

在一些实施例中，读写地址确定模块在第一使能信号的控制下将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号之一提供至存储单元的地址信号输入端，包括：确定第一使能信号是否为写有效信号；响应于确定第一使能信号为写有效信号，将写地址输入端接收到的写地址信号提供至地址信号输入端；响应于确定第一使能信号为写无效信号，将读地址输入端接收到的读地址信号提供至地址信号输入端。

在一些实施例中，信号转换单元的工作周期包括第一子周期以及第二子周期，信号转换单元的工作模式包括以下之一：读写数据模式、只写数据模式以及只读数据模式，各工作模式的工作周期包括第一子周期以及第二子周期；在第一子周期内，读写状态控制信号为第一电平信号，在第二子周期内，读写状态控制信号为第二电平信号；在读写数据模式期间，读使能信号为第一电平信号，写使能信号为第一电平信号；在只写数据模式期间，读使能信号为第二电平信号，写使能信号为第一电平信号；在只读数据模式期间，读使能信号为第一电平信号，写使能信号为第二电平信号。

在一些实施例中，写有效信号为第一电平信号，写无效信号为第二电平信号。

在一些实施例中，信号转换单元的一个工作周期包括存储单元的至少两个工作周期；以及在读写数据模式期间，第一使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；第二使能信号包括第一电平信号；在写数据模式期间，第一使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；第二使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；在读数据模式期间，第一使能信号为第二电平信号，第二使能信号包括在第一子周期期间的第二电平信号以及在第二子周期期间的第一电平信号。

在一些实施例中，方法还包括：在读写数据模式期间，存储单元在第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中，在第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至读数据信号端；在写数据模式期间，存储单元在第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中；在读数据模式期间，存储单元在第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至读数据信号端。

本申请实施例提供的信号转换单元、存储器以及应用于存储器的驱动方法，通过设置使能控制模块以及读写地址确定模块，利用使能控制模块将读使能信号以及写使能信号转化为第一使能信号以及第二使能信号，利用读写地址确定模块对读地址信号以及写地址信号之一选通，使得存储器与外部交互的接口中，实现了读地址接口与写地址接口相互独立，提高了存储器与外部进行数据传输的速率；而在存储器内部仍采用读地址接口与写地址接口为同一接口的存储单元来进行数据存储，提高了存储器中的数据存储容量；同时还可以减小存储器所占用的版图的面积。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是本申请提供的信号转换单元的一个实施例的结构示意图；

图2是本申请提供的信号转换单元的又一个实施例的结构示意图；

图3是本申请提供的信号转换单元的再一个实施例的结构示意图；

图4是本申请提供的存储器的一个实施例的结构示意图；

图5是本申请提供的用于驱动如图4所示的存储器的时序图；

图6是本申请提供的应用于如图4所示的存储器的驱动方法的流程图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本申请的信号转换单元应用于存储器，该存储器中还包括存储单元，存储单元与信号转换单元连接。信号转换单元可用于将与存储单元进行数据传输的外部各个单元提供的信号进行转换，将转换后的信号提供至存储单元。

请参看图1，图1示出了本申请提供的信号转换单元100的一个实施例的结构示意图。

如图1所示，信号转换单元100可以包括使能控制模块11、读写地址确定模块12、读写状态控制端flag、写使能输入端wen、读使能输入端ren、写地址输入端waddr、读地址输入端waddr、第一使能输出端wen_1、第二使能输出端en_1以及地址信号输出端addr_1。

在本实施例中，读写状态控制端flag用于接收读写状态控制信号，该读写状态控制信号通过与写使能输入端wen接收到的写使能信号、读使能输入端ren接收到的读使能信号相互配合来控制存储器的工作模式。在这里，存储器的工作周期可以包括读工作周期以及写工作周期。通过改变读写状态控制信号、写使能信号和读使能信号的信号状态来改变存储器的工作周期。在这里，读工作周期即为外部单元从存储器中读取数据的工作的周期，写工作周期即为外部单元向存储器写入数据的工作周期。在这里，该外部单元可以为数据处理单元，该数据处理单元可以从存储器中读取需要处理的数据指令等，或者将处理完毕的数据、指令等写入存储器中。

具体的，使能控制模块11与读写状态控制端flag、写使能输入端wen、读使能输入端ren、第一使能输出端wen_1以及第二使能输出端en_1连接。使能控制模块11用于生成使能控制信号提供至存储单元。使能控制模块11在写使能输入端wen接收到的写使能信号以及读写状态控制端flag接收到的读写状态控制信号的控制下，生成第一使能信号提供至第一使能输出端wen_1，在读使能输入端ren接收到的读使能信号、写使能输入端wen接收到的写使能信号以及读写状态控制端flag接收到的读写状态控制信号的控制下，生成第二使能信号提供至第二使能输出端en_1。在这里，该第一使能信号可以为用于控制存储器中的读工作周期以及写工作周期进行转换的信号。作为示例，当第一使能信号以及第二使能信号均为高电平信号时，存储器工作在写工作周期，当第一使能信号为低电平信号、第二使能信号为高电平信号时，存储器工作在读工作周期。

在本实施例中，读写地址确定模块12与写地址输入端waddr、读地址输入端raddr以及地址信号输出端addr_1连接。在这里，写地址输入端raddr用于接收写地址信号，写地址信号用于确定数据写入存储单元中的地址信息。读地址输入端raddr用于接收读地址信号，读地址信号用于确定外部单元从存储器中所要读取的数据在存储单元中的地址信息。读写地址确定模块12用于将所确定的读地址信号或者写地址信号提供至存储单元。具体的，读写地址确定模块12在第一使能输出端wen_1输出的第一使能信号的控制下将写地址输入端waddr接收到的写地址信号或读地址输入端raddr接收到的读地址信号之一提供至地址信号输出端addr_1。

本实施例所示的信号转换单元100通过设置使能控制模块11以及读写地址确定模块12，可以将使能控制模块11接收到的信号转换为与信号转换单元100连接的存储单元的使能信号以使存储单元使能。同时，读写地址确定模块可以对接收到的读地址信号或者写地址信号选通，并将二者之一提供至与信号转换单元连接的存储单元，从而，使得存储器与外部进行数据交互的接口中，实现了读地址接口与写地址接口相互独立，提高了存储器与外部进行数据传输的速率，增加存储器的存储容量，还可以降低存储器所占用的版图面积，从而降低存储器的生产成本，有利于实现多功能芯片或多功能集成电路。

可选的，使能控制模块11可以用于将读写状态控制端接收到的读写状态控制信号与写使能信号进行逻辑与操作生成第一使能信号提供至第一使能输出端；将读写状态控制信号反相后与读使能信号进行逻辑与操作，得到输出信号；将第一使能信号与输出信号进行或操作，生成第二使能信号。读写地址确定模块可以确定第一使能信号是否为写有效信号；在响应于确定第一使能信号为写有效信号，将写地址输入端接收到的写地址信号提供至所述地址信号输出端；在响应于确定第一使能信号为写无效信号，将读地址输入端接收到的读地址信号提供至地址信号输出端。

在本实施例中，上述信号转换单元既可以通过硬件电路来实现，也可以通过软件指令实现。在这里，当利用硬件电路实现时，该硬件电路可以为各种逻辑门电路；当利用软件指令实现时，上述软件指令可以设置于可编程器件中，该可编程器件例如可以包括单片机、可编程门阵列等等。

继续参考图2，其示出了本申请提供的信号转换单元的一个实施例的具体结构示意图。

如图2所示，信号转换单元200包括使能控制模块11、读写地址确定模块12、读写状态控制端flag、写使能输入端wen、读使能输入端ren、写地址输入端waddr、读地址输入端waddr、第一使能输出端wen_1、第二使能输出端en_1以及地址信号输出端addr_1。其中，使能控制模块11与读写状态控制端flag、写使能输入端wen、读使能输入端ren、第一使能输出端wen_1以及第二使能输出端en_1连接；读写地址确定模块12与写地址输入端waddr、读地址输入端raddr以及地址信号输出端addr_1连接。与图1所示的实施例不同的是，本实施例示出了使能控制模块11与读写地址确定模块12的具体结构。

如图2所示，使能控制模块11包括第一与门Y1、第二与门Y2、反相器F1以及或门H1。

其中，第一与门Y1的第一输入端与读写状态控制端flag连接，第一与门Y1的第二输入端与写使能输入端wen连接，第一与门Y1的输出端与第一使能输出端wen_1连接以及或门H1的第一输入端连接。

反相器F1的输入端与读写状态控制端flag连接，反相器F1的输出端连接至第二与门Y2的第一输入端，第二与门Y2的第二输入端与读使能输入端ren连接，第二与门Y2的输出端连接至或门H1的第二输入端。或门H1的输出端连接至第二使能输出端en_1。

第一与门Y1用于将读写状态控制端flag接收到的读写状态控制信号以及写使能输入端wen接收到的写使能信号进行逻辑与操作，生成第一使能信号提供至第一使能输出端wen_1。第二与门Y2用于将反相器F1反相后的读写状态控制信号与读使能输入端ren接收到的读使能信号进行逻辑与操作，得到输出信号。将该输出信号与第一使能信号分别作为或门H1的输入信号输入至或门H1。或门H1对上述输出信号以及第一使能信号进行逻辑或操作后，生成第二使能信号提供至第二使能输出端en_1。

读写地址确定模块12可以包括集成电路T。在这里，该集成电路T可以为选择器等器件。在这里，集成电路T的输入端可以分别与第一使能输出端wen_1、写地址输入端waddr以及读地址输入端raddr连接。在这里，集成电路T可以确定第一使能输出端wen_1提供的第一使能信号是否为有效信号。作为示例，当集成电路T为选择器时，可以将高电平信号作为写有效信号，也即是对写地址输入端waddr的选通信号，将低电平信号作为对读地址输入端raddr的选通信号。从而，当第一使能信号为高电平信号时，可以对写地址输入端waddr选通，从而将写地址输入端waddr接收到的写地址信号提供至地址信号输出端addr_1；当第一使能信号为低电平信号时，可以对读地址输入端raddr选通，从而将读地址输入端raddr接收到的读地址信号提供至地址信号输出端addr_1。在这里，上述写有效信号不限于上述高电平信号，其具体逻辑可以根据应用场景的需要来确定。从图2中可以看出，信号转换单元200中的使能控制模块11以及读写地址确定模块12的具体结构利用现有的门电路以及集成电路即可实现，降低了信号转换单元的搭建成本；同时上述各器件并不需要占据过多的版图，从而进一步降低了存储器的生产成本以及所占的版图面积。

继续参考图3，其示出了本申请提供的信号转换单元的又一个实施的结构示意图。

如图3所示，信号转换单元300可以包括使能控制模块11、读写地址确定模块12、读写状态控制端flag、写使能输入端wen、读使能输入端ren、写地址输入端waddr、读地址输入端waddr、第一使能输出端wen_1、第二使能输出端en_1以及地址信号输出端addr_1。其中，使能控制模块11与读写状态控制端flag、写使能输入端wen、读使能输入端ren、第一使能输出端wen_1以及第二使能输出端en_1连接；读写地址确定模块12与写地址输入端waddr、读地址输入端raddr以及地址信号输出端addr_1连接。与上述各实施例不同的是，信号转换单元300还包括数据读取输入端rdata_1、数据读取输出端rdata以及触发器13。

具体的，触发器13与数据读取输入端rdata_1以及数据读取输出端rdata连接。在这里，该触发器13可以对数据读取输入端rdata_1接收到的存储单元传输的数据进行存储，然后周期性的将接收到的数据提供至数据读取输出端rdata。通常，信号转换单元和与其连接的存储单元之间的工作周期不同步，信号转换单元的工作周期通常与外部获取数据的各电路或装置的工作周期同步。当存储单元将读取的数据直接提供至用于获取数据的单元时，由于工作周期不同步会导致外部电路或装置接收到的数据发生紊乱。在这里，通过设置触发器13，以及将触发器13的数据传输周期设置成与信号转换单元、外部获取数据的各电路或装置的工作周期相同的周期，可以将数据读取输入端rdata_1接收到的数据缓存至触发器，然后触发器根据预先设置的与外部获取数据的电路或装置相同的工作周期进行数据传输，可以避免外部获取数据的各单元接收到的数据发生紊乱，从而提高数据传输的可靠性。

在一些可选的实现方式中，信号转换单元300的工作模式包括以下之一：读写数据模式、只写数据模式和只读数据模式，各工作模式的工作周期包括第一子周期和第二子周期。

具体的，在第一子周期期间，读写状态控制信号为第一电平信号，在第二子周期期间，读写状态控制信号为第二电平信号；在读写数据模式期间，读使能信号为第一电平信号，写使能信号为第一电平信号；在只写数据模式期间，读使能信号为第二电平信号，写使能信号为第一电平信号；在只读数据模式期间，读使能信号为第一电平信号，写使能信号为第二电平信号。

在一些可选的实现方式中，写有效信号为第一电平信号，写无效信号为第二电平信号。

在这里，上述第一电平信号可以为高电平信号，也可以为低电平信号。当第一电平信号为高电平信号时，第二电平信号为低电平信号；当第一电平信号为低电平信号时，第二电平信号为高电平信号。在这里，第一电平信号也可以为“逻辑1”，也可以为“逻辑0”。当第一电平信号为“逻辑1”时，第二电平信号为“逻辑0”；第一电平信号为“逻辑0”时，第二电平信号为“逻辑1”。

继续参考图4，其示出了本申请提供的存储器400的实施例的一个结构示意图。

如图4所示，存储器400包括信号转换单元10以及存储单元20。在这里，该信号转换单元10可以为上述任一实施例所示的信号转换单元。

如图4所示，信号转换单元10包括使能控制模块11、读写地址确定模块12、读写状态控制端flag、写使能输入端wen、读使能输入端ren、写地址输入端waddr、读地址输入端waddr、第一使能输出端wen_1、第二使能输出端en_1以及地址信号输出端addr_1。其中，使能控制模块11与读写状态控制端flag、写使能输入端wen、读使能输入端ren、第一使能输出端wen_1以及第二使能输出端en_1连接；读写地址确定模块12与写地址输入端waddr、读地址输入端raddr以及地址信号输出端addr_1连接。

存储单元20包括第一使能输入端wen_2、第二使能输入端en_2以及地址信号输入端addr_2。

信号转换单元10的第一使能输出端wen_1与存储单元20的第一使能输入端wen_2连接；信号转换单元10的第二使能输出端en_1与存储单元20的第二使能输入端en_2连接；

信号转换单元10的地址信号输出端addr_1与存储单元20的地址信号输入端addr_2连接，存储单元20被配置成基于所接收到的地址信号输入端addr_2输入的读地址信号或写地址信号进行寻址。

继续参看图4，在一些可选的实现方式中，信号转换单元10还包数据读取输入端rdata_1、数据读取输出端rdata以及触发器13。存储器400还包括写数据输入端wdata，存储单元20还包括数据读取端rdata_2和数据写入端wdata_2。

存储单元20的数据读取端rdata_2与信号转换单元10的数据读取输入端rdata_1连接。在这里，存储单元20可以基于地址信号输入端addr_2输入的读地址信号进行寻址，将寻址后的数据提供至数据读取输入端rdata_1。

存储单元20的数据写入端wdata_2与存储器400的写数据输入端wdata连接。存储单元20还可以根据地址信号输入端addr_2接收到的写地址信号，将数据写入端wdata_2接收到的数据写入写地址信号对应的地址中。

在本实施例一些可选的实现方式中，信号转换单元10的一个工作时钟周期可以包括存储单元20的至少两个工作时钟周期。具体的，信号转换单元10还可以设置频率转换电路，从而可以将信号转换单元10接收到的工作时钟信号转换为其他频率的时钟信号提供至存储单元20中。优选的，可以将信号转换单元10接收到的工作时钟信号转换为2倍频的时钟信号提供至存储单元20，作为存储单元20的工作时钟周期。这样一来，可以使得信号转换单元10的工作周期与存储单元20的工作周期同步，也即是说，在误差允许范围内，当信号转换单元10完成一个工作周期时，存储单元20恰好完成两个工作周期。在这里，由于工作时钟信号为每个工作单元均具有的常规信号，图中未示出工作时钟信号。

在这里值得注意的是，信号转换单元10、存储单元20和触发器30作为存储器内部的模块可以封装在一起，而存储器与外部各装置进行数据交换的接口可以包括：读写状态控制端flag、写使能输入端wen、读使能输入端ren、写地址输入端waddr、读地址输入端raddr、数据读取输出端rdata和写数据输入端wdata。

本申请实施例提供的存储器400，通过设置信号转换单元10以及存储单元20，同时信号转换单元10包括使能控制模块11以及读写地址确定模块12，利用使能控制模块11将读使能信号以及写使能信号转化为第一使能信号以及第二使能信号提供至存储单元20，利用读写地址确定模块对读地址信号以及写地址信号之一选通，并将选通地址提供至存储单元20，使得存储器400与外部交互的接口中，实现了读地址接口与写地址接口相互独立，提高了存储器400与外部进行数据传输的速率；而在存储器400内部仍采用读地址接口与写地址接口为同一接口的存储单元20来进行数据存储，提高了存储器400中的数据存储容量；同时还可以减小存储器400所占用的版图的面积。

进一步参考图5，其示出了本申请提供的用于驱动如图4所示的存储器的一个驱动时序图。下面将结合图2、图4，并以写使能输入端wen为高电平信号时写使能有效、第一电平信号为高电平信号、第二电平信号为低电平信号为例，对如图4所示的存储器的工作原理进行进一步的阐述。

如图5所示的时序，Clk_2表示存储单元20的工作时钟信号。Clk_1表示信号转换单元10的工作时钟信号。Flag表示信号转换单元10的读写状态控制端flag接收到的读写状态控制信号。在这里，读写状态控制信号Flag通常与信号转换单元10的工作时钟信号具有相同的工作时序。Ren表示信号转换单元10的读使能输入端ren接收到的读使能信号。Raddr表示信号转换单元10的读地址输入端raddr接收到的读地址信号。Wen表示信号转换单元10的写使能输入端wen接收到的写使能信号。Waddr表示信号转换单元10的写地址输入端waddr接收到的写地址信号。En_1表示信号转换单元10的第二使能输出端en_1输出的第二使能信号，En_2表示存储单元20的第二使能输入端en_2接收到的第二使能信号。Wen_1为信号转换单元10的第一使能输出端wen_1输出的第一使能信号，Wen_2为存储单元20的第一使能输入端wen_2接收到的第一使能信号。Addr_1为信号转换单元10的地址信号输出端addr_1输出的地址信号，Addr_2为存储单元20的地址信号输入端addr_2接收到的地址信号。

在如图4所示的存储器中，信号转换单元10的一个工作时钟周期包括存储单元20的至少两个工作时钟周期。图5所示的工作时序示意性的示出了信号转换单元10的一个工作时钟周期包括存储单元20的两个工作时钟周期的情况。也即是说，在如图5所示的工作时序中，工作时钟信号Clk_1的一个时钟周期包括工作时钟信号Clk_2的两个时钟周期。在这里，在工作时钟信号Clk_1的一个工作周期期间，工作时钟信号Clk_2的第一个时钟周期为第一子周期Ta，工作时钟信号Clk_2的第二个时钟周期为第二子周期Tb。

在读写工作模式T1期间：

在第一子周期Ta期间，读使能信号Ren为高电平信号，写使能信号Wen为高电平信号，读写状态控制信号Flag为高电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为高电平信号。同时，读写状态控制信号Flag的反相信号低电平信号和读使能信号Ren进行与操作后，生成的输出信号为低电平信号，该低电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为高电平信号。因此，存储单元20在第一个工作周期内接收到第一使能信号Wen_2为高电平信号，第二使能信号En_2为高电平信号。由于第二使能信号En_2为高电平信号时，存储单元20使能，第一使能信号Wen_2为高电平信号时，存储单元20的工作模式为写模式。因此，存储单元20的第一个工作周期，也即信号转换单元10的第一子周期，存储器400可以将外部提供的数据写入。此时，由于第一使能信号Wen_1为高电平信号，读写地址确定模块12可以确定第一使能信号Wen_1为有效的信号。因此，读写地址确定模块12可以将写地址输入端waddr选通，从而将写地址信号提供至存储单元20的地址信号输入端addr_2。存储单元20在接收到写地址信号Addr_2后，可以将数据写入端wdata接收到的数据信号存储至写地址信号提供的地址wa1中；

在第二子周期Tb期间，读使能信号Ren为高电平信号，写使能信号Wen为高电平信号，读写状态控制信号Flag为低电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为低电平信号。同时，读写状态控制信号Flag的反相信号高电平信号和读使能信号Ren进行与操作后，生成的输出信号为高电平信号，该高电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为高电平信号。因此，存储单元20在第一个工作周期内接收到第一使能信号Wen_2为低电平信号，第二使能信号En_2为高电平信号。由于第二使能信号En_2为高电平信号时，存储单元20使能，第一使能信号Wen_2为低电平信号时，存储单元20的工作模式为读模式。因此，存储单元20的第二个工作周期，也即信号转换单元10的第二子周期，外部可以从存储器400中读取数据。此时，由于第一使能信号Wen_1为低电平信号，读写地址确定模块12可以确定第一使能信号Wen_1为无效的信号。因此，读写地址确定模块12可以将读地址输入端raddr选通，从而将读地址信号提供至存储单元20的地址信号输入端addr_2。存储单元20在接收到读地址信号Addr_2后，可以从该读地址信号所示的地址ra1中读取数据，然后将数据提供至信号转换单元10的数据读取输入端rdata_1。信号转换单元10可以对接收到的数据进行缓存，然后周期性的提供至数据读取输出端rdata。

从图5所示的工作时序可以看出，在读写数据模式T1期间，存储单元20包含两个工作周期，在第一工作周期Ta完成数据写操作，在第二工作周期Tb完成数据读操作。而信号转换单元10以及与存储器400进行数据传输的外围电路或装置包含一个工作周期。而在该一个工作周期中，外围电路或装置可以向存储器400的写地址输入端waddr以及读地址输入端raddr分别传输写地址信号以及读地址信号。而信号转换单元10在该一个工作周期内结合存储单元20的工作周期分时段对写地址输入端以及读地址输入端选通。从而实现了外围电路或装置在一个工作周期内完成读写数据。而存储单元20仍然为一个地址输入端口，可以提高存储器的存储容量、降低生产成本。

在只写工作模式T2期间：

在第一子周期Ta期间，读使能信号Ren为低电平信号，写使能信号Wen为高电平信号，读写状态控制信号Flag为高电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为高电平信号。同时，读写状态控制信号Flag的反相信号低电平信号和读使能信号Ren进行与操作后，生成的输出信号为低电平信号，该低电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为高电平信号。因此，存储单元20在第一个工作周期内接收到第一使能信号Wen_2为高电平信号，第二使能信号En_2为高电平信号。此时，读写地址确定模块12可以将写地址输入端waddr选通，从而将写地址信号提供至存储单元20的地址信号输入端addr_2。存储器400可以将数据写入端wdata接收到的数据信号存储至写地址信号提供的地址wa2中；

在第二子周期Tb期间，读使能信号Ren为低电平信号，写使能信号Wen为高电平信号，读写状态控制信号Flag为低电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为低电平信号。同时，读写状态控制信号Flag的反相信号低电平信号和读使能信号Ren进行与操作后，生成的输出信号为低电平信号，该低电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为低电平信号。此时，存储单元20不与外部接口进行数据传输。

从图5所示的工作时序可以看出，在只写数据模式T2期间，存储单元20包含两个工作周期，在第一工作周期Ta完成数据写操作，在第二工作周期Tb停止数据传输工作。从而实现了外围电路或装置在一个工作周期内完成数据写入。

在只读工作模式T3期间：

在第一子周期Ta期间，读使能信号Ren为高电平信号，写使能信号Wen为低电平信号，读写状态控制信号Flag为高电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为低电平信号。同时，读写状态控制信号Flag的反相信号低电平信号和读使能信号Ren进行与操作后，生成的输出信号为低电平信号，该低电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为低电平信号。此时，存储单元20不与外部接口进行数据传输；

在第二子周期Tb期间，读使能信号Ren为高电平信号，写使能信号Wen为低电平信号，读写状态控制信号Flag为低电平信号。读写状态控制信号Flag和写使能信号Wen进行与操作后，生成的第一使能信号Wen_1为低电平信号。同时，读写状态控制信号Flag的反相信号高电平信号和读使能信号Ren进行与操作后，生成的输出信号为高电平信号，该高电平信号与第一使能信号Wen_1进行或操作后，生成的第二使能信号En_1为高电平信号。因此，存储单元20在第二个工作周期内接收到第一使能信号Wen_2为低电平信号，第二使能信号En_2为高电平信号。此时，读写地址确定模块12可以将读地址输入端raddr选通，从而将读地址信号提供至存储单元20的地址信号输入端addr_2。存储器400可以将读地址信号提供的地址ra2中的数据提供至信号转换单元10的数据读取输入端rdata_1。信号转换单元10可以对接收到的数据进行缓存，然后周期性的提供至数据读取输出端rdata。

从图5所示的工作时序可以看出，在只读数据周期T3期间，存储单元20包含两个工作周期，在第一工作周期停止数据传输工作，在第二工作周期完成数据读操作。从而实现了外围电路或装置在一个工作周期内完成数据读取。

在这里值得注意的是，上述读写工作模式T1、只写工作模式T2以及只读工作模式T3只是示意性的，存储器400的具体工作模式根据应用场景的需要而定。例如，当外部需要同时进行数据写入或读取时，存储器400可以工作在读写工作模式T1；当外部需要进行数据存储而不需要读取数据时，存储器400可以工作在只写工作模式T2；当外部需要读取数据而不需要进行数据存储时，存储器400可以工作在只读工作模式T3。

进一步参考图6，其示出了本申请提供的应用于如图4所示的存储器的驱动方法的流程600。

在本实施例中，存储器包括信号转换单元以及存储单元，所述信号转换单元包括使能控制模块和读写地址确定模块。

步骤601，使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端。

步骤602，使能控制模块基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端。

步骤603，读写地址确定模块基于第一使能信号，将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号提供至存储单元的地址信号输入端。

在本实施例的一些可选的实现方式中，使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将第一使能信号提供至第一使能输出端，包括：将读写状态控制信号与写使能信号进行逻辑与操作生成第一使能信号，将第一使能信号提供至第一使能输入端。

在本实施例的一些可选的实现方式中，使能控制模块基于读使能输入端接收到的读使能信号、写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将第二使能信号提供至第二使能输出端，包括：将读写状态控制信号反相后与读使能信号进行逻辑与操作，得到输出信号；将第一使能信号与输出信号进行或操作，生成第二使能信号，将第二使能信号提供至第二使能输入端。

在本实施例的一些可选的实现方式中，读写地址确定模块在第一使能信号的控制下将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号之一提供至存储单元的地址信号输入端，包括：确定第一使能信号是否为写有效信号；响应于确定第一使能信号为写有效信号，将写地址输入端接收到的写地址信号提供至地址信号输入端；响应于确定第一使能信号为写无效信号，将读地址输入端接收到的读地址信号提供至地址信号输入端。

在本实施例的一些可选的实现方式中，信号转换单元的工作周期包括第一子周期以及第二子周期，信号转换单元的工作模式包括以下之一：读写数据模式、只写数据模式以及只读数据模式，各工作模式的工作周期包括第一子周期以及第二子周期；在第一子周期内，读写状态控制信号为第一电平信号，在第二子周期内，读写状态控制信号为第二电平信号；在读写数据模式期间，读使能信号为第一电平信号，写使能信号为第一电平信号；在只写数据模式期间，读使能信号为第二电平信号，写使能信号为第一电平信号；在只读数据模式期间，读使能信号为第一电平信号，写使能信号为第二电平信号。

在本实施例的一些可选的实现方式中，写有效信号为第一电平信号，写无效信号为第二电平信号。

在本实施例的一些可选的实现方式中，信号转换单元的一个工作周期包括存储单元的至少两个工作周期；以及在读写数据模式期间，第一使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；第二使能信号包括第一电平信号；在写数据模式期间，第一使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；第二使能信号包括在第一子周期期间的第一电平信号以及在第二子周期期间的第二电平信号；在读数据模式期间，第一使能信号为第二电平信号，第二使能信号包括在第一子周期期间的第二电平信号以及在第二子周期期间的第一电平信号。

在本实施例的一些可选的实现方式中，方法还包括：在读写数据模式期间，存储单元在第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中，在第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至读数据信号端；在写数据模式期间，存储单元在第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中；在读数据模式期间，存储单元在第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至读数据信号端。

本实施例所示的第一电平信号可以为高电平信号，第二电平信号可以为低电平信号。第一电平信号也可以为低电平信号，第二电平信号也可以为高电平信号，在此不做限定。

本实施例所示的存储器的驱动方法的具体实现方式请参考图5所示的时序，在此不再赘述。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (18)

1.一种应用于存储器的信号转换单元，所述存储器包括存储单元，所述信号转换单元与所述存储单元连接；

所述信号转换单元包括读写状态控制端、写使能输入端、读使能输入端、写地址输入端、读地址输入端、第一使能输出端、第二使能输出端、地址信号输出端、使能控制模块以及读写地址确定模块；

所述使能控制模块与所述读写状态控制端、所述写使能输入端、所述读使能输入端、所述第一使能输出端以及所述第二使能输出端连接；

所述读写地址确定模块与所述写地址输入端、所述读地址输入端、所述第一使能输出端以及所述地址信号输出端连接；

所述使能控制模块基于所述写使能输入端接收到的写使能信号以及所述读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将所述第一使能信号提供至所述第一使能输出端；

所述使能控制模块基于所述读使能输入端接收到的读使能信号、所述写使能输入端接收到的写使能信号以及所述读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将所述第二使能信号提供至所述第二使能输出端；

所述读写地址确定模块基于所述第一使能信号，将所述写地址输入端接收到的写地址信号或所述读地址输入端接收到的读地址信号提供至所述地址信号输出端。

2.根据权利要求1所述的信号转换单元，其中，所述信号转换单元还包括数据读取输入端、数据读取输出端以及触发器，所述触发器与所述数据读取输入端以及所述数据读取输出端连接，所述触发器用于将所述数据读取输入端从外部接收到的数据周期性地提供至数据读取输出端。

3.根据权利要求1所述的信号转换单元，其中，所述使能控制模块被配置成：

将所述读写状态控制信号与所述写使能信号进行逻辑与操作生成所述第一使能信号，将所述第一使能信号提供至所述第一使能输出端；

将所述读写状态控制信号反相后与所述读使能信号进行逻辑与操作，得到输出信号；

将所述第一使能信号与所述输出信号进行或操作，生成所述第二使能信号，将所述第二使能信号提供至所述第二使能输出端。

4.根据权利要求2所述的信号转换单元，其中，所述使能控制模块包括反相器、第一与门、第二与门以及或门；

所述第一与门的第一输入端与所述读写状态控制端连接，所述第一与门的第二输入端与所述写使能输入端连接，所述第一与门的输出端与所述第一使能输出端和所述或门的第一输入端连接；

所述反相器的输入端与所述读写状态控制端连接，所述反相器的输出端与所述第二与门的第一输入端连接；

所述第二与门的第二输入端与所述读使能输入端连接，所述第二与门的输出端与所述或门的第二输入端连接；

所述或门的输出端与所述第二使能输出端连接。

5.根据权利要求3或4所述的信号转换单元，其中，所述读写确定模块被配置成：

确定所述第一使能信号是否为写有效信号；

响应于确定所述第一使能信号为写有效信号，将所述写地址输入端接收到的写地址信号提供至所述地址信号输出端；

响应于确定所述第一使能信号为写无效信号，将所述读地址输入端接收到的读地址信号提供至所述地址信号输出端。

6.根据权利要求5所述的信号转换单元，所述信号转换单元的工作模式包括以下之一：读写数据模式、只写数据模式和只读数据模式，各工作模式的工作周期包括第一子周期和第二子周期；

在所述第一子周期期间，所述读写状态控制信号为第一电平信号，在所述第二子周期期间，所述读写状态控制信号为第二电平信号；

在所述读写数据模式期间，所述读使能信号为所述第一电平信号，所述写使能信号为所述第一电平信号；

在所述只写数据模式期间，所述读使能信号为所述第二电平信号，所述写使能信号为所述第一电平信号；

在所述只读数据模式期间，所述读使能信号为所述第一电平信号，所述写使能信号为所述第二电平信号。

7.根据权利要求6所述的信号转换单元，其中，所述写有效信号为第一电平信号，所述写无效信号为第二电平信号。

8.一种存储器，包括存储单元以及如权利要求1-7之一所述的信号转换单元，所述存储单元包括第一使能输入端、第二使能输入端以及地址信号输入端，其中：

所述信号转换单元的第一使能输出端与所述存储单元的第一使能输入端连接；

所述信号转换单元的第二使能输出端与所述存储单元的第二使能输出端连接；

所述信号转换单元的地址信号输出端与所述存储单元的地址信号输入端连接，所述存储单元被配置成基于所接收到的地址信号输入端输入的读地址信号或写地址信号进行寻址。

9.根据权利要求8所述的存储器，其中，所述存储单元还包括数据读取端，所述数据读取端与所述信号转换单元的数据读取输入端连接，所述存储单元被配置成基于所述地址信号输入端接收到的读地址信号，将寻址后的数据提供至所述数据读取输入端；

所述存储单元还包括数据写入端，所述存储单元被配置成根据所述地址信号输入端接收到的写地址信号，将所述数据写入端接收到的数据写入所述写地址信号对应的地址中。

10.根据权利要求8-9之一所述的存储器，其中，所述信号转换单元的一个工作时钟周期包括所述存储单元的至少两个工作时钟周期。

11.一种用于驱动如权利要求8-10之一所述的存储器的驱动方法，所述存储器包括信号转换单元以及存储单元，所述信号转换单元包括使能控制模块和读写地址确定模块，其中：

所述使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将所述第一使能信号提供至第一使能输出端；

所述使能控制模块基于读使能输入端接收到的读使能信号、所述写使能输入端接收到的写使能信号以及所述读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将所述第二使能信号提供至第二使能输出端；

所述读写地址确定模块基于所述第一使能信号，将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号提供至所述存储单元的地址信号输入端。

12.根据权利要求11所述的方法，其中，所述使能控制模块基于写使能输入端接收到的写使能信号以及读写状态控制端接收到的读写状态控制信号，生成第一使能信号，将所述第一使能信号提供至第一使能输出端，包括：

将所述读写状态控制信号与所述写使能信号进行逻辑与操作生成所述第一使能信号，将所述第一使能信号提供至所述第一使能输入端。

13.根据权利要求12所述的方法，其中，所述使能控制模块基于读使能输入端接收到的读使能信号、所述写使能输入端接收到的写使能信号以及所述读写状态控制端接收到的读写状态控制信号，生成第二使能信号，将所述第二使能信号提供至第二使能输出端，包括：

将所述读写状态控制信号反相后与所述读使能信号进行逻辑与操作，得到输出信号；

将所述第一使能信号与所述输出信号进行或操作，生成所述第二使能信号，将所述第二使能信号提供至所述第二使能输入端。

14.根据权利要求13所述的方法，其中，所述读写地址确定模块在所述第一使能信号的控制下将写地址输入端接收到的写地址信号或读地址输入端接收到的读地址信号之一提供至所述存储单元的地址信号输入端，包括：

确定所述第一使能信号是否为写有效信号；

响应于确定所述第一使能信号为写有效信号，将所述写地址输入端接收到的写地址信号提供至所述地址信号输入端；

响应于确定所述第一使能信号为写无效信号，将所述读地址输入端接收到的读地址信号提供至所述地址信号输入端。

15.根据权利要求14所述的方法，其中，所述信号转换单元的工作周期包括第一子周期以及第二子周期，所述信号转换单元的工作模式包括以下之一：读写数据模式、只写数据模式以及只读数据模式，各工作模式的工作周期包括第一子周期以及第二子周期；

在所述第一子周期内，所述读写状态控制信号为第一电平信号，在所述第二子周期内，所述读写状态控制信号为第二电平信号；

在所述读写数据模式期间，所述读使能信号为第一电平信号，所述写使能信号为第一电平信号；

在所述只写数据模式期间，所述读使能信号为第二电平信号，所述写使能信号为第一电平信号；

在所述只读数据模式期间，所述读使能信号为第一电平信号，所述写使能信号为第二电平信号。

16.根据权利要求15所述的方法，其中，所述写有效信号为第一电平信号，所述写无效信号为第二电平信号。

17.根据权利要求16所述的方法，其中，所述信号转换单元的一个工作周期包括所述存储单元的至少两个工作周期；以及

在所述读写数据模式期间，所述第一使能信号包括在所述第一子周期期间的第一电平信号以及在所述第二子周期期间的第二电平信号；所述第二使能信号包括第一电平信号；

在所述写数据模式期间，所述第一使能信号包括在所述第一子周期期间的第一电平信号以及在所述第二子周期期间的第二电平信号；所述第二使能信号包括在所述第一子周期期间的第一电平信号以及在所述第二子周期期间的第二电平信号；

在所述读数据模式期间，所述第一使能信号为第二电平信号，所述第二使能信号包括在所述第一子周期期间的第二电平信号以及在所述第二子周期期间的第一电平信号。

18.根据权利要求17所述的方法，其中，所述方法还包括：

在所述读写数据模式期间，所述存储单元在所述第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中，在所述第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至读数据信号端；

在所述写数据模式期间，所述存储单元在所述第一子周期期间基于地址信号输入端输入的地址信号，将写数据信号端接收到的数据信号存储在对应的地址中；

在所述读数据模式期间，所述存储单元在所述第二子周期期间基于地址信号输入端输入的地址信号进行寻址，将寻址后的数据信号提供至所述读数据信号端。

Images