CN110825671A - 一种多晶片系统 - Google Patents

一种多晶片系统 Download PDF

Info

Publication number
CN110825671A
CN110825671A CN201910871891.0A CN201910871891A CN110825671A CN 110825671 A CN110825671 A CN 110825671A CN 201910871891 A CN201910871891 A CN 201910871891A CN 110825671 A CN110825671 A CN 110825671A
Authority
CN
China
Prior art keywords
chip
access
signal
control signal
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910871891.0A
Other languages
English (en)
Inventor
施韵华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Singapore Pte Ltd
Original Assignee
Realtek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Singapore Pte Ltd filed Critical Realtek Singapore Pte Ltd
Publication of CN110825671A publication Critical patent/CN110825671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及一种多晶片系统。多晶片系统包括一非挥发性存储器，具有第一操作时钟的第一晶片，具有第二操作时钟的第二晶片和仲裁器。该仲裁器用以依据该第一晶片与该第二晶片的存取信号以决定出一仲裁信号，并依据该仲裁信号以决定出该第一晶片与第二晶片的其中之一以存取该非挥发性存储器。其中第一操作时钟和第二操作时钟为相互独立。本发明的多晶片系统及方法可共享单个非挥发性存储器以实行晶片内执行指令，存储资料，编程和擦除非挥发性存储器以更新资料和指令，进而增加频宽利用率。该多晶片系统及方法可以降低系统封装的复杂性和成本，从而降低制造成本。

Description

一种多晶片系统
技术领域
本发明涉及一种多晶片系统，尤其是一种能共用非挥发性存储器的多晶片系统。
背景技术
多晶片系统可提高系统效能并且满足单晶片无法支持的系统结构。传统上，具有独立处理功能的晶片具有专用的非挥发性存储器(例如Flash Memory)，可用于指令，资料存储和晶片内执行(execute-in-place)，而且每个晶片都可独立运作，每个晶片皆有电源电路以及时钟电路以供自己晶片所使用。因此，每个晶片的功能、应用、操作电压和时钟频率是完全独立的，所以每个独立晶片的功能、应用、操作电压及/或频率不相同，导致每个晶片内的信号的位准及/或频率不同。此外，由于每个晶片为独立运作，因此各个晶片内的操作时钟信号彼此不同步。也就是说，即使各个晶片内的操作时钟信号的频率相同，各个晶片内的操作时钟信号也不会同步。由于上述众多原因而导致至少二晶片要整合成可共用一个非挥发性存储器的难度是高的；也因上述原因阻止了晶片工程师将至少二晶片要整合成可共用一个非挥发性存储器的动机，因此，现有的多晶片系统皆需要多个专用非挥发性存储器。然而，在各晶片中使用专用非挥发性存储器系统会产生较高的成本，并且每个非挥发性存储器的频宽利用率无法最大化。因此需要新的解决方案。
发明内容
本发明实施例提供一种多晶片系统，包括：一非挥发性存储器；一第一晶片，具有一第一操作时钟，该第一晶片包括：一第一处理器，用以产生一第一控制信号；一第一存取控制器，用以根据该第一控制信号产生一第一存取信号以存取该非挥发性存储器；一第一总线控制电路，耦接于该第一处理器和该第一存取控制器之间，用以控制该第一控制信号的传送；以及一第一输入/输出控制电路，耦接于该第一存取控制器和该非挥发性存储器之间，用以控制该第一存取信号的传送；一第二晶片，具有一第二操作时钟，该第二晶片包括：一第二处理器，用以产生一第二控制信号；一第二存取控制器，用以根据该第二控制信号产生一第二存取信号以存取该非挥发性存储器；一第二总线控制电路，耦接于该第二处理器和该第二存取控制器之间，用以控制该第二控制信号的传送；以及一第二输入/输出控制电路，耦接于该第二存取控制器和该非挥发性存储器之间，用以控制该第二存取信号的传送；以及一仲裁器，设置于该多晶片系统内,用以根据该第一控制信号和该第二控制信号产生一仲裁信号；其中，该第一总线控制电路、该第二总线控制电路、该第一输入/输出控制电路和该第二输入/输出控制电路系根据该仲裁信号来控制；其中该第一操作时钟和该第二操作时钟不同步。
本发明实施例提供一种操作多晶片系统的方法，该系统包括一第一晶片，一第二晶片和一仲裁器，该第一晶片包括第一处理器与一第一存取控制器，该第二晶片包括第二处理器与一第二存取控制器，该方法包括：该第一处理器产生一第一控制信号，以通过一第一路径向传送至该第一存取控制器产生一第一控制信号；该第一存取控制器根据该第一控制信号产生一第一存取信号，以通过一第二路径存取一非挥发性存储器；该第二处理器产生一第二控制信号，以通过一第三路径传送至向该第二存取控制器产生一第二控制信号；该第二晶片中的该第二存取控制器根据该第二控制信号产生一第二存取信号，以通过一第四路径存取该非挥发性存储器；该仲裁器根据该第一控制信号和该第二控制信号产生一仲裁信号；以及根据该仲裁信号控制该第一路径，该第二路径，该第三路径及该第四路径；其中，具有一第一操作电压和一第一操作时钟的该第一晶片及具有一第二操作电压和一第二操作时钟的该第二晶片为独立运作。
本发明的多晶片系统及方法可共享单个非挥发性存储器以实行晶片内执行指令，存储资料，编程和擦除非挥发性存储器以更新资料和指令，进而增加频宽利用率。该多晶片系统及方法可以降低系统封装的复杂性和成本，从而降低制造成本。
附图说明
下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：
图1是本发明实施例的多晶片系统的示意图；
图2是仲裁过程操作信号的示意图；
图3是说明仲裁过程的状态图；以及
图4是操作图1所述多晶片系统的方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
图1是本发明实施例的多晶片系统100的示意图。多晶片系统100包括非挥发性存储器10，第一晶片20及第二晶片30。第一晶片20包括第一处理器26，第一总线21，仲裁器22，第一总线控制电路23、第一存取控制器24，以及第一输入/输出控制电路25。其中，该第一晶片与该第二晶片为可独立操作。换言之，该第一晶片与该第二晶片电气特性中的至少一部份特性是实质上不完全相同或完全不同。其中，仲裁器22用于仲裁多晶片(20,30)存取非挥发性存储器10。第一总线控制电路23耦接于第一处理器26和第一存取控制器24之间，并受仲裁器22的控制。第一总线控制电路23是控制(如：延迟(delay)、暂存)来自第一处理器26的存取控制信号。第一存取控制器24控制电路用以根据第一处理器26的存取控制信号以存取非挥发性存储器10。第一输入/输出控制电路25耦接于第一存取控制器24和非挥发性存储器10之间，并受仲裁器22的控制。第一输入/输出控制电路25是控制(如：延迟、暂存)来自第一存取控制器24的存取信号。第二晶片30包括第二处理器36，第二总线31，第二总线控制电路33，第二存取控制器34，第二输入/输出控制电路35。其中，第二总线控制电路33耦接于第二处理器36和第二存取控制器34之间，并接受仲裁器22的控制。第二总线控制电路33用于控制(如：延迟(delay)、暂存)来自第二处理器36的存取控制信号，第二存取控制器34控制电路根据第二处理器36的存取控制信号存取非挥发性存储器10，以及第二输入/输出控制电路35耦接于第二存取控制器34与非挥发性存储器10之间，用于控制(如：延迟(delay)、暂存)来自第二存取控制器34的存取信号。多晶片系统100中的各元件的电性连接关系可同时参阅本说明书的图1。在一实施例中，仲裁器22设置于第一晶片20及第二晶片30之外。在一实施例中，第一晶片20及第二晶片30的电源设定(如正常模式、睡眠模式、待机模式及关机模式)彼此不同，可彼此独自运作。在一实施例中，若第一晶片20及第二晶片30的效能不同，则仲裁器22可设置于效能较高的晶片，举例而言，第一晶片20具有比第二晶片30较快的时钟，较高的频宽，较高阶的结构等。举例而言，正常模式下，第一晶片20具有比第二晶片30较快的时钟，较高的频宽，较强的运算能力等。
在一实施例中，第一晶片20与第二晶片30各具有存取非挥发性存储器10的优先权。在一实施例中，优先权相同时，仲裁器22可用循环调度的方式决定晶片存取非挥发性存储器10的顺序。在一实施例中，优先权等级与晶片的功能(应用)相关。在一实施例中，优先权等级与晶片效能相关。在一实施例中，第一晶片20具有比第二晶片30更高存取非挥发性存储器10的优先权。第一晶片20与第二晶片30具有不同时钟，频宽，结构及/或配置。因此，第一总线21与第二总线31具有不同时钟，频宽，结构及/或配置，第一晶片20可具有比第二晶片30更快的系统时钟。第一总线21与第二总线31可为AHB,AXI或其他类型的总线。非挥发性存储器10可具有QSPI或其他类型的介面。另外，若发出超过一个请求，仲裁器22可授权给具有最高优先权的请求。
当第一晶片20或/及第二晶片30需要存取非挥发性存储器10时，第一总线控制电路23或/及第二总线控制电路33产生请求信号ReqA及ReqB至仲裁器22。当仲裁器22发出授权信号GntA至第一总线控制电路23时，第一总线控制电路23会传递存取控制信号至第一存取控制器24。当仲裁器22发出授权信号GntB至第二总线控制电路33时，第二总线控制电路33会传递存取控制信号至第二存取控制器34。相反地，当仲裁器22停止发出授权信号GntA至第一总线控制电路23，以停止或延迟传递存取控制信号并且传送信息至第一晶片20和第一存取控制器24，当仲裁器22停止发出授权信号GntB至第二总线控制电路33会停止或延迟传递存取制控信号并且传送信息至第二晶片30和第二存取控制器34。
当仲裁器22发出授权信号GntA至第一输入/输出控制电路25时，第一输入/输出控制电路25会传递存取信号至非挥发性存储器10。当仲裁器22发出授权信号GntB至第二输入/输出控制电路35时，第二总线控制电路35会传递存取信号至非挥发性存储器10。相反地，当仲裁器22停止发出授权信号GntA时，第一输入/输出控制电路25会停止或延迟传递存取信号至非挥发性存储器10，而当仲裁器22停止发出授权信号GntB时，第二输入/输出控制电路35会停止或延迟传递存取信号至非挥发性存储器10。
图2是仲裁器22仲裁过程操作信号的示意图。图2示出了仲裁器22的时钟信号ClkA，仲裁器22产生的授权信号GntA、GntB，在第一晶片20的请求信号ReqA，在第二晶片30的请求信号ReqB。其中，由于仲裁器22不位于第二晶片30中，故该请求信号ReqB与该授权信号GntB为不同步，且/或其位准及/或频率不同。
在起始阶段，仲裁器22通过传送授权信号GntA至第一总线控制电路23及第一输入/输出控制电路25预设授权第一晶片20存取非挥发性存储器10，此时，第一晶片20即可存取非挥发性存储器10。在第一晶片20执行存取后，第一晶片20会停止发送请求信号ReqA一周期以使仲裁器22可执行仲裁。若第一晶片20在该周期继续发送请求信号ReqA，则仲裁器22可通过发送授权信号GntA持续授权第一晶片20存取非挥发性存储器10。在某些实施例中，当第一晶片20已经完成一定数量的存取并且第二晶片30已将请求信号ReqB发送至仲裁器22时，无论第一晶片20是否有待处理请求，仲裁器22都会通过发送授权信号GntB来授权第二晶片30的存取。
当第一晶片20在该周期中不再发送请求信号ReqA时，就表示第一晶片20没有存取非挥发性存储器10的请求。此时，若第二晶片30向仲裁器22发送请求信号ReqB，则仲裁器22会将授权信号GntB发送到第二晶片30。更具体的说，第二总线控制电路33会将请求信号ReqB发送至仲裁器22，并且仲裁器22会将授权信号GntB传回至第二总线控制电路33和第二输入/输出控制电路35以允许第二晶片30存取非挥发性存储器10。在第二晶片30执行存取后，第二晶片30会停止发送请求信号ReqB一周期以使仲裁器22可执行仲裁。仲裁器22也可在下一个周期中执行仲裁以进行下一次存取。若第二晶片30在该周期中继续发送请求信号ReqB，则仲裁器22可通过将授权信号GntB持续授权第二晶片30存取非挥发性存储器10。当在晶片20及30在该周期后同时发送请求信号ReqA及ReqB，仲裁器22将基于优先权设定来进行仲裁。当第二晶片30完成预先设定的存取次数或没有待处理的存取时，若第一晶片20还有存取非挥发性存储器10的请求，仲裁器22则会授权第一晶片执行存取。在某些实施例中，当第二晶片30已经完成一定数量的存取并且第一晶片20已经将请求信号ReqA发送到仲裁器22时，无论第二晶片30是否有存取非挥发性存储器10请求，仲裁器22都会通过发送授权信号GntA来授权第一晶片20的存取。在一些实施例中，多晶片系统100可以支援不同的仲裁优先权设置，例如，固定优先权或依照存取次数决定的优先权。如执行固定优先权设置，假设第一晶片20有较高的优先权，当发出请求信号ReqA时，不论是否接收到请求信号ReqB，仲裁器22都会持续发出授权信号GntA至第一晶片20。如执行依照存取次数决定的优先权设置，当第一晶片20完成一定数量的存取后，仲裁器22就会停止发送授权信号GntA。
图3是进一步说明仲裁过程的状态图，该图显示循环调度的仲裁过程。仲裁器22基于优先权设置进行仲裁。最初，重设信号会预设授权第一晶片20。若第一晶片20已经完成了一定数量的存取及/或没有待处理请求，并且第二晶片30已发送请求，则仲裁器22会将授权从第一晶片20切换到第二晶片30。若第二晶片30已经完成了一定数量的存取及/或没有待处理请求，并且第一晶片20已发送请求，则仲裁器22会将授权从第二晶片30切换到第一晶片20。若第一晶片20或第二晶片30都没有发送请求，则仲裁器22可将授权状态保留以用于随后的循环，直到接收到新的请求。
该些控制电路23、33、25、35是用以依据该相应授权信号(GntA,GntB)以延迟(delay)、暂时停止了信号的传送，而实质上并不会改变该些被传送信号的电气特性(例如：频率、位准)。也就是说，虽然，授权信号与被传送信号的位准或/频率是独立，但授权信号仅用以控制该被传送信号的延迟时间，但不会改变该被传送信号的电气特性。该些控制电路23、33、25、35具有许多实施状样，例如：数位滤波器、开关电路、中继电路、暂存电路、具有可调控的输出/输入电路…等。
图4是操作多晶片系统100的方法400的流程图。该方法包含以下步骤：
S400：第一晶片20中的第一处理器26通过第一路径向第一晶片20的第一存取控制器24产生第一控制信号；
S402：第一晶片20中的第一存取控制器24根据第一控制信号产生第一存取信号，以通过第二路径存取非挥发性存储器10；
S404第二晶片30中的第二处理器36通过第三路径向第二晶片30的第二存取控制器34产生第二控制信号；
S406：第二晶片30中的第二存取控制器34根据第二控制信号产生第二存取信号，以通过第四路径存取非挥发性存储器10；
S408：仲裁器22根据第一控制信号和第二控制信号产生仲裁信号；以及
S410：根据仲裁信号控制第一路径，第二路径，第三路径及第四路径的传送。其中，第一晶片20与第二晶片30的操作为各自独立运作。
综上所述，本发明的多晶片系统及方法可共享单个非挥发性存储器以实行晶片内执行指令，存储资料，编程和擦除非挥发性存储器以更新资料和指令，进而增加频宽利用率。该多晶片系统及方法可以降低系统封装的复杂性和成本，从而降低制造成本。
上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims (12)

1.一种多晶片系统，包括：
一非挥发性存储器；
一第一晶片，具有一第一操作时钟，该第一晶片包括：
一第一处理器，产生一第一控制信号；
一第一存取控制器，根据该第一控制信号产生一第一存取信号以存取该非挥发性存储器；
一第一总线控制电路，耦接于该第一处理器和该第一存取控制器之间，用以控制该第一控制信号的传送；以及
一第一输入/输出控制电路，耦接于该第一存取控制器和该非挥发性存储器之间，控制该第一存取信号的传送；
一第二晶片，具有一第二操作时钟，该第二晶片包括：
一第二处理器，产生一第二控制信号；
一第二存取控制器，根据该第二控制信号产生一第二存取信号以存取该非挥发性存储器；
一第二总线控制电路，耦接于该第二处理器和该第二存取控制器之间，控制该第二控制信号的传送；以及
一第二输入/输出控制电路，耦接于该第二存取控制器和该非挥发性存储器之间，控制该第二存取信号的传送；以及
一仲裁器，设置于该多晶片系统内，根据该第一控制信号和该第二控制信号产生一仲裁信号；
其中，该第一总线控制电路、该第二总线控制电路、该第一输入/输出控制电路和该第二输入/输出控制电路是根据该仲裁信号来控制；
其中该第一操作时钟和该第二操作时钟不同步。
2.根据权利要求1所述的多晶片系统，其中该第一晶片及该第二晶片存取该非挥发性存储器的优先权是根据该第一晶片及该第二晶片的效能所决定。
3.根据权利要求1或2项所述的多晶片系统，其中该仲裁器依据该第一晶片及该第二晶片存取该非挥发性存储器的优先权，该第一控制信号和该第二控制信号来产生该仲裁信号。
4.根据权利要求1或2项所述的多晶片系统，其中该第一晶片与该第二晶片的电气特性实质上不完全相同或完全不同。
5.一种操作多晶片系统的方法，该系统包括一第一晶片，一第二晶片和一仲裁器，该第一晶片包括第一处理器与一第一存取控制器，该第二晶片包括第二处理器与一第二存取控制器，该方法包括：
该第一处理器产生一第一控制信号，以通过一第一路径传送至该第一存取控制器；
该第一存取控制器根据该第一控制信号产生一第一存取信号，以通过一第二路径存取一非挥发性存储器；
该一第二处理器产生一第二控制信号，以通过一第三路径传送至该第二存取控制器；
该第二存取控制器根据该第二控制信号产生一第二存取信号，以通过一第四路径存取该非挥发性存储器；
该仲裁器根据该第一控制信号和该第二控制信号产生一仲裁信号；以及
根据该仲裁信号控制该第一路径，该第二路径，该第三路径及该第四路径的传送；
其中，具有一第一操作电压和一第一操作时钟的该第一晶片及具有一第二操作电压和一第二操作时钟的该第二晶片为独立运作。
6.根据权利要求5所述的方法，其中该第一操作时钟和该第二操作时钟的时钟，该第一晶片及该第二晶片的总线时钟，总线频宽，总线结构及总线配置中的至少一者为不同。
7.根据权利要求5所述的方法，其中该第一路径，该第二路径，该第三路径及该第四路径是由该仲裁信号所控制，以克服该第一晶片和该第二晶片操作时钟的不同步。
8.根据权利要求5、6或7项所述的方法，其中该第一晶片及该第二晶片存取该非挥发性存储器的优先权是根据该第一晶片及该第二晶片的效能所决定。
9.根据权利要求8所述的方法，其中该仲裁器依据该第一晶片及该第二晶片存取该非挥发性存储器的优先权，该第一控制信号和该第二控制信号来产生该仲裁信号。
10.根据权利要求5所述的方法，其中根据该第一和该第二控制信号产生该仲裁信号的步骤包括：
在第一晶片存取该非挥发性存储器后，一请求信号被解除一周期以使该仲裁器执行仲裁；以及
该仲裁器根据该第一控制信号和该第二控制信号产生一仲裁信号以授权该第一晶片或该第二晶片。
11.根据权利要求10所述的方法，其中，若该第一晶片具有待处理请求及/或未完成一定数量的存取，则该仲裁器授权该第一晶片存取该非挥发性存储器。
12.根据权利要求10所述的方法，其中，若该第一晶片没有待处理请求或已完成一定数量的存取及该第二晶片具有待处理请求，则该仲裁器授权该第二晶片存取该非挥发性存储器。
CN201910871891.0A 2019-07-01 2019-09-16 一种多晶片系统 Pending CN110825671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/459,548 2019-07-01
US16/459,548 US11157206B2 (en) 2019-07-01 2019-07-01 Multi-die system capable of sharing non-volatile memory

Publications (1)

Publication Number Publication Date
CN110825671A true CN110825671A (zh) 2020-02-21

Family

ID=69548132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910871891.0A Pending CN110825671A (zh) 2019-07-01 2019-09-16 一种多晶片系统

Country Status (3)

Country Link
US (1) US11157206B2 (zh)
CN (1) CN110825671A (zh)
TW (1) TWI719622B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11556248B2 (en) * 2020-04-07 2023-01-17 Micron Technology, Inc. Apparatuses and methods for different burst lengths for stacked die
JP2024000230A (ja) * 2022-06-20 2024-01-05 富士通株式会社 マルチダイパッケージ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056030A1 (en) * 2000-11-08 2002-05-09 Kelly Kenneth C. Shared program memory for use in multicore DSP devices
KR20020083589A (ko) * 2001-04-27 2002-11-04 현대네트웍스 주식회사 Ａｄｓｌ 가입자 보드에서의 ａｄｓｌ 코드 공유를 위한중재 장치
US20040123006A1 (en) * 2002-12-23 2004-06-24 Stuber Russell B. Process and apparatus for managing use of a peripheral bus among a plurality of controllers
CN1533536A (zh) * 2001-07-18 2004-09-29 皇家菲利浦电子有限公司 多处理器设备中的非易失性存储器装置和方法
US20060288143A1 (en) * 2002-06-25 2006-12-21 Cypress Semiconductor Corp. Early detection and grant, an arbitration scheme for single transfers on amba advanced high-performance bus
CN101055555A (zh) * 2006-04-12 2007-10-17 联发科技股份有限公司 用于多处理器的非易失性内存共享系统及其内存共享方法
CN101075218A (zh) * 2007-07-18 2007-11-21 中兴通讯股份有限公司 数据存储控制系统
CN101923523A (zh) * 2009-06-17 2010-12-22 联发科技股份有限公司 存储器系统以及存取存储器的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058459A (en) * 1996-08-26 2000-05-02 Stmicroelectronics, Inc. Video/audio decompression/compression device including an arbiter and method for accessing a shared memory
TW201037707A (en) * 2009-04-06 2010-10-16 Himax Media Solutions Inc Apparatus and methods for accessing memory units
US8407420B2 (en) * 2010-06-23 2013-03-26 International Business Machines Corporation System, apparatus and method utilizing early access to shared cache pipeline for latency reduction
KR20150043045A (ko) * 2013-10-14 2015-04-22 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056030A1 (en) * 2000-11-08 2002-05-09 Kelly Kenneth C. Shared program memory for use in multicore DSP devices
KR20020083589A (ko) * 2001-04-27 2002-11-04 현대네트웍스 주식회사 Ａｄｓｌ 가입자 보드에서의 ａｄｓｌ 코드 공유를 위한중재 장치
CN1533536A (zh) * 2001-07-18 2004-09-29 皇家菲利浦电子有限公司 多处理器设备中的非易失性存储器装置和方法
US20060288143A1 (en) * 2002-06-25 2006-12-21 Cypress Semiconductor Corp. Early detection and grant, an arbitration scheme for single transfers on amba advanced high-performance bus
US20040123006A1 (en) * 2002-12-23 2004-06-24 Stuber Russell B. Process and apparatus for managing use of a peripheral bus among a plurality of controllers
CN101055555A (zh) * 2006-04-12 2007-10-17 联发科技股份有限公司 用于多处理器的非易失性内存共享系统及其内存共享方法
CN101075218A (zh) * 2007-07-18 2007-11-21 中兴通讯股份有限公司 数据存储控制系统
CN101923523A (zh) * 2009-06-17 2010-12-22 联发科技股份有限公司 存储器系统以及存取存储器的方法

Also Published As

Publication number Publication date
US20210004178A1 (en) 2021-01-07
TWI719622B (zh) 2021-02-21
US11157206B2 (en) 2021-10-26
TW202103012A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
EP3747170B1 (en) End-to-end quality-of-service in a network-on-chip
US7350004B2 (en) Resource management device
US7752373B2 (en) System and method for controlling memory operations
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
JP5829890B2 (ja) 半導体データ処理装置、タイムトリガ通信システム及び通信システム
US7213084B2 (en) System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
KR101050019B1 (ko) 다수의 프로세서 및 하나의 메모리 시스템을 갖는 시스템용메모리 인터페이스
KR20040077728A (ko) 시스템 및 버스 제어기 및 통신 방법
CN105190561A (zh) 双主机嵌入式共享装置控制器
CN110825671A (zh) 一种多晶片系统
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
US6629178B1 (en) System and method for controlling bus access for bus agents having varying priorities
US9003092B2 (en) System on chip bus system and a method of operating the bus system
TWI750118B (zh) 時脈管理電路系統、系統單晶片以及時脈管理方法
US6742064B2 (en) Programmable throttle circuit for each control device of a processing system
EP0706107A1 (en) Array clocking method and apparatus for input/output subsystems
US5446847A (en) Programmable system bus priority network
US6789150B1 (en) Integrated circuit having arbitrated switching between busses
JP7259537B2 (ja) 情報処理装置
KR20060112349A (ko) 에스오씨 버스 시스템 및 버스 데이터 처리방법
US20040123006A1 (en) Process and apparatus for managing use of a peripheral bus among a plurality of controllers
JP2002342266A (ja) データプロセッサ
JPS5953923A (ja) デ−タ処理システム
JP2012168773A (ja) バスシステムおよびアクセス制御方法
JP2020187659A (ja) 情報処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221

RJ01 Rejection of invention patent application after publication