CN110808255B - 一种3d nand制作方法及存储器 - Google Patents
一种3d nand制作方法及存储器 Download PDFInfo
- Publication number
- CN110808255B CN110808255B CN201911086857.9A CN201911086857A CN110808255B CN 110808255 B CN110808255 B CN 110808255B CN 201911086857 A CN201911086857 A CN 201911086857A CN 110808255 B CN110808255 B CN 110808255B
- Authority
- CN
- China
- Prior art keywords
- hole
- layer
- dielectric layer
- interlayer dielectric
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 245
- 239000011229 interlayer Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract description 11
- 230000008093 supporting effect Effects 0.000 abstract description 8
- 238000005336 cracking Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000347 anisotropic wet etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供一种3D NAND制作方法及存储器，在3D NAND结构的沟道孔进行各层结构沉积步骤之前，增加牺牲介质层的回刻步骤，增大沟道孔区域的牺牲介质层刻蚀面积，从而扩大牺牲介质层的开孔面积，使得后续沉积形成沟道内各层结构，也即ONOP结构时，ONOP叠层结构在牺牲介质层平面内位于层间介质层的下方，对层间介质层起到支撑作用。在后续去除O/N堆叠结构中的氮化物层，替换为导电金属，制作形成栅极线之前，沟道孔内位于相邻两层层间介质层之间的ONOP结构对层间介质层起到支撑作用，从而使得沟道孔和层间介质层的结构更加稳固，进而降低了O/N堆叠结构中的牺牲介质层去除后，层间介质层出现破裂或坍塌的风险。
Description
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种3D NAND制作方法及存储器。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度和擦除速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。
3D NAND结构中包括多个层叠设置的氧化层和氮化层的堆叠结构，随着对3D NAND存储器的容量要求增加，为了在单位芯片面积上获得更大的存储容量，即要求3D NAND闪存中O/N(Oxide/Nitride，氧化物层/氮化物层)堆叠结构的层叠数目越来越大，这使得在三维存储器的制作过程中，保证每个制作过程的结构稳定的难度越来越大，严重制约了3D NAND闪存技术的发展。
发明内容
有鉴于此，本发明提供一种3D NAND制作方法及存储器，以解决现有技术中随3DNAND闪存中O/N堆叠结构的层数增加，造成制作过程中结构不稳定性无法保证的问题。
为实现上述目的，本发明提供如下技术方案：
一种3D NAND制作方法，包括：
提供衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括交替层叠设置的层间介质层和牺牲介质层；
在待形成沟道的位置形成第一孔；
对所述牺牲介质层进行第一回刻，在所述牺牲介质层内形成第二孔，其中，所述第一孔在所述衬底上的投影位于所述第二孔在所述衬底上的投影内；
将所述第一孔和所述第二孔作为同一孔，在其内形成沟道；
在待形成栅极线的区域形成第三孔，所述第三孔暴露所述衬底；
通过所述第三孔，对所述牺牲介质层进行第二回刻，去除所述牺牲介质层。
优选地，所述将所述第一孔和所述第二孔作为同一孔，在其内形成沟道，具体包括：
在所述第一孔和所述第二孔内，依次沉积形成第一氧化物层、氮化物层、第二氧化物层、多晶硅层。
优选地，还包括：在所述第三孔和去除所述牺牲介质层后的位置填充导电介质。
优选地，所述对所述牺牲介质层进行第一回刻，所述第一回刻的蚀刻量范围为5nm-25nm，包括端点值。
本发明还提供一种3D NAND存储器，采用上面任一项所述的3D NAND制作方法制作形成，所述3D NAND存储器包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠加的层间介质层和导电层；
贯穿所述堆叠结构的栅极线，所述栅极线与所述衬底相接；
贯穿所述堆叠结构的沟道，所述沟道的侧壁包括与所述层间介质层同层的第一侧壁和与所述导电层同层的第二侧壁，其中，所述第二侧壁相对于所述第一侧壁靠近所述栅极线，且所述第二侧壁位于相邻的两层所述层间介质层之间。
优选地，所述第一侧壁和所述第二侧壁在所述衬底上的投影之间的距离范围为5nm-25nm，包括端点值。
优选地，所述沟道沿所述沟道指向所述栅极线的方向依次包括：
多晶硅层、第一氧化物层、氮化物层和第二氧化物层。
优选地，所述第一氧化物和第二氧化物均为氧化硅材质，所述氮化物层为氮化硅材质。
优选地，所述层间介质层为氧化硅材质。
优选地，所述栅极线材质与所述导电层材质相同，均为钨。
经由上述的技术方案可知，本发明提供的3D NAND制作方法，在3D NAND结构的沟道孔进行各层结构沉积步骤之前，增加牺牲介质层的回刻步骤，增大沟道孔区域的牺牲介质层刻蚀面积，从而扩大牺牲介质层的开孔面积，使得后续沉积形成沟道内各层结构(ONOP结构，通常包括氧化物-氮化物-氧化物-多晶硅)时，ONOP叠层结构在牺牲介质层平面内位于层间介质层的下方，对层间介质层起到支撑作用。在后续去除O/N堆叠结构中的氮化物层，替换为导电金属，制作形成栅极线之前，由于牺牲介质层被去除，仅剩余O/N堆叠结构中的层间介质层，此时，沟道孔内位于相邻两层层间介质层之间的ONOP结构对层间介质层起到支撑作用，从而使得沟道孔和层间介质层的结构更加稳固，进而降低了O/N堆叠结构中的牺牲介质层去除后，层间介质层出现破裂或坍塌的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1a-1m为现有技术中3D NAND闪存的制作过程中的剖面示意图；
图2为现有技术中形成3D NAND闪存的制作过程中的剖面示意图；
图3为现有技术中去除牺牲层后形成3D NAND闪存的制作过程中的剖面示意图；
图4为本发明实施例提供的一种3D NAND制作方法流程示意图；
图5-图9为本发明实施例提供的3D NAND制作过程剖面图；
图10为本发明实施例提供的一种3D NAND存储器结构示意图。
具体实施方式
正如背景技术部分所述，现有技术中，随着3D NAND闪存中O/N堆叠结构的层数增加，造成制作过程中结构不稳定性无法保证的问题。
发明人发现，出现上述现象的原因具体如下：
请参考图1a-1m，现有技术中3D NAND闪存采用了如下方法：
S1：沉积衬底堆叠结构，参见图1a，具体为，提供衬底1，所述衬底表面形成有多层交错堆叠的层间介质层2及牺牲介质层3，所述牺牲介质层3形成于相邻的层间介质层2之间；所述层间介质层2为氧化硅层，所述牺牲介质层3为氮化硅层，从而形成O/N堆叠结构(O/N Stacks)；
S2：刻蚀衬底堆叠结构，参见图1b，具体为，刻蚀所述层间介质层20及牺牲介质层3以形成沟道4，所述沟道4通至所述衬底1并形成一定深度的第一硅槽5；
S3：形成硅外延层，参见图1c，具体为，在所述第一硅槽5处进行硅的外延生长(Selective EpitaxialGrowth，SEG)形成硅外延层6；
S4：形成沟道侧壁堆叠结构，参见图1d，具体为，在所述沟道4的侧壁及硅外延层6的表面上沉积堆叠结构7，所述堆叠结构为ONOPO(氧化硅层7-1-氮化硅层7-2-氧化硅层7-3-多晶硅层7-4-氧化物层7-5)的堆叠结构；
S5：刻蚀沟道侧壁堆叠结构，参见图1e，具体为，沿所述沟道侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层6并形成一定深度的第二硅槽8；同时去除盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构；
S6：沉积多晶硅，参见图1f，在所述沟道侧壁堆叠结构7的侧壁和第二硅槽8的表面沉积多晶硅，以将硅外延层6和漏极(未示出)连通；
S7：填充插塞氧化物，参见图1g，先沉积氧化物层，再进行回刻，随后进行沟道的插塞氧化物9填充；
S8：平坦化插塞氧化物，参见图1h，采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物的表面，并露出最上层的牺牲介质层3；
S9：回刻插塞氧化物，参见图1i，回刻插塞氧化物9以形成多晶硅沉积沟道10；
S10：沉积插塞多晶硅，参见图1j，在多晶硅沉积沟道10中沉积插塞多晶硅11；
S11：平滑化插塞多晶硅，参见图1k，采用化学机械研磨工艺(CMP)平坦化所述插塞多晶硅11的表面，并露出最上层的牺牲介质层3；
S12：刻蚀最顶层的牺牲介质层3，参见图1l，将作为硬掩模的最顶层牺牲介质层3通过湿法刻蚀工艺去除掉；
S13：表面平坦化处理，参见图1m，采用化学机械研磨工艺(CMP)进行平坦化处理，获得平整光滑的表面。
上述步骤中，说明了形成沟道的主要过程。
请参见图2，图2为在图1m基础上结合外围栅极线制作的结构示意图；在后续制作步骤中，通过刻蚀形成栅极线孔012，暴露衬底1，然后从栅极线孔12中将氮化物层也即牺牲层3去除，去除氮化物层3后的结构如图3所示。随着堆叠的氧化物层和氮化物层数目的增加，在将氮化物层3移除后，氧化物层悬空，悬空的氧化物层越多，出现氧化物破裂或坍塌的风险越大，也即3D NAND制作过程中的结构不稳定，造成最终的3D NAND存储器结构性能较差。
基于此，本发明提供一种3D NAND制作方法，包括：
提供衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括交替层叠设置的层间介质层和牺牲介质层；
在待形成沟道的位置形成第一孔；
对所述牺牲介质层进行第一回刻，在所述牺牲介质层内形成第二孔，其中，所述第一孔在所述衬底上的投影位于所述第二孔在所述衬底上的投影内；
将所述第一孔和所述第二孔作为同一孔，在其内形成沟道；
在待形成栅极线的区域形成第三孔，所述第三孔暴露所述衬底；
通过所述第三孔，对所述牺牲介质层进行第二回刻，去除所述牺牲介质层。
本发明提供的3D NAND制作方法，在3D NAND结构的沟道孔进行各层结构沉积步骤之前，增加牺牲介质层的回刻步骤，增大沟道孔区域的牺牲介质层刻蚀面积，从而扩大牺牲介质层的开孔面积，使得后续沉积形成沟道内各层结构(ONOP结构，通常包括氧化物-氮化物-氧化物-多晶硅)时，ONOP叠层结构在牺牲介质层平面内位于层间介质层的下方，对层间介质层起到支撑作用。在后续去除O/N堆叠结构中的氮化物层，替换为导电金属，制作形成栅极线之前，由于牺牲介质层被去除，仅剩余O/N堆叠结构中的层间介质层，此时，沟道孔内位于相邻两层层间介质层之间的ONOP结构对层间介质层起到支撑作用，从而使得沟道孔和层间介质层的结构更加稳固，进而降低了O/N堆叠结构中的牺牲介质层去除后，层间介质层出现破裂或坍塌的风险。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图4，图4为本发明实施例提供的一种3D NAND制作方法，包括：
S101：提供衬底；
本实施例中衬底为制作3D NAND存储阵列的晶圆，衬底可以包括半导体材料，注入IV族半导体、III-V族化合物半导体、或者II-VI族化合物半导体。例如，IV族半导体可以包括硅(Si)、锗(Ge)或者硅锗(SiGe)。衬底可以被提供为体晶片或者外延层。
S102：在所述衬底上形成堆叠结构，所述堆叠结构包括交替层叠设置的层间介质层和牺牲介质层；
在衬底上形成多个交替层叠设置的层间介质层和牺牲介质层，所述牺牲介质层在后续工艺中被去除，再填充导电金属形成栅极线。本实施例中不限定层间介质层和牺牲介质层的具体材质，可选的，所述层间介质层为氧化物层，所述牺牲介质层为氮化物层，更加可选的，所述氧化物为氧化硅，所述氮化物为氮化硅。
本实施例中不限定层间介质层和牺牲介质层的厚度，根据3D NAND存储器栅极线厚度设置所述牺牲介质层的厚度即可。
本实施例中可以采用薄膜沉积工艺依次层叠形成多个层间介质层和牺牲介质层，所述薄膜沉积工艺包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)或原子层沉积法(ALD)。
S103：在待形成沟道的位置形成第一孔；
请参见图5，图5为形成沟道孔的结构示意图；在预形成沟道的区域刻蚀形成第一孔11，第一孔11穿过层间介质层20和牺牲介质层30，本实施例中第一孔11暴露出衬底10。本实施例中第一孔11的侧壁垂直于衬底，且，所述第一孔11在各层结构平面内的孔径保持一致。本实施例中采用各向异性蚀刻工艺形成第一孔。
S104：对所述牺牲介质层进行第一回刻，在所述牺牲介质层内形成第二孔，其中，所述第一孔在所述衬底上的投影位于所述第二孔在所述衬底上的投影内；
本发明实施例中，在第一孔形成后，在第一孔中形成沟道之前，还包括对牺牲介质层进行回刻的步骤，通过回刻工艺，进一步对牺牲介质层进行刻蚀，在牺牲介质层内形成第二孔，需要说明的是，如图6所示，本实施例中第二孔12仅位于牺牲介质层30内，且与第一孔11连通。
本实施例中牺牲介质层可以通过各向异性湿法蚀刻工艺进行回刻，当牺牲介质层为氮化硅时，可选的，各向异性湿法蚀刻工艺可以是利用包括NH4OH、NaOH或者KOH的碱性溶液执行。
由于对牺牲介质层进行了进一步的回刻，得到的第二孔的孔径比第一孔的孔径较大，也即，在衬底上的投影中，第一孔的投影位于第二孔的投影内部。本实施例中不限定第一孔和第二孔的具体形状，可选的，第一孔和第二孔均为圆形孔。在其他实施例中，第一孔和第二孔的形状还可以为方形或椭圆形，本实施例中对此不作限定。
S105：将所述第一孔和所述第二孔作为同一孔，在其内形成沟道；
本实施例中形成的沟道孔的侧壁不再是平整的表面，而是包括第一孔侧壁和第二孔侧壁，其中，第一孔侧壁比第二孔侧壁更加靠近沟道孔的中心，第二孔侧壁位于第一孔侧壁的外围，如图6所示，形成类似矩形锯齿的形状。
因此，在将第一孔和第二孔作为一个整体的孔，进行薄膜沉积，形成沟道结构时，形成的各层结构也随着矩形锯齿形状的侧壁依次沉积，最终形成矩形锯齿结构的沟道。
如图7所示，为在第一孔11和第二孔12内依次沉积第一氧化物层(O)、氮化物层(N)、第二氧化物层(O)、多晶硅层(P)形成的ONOP沟道结构。
与现有技术不同的是，本实施例中ONOP结构包括与层间介质层同层的第一部分和位于层间介质层之间、与牺牲介质层同层的第二部分，在后续去除栅极线区域的牺牲介质层后，位于层间介质层之间的第二部分能够对层间介质层进行支撑，从而形成结构相对于现有技术更加稳定的层间介质层和沟道结构。
S106：在待形成栅极线的区域形成第三孔，所述第三孔暴露所述衬底；
请参见图8，图8为形成第三孔13，也即栅极线孔后的结构。本实施例中所述第三孔为形成栅极线的开孔，所述第三孔的制作工艺可以与现有技术中的蚀刻工艺相同，本实施例中对此不作详细说明。
S107：通过所述第三孔，对所述牺牲介质层进行第二回刻，去除所述牺牲介质层。
请参见图9，去除牺牲介质层30，以便后续填充导电结构，形成栅极线。对比图9和图2可以看出，本发明实施例提供的沟道和层间介质层结构，相对于现有技术的沟道和层间介质层结构，由于沟道中包括向外延展的第二部分，且第二部分位于悬空的层间介质层之间，从而对层间介质层能够起到支撑作用，进而提高整个结构的稳定性。
需要说明的是，同沟道孔中牺牲介质层回刻工艺相同的，本实施例中栅极线区域的牺牲介质层也可以通过各向异性湿法蚀刻工艺被去除。不同的是，沟道孔中的牺牲介质层仅去除一部分，形成开孔比较大的第二孔即可，而去除牺牲介质层时，需要将栅极线区域的牺牲介质层均刻蚀掉。两者的刻蚀量不同，通过湿法蚀刻工艺控制可以刻蚀得到不同蚀刻量的结构。本实施例中对所述牺牲介质层进行第一回刻，所述第一回刻的蚀刻量范围为5nm-25nm，包括端点值，以便形成的沟道能够对层间介质层进行支撑。
需要说明的是，在后续工艺中，还可以包括在所述第三孔和去除所述牺牲介质层后的位置填充导电介质，形成栅极线的工艺步骤，本实施例中不限定所述导电介质的具体材质，可选的，所述导电介质的材质为金属，更加可选的，可以是钨。
本发明提供的3D NAND制作方法，在3D NAND结构的沟道孔进行各层结构沉积步骤之前，增加牺牲介质层的回刻步骤，增大沟道孔区域的牺牲介质层刻蚀面积，从而扩大牺牲介质层的开孔面积，使得后续沉积形成沟道内各层结构(ONOP结构，通常包括氧化物-氮化物-氧化物-多晶硅)时，ONOP叠层结构在牺牲介质层平面内位于层间介质层的下方，对层间介质层起到支撑作用。在后续去除O/N堆叠结构中的氮化物层，替换为导电金属，制作形成栅极线之前，由于牺牲介质层被去除，仅剩余O/N堆叠结构中的层间介质层，此时，沟道孔内位于相邻两层层间介质层之间的ONOP结构对层间介质层起到支撑作用，从而使得沟道孔和层间介质层的结构更加稳固，进而降低了O/N堆叠结构中的牺牲介质层去除后，层间介质层出现破裂或坍塌的风险。
基于相同的发明构思，本发明的另一实施例中还提供一种3D NAND存储器，采用上面实施例中所述的3D NAND制作方法制作形成，如图10所示，所述3D NAND存储器包括：
衬底10；
位于所述衬底10上的堆叠结构，所述堆叠结构包括交替叠加的层间介质层20和导电层40；
贯穿所述堆叠结构的栅极线50，所述栅极线50与所述衬底10相接；
贯穿所述堆叠结构的沟道60，所述沟道60的侧壁包括与所述层间介质层20同层的第一侧壁61和与所述导电层40同层的第二侧壁62，其中，所述第二侧壁62相对于所述第一侧壁61靠近所述栅极线，且所述第二侧壁62位于相邻的两层所述层间介质层20之间。
本实施例中不限定第一侧壁和第二侧壁之间的距离，可选的所述第一侧壁和所述第二侧壁在所述衬底上的投影之间的距离范围为5nm-25nm，包括端点值。
本实施例中所述沟道沿所述沟道指向所述栅极线的方向依次包括：多晶硅层、第一氧化物层、氮化物层和第二氧化物层。其中，所述第一氧化物和第二氧化物均为氧化硅材质，所述氮化物层为氮化硅材质。本实施例中，所述层间介质层为氧化硅材质。所述栅极线材质与所述导电层材质相同，均为钨。
本发明提供的3D NAND存储器，由于沟道的侧壁包括与所述层间介质层同层的第一侧壁和与所述导电金属层同层的第二侧壁，沟道结构中的位于导电金属层的第二侧壁位于相邻的两层层间介质层之间，使得3D NAND制作过程中，沟道结构能够对层间介质层起到支撑作用，从而保证结构的稳定性，降低在制作过程中，出现层间介质层破裂或坍塌的风险。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种3D NAND制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括交替层叠设置的层间介质层和牺牲介质层；
在待形成沟道的位置形成第一孔；
对所述牺牲介质层进行第一回刻，在所述牺牲介质层内形成第二孔，其中，所述第一孔在所述衬底上的投影位于所述第二孔在所述衬底上的投影内；所述第一回刻的蚀刻量范围为5nm-25nm，包括端点值；
将所述第一孔和所述第二孔作为同一孔，在其内形成沟道；
在待形成栅极线的区域形成第三孔，所述第三孔暴露所述衬底；
通过所述第三孔，对所述牺牲介质层进行第二回刻，去除所述牺牲介质层；
其中，所述层间介质层为氧化物层；所述将所述第一孔和所述第二孔作为同一孔，在其内形成沟道，具体包括：
在所述第一孔和所述第二孔内，依次沉积形成第一氧化物层、氮化物层、第二氧化物层、多晶硅层，形成ONOP的沟道结构；所述ONOP的沟道结构包括与所述层间介质层同层的第一部分和位于所述层间介质层之间、与所述牺牲介质层同层的第二部分，在去除所述牺牲介质层后，位于所述层间介质层之间的第二部分能够对所述层间介质层进行支撑。
2.根据权利要求1所述的3D NAND制作方法，其特征在于，还包括：在所述第三孔和去除所述牺牲介质层后的位置填充导电介质。
3.一种3D NAND存储器，其特征在于，采用权利要求1或2所述的3D NAND制作方法制作形成，所述3D NAND存储器包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠加的层间介质层和导电层；
贯穿所述堆叠结构的栅极线，所述栅极线与所述衬底相接；
贯穿所述堆叠结构的沟道，所述沟道的侧壁包括与所述层间介质层同层的第一侧壁和与所述导电层同层的第二侧壁，其中，所述第二侧壁相对于所述第一侧壁靠近所述栅极线，且所述第二侧壁位于相邻的两层所述层间介质层之间；
其中，所述层间介质层为氧化物层；所述沟道沿所述沟道指向所述栅极线的方向依次包括：多晶硅层、第一氧化物层、氮化物层和第二氧化物层；所述第一侧壁和所述第二侧壁在所述衬底上的投影之间的距离范围为5nm-25nm，包括端点值。
4.根据权利要求3所述的3D NAND存储器，其特征在于，所述第一氧化物和第二氧化物均为氧化硅材质，所述氮化物层为氮化硅材质。
5.根据权利要求3所述的3D NAND存储器，其特征在于，所述层间介质层为氧化硅材质。
6.根据权利要求3所述的3D NAND存储器，其特征在于，所述栅极线材质与所述导电层材质相同，均为钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086857.9A CN110808255B (zh) | 2019-11-08 | 2019-11-08 | 一种3d nand制作方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911086857.9A CN110808255B (zh) | 2019-11-08 | 2019-11-08 | 一种3d nand制作方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110808255A CN110808255A (zh) | 2020-02-18 |
| CN110808255B true CN110808255B (zh) | 2023-10-31 |
Family
ID=69501559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911086857.9A Active CN110808255B (zh) | 2019-11-08 | 2019-11-08 | 一种3d nand制作方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110808255B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166860A (zh) * | 2018-09-06 | 2019-01-08 | 长江存储科技有限责任公司 | 3d-nand闪存的形成方法 |
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
| CN109920793A (zh) * | 2019-03-29 | 2019-06-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110047840A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140024632A (ko) * | 2012-08-20 | 2014-03-03 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| US10340128B2 (en) * | 2015-07-16 | 2019-07-02 | Toshiba Memory Corporation | Apparatus, method and nontransitory computer readable medium for manufacturing integrated circuit device |
| US11322508B2 (en) * | 2018-06-01 | 2022-05-03 | Intel Corporation | Flash memory components and methods |
-
2019
- 2019-11-08 CN CN201911086857.9A patent/CN110808255B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
| CN109166860A (zh) * | 2018-09-06 | 2019-01-08 | 长江存储科技有限责任公司 | 3d-nand闪存的形成方法 |
| CN109920793A (zh) * | 2019-03-29 | 2019-06-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110047840A (zh) * | 2019-03-29 | 2019-07-23 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808255A (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11121149B2 (en) | Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same | |
| US10741576B2 (en) | Three-dimensional memory device containing drain-select-level air gap and methods of making the same | |
| US10516025B1 (en) | Three-dimensional NAND memory containing dual protrusion charge trapping regions and methods of manufacturing the same | |
| US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
| US9960180B1 (en) | Three-dimensional memory device with partially discrete charge storage regions and method of making thereof | |
| US9646975B2 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| CN110364536B (zh) | 三维存储器的制造方法以及三维存储器 | |
| US10115730B1 (en) | Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making thereof | |
| US9576966B1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| JP7427685B2 (ja) | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| CN109087916B (zh) | 形成三维存储器的方法 | |
| US11094715B2 (en) | Three-dimensional memory device including different height memory stack structures and methods of making the same | |
| WO2017091274A1 (en) | Within array replacement openings for a three-dimensional memory device | |
| US11101288B2 (en) | Three-dimensional memory device containing plural work function word lines and methods of forming the same | |
| EP3262684A1 (en) | Three-dimensional memory device with stress compensation layer within a word line stack | |
| US9589839B1 (en) | Method of reducing control gate electrode curvature in three-dimensional memory devices | |
| US10804282B2 (en) | Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same | |
| CN109461740B (zh) | 一种三维存储器件及其制备方法 | |
| KR20200062353A (ko) | 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법 | |
| US11201111B2 (en) | Three-dimensional memory device containing structures for enhancing gate-induced drain leakage current and methods of forming the same | |
| US11063063B2 (en) | Three-dimensional memory device containing plural work function word lines and methods of forming the same | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN107994027B (zh) | 一种sono刻蚀中负载效应影响的减轻方法 | |
| KR20210082275A (ko) | 스플릿 메모리 셀들을 포함하는 3차원 메모리 디바이스 및 그 형성 방법 | |
| WO2021118627A1 (en) | Three-dimensional memory device containing plural work function word lines and methods of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |