CN110797458B - 一种忆阻器及其制备方法 - Google Patents

一种忆阻器及其制备方法 Download PDF

Info

Publication number
CN110797458B
CN110797458B CN201911054145.9A CN201911054145A CN110797458B CN 110797458 B CN110797458 B CN 110797458B CN 201911054145 A CN201911054145 A CN 201911054145A CN 110797458 B CN110797458 B CN 110797458B
Authority
CN
China
Prior art keywords
low
silicon substrate
resistance silicon
memristor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911054145.9A
Other languages
English (en)
Other versions
CN110797458A (zh
Inventor
王军
刘贤超
崔官豪
周泓希
苟军
史佳欣
刘德幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911054145.9A priority Critical patent/CN110797458B/zh
Publication of CN110797458A publication Critical patent/CN110797458A/zh
Application granted granted Critical
Publication of CN110797458B publication Critical patent/CN110797458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种忆阻器及其制备方法,属于半导体器件微纳加工技术领域,方法包括将电阻率满足第一阈值条件、晶向为<100>的低阻硅片作为低阻硅衬底;在所述低阻硅衬底上制备具有孔阵列的掩膜层;刻蚀所述低阻硅衬底得到具有三维锥形结构阵列的低阻硅衬底,所述具有三维锥形结构阵列的低阻硅衬底作为第一电极层;去除所述掩膜层,在所述具有三维锥形结构阵列的低阻硅衬底上依次沉积介质层和金属层,所述金属层作为第二电极层。本发明在低阻硅衬底和金属层均引入三维锥形结构阵列,使忆阻器的开和关状态更明显、更容易受控,且采用低阻硅衬底直接作为下电极,减少了忆阻器膜层,降低忆阻器漏电的概率,同时可增大忆阻器阵列面积。

Description

一种忆阻器及其制备方法
技术领域
本发明涉及半导体器件微纳加工技术领域,尤其涉及一种可用于快速制作大面积忆阻器阵列的方法及忆阻器。
背景技术
信息是当今社会重要的资源,存储设备作为信息的存储载体,是各类电子设备的核心部件之一。但现在的存储器件遇到了前所未有的挑战:一方面,半导体晶体管的体积缩小、存储容量和读写速度已将要达到它的物理极限,并伴有芯片发热等现象,稳定性随使用时间下降;另一方面,密集光刻成本的增加以及器件本身存在的缺陷等,都阻碍了集成电路技术的发展。所以,亟需探索一种高速度、低功耗、低成本、性能稳定的新型存储器件。
随着信息量的增加,电子设备对存储器的读写速度及容量要求越来越高,目前人们使用最多的非易失存储器是基于硅材料的闪存(Flash)存储器,它具有较高的存储密度和较低的制造成本。但是,由于其读写速度较慢、忍耐性能较差,需要在较高的电压下进行“写”操作,并且Flash器件的可缩小程度己经到达物理极限,这一系列的缺陷限制了Flash存储器在如今科技发展中的应用。为此,人们开始转寻其它新型的非易失性存储器,其中,具有忆阻行为的阻变存储器(RRAM)得到了广泛的关注,目前忆阻器的研究已成为物理、电子、材料、纳米等领域的前沿和热点,并呈现出多学科交叉相融的特征。研究具有忆阻效应的材料基础性能,已成为当今忆阻器发展浪潮中必不可少的环节。相较其他的非易失存储器,忆阻器所具有操作速度快、耐受性好、数据保留时间长、结构简单等优势,已成为下一代高密度非易失存储器的替代品。
忆阻器通过施加不同的电激励,使材料电阻在高阻与低阻之间发生切换,从而实现数据存储。然而现目前使用的忆阻器结构大多都是平面结构,加载偏置电压后忆阻器的高低阻变化量级不明显,使得不容易对忆阻器的开和关状态进行良好控制。进一步地,现有制备忆阻器的方法中,想要实际形成合适的忆阻器结构并进行薄膜沉积会有一些问题,例如在某些三维结构上会出现沉积薄膜不连续,介质层的绝缘性差而导致加载电压后顶底层容易直接短路等问题,本发明一种制备大面积的高性能忆阻器的方法旨在解决改善上述问题。
发明内容
本发明的目的在于克服现有技术中在忆阻器上加载偏置电压后忆阻器的高低阻态变化量级不明显,制备较大面积覆盖的多膜层且具有百纳米级三维结构单元阵列的器件成本高且困难,提供一种忆阻器及其制备方法:通过在衬底和金属层引入三维锥形锥形阵列,在相对小的外电压作用下使电化学反应锥形阵列尖端区域发生,忆阻器高低阻变化量级明显,使忆阻器的开、关状态更明显,忆阻器更易受控;进一步地,利用湿法异性刻蚀刻蚀<100>晶向的低阻基片,由于刻蚀液对单晶硅的100及111晶面上刻蚀速度不同,可以得到角度约54°的锥形结构,在这样有适度倾角的情况下,沉积薄膜时是可以被覆盖的,但如果是盘或柱状的结构,因为倾斜角度大,导致侧面是无法被覆盖做到薄膜连续的;采用磁控溅射法等方法在具有三维锥形结构阵列的低阻硅衬底上沉积二氧化硅等材料能够进一步忆阻器的绝缘效果。
本发明的目的是通过以下技术方案来实现的:一种忆阻器制备方法,包括以下步骤:
S01:将电阻率满足第一阈值条件、晶向为<100>的低阻硅片作为低阻硅衬底;
S02:在低阻硅衬底上制备具有孔阵列的掩膜层;
S03:刻蚀低阻硅衬底得到具有三维锥形结构阵列的低阻硅衬底,所述低阻硅衬底作为第一电极层;
S04:去除掩膜层,在具有三维锥形结构阵列的低阻硅衬底表面依次沉积介质层和金属层,金属层作为第二电极层,从第一、第二电极层分别引出电极,得到忆阻器。
具体地,第一阈值条件为低阻硅衬底的电阻率为0.001-0.1Ω·cm,以满足外电场作用下金属离子迁移条件,使忆阻器能够在高阻态与低阻态之间切换;覆盖具有孔阵列掩膜层的<100>晶向的低阻硅衬底,在进行湿法刻蚀时容易在低阻硅表面形成三维锥形结构阵列。
具体地,制备具有孔阵列的掩膜层的方法包括但不限于微球辅助光刻法、双/多光束激光干涉光刻法、纳米压印法。
具体地,掩膜层包括但不限于氮化硅、氧化硅。
具体地,刻蚀低阻硅衬底具体步骤为:配置用于刻蚀低阻硅衬底的各向异性刻蚀溶液,各向异性刻蚀溶液为碱性溶液,具体为氢氧化钾或氢氧化钠或四甲基氢氧化铵(TMAH)或混合刻蚀液,混合刻蚀液为氢氧化钾、氢氧化钠、TMAH中任意一种溶液与异丙醇(IPA)的混合液,由于混合刻蚀液中加入了IPA,能够调整刻蚀反应速率并能优化刻蚀表面形貌,降低刻蚀表面形貌粗糙度;将低阻硅衬底置于某一温度的各向异性刻蚀溶液中,对低阻硅衬底进行各向异性刻蚀。
具体地,刻蚀低阻硅衬底得到具有三维锥形结构阵列的衬底;去除掩膜层步骤包括:将具有三维锥形结构阵列的低阻硅衬底放入氢氟酸与水体积比1:80的混合溶液浸泡第一时间,再采用浓磷酸去除衬底上的掩膜层;
或采用氢氟酸缓冲液去除衬底的掩膜层。
具体地,沉积介质层和金属层可以为采用物理气相沉积法(包括但不限于磁控溅射法、电子束蒸发镀膜法、脉冲激光沉积法、电阻热蒸发镀膜法)或等离子体增强化学气相沉积法依次在去除所述掩膜层的具有三维锥形结构阵列的低阻硅衬底上沉积介质层和金属层。
具体地,介质层包括但不限于二氧化硅、氧化铝、氮化硅或氟化镁,介质层厚度为20nm-500nm;金属层具体为不稳定金属,包括但不限于银、铜,且金属层厚度为20nm-500nm。
本发明还包括一种忆阻器,忆阻器包括具有三维锥形图案阵列的低阻硅衬底,和在所述衬底上依次沉积的介质层、金属层。
其中,具有三维锥形图案阵列的低阻硅衬底作为忆阻器的第一电极层,金属层作为忆阻器的第二电极层。
具体地,三维锥形结构(锥形孔或锥形柱)的深度为百纳米级至微米级,三维锥形结构的开口孔径(即低阻硅表面的孔径)尺寸处于百纳米级至微米级,方便忆阻器的制备。介质层包括但不限于二氧化硅、氧化铝、氮化硅或氟化镁,金属层为不稳定金属,包括但不限于银、铜。
与现有技术相比,本发明有益效果是:
(1)本发明在作为电极的低阻硅衬底和金属层均引入三维锥形结构阵列,在相对小的外电压作用下电化学反应就能在锥形阵列尖端区域发生,使忆阻器的开和关状态更明显、更容易受控。进一步地,基于三维锥形结构的忆阻器阵列上沉积薄膜会保证薄膜的连续性,以使忆阻器能够获得更好的器件性能。
(2)本发明采用碱性各向异性刻蚀溶液对低阻硅衬底进行刻蚀,能够在低阻硅衬底上形成具有三维锥形结构阵列,保证了三维锥形阵列在空间平行,能更好地保证中间介质层的绝缘作用,也能保证在加载电压时,加载到金属层任一点位时都能形成电流路径;进一步地,保证了三维锥形阵列在空间平行,能够大面积制备忆阻器阵列,且单次制备的忆阻器阵列可切割分为若干忆阻器。
(3)本发明方法中采用磁控溅射法、电子束蒸发镀膜法、脉冲激光沉积法等物理气相沉积法或等离子体增强化学气相沉积法沉积二氧化硅等材料能够取得良好的绝缘效果,且整个制备流程中所需工艺(微球辅助光刻法、双/多光束激光干涉光刻法、纳米压印法等)成熟,能够很好地实现并制备出形貌良好的器件,制备面积大,性能佳,成本低,对于目前工业化、产能化、效率化的制作需求上来说有较好的应用效益。
(4)本发明采用低阻硅衬底直接作为下电极,减少了忆阻器膜层,降低忆阻器漏电的概率,同时可增大忆阻器阵列面积。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为本发明实施例1的方法流程图;
图2为在低阻硅衬底上制备得到具有通孔阵列的掩膜层剖面图;
图3为刻蚀得到三维锥形结构的剖面图;
图4为忆阻器阵列的三层三维膜结构示意图;
图5为将具有三维锥形结构阵列的低阻硅衬底作为第一电极、金属层作为第二电极的忆阻器示意图;
图6为忆阻器的三层三维膜结构示意图。
图中:低阻硅衬底1、掩模层2、介质层3、金属层4、电极5
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,属于“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,属于“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
如图1所示,在实施例1中,一种忆阻器制备方法,具体包括以下步骤:
S01:准备电阻率小于0.01Ω·cm的干燥抛光的<100>低阻硅基片作为低阻硅衬底1;
S02:在低阻硅衬底1上制备孔阵列图案化的掩模层2;具体地,可通过在硅表面上旋涂光刻胶,利用双光束干涉光刻法等曝光显影得到有序的圆盘阵列光刻胶图案,再在样片上沉积刻蚀掩模层2(湿法刻蚀保护层),具体为:在低阻硅衬底1上旋涂SXAR-P3500/6正性光刻胶,光刻胶与稀释剂的的配比为1∶1.5(体积比),在4000rpm(转每分钟)的转速下匀胶30s,得到胶厚230nm,并用双光束干涉光刻显影技术,光源为常见的365nm紫外激光(UV,i线),先后两次曝光之间样片旋转90°,曝光条件相同且干涉夹角为16°,曝光剂量25.2mJ/cm2,曝光时间35s得到周期700nm,直径约350nm的近圆盘阵列胶体图案,再通过等离子体增强化学气相沉积法(PECVD)沉积氮化硅掩模层230nm,掩模层2生长完成后通过丙酮或去胶液去除光刻胶,顶层掩模层2出现孔阵列,得到如图2所示的样片结构;
S03:刻蚀带通孔阵列掩膜层的低阻硅衬底1得到具有三维锥形结构阵列的低阻硅衬底1,具体过程为配制低阻硅衬底1的各向异性刻蚀溶液,如氢氧化钾(NaOH)、氢氧化钠(KOH)、TMAH的水溶液,也可加入一定比例的异丙醇(IPA)溶液,对低阻硅进行各向异性刻蚀;由于碱性溶液对单晶硅的100及111晶面刻蚀速度不同,在掩膜层孔对应的低阻硅表面上得到具有一定斜坡的三维锥形孔图案结构。更为具体地,刻蚀溶液可由刻蚀所需深度及速率进行调整,在本实施例中,采用的刻蚀液为:15%(质量分数)KOH+5%(v/v)IPA,在40℃下刻蚀平面低阻硅衬底1两分钟,再用去离子水清洗得到深约240nm、角度约54°的三维锥形结构阵列图案,刻蚀后得到的低阻硅衬底1横截形貌的如图3所示;
S04:使用氢氟酸与水体积比1:80的混合溶液浸泡氮化硅5分钟,再使用浓磷酸在160℃的温度下腐蚀30分钟将氮化硅掩模层2去除,使用去离子水清洁样片后用氮气枪吹干,再通过磁控溅射法依次在具有三维锥形结构阵列的低阻硅衬底1表面沉积绝缘介质层3二氧化硅120nm,及不稳定金属银40nm,得到如图4所示的忆阻器阵列的三层三维膜结构示意图;
S05:样片制备完成后,从顶层金属层4及底层具有三维锥形结构阵列的低阻硅衬底1分别引出电极5,得到忆阻器如图5所示。
本实施例中,在低阻硅衬底1和金属层4均引入三维锥形结构阵列,在相对小的外电压作用下电化学反应就能在三维锥形阵列尖端区域发生,使忆阻器的开和关状态更明显、更容易受控。进一步地,由于忆阻器的三维锥形的结构,利用湿法各向异性刻蚀出来锥形结构的斜槽角度约54°,在这样有适度倾角的情况下,沉积薄膜时可以被覆盖,但如果是盘或柱状的结构,因为倾斜角度大,导致侧面是无法被覆盖做到薄膜连续。薄膜连续性,其一是保证薄膜的覆盖性,使得介质层3能起到其在器件作为绝缘的作用,其二是容易保证薄膜的一个平整的作用,在上下电极5加载电压时,加载在金属层4任一点位时都能形成电流路径,以此使忆阻器能够获得更好的器件性能。
实施例2
本实施例与实施例1具有相同的发明构思,提供了一种忆阻器制备方法,方法具体包括以下步骤:
S11:准备电阻率为0.01Ω·cm的干燥抛光的<100>低阻硅基片作为低阻硅衬底1;
S12:将清洗、干燥后的低阻硅衬底1,依次经聚二烯丙基二甲基氯化铵(PDDA,4%)、去离子水处理,氮气枪吹干;经聚苯乙烯磺酸钠(PSS,3%)、去离子水处理,氮气枪吹干,再经戊基黄原酸钾(PAX,2%)和去离子水处理,氮气枪吹干,得到表面具有正电荷的低阻硅衬底1样片;
S13:将直径500nm的胶体球的溶液(微球质量分数0.5%)滴在步骤S12的低阻硅衬底1样片表面,胶体球带负电荷,静置样片使胶体球进行自组装;几分钟或几小时后,用去离子水缓慢冲洗低阻硅衬底1样片,氮气枪吹干样片表面,得到单层非紧密排布的胶体球阵列;
S14:通过磁控溅射法在低阻硅衬底1样片上沉积二氧化硅40nm,随后使用丙醇或超声移除胶体微球阵列,得到具有非紧密通孔阵列的绝缘薄膜的低阻硅衬底1,如图1所示;
S15:配制低阻硅衬底1的各向异性刻蚀溶液以刻蚀低阻硅衬底1得到具有三维锥形结构阵列的低阻硅衬底1,刻蚀溶液可由刻蚀所需深度及速率进行调整,在本实施例中,如使用刻蚀液:15%(质量分数)KOH+5%(v/v)IPA,在40℃下刻蚀1.5min,再用去离子水或者无水乙醇清洁刻蚀后的样片,得到具有三维锥形结构阵列的低阻硅衬底1,其中,低阻硅衬底1中三维锥形结构的深约180nm;
S16:使用氢氟酸缓冲液将二氧化硅层去除,即采用重量含量百分数为8wt%的氢氟酸(HF)、重量含量百分数为16wt%的氟化铵(NH4F)混合液在30℃刻蚀5-15分钟;使用去离子水清洁样片后用氮气枪吹干,通过磁控溅射依次在样片表面沉积二氧化硅150nm,沉积银50nm;
S17:样片制备完成后,从顶层金属层4及底层低阻硅衬底1分别引出电极5,得到忆阻器。
实施例3
本实施例与实施例1和实施例2具有相同的发明构思,提供了一种忆阻器制备方法,方法具体包括以下步骤:
S21:准备电阻率为0.01Ω·cm的干燥抛光的<100>低阻硅基片作为低阻硅衬底1;
S22:使用5%w/v的800nmPS微球5ml,加入0.15ml的无水乙醇,通过气液面组装法将紧密排布的PS微球组装至硅片上;
S23:将样片进行反应离子刻蚀(在氧气环境下进行),使得紧密排布的PS微球阵列变为非紧密有序排布的阵列。可通过功率改变及通入气体速率等调节反应速率,如在80W,60mTorr气压下通入氧气速率120sccm,直径800nm的微球在氧离子环境中刻蚀200s后直径减小为550nm,得到非紧密有序排列的微球阵列的样片;
S24:通过磁控溅射沉积绝缘层如二氧化硅30nm,使用丙酮或超声移除微球阵列,得到表面形成非紧密有序通孔阵列的绝缘薄膜的低阻硅衬底1;
S25:配制低阻硅衬底1的各向异性刻蚀溶液以刻蚀覆盖有带通孔阵列掩膜层的低阻硅衬底1,得到具有三维锥形结构阵列的低阻硅衬底1,刻蚀溶液可由刻蚀所需深度及速率进行调整,在本实施例中,如使用刻蚀液:25%(质量分数)TMAH+36%(v/v)IPA,在70℃下刻蚀1min,再用去离子水清洁得到深约280nm、角度约54°的三维锥形孔阵列图案;
S26:使用氢氟酸缓冲液将二氧化硅层去除,即采用重量含量百分数为8wt%的HF、质量含量百分数为16wt%的NH4F混合液在30℃刻蚀5-15分钟;使用去离子水清洁样片后用氮气枪吹干,再通过磁控溅射法依次在样片表面沉积二氧化硅100nm,沉积银40nm;
S27:样片制备完成后,从顶层金属层4及底层具有三维锥形结构阵列的低阻硅衬底1引出电极5,得到忆阻器。
实施例4
本实施例与以上实施例具有相同的发明构思,提供了一种忆阻器,其具体的结构如图6所示,其包括低阻硅衬底1,和在具有三维锥形结构阵列的低阻硅衬底1上依次沉积的介质层3、金属层4。
进一步地,精密抛光的具有三维锥形结构阵列的低阻硅衬底1作为所述忆阻器的下电极层,金属层4作为忆阻器的上电极层。
进一步地,介质层3包括但不限于二氧化硅、氧化铝、氮化硅或氟化镁,金属层4为不稳定金属,包括但不限于银、铜。
本发明中将精密抛光的具有三维锥形结构阵列的低阻硅衬底直接作为下电极,减少膜层,降低忆阻器漏电的概率,同时可增大忆阻器阵列面积;进一步地,本发明在上、下电极层均引入三维锥形结构阵列,因施加电压时三维锥形尖端电极区域电场比平面电极区域电场强,在相对小的外电压作用下电化学反应(电场促使相对活泼的金属阳离子沿电场方向迁移)就能在三维图案尖端区域发生,进而使得忆阻器的开和关状态更明显和受控。
以上具体实施方式是对本发明的详细说明,不能认定本发明的具体实施方式只局限于这些说明,对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演和替代,都应当视为属于本发明的保护范围。

Claims (7)

1.一种忆阻器制备方法,其特征在于:所述方法包括:将电阻率满足第一阈值条件、晶向为<100>的低阻硅片作为低阻硅衬底;
在所述低阻硅衬底上制备具有孔阵列的掩膜层;
刻蚀所述低阻硅衬底得到具有三维锥形结构阵列的低阻硅衬底,所述具有三维锥形结构阵列的低阻硅衬底作为第一电极层;
去除所述掩膜层,在所述具有三维锥形结构阵列的低阻硅衬底上依次沉积介质层和金属层,所述金属层作为第二电极层;
所述第一阈值条件为所述低阻硅衬底的电阻率为0.001-0.1Ω·cm;
所述刻蚀所述低阻硅衬底具体步骤为:
配置用于刻蚀低阻硅衬底的各向异性刻蚀溶液,所述各向异性刻蚀溶液为碱性溶液,具体为氢氧化钾或氢氧化钠或四甲基氢氧化铵或混合刻蚀液,所述混合刻蚀液为氢氧化钾、氢氧化钠、四甲基氢氧化铵中任意一种溶液与异丙醇的混合液;
将所述低阻硅衬底置于质量分数15%的氢氧化钾与体积比为5%的异丙醇混合形成的各向异性刻蚀溶液或质量分数25%的四甲基氢氧化铵与体积比为36%的异丙醇混合形成的各向异性刻蚀溶液中,对所述低阻硅衬底进行各向异性刻蚀,得到斜槽角度为54°的三维锥形结构阵列的低阻硅衬底。
2.根据权利要求1所述的一种忆阻器制备方法,其特征在于:所述制备具有孔阵列的掩膜层的方法包括微球辅助光刻法、双/多光束激光干涉光刻法、纳米压印法。
3.根据权利要求1所述的一种忆阻器制备方法,其特征在于:所述掩膜层包括为氮化硅或氧化硅。
4.根据权利要求1所述的一种忆阻器制备方法,其特征在于:所述去除所述掩膜层的方法包括:
将低阻硅衬底放入氢氟酸与水体积比1:80的混合溶液浸泡第一时间,再采用浓磷酸去除低阻硅衬底上的掩膜层;或采用氢氟酸缓冲液去除低阻硅衬底上的掩膜层。
5.根据权利要求1所述的一种忆阻器制备方法,其特征在于:所述沉积介质层和金属层的方法包括:物理气相沉积法、等离子体增强化学气相沉积法。
6.采用权利要求1所述的一种忆阻器制备方法,其特征在于:所述介质层包括二氧化硅、氧化铝、氮化硅或氟化镁,所述金属层为不稳定金属。
7.一种忆阻器,其特征在于:采用权利要求1所述方法进行制备,所述忆阻器包括低阻硅衬底,和在所述低阻硅衬底上依次沉积的介质层、金属层;所述低阻硅衬底为具有三维锥形结构阵列的低阻硅衬底;所述低阻硅衬底作为所述忆阻器的第一电极层,所述金属层作为所述忆阻器的第二电极层。
CN201911054145.9A 2019-10-31 2019-10-31 一种忆阻器及其制备方法 Active CN110797458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911054145.9A CN110797458B (zh) 2019-10-31 2019-10-31 一种忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911054145.9A CN110797458B (zh) 2019-10-31 2019-10-31 一种忆阻器及其制备方法

Publications (2)

Publication Number Publication Date
CN110797458A CN110797458A (zh) 2020-02-14
CN110797458B true CN110797458B (zh) 2021-11-09

Family

ID=69440887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911054145.9A Active CN110797458B (zh) 2019-10-31 2019-10-31 一种忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN110797458B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293221B (zh) * 2020-04-08 2022-04-01 电子科技大学 一种高性能忆阻器的制备方法
CN111463347A (zh) * 2020-04-08 2020-07-28 电子科技大学 一种制备高性能忆阻器的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856165A (zh) * 2012-09-10 2013-01-02 中国科学院物理研究所 一种简单制备有序v形纳米硅孔阵列的方法
CN103112816A (zh) * 2013-01-30 2013-05-22 中国科学院大学 一种在单晶硅衬底上制备金字塔阵列的方法
CN104795493A (zh) * 2015-04-21 2015-07-22 东北师范大学 一种基于纳米线阵列的忆阻器及其制备方法
CN107275482A (zh) * 2017-07-07 2017-10-20 中国科学院微电子研究所 一种阻变存储器的制造方法和阻变存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
KR101752200B1 (ko) * 2015-11-27 2017-06-29 한국과학기술연구원 낮고 신뢰성 있는 동작 전압 및 장기 안정성 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
CN108565338A (zh) * 2018-05-21 2018-09-21 华中科技大学 一种局域电场增强忆阻器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856165A (zh) * 2012-09-10 2013-01-02 中国科学院物理研究所 一种简单制备有序v形纳米硅孔阵列的方法
CN103112816A (zh) * 2013-01-30 2013-05-22 中国科学院大学 一种在单晶硅衬底上制备金字塔阵列的方法
CN104795493A (zh) * 2015-04-21 2015-07-22 东北师范大学 一种基于纳米线阵列的忆阻器及其制备方法
CN107275482A (zh) * 2017-07-07 2017-10-20 中国科学院微电子研究所 一种阻变存储器的制造方法和阻变存储器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"High-Performance Programmable Metallization Cell Memory With the Pyramid-Structured Electrode";Yu-Chih Huang,等;《IEEE ELECTRON DEVICE LETTERS》;20130815;第34卷(第10期);第1244-1246页 *
"Scaling Effect on Silicon Nitride Memristor with Highly Doped Si Substrate";Sungjun Kim等;《Small》;20180417;第14卷;第2页第1栏第12行-第3页第2栏第5行、附图1 *

Also Published As

Publication number Publication date
CN110797458A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US7550818B2 (en) Method of manufacture of a PCRAM memory cell
US7323708B2 (en) Phase change memory devices having phase change area in porous dielectric layer
US7696509B2 (en) Solid state electrolyte memory device and method of fabricating the same
CN110797458B (zh) 一种忆阻器及其制备方法
US20060163553A1 (en) Phase change memory and fabricating method thereof
US20070164266A1 (en) Semiconductor device and method of manufacturing the same
TW200845154A (en) Uniform critical dimension size pore for pcram application
JP6472773B2 (ja) 電気めっき相変化スイッチ
CN108807667B (zh) 一种三维堆叠存储器及其制备方法
KR20160088380A (ko) SiOx 스위칭 디바이스 성능의 향상을 위한 다공성 SiOx 물질
TW202117936A (zh) 半導體裝置與記憶體晶胞
KR101907039B1 (ko) 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
JP2011510496A (ja) 相変化材料層を有する多層構造およびその製造方法
CN103531710A (zh) 一种高速低功耗相变存储器单元及其制备方法
KR20140026157A (ko) 저항변화 메모리 소자 및 제조 방법, 이를 포함하는 메모리 장치 및 데이터 처리 시스템
CN101764197B (zh) 一种制作纳米尺寸相变存储器的方法
CN112909160B (zh) 一种低操作功耗的相变存储单元及其制备方法
CN112652712B (zh) 选通管相变存储集成单元及其制备方法、相变存储器件
CN114854419B (zh) 一种用于湿法蚀刻相变材料的碱性蚀刻液及其应用
TWI835556B (zh) 薄膜電晶體結合鈣鈦礦電阻式記憶元件的製作方法
WO2023115357A1 (zh) 阻变存储器及其制造方法
CN111463347A (zh) 一种制备高性能忆阻器的方法
WO2021258257A1 (zh) 阻变存储器及其制备方法
TWI411021B (zh) 自會聚底部電極環
CN1599068A (zh) 一种相变微、纳电子存储器器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant