CN110797411A - 一种薄膜晶体管及其制造方法、阵列基板 - Google Patents
一种薄膜晶体管及其制造方法、阵列基板 Download PDFInfo
- Publication number
- CN110797411A CN110797411A CN201910953064.6A CN201910953064A CN110797411A CN 110797411 A CN110797411 A CN 110797411A CN 201910953064 A CN201910953064 A CN 201910953064A CN 110797411 A CN110797411 A CN 110797411A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact
- metal oxide
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 title claims abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 44
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出一种薄膜晶体管及其制造方法、阵列基板，涉及显示面板领域，薄膜晶体管包括：金属氧化物层，包括被源漏金属层覆盖且未被导体化的第一部分、以及与第一部分连接且被导体化的第二部分；源漏金属层，位于所述第一部分的上方且与第二部分接触并形成一条接触边；绝缘层，覆盖源漏金属层和金属氧化物层，所述绝缘层在第二部分上方设有接触孔，所述第二部分通过接触孔被导体化；其中，所述接触边的形状为多齿形，所述源漏金属层与第二部分之间的接触长度为所述接触边的总长度。通过改变源漏金属层与导体化的金属氧化物层的接触边的形状来增加接触边的总长度，可以有效的减小接触电阻。
Description
技术领域
本发明属于显示面板领域，具体涉及一种薄膜晶体管及其制造方法、阵列基板。
技术背景
铟镓锌氧化物(IGZO)是一种半导体材料，通常用于制作显示面板中的TFT器件。IGZO在特定的气氛条件下通过热处理可以变成导体，利用这一特点，可以使用IGZO制做像素中的像素电极，具体方法为先利用IGZO层制作出TFT和像素电极的图案，再用金属制作出数据线和源漏电极，最后将需要导体化的部分IGZO进行导体化形成像素电极。利用IGZO导体化制作像素电极可以省去一道利用透明电极(ITO)制作像素电极的步骤制作，节省了光罩数目，同时也可以节省了ITO靶材成本以及磁控溅射的时间。
按照传统方案设计源漏电极与像素电极的连接方式，在制备IGZO导体化过程中会遇到像素电极与源漏电极接触阻抗过大的问题。图1是现有技术中IGZO导体化制作示意图，如图1所示，在未导体化之前，底层为半导体层10，源漏金属层20位于半导体层10上方，绝缘层30覆盖半导体层10和源漏金属层20；导体化后，导体化的部分形成像素电极12。在对绝缘层30的开孔区31内的半导体层10导体化的过程中，由于半导体的扩散效应，位于源漏金属层20下方的半导体层10只有边缘地带的接触边13能够通过侧向扩散实现导体化，因为侧向扩散距离有限，也只是源漏金属层边界处很小的一部分半导体层实现了导体化，而像素电极与源漏电极两层之间实际的电性接触面积是与被导体化的接触边的长度成正比关系，图2是现有技术中IGZO导体化制作的俯视图，因被导体化的接触边长度很短，所以像素电极与源漏电极之间的接触阻抗也很大。
发明内容
本发明的目的在于解决导体化的像素电极与源漏电极接触阻抗过大的问题，本发明提供一种薄膜晶体管及其制造方法、阵列基板，通过改变源漏金属层与导体化的金属氧化物层的接触边的形状来增加接触边的总长度，可以有效的减小接触电阻。
本发明的技术方案如下：
本发明公开了一种薄膜晶体管体，包括：金属氧化物层，所述金属氧化物层包括被源漏金属层覆盖且未被导体化的第一部分、以及与第一部分连接且被导体化的第二部分；源漏金属层，位于所述第一部分的上方且与第二部分接触并形成一条接触边；绝缘层，覆盖源漏金属层和金属氧化物层，且所述绝缘层在第二部分上方设有接触孔，所述第二部分通过接触孔被导体化。
其中，所述接触边的形状为多齿形，所述源漏金属层与第二部分之间的接触长度为所述接触边的总长度。
优选地，所述多齿形为波浪形或锯齿形或梳形。
优选地，所述多齿形的齿形越密，接触边的总长度越长，源漏金属层和第二部分的接触阻抗越小。
优选地，所述金属氧化物层的材料为铟镓锌氧化物。
优选地，还包括栅极和栅极绝缘层，所述栅极绝缘层位于所述栅极的上方，所述金属氧化物位于所述栅极绝缘层的上方。
本发明还公开了一种阵列基板，包括上述的薄膜晶体管。
本发明还公开了一种薄膜晶体管的制造方法，用于制造上述的薄膜晶体管，包括如下步骤：
S1：形成金属氧化物层；
S2：形成位于部分金属氧化物层上的源漏金属层；
S3：形成覆盖金属氧化物层和源漏金属层上的绝缘层，绝缘层上设有暴露出部分金属氧化物层的接触孔；
S4：在接触孔内离子注入使得部分金属氧化物层形成被导体化的第二部分和具有多齿形状的接触边。
本发明能够带来以下至少一项有益效果：
本发明通过增加源漏金属层与导体化的金属氧化物层的接触边的长度，有效的减小了源漏金属层与导体化的金属氧化物层(像素电极)的接触电阻。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1是现有技术中IGZO导体化制作示意图；
图2是现有技术中IGZO导体化制作的俯视图；
图3是本发明薄膜晶体管的侧视图；
图4是本发明薄膜晶体管的俯视图；
图5是本发明接触边的示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
下面以具体实施例详细介绍本发明的技术方案。
本发明提供一种薄膜晶体管体，如图3和图4所示，包括金属氧化物层01、位于金属氧化物层01上方且部分覆盖金属氧化物层01的源漏金属层02以及覆盖金属氧化物层01和源漏金属层02的绝缘层03，所述绝缘层03在金属氧化物层01上设有接触孔031，在接触孔031内离子注入使得部分金属氧化物层01被导体化形成导体层。
其中，所述金属氧化物层01包括被源漏金属层02覆盖且未被导体化的第一部分011、以及与第一部分011连接且被导体化的第二部分012，第一部分011和第二部分012彼此绝缘，被导体化的第二部分012形成的就是薄膜晶体管的像素电极。所述金属氧化物层01的材料可以是铟镓锌氧化物(IGZO)，也可以是其他半导体材料。
所述源漏金属层02位于所述第一部分011的上方且与第二部分012接触并形成一条接触边013，其中，接触边013是在金属氧化物层01进行导体化处理时由半导体的扩散效应在源漏金属层02的下方形成的，所述源漏金属层02和第二部分012的像素电极通过接触边013进行导电连接。
绝缘层03覆盖源漏金属层01和金属氧化物层02，且绝缘层03在第二部分012上方设有接触孔031，所述第二部分012通过接触孔031被导体化。
现有技术中的源漏金属层02与导体化后的金属氧化物层01(像素电极)的接触面都为常规的矩形，因此接触边012的长度有限，也即接触面积有限，导致薄膜晶体管的源漏金属层02与像素电极在接触过程中阻抗很大。
如图5所示，本发明将接触边013设计为多齿形的形状，所述多齿形可以是波浪形，也可以是锯齿形或梳形，这种多齿形的形状使得相同大小的源漏金属层02与像素电极的接触边013的总长度增加，可以获得更大的接触面积，因此薄膜晶体管的阻抗也越小。结合这一点可以得出，所述多齿形的齿形越密，接触边的总长度越长，源漏金属层02和像素电极的接触阻抗越小。当然，本发明所公开的接触边013并不局限于多齿形，其他用于增加接触边013的长度的实施例也在本发明的保护范围内。
本发明还公开了一种薄膜晶体管的制造方法，包括如下步骤：
S1：形成金属氧化物层01；
S2：形成位于部分金属氧化物层01上的源漏金属层02；
S3：形成覆盖金属氧化物层01和源漏金属层02上的绝缘层03，绝缘层03上设有暴露出部分金属氧化物层01的接触孔031；
S4：在接触孔031内离子注入使得部分金属氧化物层01形成被导体化的第二部分012和具有多齿形状的接触边013。
需要说明的是，本发明薄膜晶体管的像素电极和TFT的导电沟道是同时制作完成的，当对绝缘层03的接触孔031对应的金属氧化物层01进行导体化后，形成的第二部分012即是像素电极，导体化扩散形成的接触边013即为导电沟道。
上述内容只是提到薄膜晶体管中包含像素电极和导电沟道的金属氧化物层01、源漏金属层02以及绝缘层03这些膜层，所述薄膜晶体管还可以包括栅极和栅极绝缘层(图未示)，所述栅极绝缘层位于所述栅极的上方，所述金属氧化物位于所述栅极绝缘层的上方。除此之外的其他膜层结构，也都不做限制。
本发明还公开了一种阵列基板，包括上述的薄膜晶体管。
本发明通过改变源漏金属层与导体化的金属氧化物层的接触边的形状来增加接触长度，可以有效的减小源漏金属层与导体化的金属氧化物层(像素电极)的接触电阻。
应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。
Claims (7)
1.一种薄膜晶体管体，其特征在于，包括：
金属氧化物层，包括被源漏金属层覆盖且未被导体化的第一部分、以及与第一部分连接且被导体化的第二部分；
源漏金属层，位于所述第一部分的上方且与第二部分接触并形成一条接触边；
绝缘层，覆盖源漏金属层和金属氧化物层，且所述绝缘层在第二部分上方设有接触孔，所述第二部分通过接触孔被导体化；
其中，所述接触边的形状为多齿形，所述源漏金属层与第二部分之间的接触长度为所述接触边的总长度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述多齿形为波浪形或锯齿形或梳形。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述多齿形的齿形越密，接触边的总长度越长，源漏金属层和第二部分的接触阻抗越小。
4.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述金属氧化物层的材料为铟镓锌氧化物。
5.根据权利要求1或2所述的薄膜晶体管，其特征在于，还包括栅极和栅极绝缘层，所述栅极绝缘层位于所述栅极的上方，所述金属氧化物位于所述栅极绝缘层的上方。
6.一种阵列基板，包括如权利要求1-5任一所述的薄膜晶体管。
7.一种薄膜晶体管的制造方法，用于制造权利要求1-5任一所述的薄膜晶体管，包括如下步骤：
S1：形成金属氧化物层；
S2：形成位于部分金属氧化物层上的源漏金属层；
S3：形成覆盖金属氧化物层和源漏金属层上的绝缘层，绝缘层上设有暴露出部分金属氧化物层的接触孔；
S4：在接触孔内离子注入使得部分金属氧化物层形成被导体化的第二部分和具有多齿形状的接触边。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910953064.6A CN110797411A (zh) | 2019-10-09 | 2019-10-09 | 一种薄膜晶体管及其制造方法、阵列基板 |
| PCT/CN2020/086245 WO2021068481A1 (zh) | 2019-10-09 | 2020-04-23 | 一种薄膜晶体管及其制造方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910953064.6A CN110797411A (zh) | 2019-10-09 | 2019-10-09 | 一种薄膜晶体管及其制造方法、阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110797411A true CN110797411A (zh) | 2020-02-14 |
Family
ID=69438864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910953064.6A Pending CN110797411A (zh) | 2019-10-09 | 2019-10-09 | 一种薄膜晶体管及其制造方法、阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110797411A (zh) |
| WO (1) | WO2021068481A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021068481A1 (zh) * | 2019-10-09 | 2021-04-15 | 南京中电熊猫液晶显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130234124A1 (en) * | 2010-02-19 | 2013-09-12 | Samsung Display Co., Ltd. | Thin-film transistor substrate, method of manufacturing the same, and display device including the same |
| KR20130139593A (ko) * | 2012-06-13 | 2013-12-23 | 엘지디스플레이 주식회사 | 평판 표시장치용 박막 트랜지스터 기판 |
| CN105140297A (zh) * | 2015-09-17 | 2015-12-09 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281188A (ja) * | 2006-04-06 | 2007-10-25 | Seiko Epson Corp | トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法 |
| JP2019067906A (ja) * | 2017-09-29 | 2019-04-25 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| CN110797411A (zh) * | 2019-10-09 | 2020-02-14 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
-
2019
- 2019-10-09 CN CN201910953064.6A patent/CN110797411A/zh active Pending
-
2020
- 2020-04-23 WO PCT/CN2020/086245 patent/WO2021068481A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130234124A1 (en) * | 2010-02-19 | 2013-09-12 | Samsung Display Co., Ltd. | Thin-film transistor substrate, method of manufacturing the same, and display device including the same |
| KR20130139593A (ko) * | 2012-06-13 | 2013-12-23 | 엘지디스플레이 주식회사 | 평판 표시장치용 박막 트랜지스터 기판 |
| CN105140297A (zh) * | 2015-09-17 | 2015-12-09 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021068481A1 (zh) * | 2019-10-09 | 2021-04-15 | 南京中电熊猫液晶显示科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板 |
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021068481A1 (zh) | 2021-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727309B2 (en) | Thin film transistor array panel and conducting structure | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US20170141236A1 (en) | Tft substrate structure and manufacturing method thereof | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2004538650A5 (zh) | ||
| US8664051B2 (en) | Thin-film transistor and manufacturing method thereof and display | |
| EP1770788A3 (en) | Semiconductor device having oxide semiconductor layer and manufacturing method thereof | |
| KR20110069454A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| CN104795447B (zh) | 半导体结构 | |
| CN110797411A (zh) | 一种薄膜晶体管及其制造方法、阵列基板 | |
| CN105742367A (zh) | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 | |
| CN114883343A (zh) | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 | |
| CN1929137A (zh) | 高密度混合金属氧化物半导体场效应晶体管(mosfet)器件 | |
| US10079311B2 (en) | Thin film transistor substrate and method for making same | |
| US20160380113A1 (en) | Thin film transistor, method of manufacturing the same and liquid crystal display apparatus having the same | |
| CN104253158B (zh) | 薄膜晶体管及其制造方法 | |
| CN110137086B (zh) | Tft基板的制作方法及tft基板 | |
| WO2017166337A1 (zh) | 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 | |
| CN108039353B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103199112A (zh) | 一种阵列基板及其制备方法和显示面板 | |
| US9123691B2 (en) | Thin-film transistor and method for manufacturing the same | |
| CN104992985A (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
| CN103187451B (zh) | 薄膜晶体管 | |
| US10700210B2 (en) | Semiconductor device, and manufacturing method for same | |
| CN105762161B (zh) | 光感测阵列的光感测单元的制造方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200910 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200214 |