CN110783356B - 时间延迟积分图像传感器及其形成方法 - Google Patents
时间延迟积分图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN110783356B CN110783356B CN201911071525.3A CN201911071525A CN110783356B CN 110783356 B CN110783356 B CN 110783356B CN 201911071525 A CN201911071525 A CN 201911071525A CN 110783356 B CN110783356 B CN 110783356B
- Authority
- CN
- China
- Prior art keywords
- forming
- isolation
- doped region
- ions
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 133
- 238000002955 isolation Methods 0.000 claims abstract description 226
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 150000002500 ions Chemical class 0.000 claims abstract description 107
- 230000010354 integration Effects 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 175
- 238000005468 ion implantation Methods 0.000 claims description 65
- 238000011282 treatment Methods 0.000 claims description 54
- 239000011241 protective layer Substances 0.000 claims description 37
- -1 arsenic ions Chemical class 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 description 51
- 239000000463 material Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种时间延迟积分图像传感器及其形成方法，其中方法包括：提供基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；在各个所述像素区内形成光电掺杂区，所述光电掺杂区内掺杂有第一离子；在各个所述隔离区内形成贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。所述方法能够提高形成的时间延迟积分图像传感器的成像质量，从而性能较好。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种时间延迟积分图像传感器及其形成方法。
背景技术
时间延时积分(Time Delay Integration，TDI)图像传感器是线性图像传感器的一种演变。时间延时积分图像传感器的成像机理为对拍摄物体所经过的像素逐行进行曝光，将曝光结果累加，从而解决高速运动物体曝光时间不足所引起的成像信号弱问题。时间延时积分图像传感器能够增加有效曝光时间，提高图像信噪比。
时间延时积分图像传感器分为CCD和CMOS两种。一种为在CCD工艺上制作TDI图像传感器，由于CCD工艺的特殊性，无法在图像传感器上集成其他处理电路，通用性和灵活性较差。另外一种TDI图像传感器为CMOS类型，该TDI图像传感器是基于通用CMOS制造工艺，嵌入类似CCD功能的器件，即eCCD(embedded CCD)，从而形成TDI-CMOS图像传感器。
然而，现有的时间延时积分图像传感器的性能仍较差。
发明内容
本发明解决的技术问题是提供一种时间延迟积分图像传感器及其形成方法，以提高形成的时间延迟积分图像传感器的成像质量，从而性能较好。
为解决上述技术问题，本发明技术方案提供一种时间延迟积分图像传感器的形成方法，包括：提供基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；在各个所述像素区内形成光电掺杂区，所述光电掺杂区内掺杂有第一离子；在各个所述隔离区内形成贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
可选的，所述基底包括相对的第一面和第二面，且所述第一面暴露出所述光电掺杂区表面；所述时间延迟积分图像传感器的形成方法还包括：在所述第一面上形成电路器件层。
可选的，所述隔离掺杂区的形成方法包括：在所述第一面上形成第一图形化层，所述第一图形化层暴露出所述隔离区表面；以所述第一图形化层为掩膜，对所述基底进行离子注入处理，形成初始隔离掺杂区；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区。
可选的，所述隔离掺杂区的形成方法还包括：在形成所述第一图形化层之前，在所述第一面表面形成第一保护层，所述第一保护层位于所述基底和所述第一图形化层之间；所述时间延迟积分图像传感器的形成方法还包括：在所述第二面表面形成第二保护层；在所述第二保护层表面形成抗反射增透层。
可选的，所述隔离掺杂区的形成方法包括：在所述第二面上形成第二图形化层，所述第二图形化层暴露出所述隔离区表面；以所述第二图形化层为掩膜，对所述基底进行离子注入处理，形成初始隔离掺杂区；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区。
可选的，所述隔离掺杂区的形成方法还包括：在形成所述第二图形化层之前，在所述第二面表面形成第三保护层，所述第三保护层位于所述基底和所述第二图形化层之间；形成所述隔离掺杂区之后，在所述第三保护层表面形成抗反射增透层。
可选的，所述隔离掺杂区包括：第一隔离掺杂区和第二隔离掺杂区；所述隔离掺杂区的形成方法包括：在所述第一面上形成第三图形化层，所述第三图形化层暴露出所述隔离区表面；以所述第三图形化层为掩膜，对所述基底进行第一次离子注入处理，形成第一初始隔离掺杂区；在所述第二面上形成第四图形化层，所述第四图形化层暴露出所述隔离区表面；以所述第四图形化层为掩膜，对所述基底进行第二次离子注入处理，形成第二初始隔离掺杂区，且离子注入处理包括所述第一离子注入处理和第二离子注入处理；形成所述第一初始隔离掺杂区和第二初始隔离掺杂区之后，对所述第一初始隔离掺杂区和第二初始隔离掺杂区进行退火处理，使第一初始隔离掺杂区形成第一隔离掺杂区，使第二初始隔离掺杂区形成第二隔离掺杂区。
可选的，在形成所述电路器件层之前，形成所述初始第一隔离掺杂区；在形成所述电路器件层之后，形成所述初始第二隔离掺杂区。
可选的，还包括：在形成所述第三图形化层之前，在所述第一面表面形成第四保护层，所述第四保护层位于所述基底和所述第三图形化层之间；在形成第四图形化层之前，在所述第二面表面形成第五保护层，第五保护层位于基底和第四图形化层之间；形成所述隔离掺杂区之后，在所述第五保护层表面形成抗反射增透层。
可选的，所述离子注入处理包括N次离子注入，所述N为大于1的自然数。
可选的，所述离子注入处理的剂量范围为1e12/CM2～1e14/CM2。
可选的，所述基底内掺杂有第三离子，且所述第三离子和第二离子的导电类型相同。
可选的，所述隔离掺杂区内第二离子具有第一浓度，所述基底内第三离子具有第二浓度，且所述第一浓度大于第二浓度。
可选的，所述第一离子包括：砷离子或磷离子，所述第二离子包括：硼离子，所述第三离子包括：硼离子；或者所述第一离子包括：硼离子，所述第二离子包括：砷离子或磷离子，所述第三离子包括:砷离子或磷离子。
可选的，所述电路器件层包括：若干栅极结构和互连结构；所述电路器件层的形成方法包括：在所述第一面上形成若干栅极结构，且若干所述栅极结构位于各个所述光电掺杂区表面；在所述第一面上形成互连结构，所述互连结构覆盖所述栅极结构的顶部表面和侧壁表面；所述时间延迟积分图像传感器的形成方法还包括：在所述电路器件层表面形成钝化层。
可选的，还包括：形成所述电路器件层之后，形成所述抗反射增透层之前，对所述基底进行减薄处理。
可选的，在形成所述电路器件层之前，形成所述第一初始隔离掺杂区；形成所述电路器件层之后，对所述基底进行减薄处理；所述减薄处理之后，形成所述第二初始隔离掺杂区。
相应的，本发明技术方案还提供一种采用上述任一项形成方法形成的时间延迟积分图像传感器，包括：基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；位于各个所述像素区内的光电掺杂区，所述光电掺杂区内掺杂有第一离子；位于各个所述隔离区内的贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的时间延迟积分图像传感器的形成方法中，在所述隔离区内形成贯穿所述基底的隔离掺杂区。由于所述光电掺杂区内具有第一离子，所述隔离掺杂区内具有第二离子，且所述第一离子和第二离子的导电类型相反。同时所述隔离掺杂区贯穿所述隔离区，使得所述隔离掺杂区能够充分阻挡产生的光生电子进入相邻的像素区内，从而避免相邻像素区之间产生电学串扰。并且，所述隔离掺杂区能够避免界面态的产生，从而减少暗电流。综上，所述方法使得形成的时间延迟积分图像传感器的成像质量得到提高，从而性能较好。
进一步，根据实际工艺条件和器件所需要的隔离深度进行多次离子注入工艺，从而形成能够较好贯穿所述基底的隔离掺杂区，进而达到对相邻像素区起到较好的隔离效果。同时，通过所述离子注入工艺使形成的隔离掺杂区内掺杂有第二离子从而起到隔离作用，能够有效降低暗电流的产生，使得形成的时间延迟积分图像传感器的性能较好。
进一步，在所述第二面上形成抗反射增透层。当从所述时间延迟积分图像传感器的背面进行光照时，即，经过所述抗反射增透层的光线从第二面进入基底，这样，能够使光线入射之后，直接进入光电掺杂区中进行光电转换，从而避免受到若干栅极结构和互连结构的阻挡，有利于入射光量的提高，从而提高了所述时间延迟积分图像传感器的灵敏度、信噪比以及量子效果，使得所述时间延迟积分图像传感器的性能较好。
附图说明
图1至图3是一种时间延迟积分图像传感器的结构示意图；
图4至图11是本发明一实施例中的时间延迟积分图像传感器形成方法各步骤的结构示意图；
图12至图18是本发明另一实施例中的时间延迟积分图像传感器形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有时间延迟积分图像传感器的性能较差。
以下结合附图进行详细说明，现有时间延迟积分图像传感器的性能较差的原因，图1至图3是一种时间延迟积分图像传感器的结构示意图。
请参考图1至图3，图2是图1沿A-A1切线的剖面结构示意图，图3是图1沿B-B1切线的剖面示意图，图1是图2沿X方向上的俯视图，需要说明的是，所述图1为省略了位于栅极结构上的结构的示意图，时间延迟积分图像传感器包括：基底100，所述基底100包括相对的第一面101和第二面102，所述基底100包括若干个像素区I，相邻像素区I之间具有隔离区II；位于所述像素区I内的光电掺杂区110；位于所述第一面101上的若干栅极结构120，且若干所述栅极结构120横跨一个所述光电掺杂区110上；位于所述隔离区II内的隔离结构130。
上述时间延迟积分图像传感器中，所述基底100内具有第一掺杂离子，所述光电掺杂区110内具有第二掺杂离子，且所述第一掺杂离子的导电类型和第二掺杂离子的导电类型相反，因而能够形成光电二极管。当光线照射基底100时，所述光电二极管通过光电效应将光子转换为电子，从而实现信号电荷的产生。所述隔离结构130能够对相邻之间的像素区I内产生的信号电荷起到一定的阻挡作用，从而避免产生的光电子由于漂移和扩散运动进入相邻的像素区I内。所述隔离结构130的形成方法包括：在所述隔离区II内形成沟槽(图中未示出)；在所述沟槽以及第一面101表面形成隔离材料膜(图中未示出)；平坦化所述隔离材料膜，直至暴露出第一面101表面，从而形成隔离结构130。
然而，一方面，由于对半导体结构集成度的要求越来越高，并且受到现有光刻工艺的限制，不利于形成深宽比较大的沟槽，导致不利于形成贯穿整个基底100的隔离区II的沟槽，因而不利于形成贯穿整个基底100的隔离区II的隔离结构130，即，不利于相邻像素区I之间被充分隔离，使得产生的光电子由于漂移和扩散运动仍会进入相邻的像素区I内，从而造成电学串扰，使得所述时间延迟积分图像传感器的成像质量较差。另一方面，所述基底100和位于基底100内的隔离结构130的材料不同，通常所述基底100的材料为硅，所述隔离结构130的材料为氧化硅，由于Si-SiO2之间晶格不匹配，从而在Si-SiO2界面处存在大量的界面态，这些界面态会导致所述时间延迟积分图像传感器的暗电流较大。综上，所述时间延迟积分图像传感器的成像质量较差。
为了解决上述技术问题，本发明实施例提供一种时间延迟积分图像传感器的形成方法，包括：提供基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；在各个所述像素区内形成光电掺杂区，所述光电掺杂区内掺杂有第一离子；在各个所述隔离区内形成贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。所述方法形成的时间延迟积分图像传感器的成像质量较好。
本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中的时间延迟积分图像传感器的形成方法各步骤的结构示意图。
请参考图4和图5，图5为图4沿M-N切线方向上的截面示意图，图4为图5沿X方向上的俯视图，提供基底200，所述基底200包括若干个像素区I和若干个隔离区II，且所述隔离区II位于相邻像素区I之间。
所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述基底200包括相对的第一面201和第二面202。
具体地，所述基底200包括衬底(图中未示出)和位于衬底表面的硅外延层(图中未示出)，所述第一面201为硅外延层暴露出的表面，所述第二面202为衬底暴露出的表面。
在本实施例中，后续将在所述第一面201上形成电路器件层，且光线将从第二面202入射所述基底200，即，形成的时间延迟积分图像传感器为背照式时间延迟积分图像传感器。
在其他实施例中，后续将在所述第二面上形成电路器件层，且光线将从第二面入射所述基底，即，形成的时间延迟积分图像传感器为前照式时间延迟积分图像传感器。
所述基底200内掺杂有第三离子，且所述第三离子和第二离子的导电类型相同。
所述基底200内第三离子具有第二浓度。
在本实施例中，所述第三离子为P型离子，包括：硼离子。
在其他实施例中，所述第三离子为N型离子，包括：磷离子或者砷离子。
请参考图6，图6为在图4基础上的示意图，在所述第一面201表面形成第一保护层220。
所述第一保护层220的作用在于，1)降低后续形成隔离掺杂区的离子注入处理对基底200表面造成过度的损伤；2)能够作为后续形成的栅极结构的栅介质层，因此，形成所述第一保护层220能够有效保护基底200表面的同时，节省工艺步骤；3)保护基底200中的硅外延层免受污染；4)作为氧化物屏蔽层，有助于控制注入过程杂质的注入浓度。
在本实施例中，所述第一保护层220的材料为氧化硅。
形成所述第一保护层220的工艺包括：热氧化工艺、化学气相沉积工艺或者物理气相沉积工艺。
请参考图7，在各个所述隔离区II内形成贯穿所述基底200的隔离掺杂区230，所述隔离掺杂区230内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
具体地，在本实施例中，所述隔离掺杂区230贯穿所述基底200中的硅外延层。
需要说明的是，根据实际工艺需求，对所述基底200进行掺杂，使形成的隔离掺杂区230能够贯穿减薄后的基底200。
所述隔离掺杂区230内第二离子具有第一浓度，所述基底200内第三离子具有第二浓度，且所述第一浓度大于第二浓度。
所述隔离掺杂区230的第二离子的导电类型，与基底200内第三离子的导电类型相同，且均与后续形成的光电掺杂区的导电类型相反。所述第一浓度大于第一浓度，有利于所述隔离掺杂区230对光电掺杂区起到较好的隔离作用。
所述隔离掺杂区230内第二离子的第一浓度范围为1e12/CM2～4e12/CM2。
在本实施例中，所述第二离子为P型离子，包括：硼离子。
所述隔离掺杂区230的形成方法包括：在所述第一面201上形成第一图形化层231，所述第一图形化层231暴露出所述隔离区II表面；以所述第一图形化层231为掩膜，对所述基底200进行离子注入处理，形成初始隔离掺杂区(图中未示出)；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区230。
在本实施例中，具体地，在所述第一保护层220表面形成所述第一图形化层231，即，所述第一保护层220位于所述基底200和第一图形化层231之间。
所述退火处理的作用在于，一方面，修复离子注入过程造成的晶格损伤；另一方面，使注入的杂质原子能够扩散到晶格点，使注入的杂质原子激活，与硅原子形成共价键，成为晶格结构中的一部分。
由于通过所述离子注入处理和退火处理方法形成所述隔离掺杂区230的过程，对基底200造成的晶格损伤较小，能够降低界面缺陷的产生，从而有利于降低暗电流的产生，使得形成的时间延迟积分图像传感器的性能较好。
由于，所述隔离掺杂区230内具有第二离子，后续形成的所述光电掺杂区内具有第一离子，且所述第一离子和第二离子的导电类型相反。并且所述隔离掺杂区230贯穿所述隔离区II，使得所述隔离掺杂区230能够充分阻挡光电二极管内产生的光生电子进入相邻的像素区I内，从而避免相邻像素区I之间产生电学串扰。同时，所述隔离掺杂区230能够避免界面态的产生，从而减少暗电流。综上，所述方法使得形成的时间延迟积分图像传感器的成像质量得到提高，从而性能较好。
所述离子注入处理包括N次离子注入，所述N为大于1的自然数。
在本实施例中，所述离子注入处理包括五次离子注入。通过对所述基底200分别进行五次离子注入，从而在所述基底200内依次形成第一初始掺杂层(图中未标出)，第二初始掺杂层(图中未标出)，第三初始掺杂层(图中未标出)，第四初始掺杂层(图中未标出)，第五初始掺杂层(图中未标出)，且所述第五初始掺杂层位于第四初始掺杂层顶部表面，所述第四初始掺杂层位于第三初始掺杂层顶部表面，所述第三初始掺杂层位于第二初始掺杂层顶部表面，所述第二初始掺杂层位于第二初始掺杂层顶部表面。
所述离子注入处理的剂量范围为1e12/CM2～1e14/CM2。
选择所述剂量范围的意义在于：由于离子注入过程中，注入的离子会与材料中的晶格发生碰撞，产生原子位移，导致缺陷。若所述剂量大于1e14/CM2，容易导致缺陷重叠发生相互作用，进而产生更为复杂的缺陷；若所述剂量小于1e12/CM2，则形成的隔离掺杂区230内的第二离子的浓度较低，无法有效对光电掺杂区210起到隔离作用，进而形成的时间延迟积分图像传感器的性能仍较差。
根据实际工艺条件和器件所需要的隔离深度进行多次离子注入工艺，从而形成能够较好贯穿所述基底200的隔离掺杂区230，进而达到对相邻像素区I起到较好的隔离效果。同时，通过所述离子注入工艺使形成的隔离掺杂区230内掺杂有第二离子从而起到隔离作用，能够有效降低暗电流的产生，使得形成的时间延迟积分图像传感器的性能较好。
在本实施例中，形成所述隔离掺杂区230之后，还包括：去除所述第一图形化层231。
请参考图8，在各个所述像素区I内形成光电掺杂区210，所述光电掺杂区210内掺杂有第一离子。
在本实施例中，所述第一面201暴露出所述光电掺杂区210表面。
所述基底200内掺杂有第三离子，所述光电掺杂区210内掺杂有第一离子，且所述第三离子和第一离子的导电类型相反。
在本实施例中，所述第一离子为N型离子，包括：磷离子或者砷离子。在其他实施例中，所述第一离子为P型离子，包括：硼离子。
由于光电掺杂区210内的第一离子与基底200内的第三离子的导电类型相反，因此，构成光电二极管。所述光电二极管用于将入射光中的光子转化为电子。
所述光电掺杂区210的形成方法包括：在所述第一面201上形成第五图形化层211，所述第五图形化层211暴露出所述像素区I表面；以所述第五图形化层211为掩膜，对所述基底200进行离子注入处理，形成初始光电掺杂区(图中未示出)；所述离子注入处理之后，对所述初始光电掺杂区进行退火处理，在各个所述像素区I内形成所述光电掺杂区210。
所述光电掺杂区210内第一离子的浓度范围为5e11/CM2～4e12/CM2。
需要说明的是，在本实施例中，对所述初始光电掺杂区进行退火处理和对所述初始隔离掺杂区进行退火处理为通过同一退火处理过程形成，从而节省工艺步骤，提高生产效率。在其他实施例中，对所述初始光电掺杂区进行退火处理，与对所述初始隔离掺杂区进行退火处理还可以通过不同的退火处理分别形成。
由于所述退火处理在后续形成电路器件层之前进行，从而能够避免退火处理的高温过程对电路器件层内的器件造成损害，使得形成的时间延迟积分图像传感器的性能较好。
请参考图9，形成所述隔离掺杂区230和光电掺杂区210之后，在所述第一面201上形成电路器件层240。
所述电路器件层240用于实现光电二极管与外围电路电连接。
所述电路器件层240包括：位于第一面201上的若干栅极结构241，且若干所述栅极结构241位于各个所述光电掺杂区210表面；位于若干所述栅极结构241上的互连结构242。
所述电路器件层240的形成方法包括：在所述第一面201上形成若干栅极结构241，且若干所述栅极结构241位于各个所述光电掺杂区210表面；在所述第一面201上形成互连结构242，所述互连结构242位于所述栅极结构241上方。
在本实施例中，若干所述栅极结构241沿第一方向(图中未示出)平行排列，若干所述栅极结构241沿第二方向(图中未示出)横跨一个所述光电掺杂区210，所述第二方向垂直于所述第一方向。
所述互连结构242包括：位于第一面201上的介质层(图中未示出)，所述介质层覆盖若干所述栅极结构241顶部表面和侧壁表面；位于所述介质层内的若干层重叠的导电层(图中未示出)；位于相邻导电层之间、导电层与基底之间或导电层与栅极结构之间的导电插塞(图中未示出)。
所述时间延迟积分图像传感器的形成方法还包括：在所述电路器件层240表面形成钝化层243。
所述钝化层243用于保护电路器件层240表面，从而减小电路器件层240受到破坏和离子污染。
在本实施例中，所述钝化层243的材料为氧化硅。
请参考图10，形成所述电路器件层240之后，对所述基底200进行减薄处理。
具体地，在形成所述钝化层243之后，后续形成第二保护层之前，从所述第二面202对所述基底200进行减薄处理。
所述减薄处理的方法包括：提供承载衬底(图中未示出)；将所述承载衬底表面与所述基底200上的电路器件层240表面进行键合；所述键合处理之后，从所述第二面202表面对基底200进行减薄工艺。
在本实施例中，具体地，所述承载衬底表面与位于电路器件层240表面的钝化层243表面进行键合。
所述减薄工艺包括：化学机械研磨工艺。
根据实际工艺要求，将所述基底200减薄一定厚度，使得所述隔离掺杂区230能够贯穿减薄后的基底200隔离区II，从而所述隔离掺杂区230能够充分阻挡光电二极管内产生的光生电子进入相邻的像素区I内，从而避免相邻像素区I之间产生电学串扰。
请参考图11，所述减薄处理之后，在所述第二面202表面形成第二保护层250；在所述第二保护层250表面形成抗反射增透层260。
在本实施例中，所述第二保护层250的材料为氧化硅。
所述第二保护层250的形成工艺包括：热氧化工艺、化学气相沉积工艺或者物理气相沉积工艺。
所述抗反射增透层260的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述抗反射增透层260的材料包括：氟化物、氧化物或者氮化物。
在本实施例中，所述抗反射增透层260的材料为氧化钽。
在所述第二面202表面形成第二保护层250；在所述第二保护层250表面形成抗反射增透层260，从而所述抗反射增透层260位于第二面202上。当从所述时间延迟积分图像传感器的背面进行光照时，即，经过所述抗反射增透层260的光线从第二面202进入基底200，这样，能够使光线入射之后，直接进入光电掺杂区210中进行光电转换，从而避免受到若干栅极结构241和互连结构242的阻挡，有利于入射光量的提高，从而提高了所述时间延迟积分图像传感器的灵敏度、信噪比以及量子效果，使得所述时间延迟积分图像传感器的性能较好。
相应的，本发明实施例还提供采用上述方法形成的时间延迟积分图像传感器，请继续参考图11，包括：基底200，所述基底200包括若干个像素区I和若干个隔离区II，且所述隔离区II位于相邻像素区I之间；位于各个所述像素区I内的光电掺杂区210，所述光电掺杂区210内掺杂有第一离子；位于各个所述隔离区II内的贯穿所述基底的隔离掺杂区230，所述隔离掺杂区230内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
图12至图18是本发明另一实施例中的时间延迟积分图像传感器形成方法各步骤的结构示意图。本实施例和上述实施例的不同点在于隔离掺杂区的形成过程不同，因此本实施例在上述实施例的基础上继续对时间延迟积分图像传感器的形成过程进行说明。
请在图5的基础上继续参考图12，在所述第一面201表面形成第四保护层320。
所述第四保护层320的形成方法和上述实施例中的第一保护层的形成方法相同，在此不再赘述。
请参考图13，在各个所述隔离区II内形成第一隔离掺杂区331，所述第一隔离掺杂区331内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
具体地，所述第一隔离掺杂区331未贯穿后续减薄后的基底200隔离区II，且所述第一隔离掺杂区331与后续形成的第二隔离掺杂区共同贯穿减薄后的基底200的隔离区II。
所述第一隔离掺杂区331的形成方法包括：在所述第一面201上形成第三图形化层335，所述第三图形化层335暴露出所述隔离区II表面；以所述第三图形化层335为掩膜，对所述基底200进行第一次离子注入处理，形成第一初始隔离掺杂区(图中未示出)；进行退火处理，使第一初始隔离掺杂区形成第一隔离掺杂区331。
所述第一次离子注入处理包括N次离子注入，所述N为大于1的自然数。
在本实施例中，所述第一次离子注入处理进行了两次离子注入。
由于所述第一隔离掺杂区331不需要贯穿减薄后的基底200，即，位于基底200内的第一隔离掺杂区331的深度较浅，相应的，所述第一次离子注入处理需要注入的能量降低，从而能够避免过高的注入能量对基底200造成一定损伤，使得形成的时间延迟积分图像传感器的性能较高。
请参考图14，形成所述第一隔离掺杂区331之后，在所述基底200内形成光电掺杂区310。
所述光电掺杂区310的形成方法和上述实施例中的光电掺杂区210的形成方法，在此不再赘述。
请参考图15，形成所述光电掺杂区310之后，在所述第一面201上形成电路器件层340。
所述电路器件层340用于实现光电二极管与外围电路电连接。
所述电路器件层340包括：位于第一面201上的若干栅极结构341，且若干所述栅极结构341位于各个所述光电掺杂区210表面；位于若干所述栅极结构341上的互连结构342。
所述栅极结构341包括：位于第一面201表面的栅介质层(图中未示出)和位于部分栅介质层表面的栅电极层。
在本实施例中，所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。
所述电路器件层340的形成方法和上述实施例中的电路器件层240的形成方法相同，在此不再赘述。
在本实施例中，形成所述互连结构342之后，还包括：在所述电路器件层340表面形成钝化层343。
请参考图16，形成所述电路器件层340之后，对所述基底200进行减薄处理。
所述减薄处理的方法和上述实施例中的减薄处理的方法相同，在此不再赘述。
请参考图17，所述减薄处理之后，在各个所述隔离区II内形成第二隔离掺杂区332，所述第二隔离掺杂区332内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
在本实施例中，所述第二隔离掺杂区332表面和第一隔离掺杂区331表面相接触。
在其他实施例中，在垂直于基底表面方向上，所述第二隔离掺杂区还可以与所述第一隔离掺杂区之间部分重叠。
所述第二隔离掺杂区332的形成方法包括：在所述第二面202表面形成第四图形化层336，所述第四图形化层336暴露出所述隔离区II表面；以所述第四图形化层336为掩膜，对所述基底200进行第二次离子注入处理，形成第二初始隔离掺杂区(图中未示出)；所述第二次离子注入处理之后，对所述第二初始隔离掺杂区进行退火处理，在所述隔离区II内形成所述第二隔离掺杂区332。
在本实施例中，还包括：在形成第四图形化层336之前，在所述第二面202表面形成第五保护层360，第五保护层360位于基底200和第四图形化层336之间。
所述第一隔离掺杂区331和第二隔离掺杂区332共同构成隔离掺杂区330，且所述隔离掺杂区330贯穿减薄后的基底200。
通过分别从第一面201上进行第一次离子注入处理形成第一初始隔离掺杂区，从第二面202上进行第二次离子注入处理形成第二初始隔离掺杂区。在满足形成的隔离掺杂区330能够贯穿所述基底200的情况下，由于从基底200的两侧分别进行离子注入，有利于降低第一次离子注入处理和第二次离子注入处理的能量范围，从而能够避免过高的注入能量对基底200造成一定损伤，使得形成的时间延迟积分图像传感器的性能较高。
形成所述隔离掺杂区330的离子注入处理包括：所述第一次离子注入处理和第二次离子注入处理。
需要说明的是，在本实施例中，对所述第二初始隔离掺杂区进行退火处理和对所述第一初始隔离掺杂区进行退火处理为通过同一退火处理过程完成，从而节省工艺步骤，提高生产效率。
所述第二次离子注入处理包括N次离子注入，所述N为大于1的自然数。
在本实施例中，所述第二次离子注入处理进行了三次离子注入。
所述第五保护层360的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述第五保护层360的材料为氧化硅。
形成所述第五保护层360的工艺包括：热氧化工艺、化学气相沉积工艺或者物理气相沉积工艺。
在本实施例中，形成所述隔离掺杂区330之后，还包括：去除所述第四图形化层336。
在另一实施例中，所述隔离掺杂区的形成方法包括：在第二面上形成第二图形化层，所述第二图形化层暴露出隔离区表面；以所述第二图形化层为掩膜，对基底进行离子注入处理，形成初始隔离掺杂区；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区。
在形成所述第二图形化层之前，还包括：在所述第二面表面形成第三保护层，所述第三保护层位于所述基底和所述第二图形化层之间；形成所述隔离掺杂区之后，在所述第三保护层表面形成抗反射增透层。
请参考图18，形成所述隔离掺杂区330之后，在所述第五保护层360表面形成抗反射增透层370。
所述抗反射增透层370的材料和形成工艺和上述实施例中的抗反射增透层260的材料和形成工艺相同，在此不再赘述。
相应的，本发明实施例还提供采用上述方法形成的时间延迟积分图像传感器，请继续参考图18，包括：基底200，所述基底200包括若干个像素区I和若干个隔离区II，且所述隔离区II位于相邻像素区I之间；位于各个所述像素区I内的光电掺杂区210，所述光电掺杂区210内掺杂有第一离子；位于各个所述隔离区II内的贯穿所述基底200的隔离掺杂区330，所述隔离掺杂区330内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种时间延迟积分图像传感器的形成方法，其特征在于，包括：
提供基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；
在各个所述像素区内形成光电掺杂区，所述光电掺杂区内掺杂有第一离子；
在各个所述隔离区内形成贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反；
所述隔离掺杂区的形成方法包括：对所述基底进行离子注入处理，所述离子注入处理包括N次离子注入，所述N为大于1的自然数，所述离子注入处理的剂量范围为1e12/CM2～1e14/CM2。
2.如权利要求1所述的时间延迟积分图像传感器的形成方法，其特征在于，所述基底包括相对的第一面和第二面，且所述第一面暴露出所述光电掺杂区表面；所述时间延迟积分图像传感器的形成方法还包括：在所述第一面上形成电路器件层。
3.如权利要求2所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区的形成方法包括：在所述第一面上形成第一图形化层，所述第一图形化层暴露出所述隔离区表面；以所述第一图形化层为掩膜，对所述基底进行离子注入处理，形成初始隔离掺杂区；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区。
4.如权利要求3所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区的形成方法还包括：在形成所述第一图形化层之前，在所述第一面表面形成第一保护层，所述第一保护层位于所述基底和所述第一图形化层之间；所述时间延迟积分图像传感器的形成方法还包括：在所述第二面表面形成第二保护层；在所述第二保护层表面形成抗反射增透层。
5.如权利要求2所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区的形成方法包括：在所述第二面上形成第二图形化层，所述第二图形化层暴露出所述隔离区表面；以所述第二图形化层为掩膜，对所述基底进行离子注入处理，形成初始隔离掺杂区；所述离子注入处理之后，对所述初始隔离掺杂区进行退火处理，在所述隔离区内形成所述隔离掺杂区。
6.如权利要求5所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区的形成方法还包括：在形成所述第二图形化层之前，在所述第二面表面形成第三保护层，所述第三保护层位于所述基底和所述第二图形化层之间；形成所述隔离掺杂区之后，在所述第三保护层表面形成抗反射增透层。
7.如权利要求2所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区包括：第一隔离掺杂区和第二隔离掺杂区；所述隔离掺杂区的形成方法包括：在所述第一面上形成第三图形化层，所述第三图形化层暴露出所述隔离区表面；以所述第三图形化层为掩膜，对所述基底进行第一次离子注入处理，形成第一初始隔离掺杂区；在所述第二面上形成第四图形化层，所述第四图形化层暴露出所述隔离区表面；以所述第四图形化层为掩膜，对所述基底进行第二次离子注入处理，形成第二初始隔离掺杂区，且离子注入处理包括所述第一离子注入处理和第二离子注入处理；形成所述第一初始隔离掺杂区和第二初始隔离掺杂区之后，对所述第一初始隔离掺杂区和第二初始隔离掺杂区进行退火处理，使第一初始隔离掺杂区形成第一隔离掺杂区，使第二初始隔离掺杂区形成第二隔离掺杂区。
8.如权利要求7所述的时间延迟积分图像传感器的形成方法，其特征在于，在形成所述电路器件层之前，形成所述初始第一隔离掺杂区；在形成所述电路器件层之后，形成所述初始第二隔离掺杂区。
9.如权利要求7所述的时间延迟积分图像传感器的形成方法，其特征在于，还包括：在形成所述第三图形化层之前，在所述第一面表面形成第四保护层，所述第四保护层位于所述基底和所述第三图形化层之间；在形成第四图形化层之前，在所述第二面表面形成第五保护层，第五保护层位于基底和第四图形化层之间；形成所述隔离掺杂区之后，在所述第五保护层表面形成抗反射增透层。
10.如权利要求1所述的时间延迟积分图像传感器的形成方法，其特征在于，所述基底内掺杂有第三离子，且所述第三离子和第二离子的导电类型相同。
11.如权利要求10所述的时间延迟积分图像传感器的形成方法，其特征在于，所述隔离掺杂区内第二离子具有第一浓度，所述基底内第三离子具有第二浓度，且所述第一浓度大于第二浓度。
12.如权利要求10所述的时间延迟积分图像传感器的形成方法，其特征在于，所述第一离子包括：砷离子或磷离子，所述第二离子包括：硼离子，所述第三离子包括：硼离子；或者所述第一离子包括：硼离子，所述第二离子包括：砷离子或磷离子，所述第三离子包括:砷离子或磷离子。
13.如权利要求2所述的时间延迟积分图像传感器的形成方法，其特征在于，所述电路器件层包括：若干栅极结构和互连结构；所述电路器件层的形成方法包括：在所述第一面上形成若干栅极结构，且若干所述栅极结构位于各个所述光电掺杂区表面；在所述第一面上形成互连结构，所述互连结构覆盖所述栅极结构的顶部表面和侧壁表面；所述时间延迟积分图像传感器的形成方法还包括：在所述电路器件层表面形成钝化层。
14.如权利要求4、6或者9任一项所述的时间延迟积分图像传感器的形成方法，其特征在于，还包括：形成所述电路器件层之后，形成所述抗反射增透层之前，对所述基底进行减薄处理。
15.如权利要求7所述的时间延迟积分图像传感器的形成方法，其特征在于，在形成所述电路器件层之前，形成所述第一初始隔离掺杂区；形成所述电路器件层之后，对所述基底进行减薄处理；所述减薄处理之后，形成所述第二初始隔离掺杂区。
16.一种采用权利要求1至15任一项形成方法形成的时间延迟积分图像传感器，其特征在于，包括：
基底，所述基底包括若干个像素区和若干个隔离区，且所述隔离区位于相邻像素区之间；
位于各个所述像素区内的光电掺杂区，所述光电掺杂区内掺杂有第一离子；
位于各个所述隔离区内的贯穿所述基底的隔离掺杂区，所述隔离掺杂区内掺杂有第二离子，所述第一离子和第二离子的导电类型相反。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911071525.3A CN110783356B (zh) | 2019-11-05 | 2019-11-05 | 时间延迟积分图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911071525.3A CN110783356B (zh) | 2019-11-05 | 2019-11-05 | 时间延迟积分图像传感器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783356A CN110783356A (zh) | 2020-02-11 |
| CN110783356B true CN110783356B (zh) | 2022-09-02 |
Family
ID=69389180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911071525.3A Active CN110783356B (zh) | 2019-11-05 | 2019-11-05 | 时间延迟积分图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783356B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113873182B (zh) * | 2020-06-30 | 2024-01-19 | 原相科技股份有限公司 | 时延积分传感器 |
| CN112002719B (zh) * | 2020-09-04 | 2024-04-09 | 锐芯微电子股份有限公司 | 图像传感器像素单元及其形成方法、工作方法 |
| CN112599548B (zh) * | 2020-12-08 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 图像传感器及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067316A (zh) * | 2008-07-09 | 2011-05-18 | 柯达公司 | 具有背侧沟槽的背侧照射式图像传感器 |
| CN102301473A (zh) * | 2009-02-06 | 2011-12-28 | 佳能株式会社 | 光电转换装置和光电转换装置的制造方法 |
| CN108470741A (zh) * | 2018-03-16 | 2018-08-31 | 昆山锐芯微电子有限公司 | 图像传感器及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7824948B2 (en) * | 2009-01-21 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for reducing cross-talk in image sensor devices |
| US7838325B2 (en) * | 2009-02-13 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to optimize substrate thickness for image sensor device |
| JP2012129358A (ja) * | 2010-12-15 | 2012-07-05 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| CN105514130B (zh) * | 2014-10-14 | 2019-04-12 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的制造方法 |
| CN107819001A (zh) * | 2017-11-03 | 2018-03-20 | 德淮半导体有限公司 | 图像传感器及用于形成图像传感器的方法 |
| CN109192746A (zh) * | 2018-10-29 | 2019-01-11 | 德淮半导体有限公司 | 背照式图像传感器及其形成方法 |
-
2019
- 2019-11-05 CN CN201911071525.3A patent/CN110783356B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067316A (zh) * | 2008-07-09 | 2011-05-18 | 柯达公司 | 具有背侧沟槽的背侧照射式图像传感器 |
| CN102301473A (zh) * | 2009-02-06 | 2011-12-28 | 佳能株式会社 | 光电转换装置和光电转换装置的制造方法 |
| CN108470741A (zh) * | 2018-03-16 | 2018-08-31 | 昆山锐芯微电子有限公司 | 图像传感器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783356A (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101897433B1 (ko) | 후면 조사 센서에 대한 방법 및 장치 | |
| TWI683430B (zh) | 具有吸收增強半導體層的影像感測器 | |
| CN110783356B (zh) | 时间延迟积分图像传感器及其形成方法 | |
| US20080096302A1 (en) | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation | |
| KR20170049336A (ko) | 후방-측 딥 트렌치 격리를 위한 추가 도핑 영역 | |
| EP1883969A1 (en) | Isolation process and structure for cmos imagers | |
| TWI532159B (zh) | 影像感測器裝置與其形成方法與影像感測器陣列元件 | |
| KR20180027852A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| JP4354931B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR20140112793A (ko) | 이미지 센서 및 그 제조 방법 | |
| CN108550594B (zh) | 图像传感器及其形成方法 | |
| US20150060964A1 (en) | Mechanisms for forming image sensor device | |
| KR101420503B1 (ko) | 이미지 센서에서 암전류를 줄이기 위한 장치 및 방법 | |
| US20100026869A1 (en) | Image sensor and method for manufacturing the same | |
| CN113540140B (zh) | 背照式互补金属氧化物半导体图像传感器及其制备方法 | |
| KR20230077528A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| CN110931578B (zh) | 光电探测器及其形成方法 | |
| JP2008300537A (ja) | 固体撮像装置 | |
| CN115911072B (zh) | 半导体器件及其制作方法以及cmos图像传感器 | |
| KR100326267B1 (ko) | 큰정전용량의포토다이오드를갖는이미지센서및그제조방법 | |
| CN110797363A (zh) | 背照式时间延迟积分图像传感器及其形成方法 | |
| US20220310674A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN115020504B (zh) | 硅探测器的制造方法 | |
| KR20230132221A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu Applicant after: Ruixin Microelectronics Co.,Ltd. Address before: Room 508-511, block A, Modern Plaza, 18 Weiye Road, Kunshan, Jiangsu, Suzhou, 215300 Applicant before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |