CN110753964A - 磁电随机存取存储器阵列以及操作其的方法 - Google Patents

磁电随机存取存储器阵列以及操作其的方法 Download PDF

Info

Publication number
CN110753964A
CN110753964A CN201880040355.XA CN201880040355A CN110753964A CN 110753964 A CN110753964 A CN 110753964A CN 201880040355 A CN201880040355 A CN 201880040355A CN 110753964 A CN110753964 A CN 110753964A
Authority
CN
China
Prior art keywords
polarity
voltage pulse
applying
parallel state
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880040355.XA
Other languages
English (en)
Other versions
CN110753964B (zh
Inventor
C·派蒂
N·罗伯逊
A·班德帕德亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN110753964A publication Critical patent/CN110753964A/zh
Application granted granted Critical
Publication of CN110753964B publication Critical patent/CN110753964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种存储器单元，其包括VCMA磁电存储器元件和串联连接到磁电存储器元件的两端子选择器元件。

Description

磁电随机存取存储器阵列以及操作其的方法
相关申请
本申请要求于2017年7月24日提交的美国临时专利申请序列号62/536,283以及2017年10月10日提交的美国非临时申请序列号15/728,840优先权的权益，前述申请的全部内容以引用方式并入本文。
技术领域
本公开整体涉及固态存储器设备领域，并且具体地涉及磁电随机存取存储器(MeRAM)阵列以及操作其的方法。
背景技术
磁电存储器设备在本领域中是已知的。示例性分立磁阻存储器设备例如公开于C.Grezes等人的“具有高的电阻面积乘积的电场控制的纳米级磁性隧道结中的超低切换能量和标度(Ultra-low switching energy and scaling in electric-field-controllednanoscale magnetic tunnel junctions with high resistance-area product)”，Appl.Phys.Lett.108,012403(2016)中，以及S.Kanai的“具有高结电阻的CoFeB/MgO磁性隧道结的电场诱导的磁化切换(Electric-field-induced magnetization switching inCoFeB/MgO magnetic tunnel junctions with high junction resistance)”，Appl.Phys.Lett.108,192406(2016)中。磁电存储器设备的阵列公开于例如Hochul Lee等人的“用以减少读取干扰并提高感测容限的磁电随机存取存储器中的源线感测(SourceLine Sensing in Magneto-Electric Random-Access Memory to Reduce ReadDisturbance and Improve Sensing Margin)”，IEEE Magnetics Letters，第7卷，3103405(2016)中。
发明内容
根据本公开的一方面，存储器单元包括VCMA磁电存储器元件和串联连接到磁电存储器元件的两端子选择器元件。
根据本公开的另一方面，一种操作存储器单元的方法，该存储器单元包括串联连接到包括磁性隧道结的磁电存储器元件的两端子选择器元件，该方法包括通过施加第一极性的第一电压脉冲将磁性隧道结的自由层的磁化从相对于磁性隧道结的参考层的磁化的平行状态切换到反平行状态，以及通过施加第一极性的第二电压脉冲将自由层的磁化从反平行状态切换到平行状态。
根据本公开的另一方面，存储器阵列包括多个存储器单元、多个字线和多个位线，其中每个存储器单元包括串联连接到两端子选择器元件的磁电存储器元件，多个存储器单元中的每一个连接到多个字线中的相应一个和多个位线中的相应一个，每个磁电存储器元件包括磁性隧道结，在该磁性隧道结中自由层的磁化相对于参考层的磁化处于平行状态或反平行状态。操作阵列的方法包括：通过在连接到第一选择的磁电存储器元件的字线和连接到第一选择的磁电存储器元件的位线之间施加第一极性的第一电压脉冲，将第一选择的磁电存储器元件中的自由层的磁化从平行状态切换到反平行状态，以及通过在连接到第一选择的磁电存储器元件的字线和连接到第一选择的磁电存储器元件的位线之间施加与第一极性相反的第二极性的读取电压来读取第一选择的磁电存储器元件中的自由层的磁化。
附图说明
图1是包括处于阵列构型的本公开的存储器单元的存储器设备的示意图。
图2A是根据本公开的实施方案的第一示例性存储器阵列的示意性透视图。
图2B是根据本公开的实施方案的第二示例性存储器阵列的示意性透视图。
图2C是根据本公开的实施方案的第三示例性存储器阵列的示意性透视图。
图3是图2A-图2C的第一示例性存储器阵列、第二示例性存储器阵列和第三示例性存储器阵列中任一个的存储器单元周围的区域的透视图。
图4是根据本公开的实施方案的作为垂直外部场的函数的本公开的存储器单元电阻的示意图。
图5是本公开的示例性存储器阵列的示意性电路图。
图6A、图6B和图6C是现有技术STT MRAM设备的选择器的示意性电压-电流曲线图。图6D和图6E是根据本公开的实施方案的示例性两端子选择器元件的示意性电压-电流曲线图。
图7是本公开的电阻式存储器单元的电压-电流特性。
图8和图9示出了根据本公开的实施方案的用于诱导自由层中磁化的变化的第一示例性编程脉冲模式和第二示例性编程脉冲模式。
具体实施方式
如上所讨论，本公开涉及二维磁电随机存取存储器(MeRAM)阵列以及操作其的方法，其各个方面在下文中描述。附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。
参见图1，示出了包括处于阵列构型的本公开的非易失性存储器单元的非易失性存储器设备的示意图。非易失性存储器设备可以被配置为磁阻随机存取存储器(MRAM)设备，诸如磁电随机存取存储器(MeRAM)设备，其为MRAM设备的类型。如本文所用，“随机存取存储器设备”是指包括存储器单元的存储器设备，该存储器单元允许随机访问，即，在用于读取所选择的存储器单元的内容的命令时访问任何所选择的存储器单元。如本文所用，“磁阻随机存取存储器设备”是指其中存储器单元包括磁阻存储器元件的随机存取存储器设备。
本公开的磁阻随机存取存储器设备500包括存储器阵列区域550，该存储器阵列区域包含位于相应字线(其可以体现为如图所示的第一导电线110或在替代构型中体现为第二导电线120)和位线(其可以体现为如图所示的第二导电线120或在替代构型中体现为第一导电线110)的交叉处的相应存储器单元180的阵列。设备500还可以包含连接到字线的行解码器560、连接到位线的感测电路570(例如，感测放大器和其他位线控制电路)、连接到位线的列解码器580和连接到感测电路的数据缓冲器590。磁阻式存储器单元180的多个实例以形成随机存取存储器设备500的阵列构型来提供。应当注意，元件的位置和互连是示意性的，并且元件可以不同的构型来布置。
每个磁阻式存储器单元180包括存储器单元，该存储器单元包括磁电存储器元件和二端子选择器元件的串联连接。磁阻存储器元件被设置在每个磁阻式存储器单元180内的第一电极和第二电极之间。在随后的部分中详细描述了磁阻式存储器单元180的构型。
感测电路570包括感测放大器电路(例如，“感测放大器”)。感测电路被配置为通过相应的位线来测量磁阻式存储器单元180中的每一个的电阻状态。例如，感测放大器电路可以被配置为基于在将读取偏置电压施加到磁阻式存储器单元180的阵列时测量通过相应的磁阻式存储器单元180的电流来检测磁阻式存储器单元阵列内的每个磁阻式存储器单元180的磁阻态。
图2A、图2B和图2C分别示出了根据本公开的实施方案的第一示例性存储器阵列、第二示例性存储器阵列、第三示例性存储器阵列。图3示出了存储器单元180周围的区域，该区域可以是图2A、图2B和图2C中示出的第一示例性存储器阵列、第二示例性存储器阵列和第三示例性存储器阵列中的任何一个的区域。图4示出了包括在图2A、图2B和图2C中示出的第一示例性存储器阵列、第二示例性存储器阵列和第三示例性存储器阵列中的每一个中的二维存储器阵列的电路示意图。
每个二维存储器阵列包括以纵横交错(即，交叉点)构型布置的多个字线110和多个位线120。多个字线110可以体现为沿第一方向延伸的第一导体。多个位线120可以体现为沿不同于(例如，垂直于)第一方向的第二方向延伸的第二导体。多个字线110和多个位线120可以沿垂直于第一方向和第二方向的方向(例如，竖直方向)偏移以限定间距。
存储器单元180位于每个交叉区域或“交叉点”之间，在该交叉区域或“交叉点”处，字线110和位线120之间的分离距离变为间距。间距是存储器单元180的二维阵列的高度。存储器单元180可以具有柱构型，其中存在具有基本上相同的水平横截面形状的多个层。另选地，柱中的层可以具有不同的横截面形状和/或尺寸。
可以通过将多个层中的每一个沉积为连续的非图案化层，以及通过各向异性地将多个层的叠堆蚀刻成柱结构的阵列来形成存储器单元。另选地，可以通过将单元层沉积在绝缘层中的开口中，通过镶嵌工艺形成存储器单元。存储器单元180可以被提供为二维阵列，如图2A所示，或可以被提供为二维阵列的叠堆，该二维阵列构成三维阵列，如图2B和图2C所示。例如，如图2B所示，每个竖直设备级可以是其自身的分离的字线110和位线120，并且这些级可以由绝缘层(为清楚起见未示出)分离。另选地，如图2C所示，设备级可以具有镜像构型，其中相邻设备级共享一组位线或字线。
每个存储器单元180在二维存储器阵列的每个交叉区域处连接到多个位线120中的相应一个和所述多个字线110中的相应一个。如图3所示，每个存储器单元180包括磁性隧道结(82，84，86)(诸如磁电隧道结(MeTJ)和二端子选择器元件92)的串联连接。每个存储器单元还可具有一个或多个磁性钉扎层，该磁性钉扎层钉扎该结的固定参考层82。钉扎层可以包括铁磁钉扎层72和位于铁磁钉扎层72和固定参考层82之间的任选的抗磁性或反铁磁耦合层74。磁性隧道结(82，84，86)、任选的耦合层74和铁磁钉扎层72共同构成磁电存储器元件80。
铁磁钉扎层72可以包括层的叠堆，诸如厚度为0.3nm至0.4nm的6至10个交替钴和铂层的叠堆。任选的耦合层74可以是0.2nm至0.3nm厚的钽层。代替和/或除了上述材料和厚度之外的任何其他合适的层材料和厚度可以用于钉扎固定参考层82。
每个磁性隧道结(82，84，86)包括铁磁自由(未钉扎)层86、绝缘隧穿氧化物层84和铁磁固定参考(钉扎)层82。参考层82具有固定的磁化方向。参考层82的磁化方向可以通过(例如)铁磁层72和反铁磁耦合层74的组合来固定。例如，铁磁层72可以包括永磁体，该永磁体具有平行于柱的高度方向并且因此垂直于自由层86和绝缘隧穿氧化物层84之间的界面的磁化方向。在一个实施方案中，自由层86的磁化可以与参考层82的磁化反平行。可以选择反磁性耦合层74的厚度，使得参考层82的磁化与铁磁层72的磁化反平行。因此，参考层82的磁化可以垂直于自由层86和绝缘隧穿氧化物层84之间的界面。例如，参考层82可包括具有在1nm至2nm的范围内的厚度的CoFeB层。在一个实施方案中，可以选择参考层82的磁矩，使得基本上没有净垂直磁场存在于自由层86处。
绝缘隧穿氧化物层84允许泄漏电流穿过其中，例如用于测量磁性隧道结(82，84，86)的电阻，并且因此确定自由层86相对于参考层82的磁化取向。自由层86中的磁性各向异性提供了易磁化轴线，这实现了自由磁性层86的两个稳定状态。当自由层86的磁化平行于参考层82的磁化时，产生具有低电阻RP的低电阻状态。当自由层86的磁化与参考层82的磁化反平行时，产生具有高电阻RAP的高电阻状态。隧穿磁阻比率(其被定义为(RAP/RP)-1)是对磁性隧道结(82，84，86)的性能度量的量度，并且直接影响感测边界和错误率。根据本公开的一方面，选择绝缘隧穿氧化物层84的厚度使得自旋扭矩传递(STT)效应在下文将描述的所施加的电偏置电压下相对于自由层86围绕内平面(在自由层86和绝缘隧穿氧化物层84之间的界面平面内)轴线的磁化进动是不显著的。例如，绝缘隧穿氧化物层84可以包括MgO层。MgO层84优选地具有大于1.2nm的厚度以降低切换能量，诸如1.3nm至3nm范围内的厚度，诸如从1.4nm至1.7nm。
自由层86具有垂直磁性各向异性。因此，易磁化轴线垂直于自由层86和隧穿氧化物层84之间的界面。在其中自由层86和隧穿氧化物层84之间的界面为水平的构型中，自由层86的磁化可以沿“向上”方向或沿“向下”方向(即，这两个竖直方向中的一个)。磁性隧道结(82，84，86)可以被形成为沿垂直方向具有内置的不对称性。在这种情况下，垂直磁性各向异性(PMA)可以包括与整个自由层86和参考层82上的施加的电压无关的常数项，以及与整个自由层86和参考层82上的施加的电压成比例的显著量值(相对于恒定项)的奇数项。换句话讲，可以通过在整个自由层86和参考层82上施加合适极性的外部偏置电压来显著增大或减小垂直磁性各向异性。在说明性示例中，自由层86可以包括CoFeB层。优选地，自由层86具有小于1.4nm的厚度，诸如在0.9nm至1.3nm范围内的厚度，以允许电场在操作期间穿透该厚度，但也可以采用较小和更大的厚度。
竖直磁电存储器元件80是示例性的，并且可以水平地而不是竖直地构造。在另选的实施方案中，自由层86可以位于参考层82下方而不是其上方，并且铁磁钉扎层72可以位于参考层82上方。此外，在另选的实施方案中，选择器元件92可以位于存储器元件80下方而不是其上方。
磁电存储器元件80优选地通过电压控制的磁性各向异性(VCMA)效应来写入，并且存储器单元180是在一个方向上被写入的VCMA存储器单元。换句话讲，电压施加在选择的字线和选择的位线之间，并且VCMAMeRAM单元180通过在一个方向上(例如，在正向偏置模式下)脉冲电压，诸如通过向自由层86施加负电压极性和向参考层82施加正电压极性而在平行状态和反平行状态之间来回切换。在一个实施方案中，在写入步骤期间，非常小的电流可以在自由层86和参考层82之间流动。然而，电流通常非常小，以至于可以忽略STT效应，并且欧姆耗散应该是最小的，这降低了写入功率。作为对比，在读取操作期间，较大电流可以在自由层86和参考层82之间流过绝缘隧穿氧化物层84。
参见图4，垂直磁性各向异性对外部偏置电压的依赖性通过在平行状态和反平行状态之间的矫顽力(即，改变自由层的磁化所需的沿垂直方向的磁场强度)方面的作为所施加的外部偏置电压的变化而示出。临界电压Vc是在其上可以发生自由层86的磁化的进动的正向偏置电压。当所施加的外部电压是具有小于临界电压Vc的量值的反向偏置电压或正向偏置电压时，自由层86的磁化的进动不会发生或不诱导磁化在平行状态和反平行状态之间的转变。当所施加的外部电压是具有大于临界电压Vc的量值的正向偏置电压时，自由层86的磁化的进动诱导了磁化在平行状态和反平行状态之间的转变，反之亦然。
在图4中，所施加的外部电压为临界电压的1/100的正向偏置电压，临界电压的1/2的正向偏置电压，以及具有临界电压的1/2的量值的反向偏置电压。响应于所施加的外部电压的矫顽力的变化示出了在正向偏置条件下的矫顽力降低，从而使得平行状态和反平行状态之间的转变更容易，并且在反向偏置条件下的矫顽力增加，从而使得平行状态和反平行状态之间的转变更加困难。
参见图5，本发明人认识到，正向偏置条件可以用于促进选择的磁性隧道结80S(其位于所选择的字线SWL和所选择的位线SBL的交叉处二维阵列内的选择的存储器单元180中)中的自由层86的磁化状态的切换(即，写入)，并且反向偏置条件可以用于感测(即，读取)所选择的磁性隧道结80S中的自由层86的磁化状态。在读取操作期间，两端子选择器元件92防止写入和/或干扰未选择的字线(UWL)与所选择的或未选择的位线的交叉处，或未选择的位线(UBL)与所选择的或未选择的字线的交叉处的未选择的存储器单元180。
例如，参见图5，可以在切换和感测期间将第一抑制电压施加到未选择的字线UWL(110)中的每一个，并且可以在切换和感测期间将第二抑制电压施加到未选择的位线UBL(120)中的每一个。在编程期间，第一抑制电压可以在0.4V至1.2V的范围内，诸如0.6V，并且第二抑制电压可以在0.4V至1.2V的范围内，诸如0.6V。第二抑制电压可以与第一抑制电压相同、高于或低于第一抑制电压。所选择的字线SWL和所选择的位线SBL可以被偏置以提供最佳编程脉冲电压，该最佳编程脉冲电压大于两端子选择器元件92的导通电压。例如，所选择的位线SBL被偏置为处于0V，并且所选择的字线SWL可以被偏置成具有在从1.0V到2.5V的范围内的量值的正压脉冲，诸如对于复位操作(即，平行磁性状态到反平行磁性状态)和设定操作(即，反平行磁性状态到平行磁性状态)两者为1.2V。脉冲持续时间可以处于纳秒的量级。
在读取期间，第一抑制电压可以在从0.3V至1.0V的范围内，诸如0.45V至5V，并且第二抑制电压可以在从0.3V至1.0V的范围内，诸如0.45V至5V。第二抑制电压可以与第一抑制电压相同、高于或低于第一抑制电压。感测期间的第一抑制电压和第二抑制电压可以分别与编程期间的第一抑制电压和第二抑制电压相同或不同。如果所有抑制电压相同，则这将节省从读取到写入的时间，因为写入之前的读取可以用于每次写入(以确定是否发送写入脉冲)。所选择的字线SWL和所选择的位线SBL可以被偏置以提供最佳读取电压，该最佳读取电压不具有与编程脉冲的情况一样的时间限制。例如，所选择的位线SBL可以被偏置处于从0.7V至2.0V的范围内的电压，诸如0.9V至1V，并且所选择的字线SWL可以被偏置为具有0V。
图6A示出了现有技术自旋转移扭矩(“STT”)型MRAM设备的两端子选择器的选择器电流-电压曲线图。STT MRAM是双极性的，因此双极选择器用于这个MRAM设备。由于这种类型的MRAM的小读取窗口(RW)，使用具有低导通电阻的阈值类型选择器。“导通”和“断开”选择器状态之间的急剧转变确保RW不会因添加选择器而被减弱。此外，由于MRAM的低切换电压，使用低切换电压(<1V)选择器。
如图6B所示，对于写入操作期望STT型MRAM的选择器的较大的磁滞，因为要写入的总施加的电压等于STT MRAM写入电压(～0.5V)加上保持电压(Vh)。为了维持保持电压较小，期望较大的磁滞。相比之下，对于读取操作期望较小的磁滞，因为在选择器打开之后的整个存储器单元上的电压等于所施加的电压加上保持电压。该单元电压被维持得尽可能小，以使读取干扰最小化。为了维持保持电压较大，期望较小的磁滞。然而，单个选择器不能提供用于写入操作的较大的磁滞和用于读取操作的较小的磁滞两者。具有“中等”磁滞的选择器也不能解决上述困难，因为它对于写入电压或现有干扰不是最佳的，并且因为在这种情况下难以控制保持电压。
如图6C所示，STT型MRAM在两个不同的方向上被写入(例如，复位步骤以正偏置在正向方向上被写入，并且设置步骤以负偏置在反向方向上被写入)，并在一个方向上被读取(例如，以比设置写入步骤更小的负偏置在反向方向上)。如果负读取电压接近STT型MRAM的负设置电压，则读取干扰的可能性增大。
相比之下，如图6D所示，因为VCMA型MeRAM仅在一个方向上被写入(例如，在正向方向上以具有正电压的正向偏置写入在参考层82上并且以具有负电压的正向偏置写入在自由层86上)。还示出了用于低电阻(平行)和高电阻(反平行)状态的负载线。在本公开的实施方案中，读取电压在与写入电压相反(例如，反向)的方向上施加，这使得VCMA型MeRAM存储器单元变得更稳定并且不会引起读取干扰。因此，两端子选择器元件92可以在较大的磁滞窗口的情况下使用而不担心读取干扰。
两端子选择器元件92可以具有低切换电压(例如，小于1V)和较大的磁滞。总的施加的外部偏置电压被划分在两端子选择器元件92和磁电存储器元件80之间。通过为两端子选择器元件92提供较大的磁滞，可以减小存储器阵列的操作电压，并且可以最小化通过未选择的存储器单元的泄漏电流。在本公开的构型中，两端子选择器元件92的磁滞的这种增加是可能的，因为写入操作采用反向偏置电压，这确保读取干扰不存在或最小。相比之下，在现有技术的自旋扭矩传递型MRAM设备中，使用较大的磁滞是不切实际的，因为磁性隧道结上施加的高电压可干扰自由层的磁化，并翻转自由层的磁化。相比之下，包括本公开的磁电隧道结和正偏置电压辅助编程操作的两端子选择器元件和磁电存储器元件的串联连接允许在磁性隧道结上施加高反向偏置电压，而不担心读取干扰。
图6E示出了示例性两端子易失性导电桥选择器元件92的电压-电流曲线图。在一个实施方案中，两端子选择器元件92可以包括包含银或铜的第一电极，包含金属或导电金属氮化物(例如，氮化钛)的第二电极，以及位于第一电极和第二电极之间的易失性导电桥固体电解质(例如，约3nm厚的二氧化铪)。固体电解质可以包含除二氧化铪之外的材料，诸如硅或硅锗。图6E示出了具有低漏电电流和可调谐阈值电压的包含银电极的导电桥中写入状态(右侧回路)期间和读取状态(左侧回路)期间的全磁滞的存在。图6E的最左侧上的分支对应于施加到设备的初始脉冲。在另一实施方案中，两端子选择器元件92可以包括另一阈值类型选择器，诸如包括硫族化物材料的双向阈值开关，该双向阈值开关在写入状态和读取状态两者中均表现出磁滞。硫族化物材料可以被保持为处于无定形状态，而不切换到结晶状态。硫族化物材料可以是掺杂有选自As、N和C的掺杂剂的GeTe合金或Ge-Se合金。在另选的实施方案中，两端子选择器元件92可以包括不表现出磁滞的元件，诸如二极管。
自由层86的磁化方向的切换可以通过在自由层86和参考层82上施加高于合适极性的临界偏置电压的外部写入电压来执行。在这种情况下，可以选择所施加的外部电压的极性，使得垂直磁性各向异性随所施加的偏置电压而减小。
在水平(平面内)磁场的存在下，施加大于临界偏置电压的外部偏置电压会根据本领域已知的Landau-Lifshitz-Gilbert(LLG)方程来诱导自由层的围绕平面内磁场的方向的磁化进动。在这种情况下，在磁性隧道结(82，84，86)上连续施加高于临界电压Vc的正向偏置电压可导致磁化在平行状态和反平行状态之间的连续转变，如图7所示。因此，平行状态和反平行状态之间的转变，反之亦然，可以通过施加为自由层86的磁化进动时段的大约一半的持续时间的正向偏置电压脉冲来实现。
平面内磁场可以从堆叠中的磁性偏置层(未明确示出)提供，或者可以来自在磁电随机存取存储器单元阵列周围提供的硬偏置磁体(未明确示出)。在另一不太优选的实施方案中，可以将外部磁场施加到存储器单元。平面内磁场的最佳量值可以取决于垂直磁性各向异性的量值和电压控制的磁性各向异性(VCMA)的系数。平面内(水平)磁场的量值需要仅是适度的。一般来讲，平面内磁场的量值可以比零偏置下的垂直矫顽场的量值小若干倍，以将来自参考层82和任何下面的磁性层的磁场的垂直分量补偿到大致为零，并且将附加的水平分量添加到来自参考层82和任何下面的磁性层的磁场的水平分量，使得净水平(平面内)磁场沿进动轴线具有约10mT至约100mT的量值。
在此类净平面内磁场以及沿着减小磁性隧道结的垂直磁性各向异性的方向在自由层86和参考层82上施加正向偏置电压(即，降低垂直磁性各向异性的量值的偏置电压)下，自由层86的磁化可以围绕进动轴线以1ns的量级的时段或以1GHz的量级的频率进动。进动频率取决于外部水平磁场的量值和磁性隧道结(82，84，86)上的外部偏置电压。因此，通过选择施加在给定磁性隧道结(82，84，86)上的电压脉冲的持续时间和量值(该电压脉冲被配置为诱导自由层86的磁化进动)，自由层86的磁化可以从平行状态翻转到反平行状态，反之亦然。
正向偏置电压的方向(即，降低磁性隧道结(82，84，86)的垂直磁性各向异性的偏置电压)由每个磁性隧道结(82，84，86)的具体构型确定。在例示性示例中，其中参考层82包括1.4nm厚的CoFeB层，绝缘隧穿氧化物层84包括1.4nm厚的MgO层，并且自由层86包括1.1nm厚的CoFeB层，如果相对于参考层82将负电压施加到自由层86，则磁性隧道结(82，84，86)的垂直磁性各向异性降低。
因为垂直磁性各向异性具有与自由层和参考层上施加的电压成比例的显著奇数项，所以施加反向偏置电压(即，增加垂直磁性各向异性的外部偏置电压)可以抑制磁化在平行状态和反平行状态之间的转变，如图7所示。因此，可以通过施加反向偏置电压并测量磁性隧道结的电阻来执行读取操作。
整体参见本公开的所有附图，提供了存储器单元180，其包括串联连接到两端子选择器元件92的VCMA磁电存储器元件80。
磁电存储器元件80包括磁电隧道结，该磁电隧道结包括铁磁参考层82、铁磁自由层86和位于参考层和自由层之间的绝缘隧穿氧化物层84。
在一个实施方案中，存储器单元被配置为通过施加第一极性的第一电压脉冲写入设置状态中，并且通过施加第一极性的第二电压脉冲写入复位状态中。自由层86的磁化被配置为通过施加第一极性的第一电压脉冲从相对于参考层82的磁化的平行状态转变为反平行状态，并且通过施加第一极性的第二电压脉冲从反平行状态转变为平行状态。
在一个实施方案中，两端子选择器元件92在两个极性中具有非线性电压-电流特性。
进一步，提供了一种操作存储器单元180的方法。存储器单元180包括连接到包括磁性隧道结(82，84，86)的磁电存储器元件80的两端子选择器元件92。该方法包括以下步骤：通过施加第一极性的第一电压脉冲，将磁性隧道结(82，84，86)的自由层86的磁化从相对于磁性隧道结的参考层82的磁化的平行状态切换到反平行状态；通过施加第一极性的第二电压脉冲将自由层86的磁化从反平行状态切换到平行状态，并且通过将与第一极性相反的第二极性的偏置电压施加通过存储器单元180来读取自由层86的磁化。
磁化切换步骤(即，写入步骤)可以通过进动VCMA方法或STT辅助的进动VCMA方法实行，如例如在Wang Kang等人的文章，IEEETransactions on Nanotechnology，第16卷，第3期，2017年5月，387页中描述的那样，全文以引用方式并入本文。
在进动VCMA方法中，将外部磁场施加至存储器单元180并且施加第一极性的电压脉冲(例如，正电压)以将存储器单元写入平行(即，较低电阻组)状态或反平行(即，较高电阻复位)状态。例如，可以将较短持续时间的脉冲(例如，0.1ns至0.5ns)施加到处于反平行状态的存储器单元以将其切换到平行状态，并且可以将较长持续时间的脉冲(例如，0.8ns至1.3ns)施加到处于平行状态的存储器单元以将其切换到反平行状态。
在STT辅助的进动VCMA方法中，可以省略外部磁场。在该方法中，在编程脉冲之后施加停止脉冲以停止平行状态和反平行状态之间的自由层磁化的自旋。例如，如图8所示，第一极性的编程电压脉冲191(例如，正电压)被施加到处于反平行状态(即，具有更高的Mz值)的存储器单元180。然后，将与编程电压脉冲相比具有相同的第一极性和较低量值的第一停止电压脉冲192施加到存储器单元180，以通过停止自由层磁化的自旋来将存储器单元从反平行状态切换到平行状态(即，具有较低的Mz值)。
随后，将第一极性的编程电压脉冲191(例如，正电压)施加到处于平行状态的存储器单元180，并且将与第一极性相反且量值低于编程电压脉冲191的第二极性的第二停止电压脉冲193施加到存储器单元180，以将存储器单元从平行状态切换到反平行状态。可根据需要重复这些步骤以将存储器单元180编程(即，写入)到期望的状态。可以根据需要在编程步骤之间执行读取步骤。
停止脉冲(192，193)可以具有比编程脉冲191更长的持续时间。例如，停止脉冲(192，193)可以具有0.3ns至0.5ns的持续时间，而编程脉冲191可以具有0.05ns至0.2ns的持续时间。
图8中相应的编程和停止脉冲在它们之间没有时间中断的情况下被施加。换句话讲，编程电压脉冲的值被减小至停止脉冲的值，而两个脉冲之间没有显著(例如，大于0.05ns)的时间段。
图9示出了根据另一实施方案的经修改的STT辅助的进动VCMA方法。在该方法中，在相应的编程脉冲191和相应的停止脉冲192或193之间提供零偏置时段194。在持续至少0.5ns的零偏置时段194期间，没有外部电压被施加到存储器单元180。
可以采用图8和图9中示出的编程脉冲和停止脉冲的各种组合。例如，第一编程脉冲模式可以包括连续的正电压脉冲，其包含正编程脉冲部分(写入脉冲)191和正停止脉冲部分(停止脉冲)192，它们之间没有时间中断，如图8所示。第二编程脉冲模式可以包括一对不连续的正编程脉冲191和负电压停止脉冲193，其间具有零偏置时段194，如图9所示。对于第一编程脉冲模式采用连续的正电压脉冲可能是有利的，因为选择器元件92可以被写入脉冲触发到导通状态，并且由于在第一编程脉冲模式的停止脉冲期间的磁滞而保持导通。这个选项在编程时提供一个或多个自由度，即，选择停止脉冲的电压水平的能力，该电压水平不需要高于选择器元件92的触发电压。可以通过消除写入脉冲脉冲和停止脉冲之间的间隙来减小总写入时间。对于第二编程脉冲模式(191，193)，负电压停止脉冲193在极性和量值方面可以类似于读取脉冲。选择器元件92在脉冲191和193之间断开，因为单元将在第二编程脉冲191和第二停止脉冲193之间通过零伏状态。因此，在该实施方案中，第二编程脉冲191和第二停止脉冲193可以是不连续的。
还提供了一种操作包括多个存储器单元180、多个字线110和多个位线120的存储器阵列的方法。每个存储器单元180包括串联到两端子选择器元件92的磁电存储器元件80。多个存储器单元180中的每一个连接到多个字线110中的相应一个和多个位线120中的相应一个。每个磁电存储器元件180包括磁性隧道结(82，84，86)，其中自由层86的磁化相对于参考层82的磁化处于平行状态或处于反平行状态。该方法包括以下步骤：通过在连接到第一选择的磁电存储器元件80S的字线110和连接到第一选择的磁电存储器元件80S的位线120之间施加第一极性的电压脉冲，将第一选择的磁电存储器元件80S中的自由层86的磁化从平行状态和反平行状态之中的一个切换到平行状态和反平行状态中的另一个；以及通过在连接到第一选择的磁电存储器元件80S的字线110和连接到第一选择的磁电存储器元件80S的位线120之间施加第二极性的偏置电压来读取第一选择的磁电存储器元件80S中的自由层86的磁化。
本公开的各种设备和方法提供了每个存储器单元的两端子选择器和MeRAM存储器元件构型，其比具有三端子(例如，晶体管)选择器的构型更不复杂并且成本较低。存储器单元可以处于提供低成本、快速、非易失性独立存储器的交叉点MeRAM阵列中。VCMA MeRAM设备的低写入功率还提供高带宽(对于读取步骤和写入步骤两者>4GB/秒)。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (23)

1.一种存储器单元，包括：
VCMA磁电存储器元件；和
两端子选择器元件，所述两端子选择器元件与所述磁电存储器元件串联连接。
2.根据权利要求1所述的存储器单元，其中：
所述磁电存储器元件包括磁电隧道结，所述磁电隧道结包括铁磁参考层、铁磁自由层和位于所述参考层和所述自由层之间的绝缘隧穿氧化物层；
所述存储器单元被配置为通过施加第一极性的第一电压脉冲被写入设置状态中，并且通过施加所述第一极性的第二电压脉冲被写入复位状态中；并且
所述存储器单元被配置为通过施加与所述第一极性相反的第二极性的第三电压来读取。
3.根据权利要求2所述的存储器单元，其中所述自由层的磁化被配置为通过施加所述第一极性的所述第一电压脉冲从相对于所述参考层的磁化的平行状态转变到反平行状态，并且通过施加所述第一极性的所述第二电压脉冲从所述反平行状态转变到所述平行状态。
4.根据权利要求3所述的存储器单元，其中：
所述自由层的所述磁化被配置为通过施加所述第一极性的所述第一电压脉冲，然后施加与所述第一极性相反的所述第二极性的且量值低于所述第一电压脉冲的停止电压脉冲，从所述平行状态转变到所述反平行状态；并且
所述自由层的所述磁化被配置为通过施加所述第一极性的所述第二电压脉冲，然后施加所述第一极性的且量值低于所述第二电压脉冲的停止电压脉冲，从所述反平行状态转变到所述平行状态。
5.根据权利要求3所述的存储器单元，其中：
自由层的所述磁化被配置为通过施加所述第一极性的所述第一电压脉冲，然后是零偏置时段，并然后施加与所述第一极性相反的所述第二极性的且量值低于所述第一电压脉冲的停止电压脉冲，从所述平行状态转变到所述反平行状态；并且
所述自由层的所述磁化被配置为通过施加所述第一极性的所述第二电压脉冲，然后是所述零偏置时段，并然后施加所述第一极性的且量值低于所述第二电压脉冲的停止电压脉冲，从所述反平行状态转变到所述平行状态。
6.根据权利要求2所述的存储器单元，其中所述两端子选择器元件在两个极性中具有非线性电压-电流特性并且表现出磁滞。
7.根据权利要求6所述的存储器单元，其中所述两端子选择器元件包括阈值选择器元件，所述铁磁参考层包括第一CoFeB层，所述铁磁自由层包括第二CoFeB层，并且所述绝缘隧穿氧化物层包括MgO层。
8.根据权利要求6所述的存储器单元，其中所述两端子选择器元件包括易失性导电桥。
9.根据权利要求6所述的存储器单元，其中所述两端子选择器元件包括硫族化物双向阈值开关。
10.一种包括以交叉点构型布置的多个位线和多个字线的二维存储器阵列，所述二维存储器阵列包括在所述二维存储器阵列的每个交叉区域处连接到所述多个位线中的相应一个和所述多个字线中的相应一个的根据权利要求1所述的相应存储器单元。
11.一种操作存储器单元的方法，所述存储器单元包括串联连接到包括磁性隧道结的磁电存储器元件的两端子选择器元件，所述方法包括：
通过施加第一极性的第一电压脉冲，将所述磁性隧道结的自由层的磁化从相对于所述磁性隧道结的参考层的磁化的平行状态切换到反平行状态；以及
通过施加所述第一极性的第二电压脉冲将所述自由层的所述磁化从所述反平行状态切换到所述平行状态。
12.根据权利要求11所述的方法，其中：
所述自由层的所述磁化通过施加所述第一极性的所述第一电压脉冲，然后施加与所述第一极性相反的所述第二极性的且量值低于所述第一电压脉冲的停止电压脉冲，被从所述平行状态切换到所述反平行状态；并且
所述自由层的所述磁化通过施加所述第一极性的所述第二电压脉冲，然后施加所述第一极性的且量值低于所述第二电压脉冲的停止电压脉冲，被从所述反平行状态切换到所述平行状态。
13.根据权利要求11所述的方法，其中：
所述自由层的所述磁化通过施加所述第一极性的所述第一电压脉冲，然后是零偏置时段，并然后施加与所述第一极性相反的所述第二极性的且量值低于所述第一电压脉冲的停止电压脉冲，被从所述平行状态切换到所述反平行状态；并且
所述自由层的所述磁化通过施加所述第一极性的所述第二电压脉冲，然后是零偏置时段，并然后施加所述第一极性的且量值低于所述第二电压脉冲的停止电压脉冲，被从所述反平行状态切换到所述平行状态。
14.根据权利要求11所述的方法，还包括通过将与所述第一极性相反的第二极性的读取电压施加通过所述存储器单元来读取所述自由层的所述磁化。
15.根据权利要求11所述的方法，其中所述磁电存储器元件包括具有磁电隧道结的VCMA元件，所述磁电隧道结包括铁磁参考层、铁磁自由层和位于所述参考层和所述自由层之间的绝缘隧穿氧化物层。
16.根据权利要求11所述的方法，其中通过施加所述第一极性的所述第一电压脉冲来将所述存储器单元写入设置状态中，并且通过施加所述第一极性的所述第二电压脉冲来将所述存储器单元写入复位状态中。
17.根据权利要求11所述的方法，其中所述两端子选择器元件表现出磁滞。
18.根据权利要求17所述的方法，其中所述两端子选择器元件包括易失性导电桥或硫族化物双向阈值开关。
19.一种操作包括多个存储器单元、多个字线和多个位线的存储器阵列的方法，其中：
每个存储器单元包括串联连接到两端子选择器元件的磁电存储器元件；
所述多个存储器单元中的每一个连接到所述多个字线中的相应一个和所述多个位线中的相应一个；
每个磁电存储器元件包括磁性隧道结，其中自由层的磁化相对于参考层的磁化处于平行状态或处于反平行状态；并且
所述方法包括：
通过在连接到第一选择的磁电存储器元件的字线和连接到所述第一选择的磁电存储器元件的位线之间施加第一极性的第一电压脉冲，将所述第一选择的磁电存储器元件中的自由层的磁化从平行状态切换到反平行状态；以及
通过在连接到所述第一选择的磁电存储器元件的所述字线和连接到所述第一选择的磁电存储器元件的所述位线之间施加与所述第一极性相反的第二极性的读取电压，读取所述第一选择的磁电存储器元件中的所述自由层的磁化。
20.根据权利要求19所述的方法，还包括：
在切换和读取期间将第一抑制电压施加到未选择的字线中的每一个；以及
在切换和读取期间将第二抑制电压施加到未选择的位线中的每一个。
21.根据权利要求19所述的方法，还包括通过在连接到所述第一选择的磁电存储器元件的所述字线和连接到所述第一选择的磁电存储器元件的所述位线之间施加所述第一极性的第二电压脉冲，将所述第一选择的磁电存储器元件中的所述自由层的所述磁化从所述反平行状态切换到所述平行状态。
22.根据权利要求21所述的方法，其中通过施加所述第一极性的所述第一电压脉冲来将所述第一选择的磁电存储器单元写入设置状态中，并且通过施加所述第一极性的所述第二电压脉冲将所述第一选择的磁电存储器单元写入复位状态中。
23.根据权利要求19所述的方法，其中所述两端子选择器元件包括易失性导电桥或硫族化物双向阈值开关。
CN201880040355.XA 2017-07-24 2018-05-17 磁电随机存取存储器阵列以及操作其的方法 Active CN110753964B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762536283P 2017-07-24 2017-07-24
US62/536,283 2017-07-24
US15/728,840 US10354710B2 (en) 2017-07-24 2017-10-10 Magnetoelectric random access memory array and methods of operating the same
US15/728,840 2017-10-10
PCT/US2018/033220 WO2019022815A1 (en) 2017-07-24 2018-05-17 MAGNETOELECTRIC RANDOM ACCESS MEMORY ARRAY AND METHOD OF OPERATING THE SAME

Publications (2)

Publication Number Publication Date
CN110753964A true CN110753964A (zh) 2020-02-04
CN110753964B CN110753964B (zh) 2023-04-07

Family

ID=65023180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040355.XA Active CN110753964B (zh) 2017-07-24 2018-05-17 磁电随机存取存储器阵列以及操作其的方法

Country Status (4)

Country Link
US (1) US10354710B2 (zh)
KR (1) KR102317699B1 (zh)
CN (1) CN110753964B (zh)
WO (1) WO2019022815A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US11031059B2 (en) * 2019-02-21 2021-06-08 Sandisk Technologies Llc Magnetic random-access memory with selector voltage compensation
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US10727276B1 (en) 2019-05-24 2020-07-28 Sandisk Technologies Llc Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
US11031435B2 (en) 2019-06-17 2021-06-08 Western Digital Technologies, Inc. Memory device containing ovonic threshold switch material thermal isolation and method of making the same
EP3772064A1 (en) * 2019-08-02 2021-02-03 Imec VZW A memory device and a method for configuring a memory device
KR102117393B1 (ko) * 2019-11-05 2020-06-01 한양대학교 산학협력단 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US10964748B1 (en) 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
CN113330592A (zh) * 2019-11-22 2021-08-31 西部数据技术公司 包括高介电常数帽盖层的磁阻存储器设备及其制造方法
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11152048B1 (en) 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11200934B2 (en) 2020-04-20 2021-12-14 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11217289B1 (en) 2020-07-31 2022-01-04 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11176981B1 (en) 2020-07-31 2021-11-16 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11443790B2 (en) 2020-07-31 2022-09-13 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11222678B1 (en) 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation
US11411170B2 (en) 2020-10-27 2022-08-09 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11349066B2 (en) 2020-10-27 2022-05-31 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11417379B2 (en) 2020-10-27 2022-08-16 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140071728A1 (en) * 2012-09-11 2014-03-13 The Regents Of The University Of California Read-disturbance-free nonvolatile content addressable memory (cam)
US20140085969A1 (en) * 2012-09-26 2014-03-27 Kabushiki Kaisha Toshiba Nonvolatile memory device
US20150249096A1 (en) * 2012-09-10 2015-09-03 James John Lupino Three dimension integrated circuits employing thin film transistors
US9450021B1 (en) * 2015-06-01 2016-09-20 SK Hynix Inc. Multi-bit MTJ memory cell using two variable resistance layers
US20160343436A1 (en) * 2015-05-19 2016-11-24 Freescale Semiconductor, Inc. Systems and methods for sram with backup non-volatile memory that includes mtj resistive elements

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
JP5316967B2 (ja) * 2008-12-02 2013-10-16 富士電機株式会社 磁気メモリー素子及び不揮発性記憶装置
EP2479787B1 (en) * 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
US8724369B2 (en) * 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
KR20140004341A (ko) * 2012-07-02 2014-01-13 한국전자통신연구원 시청자 선택형 증강방송 서비스 제공 장치 및 방법
US8988923B2 (en) * 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
JP2014203931A (ja) * 2013-04-03 2014-10-27 株式会社東芝 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10008248B2 (en) * 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
CN107112049A (zh) * 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
US20180005678A1 (en) 2015-01-15 2018-01-04 Agency For Science Technology And Research Memory device and method for operating thereof
WO2016153515A1 (en) 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors
US20170117027A1 (en) * 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
US9921782B2 (en) * 2016-01-29 2018-03-20 Avalanche Technology, Inc. Memory device for emulating dynamic Random access memory (DRAM)
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102446863B1 (ko) * 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
US10127979B2 (en) * 2016-03-11 2018-11-13 Western Digital Technologies, Inc. Memory cell located pulse generator
JP6623458B2 (ja) * 2016-06-29 2019-12-25 セイコーホールディングス株式会社 羽根駆動装置及び光学機器
KR102584288B1 (ko) * 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249096A1 (en) * 2012-09-10 2015-09-03 James John Lupino Three dimension integrated circuits employing thin film transistors
US20140071728A1 (en) * 2012-09-11 2014-03-13 The Regents Of The University Of California Read-disturbance-free nonvolatile content addressable memory (cam)
US20140085969A1 (en) * 2012-09-26 2014-03-27 Kabushiki Kaisha Toshiba Nonvolatile memory device
US20160343436A1 (en) * 2015-05-19 2016-11-24 Freescale Semiconductor, Inc. Systems and methods for sram with backup non-volatile memory that includes mtj resistive elements
US9450021B1 (en) * 2015-06-01 2016-09-20 SK Hynix Inc. Multi-bit MTJ memory cell using two variable resistance layers

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KANG WANG ET AL: "Modeling and Exploration of the Voltage-Controlled Magnetic Anisotropy Effect for the Next-Generation Low-Power and High-Speed MRAM Applications" *
KHALILI AMIRI PEDRAM ET AL: "Electric-Field-Controlled Magnetoelectric RAM:Progress，Challenges，and Scaling" *
WANG KANG L ET AL: "Electric-Field Control of Spin-Orbit Interaction for Low-Power Spintronics" *

Also Published As

Publication number Publication date
WO2019022815A1 (en) 2019-01-31
US20190027201A1 (en) 2019-01-24
KR102317699B1 (ko) 2021-10-25
KR20200005657A (ko) 2020-01-15
CN110753964B (zh) 2023-04-07
US10354710B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
CN110753964B (zh) 磁电随机存取存储器阵列以及操作其的方法
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US7436698B2 (en) MRAM arrays and methods for writing and reading magnetic memory devices
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
KR100944952B1 (ko) 데이터 저장 장치
US6777730B2 (en) Antiparallel magnetoresistive memory cells
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
US8750036B2 (en) Unipolar spin-transfer switching memory unit
US20120081950A1 (en) Structures and methods for a field-reset spin-torque mram
EP2466586B1 (en) Multibit magnetic random access memory cell with improved read margin
CN110945588B (zh) 三端自旋霍尔mram
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
JP4128418B2 (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
WO2005119688A1 (en) Sense amplifying magnetic tunnel device
WO2005106889A1 (en) Two conductor thermally assisted magnetic memory
WO2021101582A1 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US10964748B1 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11069741B2 (en) Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US20200105325A1 (en) Defect Injection Structure and Mechanism for Magnetic Memory
CN115020582A (zh) 一种多阻型磁性器件及其制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant