CN110729345B - 沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 - Google Patents
沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 Download PDFInfo
- Publication number
- CN110729345B CN110729345B CN201910933319.2A CN201910933319A CN110729345B CN 110729345 B CN110729345 B CN 110729345B CN 201910933319 A CN201910933319 A CN 201910933319A CN 110729345 B CN110729345 B CN 110729345B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- heavily doped
- emitter
- longitudinal groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 210000000746 body region Anatomy 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 230000000903 blocking effect Effects 0.000 claims description 10
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims 2
- 230000000694 effects Effects 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，具备：P型衬底上设有埋氧，埋氧上设有N型漂移区，其上设有P型体区和N型缓冲区，N型缓冲区内设有P型集电极区，P型体区内并肩设有呈方波形状的重掺杂的N型发射极区和重掺杂的P型发射区，在其两侧分别设有呈方波形状的第一纵向沟槽和第二纵向沟槽。第一纵向沟槽设有由耐压介质包裹的第一多晶硅层。对于第二纵向沟槽，在与重掺杂的P型集电极区平行的部分中填充有耐压介质包裹的第二多晶硅层，在位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分中填充有耐压介质包裹的第三多晶硅层和氧化物块体，且氧化物块体位于第三多晶硅层的上方，第二多晶硅层与第三多晶硅层连接。
Description
技术领域
本发明主要涉及功率半导体结构技术领域，具体来说，特别适用于大功率集成电路如变频调速、高压输电、电力牵引、变频家电、半桥驱动电路以及汽车生产等领域。
背景技术
绝缘栅双极型晶体管是MOS栅结构与双极型晶体管结构相结合进化而成的复合型功率结构，它完美结合了MOS管开关速度快和双极型晶体管电流能力强的优点，已广泛运用于变频家电、感应加热、工业变频、光伏发电、风力发电、机车牵引等领域。其中，绝缘体上硅横向绝缘栅双极型晶体管(SOI-Lateral Insulated Gate Bipolar Transistor, SOI-LIGBT)是一种典型的基于SOI工艺的结构，具有易于集成、耐压高、驱动电流能力强、开关速度快等优点，在功率集成电路中得到了广泛应用。
随着IGBT应用的普及,对其性能的要求也日益苛刻,不同应用领域对其需求亦逐渐分化,这就促使我们在现有结构上对其进行更进一步的优化,使其更进一步的适应不同的领域。其中SOI-LIGBT器件的电流能力是衡量器件开启性能的重要标准，而开启时的电流峰值过高对器件的开启损耗，安全性都有很大的影响。器件的di/dt能力反映了器件开启时电流上升的快慢。若电流上升过快，则显示器件的开启电流上升过快，甚至电流过大，造成器件开启不安全，开启损耗过大；若di/dt过小则表明器件电流上升速度过慢，造成器件开启速度过慢，器件开启损耗也会过大。所以为了提高器件开启时的di/dt的能力，提出了平面栅U型沟道的SOI-LIGBT结构，通过采用这种结构，平面栅U型沟道的SOI-LIGBT器件的di/dt能力得到提高。在此结构中，增强了空穴注入和电导率调制效果，所以di/dt能力得到提高，即器件导通的速度变快。然而，在这些SOI-LIGBT结构中，因为存在JFET区域，增加了导通电阻，使得导通压降并不能有效的降低。因此又提出了沟槽栅U型沟道的SOI-LIGBT结构，通过采用这种结构，沟槽栅U型沟道的SOI-LIGBT器件实现了较低的导通压降，并且，在导通状态时，载流子路径不再只趋于器件表面，而是载流子的轮廓由空穴阻挡沟槽（第二栅）调制，di/dt的能力得到进一步的提升。但是为了获取更低的导通压降的同时，会增加漂移区中存储的载流子数量，开启电流的峰值电流会增加，这会使器件在开启时造成栅极过冲，使器件开启出现故障，器件开启不安全。此外，SOI-LIGBT器件开关开启速度的快慢是制约单片集成功率芯片工作频率更高、工作能效更佳、芯片面积更小的瓶颈。因此，为了提高器件的开启速度，目前提出了一些改进结构器件，比如SA-LIGBT和某些经过电子辐射的器件，这些结构都能有效的提高开启时间，减少关断损耗，但同时也带来了新的问题，比如前者在正向导通时会出现电压回滞现象，这会降低器件的可靠性，而后者在高温时可能会出现较大的漏电流，导致器件性能不稳定。
因此，在保持器件的耐压、降低SOI-LIGBT的导通压降基础上提高SOI-LIGBT栅极对di/dt的控制能力是研制电机系统中单片集成功率芯片的重要发展方向。
发明内容
本发明针对上述问题，提出了一种能够提高开启时栅极对器件di/dt控制能力的沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件。该结构在保持器件耐压、降低导通电压的前提下，显著提高栅极对器件的di/dt控制能力，扩展其有效安全工作区，使之能够满足电机系统中单片集成功率芯片对SOI-LIGBT器件高耐压、低导通压降及快导通的要求。
本发明采用如下技术方案：
一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，包括：P型衬底，在P型衬底上设有埋氧，在埋氧上设有N型漂移区，在N型漂移区的两侧分别设有N型缓冲区和P型体区，在N型缓冲区内设有重掺杂的P型集电极区，在N型漂移区的上方设有场氧层，所述场氧层的一侧边界落在N型缓冲区的上方，另一侧边界在P型体区与N型缓冲区之间的N型漂移区上方，在场氧层上设有集电极多晶硅场板且所述集电极多晶硅场板与所述重掺杂的P型集电极区相邻，在重掺杂的P型集电极区和集电极多晶硅场板上连接有集电极金属，所述P型体区的外侧边界与器件的边界重合，内侧边界呈方波形状，在P型体区内并肩设有呈方波形状的重掺杂的N型发射极区和重掺杂的P型发射极区，在并肩设置的重掺杂的N型发射极区和重掺杂的P型发射极区的两侧分别设有呈方波形状的第一纵向沟槽和第二纵向沟槽，所述第一纵向沟槽触及P型体区的外侧边界，所述第二纵向沟槽重叠于P型体区的内侧边界上，在重掺杂的P型发射极区和重掺杂的N型发射极区上连接有发射极金属，在第一纵向沟槽设有由氧化物或其他耐压介质包裹的第一多晶硅层，在场氧层及N型缓冲区与发射极金属及集电极金属之间设有氧化层，其特征在于，在第二纵向沟槽的与重掺杂的P型集电极区平行的部分第二纵向沟槽中填充有耐压介质包裹的第二多晶硅层，在第二纵向沟槽的位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分第二纵向沟槽中填充有叠加设置的耐压介质包裹的第三多晶硅层和氧化物块体，且氧化物块体位于第三多晶硅层的上方，所述第二多晶硅层与第三多晶硅层连接，在上述第一纵向沟槽和第二纵向沟槽上连接有栅极金属。
进一步，对于发射极区域，在第一纵向沟槽的外侧凹陷处设有发射极区块体且发射极区块体位于N型漂移区上方，所述发射极区块体连接于发射极金属。
进一步，在场氧层与氧化层之间设有发射极多晶硅场板且发射极多晶硅场板位于第二纵向沟槽与集电极多晶硅场板之间并连接于发射极金属。
进一步，对于凹陷区域，第二纵向沟槽的纵向深度为12微米，氧化物块体的纵向深度为6微米，第三多晶硅层的纵向深度为6微米。
与现有技术相比，本发明具有如下优点：
本发明提高了栅极对器件导通期间di/dt的控制能力。传统结构采用低阻值的栅极电阻获得大的栅极驱动电流，可以在功率转换器中实现高开关速度和低开关损耗，但是，会造成开启电流峰值过高。本发明结构与传统结构在采用相同阻值的栅极电阻时，本发明结构具有更低的di/dt，器件开启的峰值电流更低，此时既不影响器件的开启速度，又具有更低的开启损耗。在器件导通期间，随着ICE的流动，空穴在空穴阻挡层第二栅侧壁上积累，在该侧壁处产生的d△V / dt（△V = VB-VG2），电流公式：，由此产生的位移电流导致第二栅极过冲。由于第二栅与第一栅同步短路，因此第一栅也会过冲。本发明去除了第二栅的由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域的多晶硅，在工艺制备时，刻蚀第二栅极时先向第二沟槽内淀积多晶硅，然后将由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域的多晶硅去除，之后上半区域氧化形成氧化物。保留的多晶硅与氧化物共同构成空穴阻挡层，由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域的氧化物的存在，使此区域在开启时刻电位浮空，浮空下的电位导致吸空穴能力降低，在器件导通期间，大量空穴在N型漂移区积累，第二栅侧壁空穴积累减少，此处的电位低于栅极电位，未能产生栅位移电流，就不会产生栅位移电流对空穴阻挡层—JFET区域的电容充电，从而抑制了第二栅极过冲，由于第一栅与第二栅同步短路，所以第一栅也不会过冲，从而减小了由过高的栅极电压导致的过高的开启电流峰值。改进的结构既减小了栅极的驱动电流，防止了器件开启时失效，关断SOA较低。保障了器件开启时的安全，但是同时又提高了栅极对器件的di/dt的控制能力。
本发明降低了开启损耗。在器件导通期间，由前面对导通情况下器件内部空穴的分析可知，相对于传统结构，本发明的导通电流ICE的峰值电流减少，而不改变N型漂移区的浓度，依靠空穴的电导调制效应，而使导通压降变化很小，所以器件的开启损耗更低。
本发明实现了di/dt与导通损耗之间的折中。在传统的纵向沟槽栅SOI-LIGBT结构中，为了实现器件的低导通压降，就需要增强器件内部的电导调制效应，这导致了栅极过冲现象，使得器件在开启时不能安全开启。而且由于开启电流的峰值电流过大，使得导通损耗变大。对于本发明，通过对传统结构进行创新改进，在降低了开启电流峰值，提高了栅极对di/dt的可控性的同时，还获得了较小的开启损耗。
本发明结构制作简单，工艺上容易实现。本发明的第一栅极和第二栅极可以用同一块掩膜版形成，不需要增加工艺步骤，制作成本低。
故本发明器件在不需要调节N型漂移区浓度，牺牲导通压降的条件下，降低了器件导通状态下的ICE峰值，提高了器件栅极对di/dt的控制能力，同时有效降低了器件的开启损耗。
附图说明
图1所示为传统绝缘体上硅横向绝缘栅双极型晶体管的结构图。
图2所示为本发明结构的俯视图。
图3所示为本发明结构有金属电极的三维图。
图4所示为本发明结构去除金属电极的三维图。
图5所示为本发明沿LL’方向的剖面图。
图6所示第二沟槽去氧化物内部图。
图7所示为双脉冲测试电路图。
图8所示为第二栅B点处传统结构与本发明正向导通时空穴分布对比图。
图9所示为第二栅A点处传统结构与本发明正向导通时空穴分布对比图。
图10所示为本发明结构和传统结构正向导通时电流ICE示意图。
图11所示为本发明结构与传统结构的开启损耗对比图。
实施方式
下面结合图2、图3、图4和图5，对本发明做详细说明：
一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，包括：P型衬底1，在P型衬底1上设有埋氧2，在埋氧2上设有N型漂移区17，在N型漂移区17的两侧分别设有N型缓冲区10和P型体区7，在N型缓冲区10内设有重掺杂的P型集电极区9，在N型漂移区17的上方设有场氧层18，所述场氧层18的一侧边界落在N型缓冲区10的上方，另一侧边界在P型体区7与N型缓冲区10之间的N型漂移区17上方，在场氧层18上设有集电极多晶硅场板13且所述集电极多晶硅场板13与所述重掺杂的P型集电极区9相邻，在重掺杂的P型集电极区9和集电极多晶硅场板13上连接有集电极金属19，所述P型体区7的外侧边界与器件的边界重合，内侧边界呈方波形状，在P型体区7内并肩设有呈方波形状的重掺杂的N型发射极区11和重掺杂的P型发射极区8b，在并肩设置的重掺杂的N型发射极区11和重掺杂的P型发射极区8b的两侧分别设有呈方波形状的第一纵向沟槽3和第二纵向沟槽5，所述第一纵向沟槽3触及P型体区7的外侧边界，所述第二纵向沟槽5重叠于P型体区7的内侧边界上，在重掺杂的P型发射极区8b和重掺杂的N型发射极区11上连接有发射极金属15，在第一纵向沟槽3设有由氧化物或其他耐压介质包裹的第一多晶硅层4，在场氧层18及N型缓冲区10与发射极金属15及集电极金属19之间设有氧化层20，在第二纵向沟槽5的与重掺杂的P型集电极区9平行的部分第二纵向沟槽中填充有耐压介质包裹的第二多晶硅层6，在第二纵向沟槽5的位于由重掺杂的N型发射极区11指向重掺杂的P型集电极区9方向上的部分第二纵向沟槽中填充有叠加设置的耐压介质包裹的第三多晶硅层和氧化物块体16，且氧化物块体16位于第三多晶硅层的上方，所述第二多晶硅层6与第三多晶硅层连接。在上述第一纵向沟槽3和第二纵向沟槽5上连接有栅极金属14。参照图3，XY面为器件的横向，Z向为为器件的纵向，所述的由重掺杂的N型发射极区11指向重掺杂的P型集电极区9方向是指图3所示的X向，重掺杂的P型集电极区9位于Y向，所述的“在第二纵向沟槽5的与重掺杂的P型集电极区9平行的部分第二纵向沟槽中填充有耐压介质包裹的第二多晶硅层6”即为在第二纵向沟槽5的Y向部分中填充有耐压介质包裹的第二多晶硅层6。
在本实施例中，在第一纵向沟槽3的外侧凹陷处设有发射极区块体8a且发射极区块体8a位于N型漂移区17上方，所述发射极区块体8a连接于发射极金属15。在场氧层18与氧化层20之间设有发射极多晶硅场板12且发射极多晶硅场板12位于第二纵向沟槽5与集电极多晶硅场板13之间并连接于发射极金属15。其中，发射极区块体8a与发射极金属15连接以及发射极多晶硅场板12与发射极金属15连接的具体结构实施例参照图3。
第二纵向沟槽5的纵向深度为12微米，氧化物块体16的纵向深度为6微米，第三多晶硅层的纵向深度为6微米。
下面结合附图对本发明进行进一步说明。
本发明的工作原理：
本器件的栅极结构由Z方向的第一纵向沟槽3和第二纵向沟槽5组成，为了方便描述，现将其分别定义为G1和G2，如图4所示。当器件导通时，即所述器件的两个栅极加正压，P型集电极区9加上正压，P型发射极区块体8a、P型发射极区8b和N型发射极区11接地，G1作为器件的栅极，沿着G1侧壁P型体区7内形成了一个连接重掺杂的N型发射极区11以及N型漂移区17的N型纵向沟道，电子由发射极经纵向沟道注入漂移区，空穴由集电极注入漂移区，并向发射极一侧运动；在G2右侧形成方向指向集电极一侧的电场，使G2右侧的N型漂移区形成空穴的耗尽区域，由集电极注入漂移区的空穴会在G2右侧附近区域积累，发生载流子存储效应，因此靠近发射极一侧区域的空穴浓度会增高。同时G2的位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域保留工艺制备时的氧化物，去除前一步工艺淀积的多晶硅，因为氧化物的绝缘性，在器件开启时刻该区域电位浮空，器件内部相当于一个大电阻，B点位于第二纵向沟槽由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域，所以B点所在区域的电位分压得集电极—发射极的一部分电压，使得该区域的电位与传统结构相比高很多，所以对空穴的排斥效果尤其明显，本发明使得器件开启时的空穴形成了重新分布，JFET区域空穴减少，而空穴在漂移区中的大注入的数量并没有发生很大改变。本发明G2作为空穴阻挡层，氧化物块体所在的该区域的作用仅用于隔离的作用，而不是用来吸附空穴，没有进行体电场的优化，而由于去除了多晶硅，所以本发明并未增强器件的耗尽。因此B点所在区域的空穴相对较少。传统结构中由于G2的B点处与栅压相同，电压过低，空穴积累效应过强，导致B点处的电压高于栅极电压，这就会导致器件经空穴阻挡层G2—JFET区电容由B点所在区域对栅极充电，从而导致G2过冲，由于G1和G2短接，栅极G1也会过冲。相对于传统结构，由于开启时刻B点所在区域处的电位很高，空穴浓度降低，由于空穴的扩散作用，空穴在B处缓慢积累，B处的电位逐步降低，通过△V =VB-VG2可知，两点处的电位差小于0，便不会产生位移电流，从而不会有位移电流通过空穴阻挡层G2—JFET区电容对G2充电，栅极过冲减小，所以导通时刻的电流ICE峰值降低，这使得栅极对器件的di/dt的控制能力提高，保障了器件的安全开启，也使得开启损耗降低。此外，为G2充电的电容为空穴阻挡层G2—JFET区电容，栅极G1侧的电容均不予以改变，故本发明不涉及改变栅电容来改变阈值电压或者米勒电容。
此外，在器件导通期间，由前面对导通情况下器件内部空穴的分析可知，相对于传统结构，本发明的栅极控制di/dt能力增强，从而导通电流ICE的峰值电流降低，而不改变N型漂移区的浓度，依靠空穴的电导调制效应，而使导通压降变化很小，器件的开启损耗更低。
对于本发明G2的由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域去除多晶硅，保留工艺制备时的氧化物可以用来影响器件导通时的di/dt。通过对G2的调整，当去除任意一个与重掺杂的P型集电极区平行的部分的多晶硅层保留氧化形成的氧化物时，效果不如本发明好。器件导通过程中，G1用来产生沟道作为器件栅极，G2为空穴阻挡层用来控制空穴的积累，产生电导调制效应。更改第三多晶硅层而不改第二多晶硅层，是因为G2所形成的的JFET区中，造成栅极过冲的主要是由于第二纵向沟槽位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域处空穴积累更多，而与重掺杂的P型集电极区平行的部分与传统结构相比，空穴积累相距差别不大。所以通过对比，本发明中的位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域去除多晶硅后，保留氧化形成的氧化物效果更好。
为了验证本发明的优点，本发明通过半导体器件仿真软件SentaurusTcad对结构进行了对比仿真，如图8~图11所示。图8为第二栅在由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分的上半区域处的一点B传统结构与本发明正向导通时空穴分布对比图，由图可见本发明结构在B处的空穴积累更低，降低了栅位移电流。图9所示为第二栅A点处传统结构与本发明正向导通时空穴分布对比图，由图可见本发明与传统结构在多晶硅栅下的空穴积累差异并不是很大，确保了电导调制效应的产生。图10为本发明结构与传统结构正向导通时的ICE对比图，由图可见本发明结构器件在正向导通时ICE的峰值对传统结构较低，降低了过充的可能。图11为本发明结构与传统结构的开启损耗比较图。由图中可见在不同的栅极电阻下，由于峰值电流的降低，本发明的开启损耗均比传统器件降低。
故本发明器件在不需要调节N型漂移区浓度，牺牲导通压降的条件下，降低了器件导通状态下的ICE峰值，提高了器件栅极对di/dt的控制能力，同时有效降低了器件的开启损耗。
Claims (4)
1.一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，包括：P型衬底（1），在P型衬底（1）上设有埋氧（2），在埋氧（2）上设有N型漂移区（17），在N型漂移区（17）的两侧分别设有N型缓冲区（10）和P型体区（7），在N型缓冲区（10）内设有重掺杂的P型集电极区（9），在N型漂移区（17）的上方设有场氧层（18），所述场氧层（18）的一侧边界落在N型缓冲区（10）的上方，另一侧边界在P型体区（7）与N型缓冲区（10）之间的N型漂移区（17）上方，在场氧层（18）上设有集电极多晶硅场板（13）且所述集电极多晶硅场板（13）与所述重掺杂的P型集电极区（9）相邻，在重掺杂的P型集电极区（9）和集电极多晶硅场板（13）上连接有集电极金属（19），所述P型体区（7）的外侧边界与器件的边界重合，内侧边界呈方波形状，在P型体区（7）内并肩设有呈方波形状的重掺杂的N型发射极区（11）和重掺杂的P型发射极区（8b），在并肩设置的重掺杂的N型发射极区（11）和重掺杂的P型发射极区（8b）的两侧分别设有呈方波形状的第一纵向沟槽（3）和第二纵向沟槽（5），所述第一纵向沟槽（3）触及P型体区（7）的外侧边界，所述第二纵向沟槽（5）重叠于P型体区（7）的内侧边界上，在重掺杂的P型发射极区（8b）和重掺杂的N型发射极区（11）上连接有发射极金属（15），在第一纵向沟槽（3）设有由氧化物或其他耐压介质包裹的第一多晶硅层（4），在场氧层（18）及N型缓冲区（10）与发射极金属（15）及集电极金属（19）之间设有氧化层（20），其特征在于，在第二纵向沟槽（5）的与重掺杂的P型集电极区（9）平行的部分第二纵向沟槽中填充有耐压介质包裹的第二多晶硅层（6），在第二纵向沟槽（5）的位于由重掺杂的N型发射极区（11）指向重掺杂的P型集电极区（9）方向上的部分第二纵向沟槽中填充有叠加设置的耐压介质包裹的第三多晶硅层（21）和氧化物块体（16），且氧化物块体（16）位于第三多晶硅层（21）的上方，所述第二多晶硅层（6）与第三多晶硅层（21）连接，在上述第一纵向沟槽（3）和第二纵向沟槽（5）上连接有栅极金属（14），氧化物块体（16）与第三多晶硅层（21）共同构成空穴阻挡层。
2.根据权利要求1所述的沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，其特征在于，在第一纵向沟槽（3）的外侧凹陷处设有发射极区块体（8a）且发射极区块体（8a）位于N型漂移区（17）上方，所述发射极区块体（8a）连接于发射极金属（15）。
3.根据权利要求1所述的沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，其特征在于，在场氧层（18）与氧化层（20）之间设有发射极多晶硅场板（12）且发射极多晶硅场板（12）位于第二纵向沟槽（5）与集电极多晶硅场板（13）之间并连接于发射极金属（15）。
4.根据权利要求3所述的沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，其特征在于，第二纵向沟槽（5）的纵向深度为12微米，氧化物块体（16）的纵向深度为6微米，第三多晶硅层（21）的纵向深度为6微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910933319.2A CN110729345B (zh) | 2019-09-29 | 2019-09-29 | 沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910933319.2A CN110729345B (zh) | 2019-09-29 | 2019-09-29 | 沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729345A CN110729345A (zh) | 2020-01-24 |
| CN110729345B true CN110729345B (zh) | 2023-08-04 |
Family
ID=69219654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910933319.2A Active CN110729345B (zh) | 2019-09-29 | 2019-09-29 | 沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729345B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916674A (zh) * | 2015-04-17 | 2015-09-16 | 东南大学 | 一种电流增强型横向绝缘栅双极型晶体管 |
| CN105826367A (zh) * | 2016-03-18 | 2016-08-03 | 东南大学 | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN106024875A (zh) * | 2016-07-19 | 2016-10-12 | 东南大学 | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN106024895A (zh) * | 2016-06-27 | 2016-10-12 | 电子科技大学 | 一种集成肖特基二极管的积累型屏蔽栅mosfet |
| CN107293585A (zh) * | 2017-06-30 | 2017-10-24 | 东南大学 | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN108470772A (zh) * | 2018-05-24 | 2018-08-31 | 中芯集成电路（宁波）有限公司 | 一种soi半导体器件及其形成方法 |
-
2019
- 2019-09-29 CN CN201910933319.2A patent/CN110729345B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104916674A (zh) * | 2015-04-17 | 2015-09-16 | 东南大学 | 一种电流增强型横向绝缘栅双极型晶体管 |
| CN105826367A (zh) * | 2016-03-18 | 2016-08-03 | 东南大学 | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN106024895A (zh) * | 2016-06-27 | 2016-10-12 | 电子科技大学 | 一种集成肖特基二极管的积累型屏蔽栅mosfet |
| CN106024875A (zh) * | 2016-07-19 | 2016-10-12 | 东南大学 | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN107293585A (zh) * | 2017-06-30 | 2017-10-24 | 东南大学 | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 |
| CN108470772A (zh) * | 2018-05-24 | 2018-08-31 | 中芯集成电路（宁波）有限公司 | 一种soi半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729345A (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2365531B1 (en) | Semiconductor device and power conversion apparatus using the same | |
| US8653588B2 (en) | Semiconductor device and electric power conversion system using the same | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| CN109427869B (zh) | 一种半导体器件 | |
| US10872959B2 (en) | Semiconductor device and power converter | |
| CN104995738A (zh) | 半导体装置 | |
| CN110797403A (zh) | 一种rc-igbt半导体装置 | |
| CN114188396B (zh) | 一种绝缘栅双极晶体管及其制造方法、电子设备 | |
| CN107293585B (zh) | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN110504308B (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN110690278A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| CN109390395B (zh) | 半导体装置及电力变换装置 | |
| CN110729345B (zh) | 沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件 | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN108321192B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN111430454B (zh) | 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN110504168B (zh) | 一种多槽栅横向高压功率器件制造方法 | |
| CN111293168B (zh) | Igbt器件及其制造方法 | |
| CN108767001B (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
| CN218215314U (zh) | 一种igbt器件结构 | |
| CN112687728B (zh) | 一种沟槽栅igbt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |