CN110718530B - 用于集成电路（ic）封装的多分支端子 - Google Patents

用于集成电路（ic）封装的多分支端子 Download PDF

Info

Publication number
CN110718530B
CN110718530B CN201910504544.4A CN201910504544A CN110718530B CN 110718530 B CN110718530 B CN 110718530B CN 201910504544 A CN201910504544 A CN 201910504544A CN 110718530 B CN110718530 B CN 110718530B
Authority
CN
China
Prior art keywords
branch
package
terminal
chip
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910504544.4A
Other languages
English (en)
Other versions
CN110718530A (zh
Inventor
T·施特克
E·S·卡巴特巴特
方炽胜
戴秋莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110718530A publication Critical patent/CN110718530A/zh
Application granted granted Critical
Publication of CN110718530B publication Critical patent/CN110718530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文描述了一种用于集成电路(IC)封装的示例性多分支端子。集成电路(IC)的示例性多分支端子可以包括：可以包括与所述IC的芯片进行的有源接合的第一分支，其中，所述有源接合可以包括接合至所述IC的所述芯片的导线；以及可以包括与所述IC的所述芯片的进行无源接合的第二分支，其中，所述无源接合可以包括接合至所述第二分支和所述IC的第一端子的电容器。

Description

用于集成电路(IC)封装的多分支端子
背景技术
集成电路(IC)可以包括电子电路的一个或多个部件。一个或多个部件可以被包括在半导体芯片(例如，硅芯片)内。在一些方面中，IC可以被包括在用于各种应用的一个或多个电子电路中。一个或多个电子电路可以是使用印刷电路板(PCB)实施、配置和/或构建的。
发明内容
根据一些实施方式，集成电路(IC)的多分支端子可以包括：可以包括与所述IC的芯片进行的有源接合的第一分支，其中，所述有源接合可以包括接合至所述IC的所述芯片的导线；以及可以包括与所述IC的所述芯片进行的无源接合的第二分支，其中，所述无源接合可以包括接合至所述第二分支和所述IC的第一端子的电容器。
根据一些实施方式，集成电路(IC)封装可以包括：芯片；经由第一导线接合至所述芯片的第一端子；经由第二导线接合至所述芯片的第二端子；以及多分支端子。所述多分支端子可以包括第一分支和第二分支，所述第一分支包括通向所述芯片的有源接合，所述第二分支包括与所述第二端子进行的无源接合。
根据一些实施方式，用于交流发电机的电路可以包括集成电路(IC)封装。所述IC封装可以包括：芯片；经由第一导线接合至所述芯片的第一端子；经由第二导线接合至所述芯片的第二端子；以及多分支端子。所述多分支端子可以包括：包括与所述芯片进行的有源接合的第一分支，其中，所述有源接合包括接合至所述芯片的第三导线；以及包括与所述第二端子进行的无源接合的第二分支，其中，所述无源接合包括接合至所述第二分支和所述第二端子的内部电容器。
附图说明
图1是本文描述的示例性实施方式的示图。
图2是可以实施本文描述的元件和/或电路的集成电路的示图。
图3是图2的集成电路的示例性实施方式的示图。
图4是与提供用于集成电路封装的多分支端子相关联的示例性过程的流程图。
具体实施方式
下文对示例性实施方式的详细描述参考了附图。在不同附图中，相同的附图标记可以标识相同或相似的要素。
在一些实例中，集成电路(IC)封装与电路内的一个或多个部件配对。例如，在交流发电机(例如，车辆的)内，晶体管外形(TO)封装可以与和交流发电机相关联的电路内的电容器配对。在这样的情况下，电容器和TO封装两者可能必须被安装到所述交流发电机的外壳内，这可能要求交流发电机的外壳的尺寸足够大，以包括电容器和TO封装。此外，在这样的情况下，电容器可能必须是被专门设计为配合所述外壳和/或与TO封装配对的定制电容器，从而产生了对非标准电容器和/或更加复杂的电容器安装过程的需求。此外，电容器和TO封装在被单独安装在电路内时，电容器和TO封装之间可能存在相对较长的距离。在电路内电容器和TO封装之间的距离越长，TO封装可能对信号输出的抗噪声能力的减小就越大，和/或信号输出内可能存在的噪声发射越高。
本文描述的一些实施方式提供了用于IC封装的多分支端子，以实现通向IC封装的芯片的有源接合和无源接合。如本文所述，为了促进IC封装内的无源接合，可以将未包括在IC封装的芯片上的部件(例如，电容器)包括在IC封装的封装外壳内。这样，在将IC封装安装到电路内和/或外壳(例如，使用所述电路的装置的外壳)内时，能够简化IC封装的安装过程，因为只安装单个部件而不是两个单独的部件。
此外，本文描述的一些实施方式可以使得包括IC封装和/或IC封装的电路的装置的外壳能够被形成为具有比不包括本文描述的实施方式的装置的外壳更小的体积(或使得包括IC封装和/或IC封装的电路的装置的外壳能够比不包括本文描述的实施方式的装置的外壳小)。例如，外壳将不必具有用于IC封装和单独部件的空间，因为如本文所述，IC封装的多分支端子可以实现将较小的标准部件安装在IC封装内。因此，一些实施方式可以通过实现与先前技术相比用相同量的材料制造出更多的外壳而节约材料和/或制造资源。根据一些实施方式，如本文所述，使电容器能够被包括在IC封装的封装内提供了改善的抗噪声能力以及输出信号内的较低的噪声发射。这样，能够提高信号的质量，因而能够节约可能与尝试处理先前技术中提供的具有相对较高的噪声量的输出信号相关联的电力资源和/或处理资源。
图1是本文描述的示例性实施方式100的示图。图1的示例性实施方式100包括具有三个端子110-1到110-3(下文统称为端子110，并且也被单独称为端子110)的IC封装105。在一些实施方式中，IC封装105可以被配置为通过将端子110插入到与电路(例如，交流发电机的电路)相关联的基板(例如，印刷电路板(PCB)等)中而被包括在电路内。端子110可以被焊接和/或电连接到基板的过孔。
如图1的示例性实施方式100所示，端子110-3是多分支端子。相应地，端子110-3在下文中被称为多分支端子110-3。多分支端子110-3包括三个分支120-1到120-3(下文统称为分支120，并且也被单独称为分支120)。分支120可以由IC封装105的端子110-3形成和/或附接至IC封装105的端子110-3。在一些实施方式中，多分支端子110-3可以是IC封装105的接地端子。多分支端子110-3的第一分支120-1可以连接至或者可以被形成为IC封装105的框架或支撑结构的部分。在一些实施方式中，第二分支120-2可以经由有源接合130(例如，经由导线)连接至IC封装105的芯片。有源接合130可以包括从分支120-2到IC封装105的芯片的导线(或引线)。
进一步如图1所示，多分支端子110-3的第三分支120-3包括与IC封装105的另一端子110-2进行的无源接合140。例如，无源接合140可以包括诸如电容器(例如，表面安装电容器)的部件。根据一些实施方式，所述部件可以是具有标准尺寸和/或标准特性的标准部件。在一些实施方式中，无源接合140的部件可以是在IC封装105的制造期间安装的。在一些实施方式中，第二分支110-2可以连接至(例如，经由导线)IC封装105的芯片。
在图1中，多分支端子110-3的每一分支120被包括在IC封装105内(例如，包括在IC封装105的封装外壳内)。例如，分支120的每者可以从分支的基部到端部被包围在IC封装105内。相应地，如所示，在从外部看时，看不到IC封装105包括多分支端子。此外，包括多分支端子110-3的分支120能够实现从分支120中的一者或多者到IC封装105的一个或多个端子110的无源接合。这样，无源接合中使用的任何部件能够被嵌入到IC封装105内，因而使部件能够尽可能靠近IC封装105的芯片，以提高抗噪声能力并且降低IC封装105的输出信号内的噪声发射。
相应地，示例性实施方式100提供了一种具有多分支端子110-3的IC封装105，以实现多分支端子110-3与IC封装的芯片之间的有源接合130和无源接合140。这样，多分支端子110-3提供了用于使有源接合130和无源接合140包括在IC封装105内(而不是外部)的附加表面区域。相应地，多分支端子110-3使无源接合140的部件(例如，电容器)能够被嵌入到IC封装105内。因此，在安装和/或创建将包括IC封装105和部件的电路时，示例性实施方式100的多分支端子110-3和/或IC封装105可以允许简化使用。例如，多分支端子110-3可以简化PCB内的电路的设计、IC封装105的封装外壳内的部件的安装、将包括IC封装105的装置(例如，交流发电机)内的电路的安装、和/或其它。此外，通过提供将内部部件(例如，内部电容器)包括在IC封装105内的能力，多分支端子110-3和/或IC封装105可以通过避免对封装外壳内的用以容纳附加部件(其可能是非标准部件)以及IC封装105的附加空间(或体积)的需求而节约材料、成本、和/或其它。例如，外壳的空间所占的百分比可以小于由内部部件代替的外部部件的尺寸所对应的百分比。相应地，可以不结合先前使用的TO封装来放置外部部件(例如，外部非标准电容器)，但是包括内部部件的IC封装105所具有的功能可以与在外部部件能够包括在先前使用的TO封装内的情况下的功能相同或等同。
如上文所指出的，图1只是作为示例提供的。其它示例也是可能的，并且可以不同于关于图1所描述的内容。
图2是可以实施本文描述的元件(例如，接合、导线、引线、端子、和/或其它)和/或部件的集成电路(IC)200的示图。如图2所示，IC 200可以包括多分支端子210、接合215、端子220、导线225和IC芯片230。
多分支端子210包括具有多个分支(例如，至少两个分支)的端子。例如，多分支端子210可以包括两个或更多分支、三个或更多分支、四个或更多分支、和/或其它。多分支端子210可以由任何适当导电材料形成和/或可以包括任何适当导电材料，所述导电材料例如是金属(例如，铝、铜和/或其它)。多分支端子210可以促进IC芯片230和包括IC 200的电路之间的连接。多分支端子210可以包括多个分支，所述多个分支提供了用以实现与IC 200的封装外壳内的端子220的有源接合和/或无源接合的附加表面区域。在一些实施方式中，多分支端子210的分支的至少其中之一可以连接至IC 200的封装的框架。另外或替代地，多分支端子210的分支的至少其中之一可以不连接至IC 200的封装的框架。
如图2所示，多分支端子210经由外壳215而接合至端子220中的一者或多者。接合215可以包括一个或多个有源接合和/或一个或多个无源接合。例如，多分支端子210的第一分支可以经由有源接合(例如，使用铝导线)接合至第一端子220，并且多分支端子210的第二分支可以经由无源接合(例如，使用电容器)接合至不同于第一端子的第二端子220。在一些实施方式中，多分支端子210可以是IC 200的接地端子。在一些实施方式中，可以在IC200中包括不止一个多分支端子210。
端子220可以促进IC芯片230和包括IC 200的电路之间的一个或多个连接。端子220可以由任何适当导电材料形成和/或可以包括任何适当导电材料，所述导电材料例如是金属(例如，铝、铜和/或其它)。在一些实施方式中，端子220可以经由有源接合和/或无源接合(例如，取决于IC 200的电路的设计)接合至多分支端子210。
IC芯片230可以是可以用于包括电路的任何材料。例如，IC芯片230可以由半导体材料(例如，硅)形成，并且包括一个或多个部件和/或一个或多个电路。例如，IC芯片230可以是包括一个或多个晶体管和/或包括一个或多个晶体管的一个或多个电路的TO封装。
图2所示的元件和/或部件的数量和布置是作为示例提供的。在实践中，与图2中所示的相比，可能存在附加的元件和/或部件、更少的元件和/或部件、不同的元件和/或部件、或者不同布置的元件和/或部件。此外，图2所示的两个或更多元件和/或部件可以被实施在电路内，或者图2所示的单个元件或部件可以被实施为多个分布式元件或部件。另外或替代地，IC 200的一组电路(例如，一个或多个电路)可以执行被描述为由IC 200的另一组电路执行的一个或多个功能。
图3是图2中所示的IC 200的示例性实施方式300的示图。图3的示例性实施方式300包括多分支端子210、端子220-1到220-4(被统称为端子220)、IC芯片230、封装外壳340以及导线225-1到225-5(被统称为导线225)。IC芯片230可以包括根据IC芯片230上包括的电路的各种被配置的连接。这样，导线225可以在不同的位置处连接至IC芯片230。
如图3所示，多分支端子210具有三个分支，与多分支端子110-3类似。多分支端子210的第一分支经由有源接合而接合至芯片，并且多分支端子210的第二分支经由无源接合而接合至端子220-3。
如图3所示，IC芯片230经由导线225连接至多分支端子210和端子220。多分支端子210经由导线225-3连接至IC芯片230。如所示，根据IC芯片230的电路的设计和/或将包括示例性实施方式300的IC封装的电路的设计，导线225-3连接至多分支端子210的包括与端子220-2进行的有源接合的分支。
进一步如图3所示，IC芯片230和多分支端子210的分支被包括在封装外壳340内。此外，多分支端子210的分支和端子220-3之间的无源接合包括电容器，所述电容器也处于示例性实施方式300的封装外壳340内。相应地，多分支端子210使得IC芯片230和部件两者能够被包括在封装外壳340内。
如上文所指出的，图3只是作为示例提供的。其它示例也是可能的，并且可以不同于关于图3所描述的内容。
图4是与在集成电路封装内包括多分支端子相关联的示例性过程400的流程图。在一些实施方式中，图4的一个或多个过程块可以由与制造包括多分支端子的集成电路封装相关联的机器执行。
如图4所示，过程400可以包括将集成电路(IC)芯片置于IC封装的封装外壳内(块410)。例如，IC芯片230可以被安装在封装外壳340内。IC芯片230可以在制造过程期间安装在封装外壳340内。在一些实施方式中，封装外壳340被配置为接收IC芯片230。在一些实施方式中，封装外壳被塑形和/或被配置为安装在PCB内和/或特定装置(例如，交流发电机)的外壳内。
进一步如图4所示，过程400可以包括将多个端子配置为从封装外壳延伸，其中，多个端子的至少其中之一包括多分支端子，并且其中，多分支端子的分支被包括在封装外壳内(块420)。例如，多分支端子210和端子220可以被配置为从封装外壳340延伸。这样，多分支端子的分支(例如，分支120)可以被配置为完全包括或者嵌入在封装外壳340内。在一些实施方式中，多分支端子210可以是在被置于封装外壳340内之前形成和/或创建的。
进一步如图4所示，过程400可以包括将多分支端子的第一分支经由无源接合而接合至多个端子中的第一端子(块430)。例如，多分支端子210的分支之一可以使用部件(例如，电容器)接合至端子220之一。
尽管图4示出了过程400的示例性块，但是在一些实施方式中，与图4所示相比，过程400可以包括附加的块、更少的块、不同的块、或者被不同布置的块。另外或替代地，过程400的块中的两个或更多个可以并行执行。
因此，本文描述的一些实施方式在IC内提供了多分支端子，其实现了从多分支端子与IC芯片进行有源接合和无源接合。多分支端子可以使诸如电容器的部件能够被包括在IC的封装外壳内。这样，由于部件将不必被包括在IC外部，因而能够节约包括这种部件和IC的电路所用的空间。这样，能够节约与零件、外壳、电路和/或其它相关联的材料。此外，将部件移到更靠近IC的位置(相对于外部部件的位置而言)能够提高抗噪声能力，并且减少来自IC的信号输出中的噪声发射。
前述公开提供了图示和描述，但是并非旨在穷举或者将实施方式局限于所公开的确切形式。鉴于以上公开，可能存在修改和变化，或者可以通过对实施方式的实践而获得修改和变化。
如本文使用，术语部件旨在被宽泛地解释为硬件、固件或者硬件和软件的组合。
尽管在权利要求中叙述和/或在说明书中公开了特定的特征组合，但是这些组合并非旨在对可能的实施方式的公开构成限制。实际上，这些特征中的很多特征可以按照没有在权利要求中具体叙述和/或在说明书中公开的方式进行组合。尽管下文列举的每个从属权利要求可以直接依赖于唯一的一个权利要求，但是可能的实施方式的公开包括每个从属权利要求与权利要求组中的每个其它权利要求相结合。
不应将本文使用的任何元件、动作或指令解释为是关键或者必需的，除非明确做出这种描述。同样，如本文所用，单数冠词旨在包括一个或多个项，并且可以与“一个或多个”互换使用。此外，如本文所用，术语“组”旨在包括一个或多个项(例如，相关项、不相关项、相关项和不相关项的组合等)，并且可以与“一个或多个”互换使用。在意指唯一的一项时，使用术语“一个”或类似语言。同样，如本文所用，术语“具有”旨在作为开放式术语。此外，短语“基于”旨在表示“至少部分地基于”，除非另外做出明确陈述。

Claims (20)

1.一种集成电路(IC)的多分支端子，包括：
包括与所述IC的芯片进行的有源接合的第一分支，其中，所述有源接合包括接合至所述IC的所述芯片的导线；以及
包括与所述IC的所述芯片进行的无源接合的第二分支，其中，所述无源接合包括接合至所述第二分支和所述IC的第一端子的电容器。
2.根据权利要求1所述的多分支端子，其中，所述电容器包括在所述IC的封装内。
3.根据权利要求1所述的多分支端子，其中，所述多分支端子包括至少三个分支。
4.根据权利要求1所述的多分支端子，其中，所述多分支端子包括所述IC的接地端子。
5.根据权利要求1所述的多分支端子，其中，所述第一分支和所述第二分支包括在所述IC的封装内。
6.根据权利要求1所述的多分支端子，其中，所述第一端子不是多分支端子。
7.根据权利要求1所述的多分支端子，其中，所述第一端子包括多个分支。
8.根据权利要求1所述的多分支端子，还包括：
第三分支，其连接至所述IC的封装的框架的部分或者被形成为所述框架的部分。
9.根据权利要求8所述的多分支端子，其中，所述第一分支或所述第二分支的至少其中之一不连接至所述封装的所述框架。
10.一种集成电路(IC)封装，包括：
芯片；
经由第一导线接合至所述芯片的第一端子；
经由第二导线接合至所述芯片的第二端子；以及
多分支端子，包括：
包括通向所述芯片的有源接合的第一分支，以及
包括与所述第二端子进行的无源接合的第二分支。
11.根据权利要求10所述的IC封装，其中，所述无源接合包括接合至所述第二分支和所述第二端子的电容器。
12.根据权利要求11所述的IC封装，其中，所述电容器和所述芯片包括在所述IC封装的同一封装外壳内。
13.根据权利要求10所述的IC封装，其中，所述有源接合包括接合至所述第一分支和所述芯片的第三导线。
14.根据权利要求10所述的IC封装，其中，所述多分支端子的所述第一分支和所述第二分支嵌入在所述IC封装的封装外壳内。
15.根据权利要求10所述的IC封装，其中，所述多分支端子包括所述IC封装的接地端子。
16.一种用于交流发电机的电路，包括：
集成电路(IC)封装，其包括：
芯片；
经由第一导线接合至所述芯片的第一端子；
经由第二导线接合至所述芯片的第二端子；以及
多分支端子，其包括：
包括与所述芯片进行的有源接合的第一分支，其中，所述有源接合包括接合至所述芯片的第三导线；以及
包括与所述第二端子进行的无源接合的第二分支，其中，所述无源接合包括接合至所述第二分支和所述第二端子的内部电容器。
17.根据权利要求16所述的电路，其中，所述电路不包括处于所述IC封装外部并且连接至所述第二分支和所述第二端子的外部电容器。
18.根据权利要求16所述的电路，其中，所述内部电容器与所述IC封装处于同一封装外壳内。
19.根据权利要求16所述的电路，其中，所述多分支端子包括至少三个分支。
20.根据权利要求16所述的电路，其中，所述IC封装包括晶体管外形(TO)封装。
CN201910504544.4A 2018-07-12 2019-06-12 用于集成电路（ic）封装的多分支端子 Active CN110718530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/033,756 2018-07-12
US16/033,756 US10354943B1 (en) 2018-07-12 2018-07-12 Multi-branch terminal for integrated circuit (IC) package

Publications (2)

Publication Number Publication Date
CN110718530A CN110718530A (zh) 2020-01-21
CN110718530B true CN110718530B (zh) 2023-06-02

Family

ID=67220488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910504544.4A Active CN110718530B (zh) 2018-07-12 2019-06-12 用于集成电路（ic）封装的多分支端子

Country Status (3)

Country Link
US (2) US10354943B1 (zh)
CN (1) CN110718530B (zh)
DE (1) DE102019118795A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425198A (zh) * 1999-11-22 2003-06-18 伊利诺伊大学评议会 用于集成电路的有源封装
CN1700434A (zh) * 2004-05-03 2005-11-23 美国博通公司 在焊盘内的测试电路
CN103975462A (zh) * 2011-10-11 2014-08-06 Itm半导体有限公司 电池保护电路的封装模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543724B2 (ja) * 2008-08-28 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置及びその製造方法
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2013239658A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102014104013A1 (de) 2014-03-24 2015-09-24 Infineon Technologies Austria Ag Leistungshalbleiterbauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1425198A (zh) * 1999-11-22 2003-06-18 伊利诺伊大学评议会 用于集成电路的有源封装
CN1700434A (zh) * 2004-05-03 2005-11-23 美国博通公司 在焊盘内的测试电路
CN103975462A (zh) * 2011-10-11 2014-08-06 Itm半导体有限公司 电池保护电路的封装模块

Also Published As

Publication number Publication date
US20200020618A1 (en) 2020-01-16
US10971436B2 (en) 2021-04-06
DE102019118795A1 (de) 2020-01-16
CN110718530A (zh) 2020-01-21
US10354943B1 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
US6228682B1 (en) Multi-cavity substrate structure for discrete devices
US7928538B2 (en) Package-level electromagnetic interference shielding
US8446002B2 (en) Multilayer wiring substrate having a castellation structure
US7808074B2 (en) Advanced leadframe having predefined bases for attaching passive components
EP1769533B1 (en) Electronic device comprising an integrated circuit
US9095067B2 (en) Apparatus and method for vertically-structured passive components
US10068857B2 (en) Semiconductor package assembly
US11089671B2 (en) Integrated circuit / printed circuit board assembly and method of manufacture
US7074647B2 (en) Semiconductor component comprising leadframe, semiconductor chip and integrated passive component in vertical relationship to each other
JP2003318311A (ja) 半導体装置及びその製造方法
JPH04212444A (ja) カプセル封じされた電子装置をパッケージした集積回路
US7961470B2 (en) Power amplifier
US9698083B2 (en) Three-dimensional stack of leaded package and electronic member
US6215171B1 (en) IC module
CN110718530B (zh) 用于集成电路（ic）封装的多分支端子
US10236270B2 (en) Interposer and semiconductor module for use in automotive applications
CN107646088B (zh) 具有原位印刷的传感器的集成电路
US20190297758A1 (en) Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
US12021011B2 (en) Solder surface features for integrated circuit packages
WO2023190683A1 (ja) 半導体モジュール
JP2021005690A (ja) 半導体モジュール
KR100764684B1 (ko) 반도체 패키지 제조방법, 반도체 장치 및 그 제조방법
KR20130088924A (ko) 반도체 모듈
JPH0473992A (ja) ハイブリッド回路装置
KR20030012238A (ko) 수동소자 내장형 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant