CN110660846A - 薄膜晶体管及制作方法、发光装置 - Google Patents

薄膜晶体管及制作方法、发光装置 Download PDF

Info

Publication number
CN110660846A
CN110660846A CN201910941599.1A CN201910941599A CN110660846A CN 110660846 A CN110660846 A CN 110660846A CN 201910941599 A CN201910941599 A CN 201910941599A CN 110660846 A CN110660846 A CN 110660846A
Authority
CN
China
Prior art keywords
layer
phase change
thin film
film transistor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910941599.1A
Other languages
English (en)
Other versions
CN110660846B (zh
Inventor
王庆贺
王东方
苏同上
胡金良
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910941599.1A priority Critical patent/CN110660846B/zh
Publication of CN110660846A publication Critical patent/CN110660846A/zh
Application granted granted Critical
Publication of CN110660846B publication Critical patent/CN110660846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了薄膜晶体管及制作方法、发光装置。该薄膜晶体管包括：层叠设置的有源层和栅极；以及栅绝缘层，所述栅绝缘层设置在所述有源层和所述栅极之间，所述栅绝缘层包括层叠设置的绝缘材料层和第一相变层，所述第一相变层靠近所述栅极设置，所述第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。由此，该薄膜晶体管具有能耗低、可对工作过程中产生的热量进行再利用的优点，使得应用该薄膜晶体管的发光装置具有能耗低、使用寿命长以及稳定性高的优点。

Description

薄膜晶体管及制作方法、发光装置
技术领域
本发明涉及显示技术领域，具体地，涉及薄膜晶体管及制作方法、发光装置。
背景技术
薄膜晶体管作为开关器件，常用于显示装置中，每个像素对应一个薄膜晶体管，薄膜晶体管用于控制像素电压的输入和断开，以实现对每个像素的独立控制。
然而，目前的薄膜晶体管及制作方法仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
发明人发现，目前的显示装置均存在能耗高的问题，尤其是分辨率高(如4K、8K)的显示产品，由于显示面板结构复杂，线路密集，为了驱动显示面板显示需要较高的驱动电压，导致能耗增大，同时还会导致显示面板容易发热，加速显示面板中器件的老化，缩短显示装置的使用寿命。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种薄膜晶体管。该薄膜晶体管包括：层叠设置的有源层和栅极；以及栅绝缘层，所述栅绝缘层设置在所述有源层和所述栅极之间，所述栅绝缘层包括层叠设置的绝缘材料层和第一相变层，所述第一相变层靠近所述栅极设置，所述第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。由此，该薄膜晶体管具有能耗低、可对工作过程中产生的热量进行再利用的优点，使得应用该薄膜晶体管的发光装置具有能耗低、使用寿命长以及稳定性高的优点。
根据本发明的实施例，所述薄膜晶体管进一步包括：第二相变层，所述第二相变层与所述薄膜晶体管的源/漏极相接触，并与所述有源层相接触，所述第二相变层的材料与所述第一相变层的材料相同。由此，在第二相变层转变为导体后，第二相变层和薄膜晶体管中原有的源/漏极共同构成新的源/漏极，一方面，可增大新源/漏极与有源层的接触面积，使得新源/漏极向有源层注入载流子的面积增大，同时可减小新源/漏极的电阻，有利于薄膜晶体管电流的提升，另一方面，第二相变层发生相转变时会吸收环境中的热量，有利于减缓器件的老化，提升薄膜晶体管的性能。
根据本发明的实施例，所述第二相变层位于所述有源层靠近所述源/漏极的一侧，且所述第二相变层具有通孔，所述源/漏极通过所述通孔与所述有源层相连。由此，可有效提升薄膜晶体管的性能。
根据本发明的实施例，构成所述相变层的材料包括二氧化钒，或者二氧化钒和锗。由此，可利用上述材料形成相变层，使得相变层在低于预定温度时为绝缘体，在高于预定温度时为导体，以减少薄膜晶体管的能耗、实现对热量的再利用。
在本发明的另一方面，本发明提出了一种发光装置。根据本发明的实施例，该发光装置包括前面所述的薄膜晶体管，由此，该发光装置具有前面所述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该发光装置具有能耗低、使用寿命长以及稳定性高的优点。
根据本发明的实施例，所述发光装置进一步包括：衬底，所述薄膜晶体管位于所述衬底上；栅线，所述栅线设置在所述衬底上，且所述栅线与所述栅极相连，所述栅绝缘层延伸至所述栅线和所述衬底之间，所述第一相变层靠近所述栅线设置。由此，在第一相变层转变为导体后，第一相变层与栅线相对应的部分与原有的栅线共同构成新的栅线，可减小新栅线的电阻，减小IR降，同时第一相变层相转变时会对所处环境中的热量进行再利用，进一步提升发光装置的使用性能以及延长发光装置中各器件的使用寿命。
根据本发明的实施例，所述发光装置进一步包括：检测单元，所述检测单元被配置为可检测与所述相变层相连的电极的电阻；以及驱动电路，所述驱动电路被配置为可在所述检测单元检测到所述电极的电阻变小时，降低供给至所述薄膜晶体管的电压。由此，可有效降低发光装置的能耗，延长发光装置的使用寿命。
在本发明的另一方面，本发明提出了一种制作薄膜晶体管的方法。根据本发明的实施例，所述方法包括：在衬底上形成有源层、栅绝缘层和栅极，其中，所述栅绝缘层位于所述有源层和所述栅极之间，所述栅绝缘层包括层叠设置的绝缘材料层和第一相变层，所述第一相变层靠近所述栅极设置，所述第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。由此，利用简单的方法即可获得能耗低的薄膜晶体管，且该薄膜晶体管可对工作过程中产生的热量进行再利用。
根据本发明的实施例，所述方法包括：在所述衬底上形成所述有源层；在所述有源层远离所述衬底的一侧形成所述栅绝缘层，形成所述栅绝缘层包括：在所述有源层远离所述衬底的一侧沉积绝缘材料，并进行第一构图工艺，形成所述绝缘材料层，以及在所述绝缘材料层远离所述有源层的一侧溅射相变材料，并进行第二构图工艺，形成所述第一相变层，并保留所述相变材料覆盖所述有源层的部分；在所述栅绝缘层远离所述有源层的一侧形成所述栅极；在所述栅极远离所述栅绝缘层的一侧形成层间介电层，并进行第三构图工艺，形成贯穿所述相变材料覆盖所述有源层部分以及所述层间介电层的通孔；以及在所述层间介电层远离所述有源层的一侧形成源/漏极，所述源/漏极通过所述通孔与所述有源层相连。由此，利用简单的方法即可获得顶栅型薄膜晶体管，该顶栅型薄膜晶体管具有能耗低、可对工作过程中产生的热量进行再利用的优点。
根据本发明的实施例，所述方法包括：在所述衬底上形成所述栅极；在所述栅极远离所述衬底的一侧形成所述栅绝缘层，形成所述栅绝缘层包括：在所述栅极远离所述衬底的一侧溅射相变材料，并进行第四构图工艺，形成所述第一相变层，以及在所述第一相变层远离所述栅极的一侧沉积绝缘材料，形成所述绝缘材料层；在所述栅绝缘层远离所述栅极的一侧形成所述有源层；在所述有源层远离所述栅绝缘层的一侧溅射所述相变材料，并进行第五构图工艺，形成贯穿所述相变材料的通孔，以形成第二相变层；以及在所述第二相变层远离所述有源层的一侧形成源/漏极，所述源/漏极通过所述第二相变层中的所述通孔与所述有源层相连。由此，利用简单的方法即可获得底栅型薄膜晶体管，该底栅型薄膜晶体管具有能耗低、可对工作过程中产生的热量进行再利用的优点。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图2显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图3显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图4显示了根据本发明一个实施例的发光装置的结构示意图；
图5显示了根据本发明一个实施例的制作薄膜晶体管方法的流程示意图。
附图标记说明：
100：有源层；200：栅极；300：栅绝缘层；310：绝缘材料层；320：第一相变层；400：衬底；500：缓冲层；600：层间介电层；700：第二相变层；10：源极；20：漏极；30：栅线。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种薄膜晶体管。根据本发明的实施例，参考图1，该薄膜晶体管包括：层叠设置的有源层100和栅极200，以及栅绝缘层300，栅绝缘层300设置在有源层100和栅极200之间，栅绝缘层300包括层叠设置的绝缘材料层310和第一相变层320，第一相变层320靠近栅极200设置，第一相变层320被配置为在温度高于预定温度时，可由绝缘体转变为导体。由此，该薄膜晶体管具有能耗低、可对工作过程中产生的热量进行再利用的优点，使得应用该薄膜晶体管的发光装置具有能耗低、使用寿命长以及稳定性高的优点。
本领域技术人员能够理解的是，为了实现该薄膜晶体管的功能，该薄膜晶体管(以顶栅型薄膜晶体管为例)还可以进一步包括源极10、漏极20以及层间介电层600，且该薄膜晶体管设置在衬底400上。
需要说明的是，“预定温度”为第一相变层的相变温度，在温度低于预定温度时，第一相变层为绝缘体，在温度高于预定温度时，第一相变层为导体。
根据本发明的实施例，在该薄膜晶体管的工作过程中，当薄膜晶体管的温度低于第一相变层320的相变温度时，第一相变层320为绝缘体，此时，栅绝缘层300由绝缘材料层310和第一相变层320共同构成，随着薄膜晶体管工作时间的延长，薄膜晶体管的温度以及环境温度升高，当温度高于第一相变层320的相变温度时，第一相变层320吸收环境中的热量，并转变为导体，此时，栅绝缘层300仅由绝缘材料层310构成。也即是说，相变后薄膜晶体管的栅绝缘层300(绝缘材料层310)的厚度，相对于相变前薄膜晶体管的栅绝缘层300(绝缘材料层310和第一相变层320)的厚度减薄，使得栅极和源/漏极之间的电容增大，相变后薄膜晶体管达到与相变前薄膜晶体相同的电流，所需的栅极电压减小，从而降低驱动电压，降低能耗，且在相变过程中，第一相变层320需要吸收环境中的热量，可实现热量的再利用，降低器件的温度，减缓器件的老化，延长器件的使用寿命，且第一相变层320转变为导体后，栅极200和第一相变层320共同构成薄膜晶体管的新栅极，由于栅极200和第一相变层320并联，从而可减小新栅极的电阻，有利于薄膜晶体管电流的提升，且由于驱动电压的降低，使得与薄膜晶体管相连的线路电压或者电流负载降低，从而提升应用该薄膜晶体管的发光装置的使用寿命以及稳定性。
综上，薄膜晶体管的上述结构，可有效提升薄膜晶体管的性能，使得应用该薄膜晶体管的发光装置具有能耗低、使用寿命长、稳定性高的优点。
为了便于理解，下面首先对该薄膜晶体管的工作过程进行简单说明：
根据本发明的实施例，在第一相变层320发生相变前，即第一相变层320为绝缘体，在保证发光装置正常显示或发光的情况下，给薄膜晶体管的栅极200施加驱动电压V1，随着发光装置中器件(包括薄膜晶体管)工作时间的延长，器件温度以及环境温度逐渐上升，达到预定温度后，第一相变层320可以转变为导体，由于第一相变层320转变为导体，使得栅绝缘层300的厚度减薄(此时栅绝缘层300仅由绝缘材料层310构成)。因此，可降低施加至栅极200上的驱动电压至V2，即V2小于V1，也即是说，在第一相变层320转变为导体后，施加较低的驱动电压即可达到目标亮度，从而达到降低能耗的目的。
或者，在第一相变层320转变为导体后，在驱动电压不变的情况下(即一直保持电压V1)，可使薄膜晶体管的开态电流增大、迁移率升高、亚阈值摆幅降低，从而有效提升薄膜晶体管的性能。
综上，本发明的薄膜晶体管随着工作时间的延长，温度高于预定温度后，第一相变层可转变为导体，以减薄栅绝缘层的厚度，降低驱动电压，降低能耗，可有效缓解目前薄膜晶体管能耗升高的问题，且第一相变层在相转变过程中会吸收热量，因此，还可以有效缓解器件的老化，延长器件的使用寿命。
关于第一相变层由绝缘体转变为导体的检测，可以通过检测栅极电阻的变化实现，由于第一相变层转变为导体后，新栅极的电阻会减小，因此，可通过检测栅极电阻的变化确定第一相变层何时发生相转变，进而在检测到第一相变层发生相转变后，调节施加至薄膜晶体管的电压。
下面根据本发明的具体实施例，对该薄膜晶体管的各个结构进行详细说明：
关于薄膜晶体管的具体类型不受特别限制，例如，根据本发明的实施例，该薄膜晶体管可以为顶栅型薄膜晶体管(参考图2)，或者，还可以为底栅型薄膜晶体管(参考图3)。
根据本发明的实施例，参考图2，该薄膜晶体管的有源层100设置在衬底400上，栅绝缘层300设置在有源层100远离衬底400的一侧，栅极200设置在栅绝缘层300远离有源层100的一侧，栅绝缘层300中的第一相变层320靠近栅极200设置，由此，可构成顶栅型薄膜晶体管，使得顶栅型薄膜晶体管具有能耗低、可实现对热量再利用的优点。
根据本发明的实施例，参考图2，该薄膜晶体管还可以包括：第二相变层700、源极10、漏极20，第二相变层700与源极10和漏极20的至少之一相接触，并与有源层100相接触，且第二相变层700的材料与第一相变层320的材料相同。由此，在温度高于预定温度时，第二相变层也可由绝缘体转变为导体，在第二相变层转变为导体后，第二相变层和源极共同构成新的源极，和/或第二相变层和漏极共同构成新的漏极，一方面，可增大新源极和/或新漏极与有源层的接触面积，使得新源极和/或新漏极向有源层注入载流子的面积增大，同时可减小新源极和/或新漏极的电阻，从而可减小源/漏极的寄生电阻，有利于薄膜晶体管电流的提升，另一方面，第二相变层发生相转变时会吸收环境中的热量，有利于减缓器件的老化，提升薄膜晶体管的性能。
根据本发明的实施例，关于相变层由绝缘体转变为导体的检测，还可以通过检测源/漏极电阻的变化实现，由于第二相变层转变为导体后，新源/漏极的电阻会变小，因此，可通过检测源/漏极电阻的变化确定第二相变层何时发生相转变，进而在检测到第二相变层发生相转变后，调节施加至薄膜晶体管的电压。
根据本发明的具体实施例，参考图2，该薄膜晶体管可包括两个第二相变层700，其中一个第二相变层700与源极10相接触，并与有源层100相接触，另一个第二相变层700与漏极20相接触，并与有源层100相接触。由此，可进一步提升薄膜晶体管的性能。
关于第二相变层的形状不受特别限制，只要第二相变层与源/漏极相接触，并与有源层相接触即可，本领域技术人员可根据具体情况进行设计。例如，根据本发明的实施例，参考图2，第二相变层700位于有源层100靠近源极10、漏极20的一侧，具体的，第二相变层700设置在有源层100远离衬底400的一侧，且第二相变层700具有通孔，源极10和漏极20分别通过第二相变层700中的通孔与有源层100相连。由此，第二相变层环绕源/漏极设置，可使第二相变层与源/漏极以及有源层之间实现更大面积的接触，进一步提升薄膜晶体管的性能。
根据本发明的实施例，参考图2，该薄膜晶体管还可以包括层间介电层600，层间介电层覆盖栅极200、有源层100以及第二相变层700，层间介电层600具有通孔，层间介电层600中的通孔可以是与第二相变层700中的通孔同步形成的，源极10和漏极20分别通过贯穿层间介电层600以及第二相变层700的通孔与有源层相连。由此，可使顶栅型薄膜晶体管具有良好的使用性能。
根据本发明的另一些实施例，参考图3，该薄膜晶体管的栅极200设置在衬底400上，栅绝缘层300设置在栅极200远离衬底400的一侧，有源层100设置在栅绝缘层300远离栅极200的一侧，栅绝缘层300中的第一相变层320靠近栅极200设置，由此，可构成底栅型薄膜晶体管，使得底栅型薄膜晶体管具有能耗低、可实现对热量再利用的优点。
根据本发明的实施例，参考图3，该底栅型薄膜晶体管与前面描述的顶栅型薄膜晶体管相类似，也可以包括第二相变层700，第二相变层700与源极10和漏极20的至少之一相接触，并与有源层100相接触，且第二相变层700的材料与第一相变层320的材料相同。由此，第二相变层转变为导体后，与源极共同构成新的源极，和/或与漏极共同构成新的漏极，增大新源/漏极与有源层的接触面积，减小新源/漏极的电阻，提升薄膜晶体管的电流，同时第二相变层发生相转变时会吸收环境中的热量，可减缓器件的老化，延长器件的使用寿命。
根据本发明的实施例，参考图3，该底栅型薄膜晶体管也可以包括两个第二相变层700，一个第一相变层700与源极10相接触，并与有源层100相接触，另一个第二相变层700与漏极20相接触，并与有源层100相接触，且第二相变层700位于有源层100远离栅绝缘层300的一侧，第二相变层700具有通孔，源极10和漏极20分别通过第二相变层700中的通孔与有源层100相连。由此，可进一步提升底栅型薄膜晶体管的性能。
根据本发明的实施例，参考图2以及图3，该薄膜晶体管还可以包括缓冲层500，缓冲层500设置在衬底400和有源层100之间(参考图2)，或者，缓冲层500设置在衬底400和栅极200之间(参考图3)，由此，可提高有源层与衬底之间的附着力，或者提高栅极与衬底之间的附着力，提升薄膜晶体管的稳定性，使得薄膜晶体管具有良好的性能。
关于相变层的材料不受特别限制，只要相变层在预定温度下可由绝缘体转变为导体即可，本领域技术人员可以根据具体情况进行设计。例如，根据本发明的实施例，构成相变层的材料可以包括二氧化钒(VO2)，或者二氧化钒和锗。二氧化钒的相变温度在68℃左右，由于发光装置(如液晶显示装置、电致发光显示装置)工作一段时间后会产生一定的热量，使得发光装置的温度达到60-90℃，因此，利用二氧化钒构成相变层，在温度高于68℃时，相变层会转变为导体，从而降低薄膜晶体管的能耗，延长薄膜晶体管的使用寿命。在二氧化钒中加入锗，可调节二氧化钒的相变温度，从而可应用于具有不同要求的发光装置中。关于二氧化钒中加入锗的量不受特别限制，本领域技术人员可根据具体产品的要求进行设计。
关于有源层、栅极、源/漏极、绝缘材料层以及缓冲层的材料不受特别限制，本领域技术人员可根据薄膜晶体管中上述各结构的常用材料进行选择。例如，有源层100可以由氧化铟锌(IGZO)构成，栅极200可以由铝或铜构成，源/漏极可由铝或铜构成，绝缘材料层310可以由氧化硅(SiOx)构成，缓冲层500可以由氧化硅(SiOx)构成。
在本发明的另一方面，本发明提出了一种发光装置。根据本发明的实施例，该发光装置包括前面所描述的薄膜晶体管，由此，该发光装置具有前面所描述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该发光装置具有能耗低、使用寿命长以及稳定性高的优点。
根据本发明的实施例，参考图4(以顶栅型薄膜晶体管为例)，该发光装置还可以包括：衬底400以及栅线30，薄膜晶体管位于衬底400上，栅线30设置在衬底400上，栅线30与栅极200相连，栅绝缘层300延伸至栅线30和衬底400之间，且第一相变层320靠近栅线30设置。由此，在第一相变层转变为导体后，第一相变层与栅线相对应的部分与原有的栅线共同构成新的栅线，可减小新栅线的电阻，减小IR降，同时第一相变层相转变时会对所处环境中的热量进行再利用，进一步提升发光装置的使用性能以及延长发光装置中各器件的使用寿命。
需要说明的是，在发光装置的衬底上可设置多个薄膜晶体管，每个薄膜晶体管中的相变层与其相邻的薄膜晶体管中的相变层是断开的，在相变层转变成导体后，由于相变层是断开的，各个薄膜晶体管可独立发挥作用，实现对每个发光元件或者显示元件的独立控制。
根据本发明的实施例，第一相变层在衬底上的正投影可以与栅极以及栅线在衬底上的正投影相重合，以使相邻薄膜晶体管中的第一相变层断开，且在第一相变层转变为导体后，可降低新栅极以及新栅线的电阻，提升薄膜晶体管的性能。
根据本发明的实施例，该发光装置还可以包括：检测单元以及驱动电路，检测单元被配置为可检测与相变层相连的电极的电阻，驱动电路被配置为可在检测单元检测到电极的电阻变小时，降低供给至薄膜晶体管的电压。由此，可有效降低发光装置的能耗，延长发光装置的使用寿命。
根据本发明的实施例，二氧化钒的相变时间不到1纳秒，检测电极(如栅极或者源极或者漏极)电阻变化的时间也在微纳秒以内，因此，可在人眼未察觉的情况下实现栅极电压的切换，不影响发光装置的显示或者照明效果。
根据本发明的实施例，发光装置可以包括显示装置(如液晶显示装置、电致发光显示装置)、照明装置(如可穿戴电子显示光源)、航空航天产品以及集成电路产品等。由此，可有效节省上述发光装置的能耗，延长上述发光装置的使用寿命。
例如，根据本发明的一些实施例，针对照明装置，还可以认为或者有意识的实现器件温度的升高或者降低，以实现对照明效果的调控，如针对防水的照明装置，可将其投入热水或者热环境或者特殊环境中，在保证所需亮度的情况下，降低驱动电压，降低能耗，或者，保持驱动电压不变，提高照明亮度，获得更好的照明效果。
在本发明的另一方面，本发明提出了一种制作薄膜晶体管的方法。根据本发明的实施例，由该方法制作的薄膜晶体管可以为前面所描述的薄膜晶体管，由此，由该方法制作的薄膜晶体管可以具有与前面所描述的薄膜晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，该方法包括：在衬底上形成有源层、栅绝缘层和栅极，其中，栅绝缘层位于有源层和栅极之间，栅绝缘层包括层叠设置的绝缘材料层第一相变层，第一相变层靠近栅极设置，第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。由此，利用简单的方法即可获得能耗低的薄膜晶体管，且该薄膜晶体管可对工作过程中产生的热量进行再利用。
根据本发明的实施例，该薄膜晶体管可以为顶栅型薄膜晶体管，或者还可以为底栅型薄膜晶体，下面分别对顶栅型薄膜晶体管以及底栅型薄膜晶体管的制作过程进行说明：
根据本发明的实施例，参考图5，顶栅型薄膜晶体管的制作方法可以包括：
首先，在衬底上形成有源层(参考图5中的(a))。具体的，可以在衬底上溅射氧化铟锌材料，并图案化形成有源层。在衬底上形成有源层之前，还可以预先在衬底上形成缓冲层，以提高有源层与衬底之间的附着力。
随后，在有源层远离衬底的一侧形成栅绝缘层。形成栅绝缘层包括：在有源层远离衬底的一侧沉积(例如等离子体增强化学的气相沉积，PECVD)绝缘材料，并进行第一构图工艺，形成绝缘材料层(参考图5中的(b))，以及在绝缘材料层远离有源层的一侧溅射相变材料，并进行第二构图工艺，形成第一相变层，并保留相变材料覆盖有源层的部分330(参考图5中的(c))。需要说明的是，第一构图工艺可以为基于用于形成绝缘材料层的掩膜版，并对绝缘材料进行刻蚀，以实现绝缘材料层的图案化，第二构图工艺可以为基于用于形成第一相变层的掩膜版，对相变材料进行刻蚀，以实现第一相变层的图案化。
随后，在栅绝缘层远离有源层的一侧形成栅极(参考图5中的(d))。具体的，在栅绝缘层远离有源层的一侧溅射金属材料，并图案化形成栅极。
随后，在栅极远离栅绝缘层的一侧形成层间介电层，并进行第三构图工艺，形成贯穿相变材料覆盖有源层部分以及层间介电层的通孔(参考图5中的(e))，以形成第二相变层以及具有通孔的层间介电层。需要说明的是，第三构图工艺可以为基于用于形成上述通孔的掩膜版，对层间介电层以及相变材料进行刻蚀，以实现层间介电层和第二相变层的图案化。
最后，在层间介电层远离有源层的一侧形成源/漏极，源/漏极通过通孔与有源层相连(参考图5中的(f))。具体的，在层间介电层远离有源层的一侧溅射金属材料，并图案化形成源/漏极。
根据本发明的实施例，底栅型薄膜晶体管的制作方法可以包括：
首先，在衬底上形成栅极。具体的，在衬底上溅射金属材料，并图案化形成栅极。在衬底上形成栅极之前，还可以预先在衬底上形成缓冲层，以提高栅极和衬底之间的附着力。
随后，在栅极远离衬底的一侧形成栅绝缘层。形成栅绝缘层包括：在栅极远离衬底的一侧溅射相变材料，并进行第四构图工艺，形成第一相变层，第一相变层在衬底上的正投影与栅极在衬底上的正投影相重合，以及在第一相变层远离栅极的一侧沉积绝缘材料，形成绝缘材料层。需要说明的是，第四构图工艺可以为基于用于形成该第一相变层的掩膜版，对相变材料进行刻蚀，以实现第一相变层的图案化。
随后，在栅绝缘层远离栅极的一侧形成有源层。具体的，在栅绝缘层远离栅极的一侧溅射氧化铟锌材料，并图案化形成有源层。
随后，在有源层远离栅绝缘层的一侧溅射相变材料，并进行第五构图工艺，形成贯穿相变材料的通孔，以形成第二相变层。需要说明的是，第五构图工艺可以为基于用于形成该第二相变层的掩膜版，对相变材料进行刻蚀，以实现第二相变层的图案化。
最后，在第二相变层远离有源层的一侧形成源/漏极，源/漏极通过第二相变层中的通孔与有源层相连。具体的，在第二相变层远离有源层的一侧溅射金属材料，并图案化形成源/漏极。
根据本发明的实施例，第一相变层和第二相变层可以均由二氧化钒构成，在溅射形成二氧化钒时，可以采用99.99％高纯金属钒靶，溅射气体采用氩气(纯度99.99％)，反应气体采用氧气(纯度99.99％)，氩气和氧气的体积比为40:1，以形成二氧化钒薄膜，利用第二构图工艺形成第一相变层时(如顶栅型薄膜晶体管中)，或者，利用第四构图工艺形成第一相变层时(如底栅型薄膜晶体管中)，可采用浓度为5％的氢氟酸对二氧化钒薄膜进行刻蚀，以形成第一相变层。
需要说明的是，钒的金属活性是小于常见金属Al、Cu的金属活性，稳定性较好，且在薄膜晶体管的制作过程中，相变层(二氧化钒)采用与栅极(铜)相同的溅射方式，并且在形成绝缘材料层(SiOx)时可采用氢氟酸进行刻蚀以实现图案化，相变层(二氧化钒)图案化时也采用氢氟酸进行刻蚀，因此，相变层的制作工艺不会对薄膜晶体管产生不良影响，且由于相变层的制作工艺不影响薄膜晶体管的性能，从而在顶栅型薄膜晶体管以及底栅型薄膜晶体管中均能制作相变层，使得薄膜晶体管的类型不受限制。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
层叠设置的有源层和栅极；以及
栅绝缘层，所述栅绝缘层设置在所述有源层和所述栅极之间，所述栅绝缘层包括层叠设置的绝缘材料层和第一相变层，所述第一相变层靠近所述栅极设置，所述第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。
2.根据权利要求1所述的薄膜晶体管，其特征在于，进一步包括：
第二相变层，所述第二相变层与所述薄膜晶体管的源/漏极相接触，并与所述有源层相接触，所述第二相变层的材料与所述第一相变层的材料相同。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二相变层位于所述有源层靠近所述源/漏极的一侧，且所述第二相变层具有通孔，所述源/漏极通过所述通孔与所述有源层相连。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，构成所述相变层的材料包括二氧化钒，或者二氧化钒和锗。
5.一种发光装置，其特征在于，包括权利要求1-4任一项所述的薄膜晶体管。
6.根据权利要求5所述的发光装置，其特征在于，进一步包括：
衬底，所述薄膜晶体管位于所述衬底上；
栅线，所述栅线设置在所述衬底上，且所述栅线与所述栅极相连，所述栅绝缘层延伸至所述栅线和所述衬底之间，所述第一相变层靠近所述栅线设置。
7.根据权利要求6所述的发光装置，其特征在于，进一步包括：
检测单元，所述检测单元被配置为可检测与所述相变层相连的电极的电阻；以及
驱动电路，所述驱动电路被配置为可在所述检测单元检测到所述电极的电阻变小时，降低供给至所述薄膜晶体管的电压。
8.一种制作薄膜晶体管的方法，其特征在于，包括：
在衬底上形成有源层、栅绝缘层和栅极，其中，所述栅绝缘层位于所述有源层和所述栅极之间，所述栅绝缘层包括层叠设置的绝缘材料层和第一相变层，所述第一相变层靠近所述栅极设置，所述第一相变层被配置为在温度高于预定温度时，可由绝缘体转变为导体。
9.根据权利要求8所述的方法，其特征在于，包括：
在所述衬底上形成所述有源层；
在所述有源层远离所述衬底的一侧形成所述栅绝缘层，形成所述栅绝缘层包括：在所述有源层远离所述衬底的一侧沉积绝缘材料，并进行第一构图工艺，形成所述绝缘材料层，以及在所述绝缘材料层远离所述有源层的一侧溅射相变材料，并进行第二构图工艺，形成所述第一相变层，并保留所述相变材料覆盖所述有源层的部分；
在所述栅绝缘层远离所述有源层的一侧形成所述栅极；
在所述栅极远离所述栅绝缘层的一侧形成层间介电层，并进行第三构图工艺，形成贯穿所述相变材料覆盖所述有源层部分以及所述层间介电层的通孔；以及
在所述层间介电层远离所述有源层的一侧形成源/漏极，所述源/漏极通过所述通孔与所述有源层相连。
10.根据权利要求8所述的方法，其特征在于，包括：
在所述衬底上形成所述栅极；
在所述栅极远离所述衬底的一侧形成所述栅绝缘层，形成所述栅绝缘层包括：在所述栅极远离所述衬底的一侧溅射相变材料，并进行第四构图工艺，形成所述第一相变层，以及在所述第一相变层远离所述栅极的一侧沉积绝缘材料，形成所述绝缘材料层；
在所述栅绝缘层远离所述栅极的一侧形成所述有源层；
在所述有源层远离所述栅绝缘层的一侧溅射所述相变材料，并进行第五构图工艺，形成贯穿所述相变材料的通孔，以形成第二相变层；以及
在所述第二相变层远离所述有源层的一侧形成源/漏极，所述源/漏极通过所述第二相变层中的所述通孔与所述有源层相连。
CN201910941599.1A 2019-09-30 2019-09-30 薄膜晶体管及制作方法、发光装置 Active CN110660846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910941599.1A CN110660846B (zh) 2019-09-30 2019-09-30 薄膜晶体管及制作方法、发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910941599.1A CN110660846B (zh) 2019-09-30 2019-09-30 薄膜晶体管及制作方法、发光装置

Publications (2)

Publication Number Publication Date
CN110660846A true CN110660846A (zh) 2020-01-07
CN110660846B CN110660846B (zh) 2023-04-07

Family

ID=69040248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910941599.1A Active CN110660846B (zh) 2019-09-30 2019-09-30 薄膜晶体管及制作方法、发光装置

Country Status (1)

Country Link
CN (1) CN110660846B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293178A (zh) * 2020-02-21 2020-06-16 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法
CN111341819A (zh) * 2020-03-12 2020-06-26 合肥鑫晟光电科技有限公司 一种发光器件、显示装置及其制作方法
CN111554697A (zh) * 2020-05-19 2020-08-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112614865A (zh) * 2020-12-15 2021-04-06 中国科学院半导体研究所 基于相变材料存储栅的无结硅纳米线晶体管及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285161A1 (en) * 2004-06-29 2005-12-29 Samsung Electronics Co., Ltd. Method of fabricating multi-gate transistor and multi-gate transistor fabricated thereby
WO2007072308A1 (en) * 2005-12-20 2007-06-28 Koninklijke Philips Electronics N.V. A vertical phase change memory cell and methods for manufacturing thereof
US20080099827A1 (en) * 2006-10-27 2008-05-01 Franz Kreupl Modifiable gate stack memory element
CN102214677A (zh) * 2010-04-12 2011-10-12 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的显示装置
US20140110765A1 (en) * 2012-10-22 2014-04-24 International Business Machines Corporation Field effect transistor having phase transition material incorporated into one or more components for reduced leakage current
US20140209852A1 (en) * 2013-01-31 2014-07-31 Infineon Technologies Ag Semiconductor Device Including a Phase Change Material
JPWO2014128990A1 (ja) * 2013-02-19 2017-02-02 国立研究開発法人産業技術総合研究所 相変化チャネルトランジスタ及びその駆動方法
US9887238B1 (en) * 2016-12-29 2018-02-06 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN109560141A (zh) * 2018-12-13 2019-04-02 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285161A1 (en) * 2004-06-29 2005-12-29 Samsung Electronics Co., Ltd. Method of fabricating multi-gate transistor and multi-gate transistor fabricated thereby
WO2007072308A1 (en) * 2005-12-20 2007-06-28 Koninklijke Philips Electronics N.V. A vertical phase change memory cell and methods for manufacturing thereof
US20080099827A1 (en) * 2006-10-27 2008-05-01 Franz Kreupl Modifiable gate stack memory element
CN102214677A (zh) * 2010-04-12 2011-10-12 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的显示装置
US20140110765A1 (en) * 2012-10-22 2014-04-24 International Business Machines Corporation Field effect transistor having phase transition material incorporated into one or more components for reduced leakage current
US20140209852A1 (en) * 2013-01-31 2014-07-31 Infineon Technologies Ag Semiconductor Device Including a Phase Change Material
JPWO2014128990A1 (ja) * 2013-02-19 2017-02-02 国立研究開発法人産業技術総合研究所 相変化チャネルトランジスタ及びその駆動方法
US9887238B1 (en) * 2016-12-29 2018-02-06 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN109560141A (zh) * 2018-12-13 2019-04-02 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MAHITO YAMAMOTO等: "Gate-Tunable Thermal Metal–Insulator Transition in VO2 Monolithically Integrated into a WSe2 Field-Effect Transistor", 《APPLIED MATERIALS & INTERFACES》 *
徐知芳: "二氧化钒薄膜晶体管开关特性研究", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293178A (zh) * 2020-02-21 2020-06-16 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法
CN111341819A (zh) * 2020-03-12 2020-06-26 合肥鑫晟光电科技有限公司 一种发光器件、显示装置及其制作方法
CN111554697A (zh) * 2020-05-19 2020-08-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111554697B (zh) * 2020-05-19 2023-10-20 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112614865A (zh) * 2020-12-15 2021-04-06 中国科学院半导体研究所 基于相变材料存储栅的无结硅纳米线晶体管及制备方法
CN112614865B (zh) * 2020-12-15 2022-07-05 中国科学院半导体研究所 基于相变材料存储栅的无结硅纳米线晶体管及制备方法

Also Published As

Publication number Publication date
CN110660846B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN110660846B (zh) 薄膜晶体管及制作方法、发光装置
CN101542742B (zh) 薄膜晶体管及其制造方法、显示装置
US8093585B2 (en) Organic electro-luminescent display apparatus
JP5400019B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
EP2071630A1 (en) Thin film transistor, method for manufacturing the same, and display
TW201714296A (zh) 陣列基板、顯示裝置及陣列基板的製備方法
CN105552249A (zh) Oled显示基板及其制作方法、显示装置
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103187417A (zh) 半导体元件及其制造方法
JP2013232619A (ja) 表示装置、アレイ基板、薄膜トランジスタ及びその製造方法
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
KR101134989B1 (ko) 어레이 기판의 제조방법
TWI470808B (zh) 半導體元件及其製作方法
CN111180524B (zh) 薄膜晶体管、显示面板及其制备方法、显示装置
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8071977B2 (en) Thin film transistor array panel and manufacturing method thereof
CN113284910B (zh) 显示背板、制作方法以及显示装置
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
CN110518072B (zh) 薄膜晶体管及其制备方法和显示装置
CN112397527B (zh) 阵列基板及其制作方法
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
JP2021013021A (ja) ディスプレイ装置
TWI401750B (zh) 薄膜電晶體及其製造方法
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant