CN110660729B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN110660729B
CN110660729B CN201910500647.3A CN201910500647A CN110660729B CN 110660729 B CN110660729 B CN 110660729B CN 201910500647 A CN201910500647 A CN 201910500647A CN 110660729 B CN110660729 B CN 110660729B
Authority
CN
China
Prior art keywords
atomic layer
layer deposition
precursor
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910500647.3A
Other languages
English (en)
Other versions
CN110660729A (zh
Inventor
郭家邦
李亚莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110660729A publication Critical patent/CN110660729A/zh
Application granted granted Critical
Publication of CN110660729B publication Critical patent/CN110660729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

半导体装置的形成方法包含在介电层上方形成阻障层，阻障层中的杂质的浓度随着阻障层延伸远离介电层而增加，以及进行等离子体制程以处理阻障层。

Description

半导体装置的形成方法
技术领域
本发明实施例涉及半导体技术，且特别涉及半导体装置的形成方法。
背景技术
由于持续改善各种电子组件(例如晶体管、二极管、电阻、电容等)的集成密度，半导体工业已经历了快速成长。在大多数情况下，集成密度的改善来自持续缩小最小部件的尺寸，使得更多的组件集成于既定面积中。随着先进加工技术中部件尺寸的持续缩小，在有着高深宽比的窄开口中形成层变得更具挑战性。
发明内容
在一些实施例中，提供半导体装置的形成方法，此方法包含在介电层上方形成阻障层，阻障层中的杂质的浓度随着阻障层延伸远离介电层而增加；以及进行等离子体制程以处理阻障层。
在一些其他实施例中，提供半导体装置的形成方法，此方法包含在介电层中形成开口；以及进行第一原子层沉积制程，以在开口的侧壁上形成第一阻障层，其中进行第一原子层沉积制程的步骤包括：进行第一原子层沉积循环，以形成第一阻障层的第一子层，第一子层具有杂质的第一浓度；以及进行第二原子层沉积循环，以在第一子层上方形成第一阻障层的第二子层，第二子层具有杂质的第二浓度，杂质的第二浓度大于杂质的第一浓度。
在另外一些实施例中，提供半导体装置的形成方法，此方法包含在基底上方形成低介电常数介电层；移除低介电常数介电层的一部分，以在低介电常数介电层中形成开口；进行第一原子层沉积循环，以在开口中形成阻障层的第一子层，第一子层具有第一碳浓度；进行第二原子层沉积循环，以在第一子层上方形成阻障层的第二子层，第二子层具有大于第一碳浓度的第二碳浓度；以及使用等离子体制程处理第一子层和第二子层，等离子体制程降低第一碳浓度和第二碳浓度。
附图说明
根据以下的详细说明并配合说明书附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1至图3显示依据一实施例的在各种制造阶段的半导体装置的剖面示意图。
图4显示在一实施例中的用于形成图3的半导体装置的阻障层的系统。
图5A至图5C显示在一实施例中的在各种制造阶段的图3的半导体装置的阻障层的剖面示意图。
图6A和图6B各显示一实施例中的图3的半导体装置的阻障层的剖面示意图。
图7A和图7B显示一实施例中的在各种制造阶段的图3的半导体装置的阻障层的剖面示意图。
图8显示一实施例中的图3的半导体装置的阻障层的剖面示意图。
图9和图10显示一实施例中的图3经额外加工后的半导体装置的剖面示意图。
图11显示一些实施例的半导体装置的形成方法的流程图。
附图标记说明：
20 半导体基底
22 集成电路元件
24 层间介电质
27、38 蚀刻停止层
28 接触插塞
30、40、53 金属间介电层
32、52 导线
34 扩散阻障层
36、48 导电材料
42 沟槽
44 通孔开口
46 扩散阻障层
50 导通孔
54 导电结构
56 钝化层
60 区域
62 凸块下金属结构
64 外部连接器
100 半导体装置
101、103、105、107、111、113、115、117、121、123、125、127、131、133、135、137、141、143、145、147 子层
109、119、149 等离子体制程
120 第一扩散阻障层
122 第一沉积腔体
124 第二沉积腔体
126 第二扩散阻障层
200 沉积系统
132、201 沉积腔体
201U 上部腔体
201L 下部腔体
203 平板
205 夹盘
206 加热元件
209 泵
211、221 气体供应元件
212、222、A、B 前驱物
213、223、233 阀单元
213A、213B、213C、213D、213E 阀
214、216、218 气体
215 载流气体
235 反应气体
242 控制方块
1000 方法
1010、1020 方块
FA、FB 流量
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在……之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
在半导体装置制造的背景中，且特别是形成半导体装置的阻障层的背景中讨论本发明实施例。
在一些实施例中，使用原子层沉积(atomic layer deposition，ALD)制程例如在基底上方的介电层的开口中形成阻障层。原子层沉积制程包含多个原子层沉积循环，每个原子层沉积循环形成阻障层的子层(sublayer)。在一些实施例中，原子层沉积制程的制程条件(例如前驱物的混合比例、反应气体的流量与前驱物的流量之间的比值、温度或类似条件)从第一原子层沉积循环改变为第二原子层沉积循环，使得阻障层的子层中的杂质(例如碳)的浓度(例如原子百分比)逐渐改变。特别来说，较远离基底的上方子层比较靠近基底的下方子层具有更高的杂质浓度。在一些实施例中，在原子层沉积制程之后，进行等离子体制程以处理阻障层。等离子体制程降低阻障层中的杂质浓度，并改善阻障层的密度。通过本文公开的原子层沉积制程形成的有着梯度浓度的杂质的阻障层，有利地保护下方介电层(例如低介电常数(low-K)介电层)免受等离子体制程损坏，并改善形成的半导体装置的效能。
在一实施例中，图1显示在制造阶段的半导体装置100的剖面示意图。半导体装置100可为装置晶圆，装置晶圆包含主动元件(例如晶体管、二极管或类似物)及/或无源元件(例如电容、电感、电阻或类似物)。在一些实施例中，半导体装置100为中介晶圆，中介晶圆可包含或可不包含主动元件及/或无源元件。依据本发明另一实施例，半导体装置100为封装基底条(strip)，封装基底条可为有着核在其中的封装基底或可为无核封装基底。在后续讨论中，将装置晶圆用作例示性半导体装置100。本发明实施例的启示也可应用于中介晶圆、封装基底或其他半导体结构。
如图1所示，半导体装置100包含半导体基底20和形成于半导体基底20上或半导体基底20中的集成电路元件22(例如主动元件、无源元件、导电垫)。半导体基底20可包含半导体材料，例如掺杂或未掺杂的硅或绝缘层上覆半导体(semiconductor-on-insulator，SOI)的主动层。半导体基底20可包含其他半导体材料(例如锗)、化合物半导体(包含碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟及/或锑化铟)、合金半导体(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)或前述的组合。也可适用其他基底，例如多层基底或梯度(gradient)基底。
在图1的范例中，集成电路元件22形成于半导体基底20上或半导体基底20中。例示性的集成电路元件22包含晶体管(例如互补式金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)晶体管)、电阻、电容、二极管和类似物。集成电路元件22可通过使用任何合适的方法形成，此处不讨论细节。
在形成集成电路元件22之后，层间介电质(Inter-Layer Dielectric，ILD)24形成于半导体基底20上方以及集成电路元件22上方。层间介电质24可填充集成电路元件22中的晶体管(未显示)的栅极堆叠之间的空间。依据一些实施例，层间介电质24包括磷硅酸盐玻璃phosphosilicate glass，PSG)、硼硅酸盐玻璃(borosilicate glass，BSG)、硼掺杂磷硅酸盐玻璃(boron-doped phosphosilicate glass，BPSG)、氟掺杂硅酸盐玻璃(fluorine-doped silicate glass，FSG)、四乙氧基硅烷(tetraethyl orthosilicate，TEOS)或类似物。层间介电质24可通过使用旋涂、可流动化学气相沉积(Flowable Chemical VaporDeposition，FCVD)或类似方法形成。在一些实施例中，层间介电质24通过使用合适的沉积方法形成，例如等离子体辅助化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)或类似方法。
请参照图1，接触插塞28形成于层间介电质24中，并将集成电路元件22电性耦接至上方的导电部件，例如金属线、导通孔和导电柱。依据本发明一些实施例，接触插塞28由导电材料形成，例如钨、铝、铜、钛、钽、氮化钛、氮化钽、前述的合金及/或前述的多层。接触插塞28的形成步骤可包含在层间介电质24中形成接触开口，在将导电材料填入接触开口中，并进行平坦化制程(例如化学机械研磨(Chemical Mechanical Polish，CMP))，使接触插塞28的顶表面与层间介电质24的顶表面齐平。
接着，如图1所示，蚀刻停止层27形成于层间介电质24和集成电路元件22上方。蚀刻停止层27由相对于上方介电层(例如金属间介电层30)具有高蚀刻选择性的材料形成，且可用来控制(例如停止)上方介电层的蚀刻制程。蚀刻停止层27可由碳化硅、氮化硅、氮氧化硅、氮碳化硅或类似物形成，且可通过使用合适的沉积制程形成，例如物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)、前述的组合或类似方法。
接着，金属间介电(Inter-Metal Dielectric，IMD)层30形成于蚀刻停止层27上方。金属间介电层30可由介电材料形成，例如氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。依据一些实施例，金属间介电层30由具有介电常数(k值)小于3.0(例如约2.5、约2或更低)的低介电常数介电材料形成。金属间介电层30可包括黑钻石(应用材料(AppliedMaterials)的注册商标)、含碳的低介电常数介电材料、氢倍半硅氧烷(Hydrogen SilsesQuioxane，HSQ)、甲基倍半硅氧烷(MethylSilsesQuioxane，MSQ)或类似物。举例来说，金属间介电层30的形成步骤可包含在蚀刻停止层27上方沉积含成孔剂(porogen)的介电材料，并接着进行固化制程以逐出成孔剂，进而形成多孔的金属间介电层30。也可使用其他合适的方法来形成金属间介电层30。
如图1所示，导线32(例如金属线)形成于金属间介电层30中。在显示的范例中，导线32包含扩散阻障层34(也可被称为阻障层)和在扩散阻障层34上方的导电材料36(例如铜或含铜材料)。扩散阻障层34可包含钛、氮化钛、钽、氮化钽或类似物，且可通过化学气相沉积、物理气相沉积、原子层沉积或类似方法形成。在形成扩散阻障层34之后，导电材料36形成于扩散阻障层34上方。导线32的形成步骤可包含单镶嵌制程，但是也可使用其他合适的形成方法。此后，导线32也可被称为金属线。
请参照图2，蚀刻停止层38和金属间介电层40形成于金属间介电层30和导线32上方。蚀刻停止层38可包含相同于或相似于蚀刻停止层27的材料，且可通过使用相同于或相似于蚀刻停止层27的形成方法来形成，因此不重复细节。金属间介电层40可由相同于或相似于金属间介电层30的介电材料(例如低介电常数介电材料)形成，且可通过使用相同于或相似于金属间介电层30的形成方法来形成，因此不重复细节。
接着，沟槽42和通孔开口44形成于金属间介电层40中。依据一些实施例，通孔开口44和沟槽42在两个别的蚀刻制程中形成。举例来说，在第一蚀刻制程中，沟槽42形成于金属间介电层40中。接着，图案化遮罩层(未显示)形成于金属间介电层40上方和沟槽42中，其中图案化遮罩层填充沟槽42的第一部分，而不填充(例如保持空缺)沟槽42在通孔开口44上方的位置的第二部分。换句话说，图案化遮罩层具有对应至(将形成的)通孔开口44的位置(在通孔开口44的位置上方)的开口。接着，使用图案化遮罩层作为遮罩进行第二蚀刻制程，例如非等向性蚀刻。非等向性蚀刻移除通过图案化遮罩层中的开口暴露出的金属间介电层40，进而形成通孔开口44。在图2的范例中，在第二蚀刻制程之后，移除蚀刻停止层38在通孔开口44下方的部分，且导电材料36通过通孔开口44暴露出来。也有可能使用其他形成方法形成沟槽42和通孔开口44，且这些方法完全地被包含在本发明实施例的范围中。可将沟槽42和通孔开口44统称为金属间介电层40中的开口或凹口。
接着，请参照图3，扩散阻障层46(也被称为阻障层)形成于金属间介电层40上方。在显示的实施例中，扩散阻障层46为顺应性的，且作为通过沟槽42和通孔开口44暴露出的金属间介电层40的衬垫。如图3所示，扩散阻障层46也覆盖导电材料36的暴露的上表面。扩散阻障层46可包含钛、氮化钛、钽、氮化钽或类似物。在例示性的实施例中，扩散阻障层46包含氮化钽，且可通过使用各种实施例原子层沉积制程中的其中一种来形成，此后将讨论原子层沉积制程的细节。此处讨论使用氮化钽作为扩散阻障层46的非限制性范例材料。本发明实施例的原理可应用由其他材料形成的扩散阻障层。
图4、图5A-图5C、图6A、图6B、图7A、图7B和图8显示用于形成扩散阻障层46的各种实施例系统及/或方法。请参照图4，显示用于形成扩散阻障层46的沉积系统200的视图。在图4中，沉积系统200包含沉积腔体201、用于存储前驱物A的气体供应元件211(例如气体槽)、用于存储前驱物B的气体供应元件221(例如气体槽)。气体供应元件211和221通过个别的管线连接至沉积腔体201。多个阀门单元(例如阀单元213、223、233)控制前驱物A、前驱物B、反应气体235和载流气体215(视气体的预期用途也可被称为清洗气体)进入沉积腔体201的流量。阀门单元通过控制方块242控制。泵209连接至沉积腔体201，泵209可用于将沉积腔体201中的气体及/或副产物排出。此后讨论沉积系统200的细节。
请参照图4，沉积腔体201具有用于在原子层沉积制程期间将半导体基底100保持在适当位置的夹盘205(chuck)。夹盘205具有加热元件206，例如电加热元件，使半导体装置100在原子层沉积制程期间加热至预定温度(例如温度在约250℃与约350℃之间)。如图4所示，沉积腔体201也可具有有着开口的平板203。平板203将沉积腔体201分为上部腔体201U和下部腔体201L，其中供应至沉积腔体201的气体(例如气体214和216)在上部腔体201U中混合，并通过在平板203中的开口分配进入下部腔体201L中。因此，有着开口的平板203作为喷头。图4还显示在下部腔体201L中的前驱物A(以标号212标示)和前驱物B(以标号222标示)。
图4中的每个阀单元213/223/233包含一个或多个内连接阀，内连接阀有着用于连接各种输入源(例如前驱物A、前驱物B、载流气体215及/或反应气体235)的对应的输入端和输出端。阀单元213/223/233的输出被运送至沉积腔体201。图4中显示的阀单元213/223/233的配置(例如阀的数量、阀的类型和阀的内连接)为用于显示目的，但并不限制于此。也可能为其他配置，且其他配置完全地被包含在本发明实施例的范围中。
在图4的范例中，阀单元213包含阀213A、213B、213C、213D和213E。在一些实施例中，阀单元213通过控制方块242控制，使得在原子层沉积循环的清洗步骤期间(此后讨论)，关闭阀213D和213E，并打开阀213A、213B和213C，因此允许载流气体215通过阀单元213，并进入沉积腔体201。因此，在原子层沉积的清洗步骤期间，在阀单元213的输出端的气体214为清洗气体(例如氩(Ar))。在一些实施例中，在原子层沉积制程的前驱物脉冲步骤(此后讨论)期间，关闭阀213B，并打开阀213A、213D、213E和213C，因此允许载流气体215(通过阀213A/213D)进入气体供应元件211，与前驱物A混合，并(通过阀213E/213C)离开阀213前往沉积腔体201。因此，在前驱物脉冲步骤期间，在阀单元213的输出端的气体214为载流气体215和前驱物A的混合物，因此在前驱物脉冲步骤加工的情况中，气体214也可被称为前驱物气体。在显示的实施例中，阀单元223具有与阀单元213相同的配置，且以同样方式通过控制方块242控制，因此不重复细节。在清洗步骤期间，在阀单元223的输出端的气体216为清洗气体(例如Ar)。在前驱物脉冲步骤期间，在阀单元223的输出端的气体216为载流气体215和前驱物B的混合物，且因此在前驱物脉冲步骤加工的情况中，气体216也可被称为前驱物气体。
再者，阀单元213/223/233可通过控制方块242控制，以调整进入沉积腔体201的气体214的流量、反应气体235的流量及/或气体218的流量。举例来说，阀单元213和223可通过控制方块242控制，以达到在前驱物脉冲步骤期间的气体214与气体216之间的特定混合比值(例如第一气体的第一流量与第二气体的第二流量之间的比值)。控制方块242可为例如前驱物、电脑单元、控制单元或类似物。
在一些实施例中，用于原子层沉积制程中的前驱物A可为合适的前驱物，例如三(二乙基氨基)(叔丁基酰亚胺基)钽(V)(Tris(diethylamido)(tert-butylimido)tantalum(V)，TBTDET)、Ta[N(C2H5)2]3NC(CH3)3或类似物。如此后更详细讨论，可使用前驱物A和前驱物B的混合物来形成扩散阻障层46的一些子层(例如氮化钽)。然而，可仅使用前驱物A或仅使用前驱物B来形成扩散阻障层46的一些其他子层。在显示的实施例中，前驱物A不同于前驱物B。
由于前驱物中有碳和其他元素，因此使用前驱物形成的扩散阻障层46可并非为例如纯氮化钽层，而是可包含例如碳的杂质。扩散阻障层46的分子组成可以TaNxCyHz-作为代表。在一些实施例中，由于前驱物A具有比前驱物B更高的碳浓度(例如原子百分比)，因此仅使用前驱物A形成的氮化钽层比仅使用前驱物B形成的氮化钽层具有更高的碳浓度(例如原子百分比)。因此，通过在原子层沉积循环的前驱物脉冲步骤中使用前驱物A和前驱物B，且通过调整气体214(包含前驱物A)和气体216(包含前驱物B)的混合比值，可调整形成的氮化钽层中的碳浓度。
图5A至图5C显示扩散阻障层46在使用实施例原子层沉积制程和图4的沉积系统200的各种制造阶段的剖面示意图。图5A至图5C的剖面示意图对应至图3的区域60。在各种实施例中，原子层沉积制程包含依序进行的多个原子层沉积循环，其中每个原子层沉积循环包含多个加工步骤(也被称为加工阶段)。举例来说，每个原子层沉积循环可包含四个加工步骤，以下讨论其细节。
请暂时参照图4，在每个原子层沉积循环的第一步骤(也被称为反应物脉冲步骤或反应物脉冲阶段)中，将反应气体235(可为氨(NH3))供给至沉积腔体201中。反应气体235与下方材料(例如金属间介电层40)的暴露表面反应以形成单层。在第一步骤中打开阀单元233，使反应气体235进入，并关闭阀单元213和223，使得在第一步骤中没有气体通过阀单元213和223(例如气体214和气体216的流量为零)。
接着，在原子层沉积循环的第二步骤(也被称为清洗步骤或清洗阶段)中，将载流气体215(例如Ar)供给至沉积腔体201中，以清洗(例如冲走)未反应的反应气体235和来自第一步骤加工的任何副产物(如有的话)。连接至沉积腔体201的泵209可用来将未反应的反应气体235和任何副产物排出沉积腔体201。在第二步骤中，关闭阀单元233，且如上所述，阀单元213/223被配置为使载流气体215(例如Ar)通过，同时防止前驱物A和B供应至沉积腔体201。
接着，在原子层沉积循环的第三步骤(也被称为前驱物脉冲步骤或前驱物脉冲阶段)中，将前驱物A和B供应至沉积腔体201中。特别来说，前驱物A和B通过各自的载流气体215(例如Ar)进入沉积腔体201中。前驱物A和前驱物B与第一步骤中形成的单层反应，以形成扩散阻障层46的子层(请参照例如图5A中的子层101)。在第三步骤中，阀单元213/223/233的控制(例如开启和关闭)可取决于使用的方法，且将在此后更详细地讨论。可以注意的是，“前驱物A和B的混合物”也包含在第三步骤中仅将前驱物A或仅将前驱物B供应至沉积腔体201中的特别情况。
接着，在原子层沉积循环的第四步骤(也被称为清洗步骤或清洗阶段)中，相似于第二步骤，将载流气体215供给至沉积腔体201中，以清洗(例如冲走)未反应的前驱物和来自第三步骤加工的任何副产物，因此不重复细节。
如上所述，每个原子层沉积循环形成扩散阻障层46的子层，且通过原子层沉积制程的全部的原子层沉积循环形成的全部的子层(请参照例如图5C的子层101、103、105和107)形成扩散阻障层46(请参照图5C)。在一些实施例中，调整用于每个原子层沉积循环的第三步骤的气体214与气体216之间的混合比值(例如气体214的流量与气体216的流量之间的比值)，以改变扩散阻障层46的不同子层中的碳浓度(例如原子百分比)。特别来说，随着原子层沉积制程进行每个额外的原子层沉积循环，增加了气体214与气体216之间的混合比值，使得形成于较后来的原子层沉积循环中的扩散阻障层46的子层(例如较远离金属间介电层40的子层)比形成于较早的原子层沉积循环中的扩散阻障层46的子层(例如较靠近金属间介电层40的子层)具有更高的碳浓度。换句话说，碳浓度随着扩散阻障层46延伸远离近金属间介电层40而增加。
请参照图5A，在原子层沉积制程的第一原子层沉积循环中，扩散阻障层46的子层101形成于金属间介电层40上方(例如正上方)。特别来说，在第一原子层沉积循环的第三步骤中，仅将气体216(带着前驱物B)通过阀单元223供应至沉积腔体201中，而不将前驱物A供应至沉积腔体201(例如关闭阀单元213)。在第一原子层沉积循环的第三步骤中的气体216具有流量FB，其中流量FB为当形成扩散阻障层46仅使用前驱物B时的用于气体216的合适流量。因此，在图5A中使用“100％FB+0％FA”来标示子层101，以指出气体216的流量FB为100％，而气体214的流量为0(例如流量FA为0％)，其中流量FA为当形成扩散阻障层46仅使用前驱物A时的用于气体216的合适流量。在一些实施例中，子层101的碳浓度在约1原子百分比(at％)与约15at％之间。
可以注意的是，此处讨论是为气体214和216的流量而非前驱物A和B的流量。这是因为前驱物A及/或B可为流体或固体态，由于可更容易地测量并控制气体的流量，因此气体214/216的流量还适用于此情况，而较难测量或控制通过载流气体带着的流体或固体前驱物。可以注意的是，在一些实施例中，虽然不相等，但是前驱物气体(例如气体214或216)的流量与各自带着的前驱物地流量成比例。因此，增加或减少前驱物气体(例如气体214或216)的流量对应地增加或减少对应的前驱物(例如前驱物A或B)的流量。
接着，在图5B中，在原子层沉积制程的第二原子层沉积循环中，子层103形成于子层101上方。在第二原子层沉积循环的第三步骤中，气体214的流量增加至流量FA为t％，而气体216的流量降低至流量FB为(100-t)％，其中t为正数。换句话说，气体214与气体216的混合比值从第一原子层沉积循环到第二原子层沉积循环增加。因此，在一些实施例中，前驱物A和前驱物B的混合比值从第一原子层沉积循环到第二原子层沉积循环增加。由于前驱物A比前驱物B具有更高的碳浓度，因此子层103比子层101具有更高的碳浓度。在图5B中，使用“(100-t)％FB+t％FA”来标示子层103。
接着，请参照图5C，进行第三原子层沉积循环，以在子层103上方形成子层105。在显示的范例中，气体214的流量进一步增加至流量FA为2t％，而气体216的流量进一步降低至流量FB为(100-2t)％，且使用“(100-2t)％FB+2t％FA”来标示子层105。进行额外的原子层沉积循环以形成额外的子层，相较于先前的子层，每个子层通过使用气体214的更高流量和气体216的更低流量来形成。换句话说，随着原子层沉积制程的进行，每个子层中的碳浓度增加。
在最后的原子层沉积循环中，最顶部子层107形成有着气体214的流量FA为(N×t)％，且有着气体216的流量FB为(100-N×t)％。在一些实施例中，N×t等于100，其意味着最顶部子层107通过在最后的原子层沉积循环的第三步骤中仅使用气体214(带着前驱物A)形成(例如关闭阀单元223)。因此，最顶部子层107具有全部子层中最高的碳浓度。在例示性的实施例中，t等于5。因此，气体214和216的流量以其各自的参考流量(例如流量FA和FB)的5％的步调改变，且原子层沉积制程总共具有21个原子层沉积循环。第一个原子层沉积循环在第三步骤中仅使用气体216，而最后的原子层沉积循环在第三步骤中仅使用气体214。
请参照图5C，在原子层沉积制程的所有原子层沉积循环中形成的所有子层形成扩散阻障层46。由于形成的扩散阻障层46中有着碳浓度梯度，因此本文公开的用于形成扩散阻障层46的各种原子层沉积制程也被称为梯度原子层沉积制程。
在一些实施例中，在原子层沉积制程期间，前驱物A和B在相同的物理状态(例如液态、固态或气态)中，其中气体214的流量FA和气体216的流量FB大致相等，且因此在第三步骤中的总前驱物气体流量(其为气体214的流量和气体216的流量的总和)在不同的原子层沉积循环中维持大致恒定值。因此，在每个原子层沉积循环的第三步骤期间，关闭阀单元233，并调整阀单元213和223，使气体214和气体216以各自的流量通过。
在一些实施例中，在原子层沉积制程期间，前驱物A和B在不同的物理状态中，其中气体214的流量FA和气体216的流量FB不同。因此，前驱物气体(例如气体214、216)的流量的相同百分比变化导致前驱物气体的流量具有不同量的变化。在此情况中，可在原子层沉积循环的第三步骤中打开阀单元233，以将额外的载流气体215(例如Ar)供应至沉积腔体201中，使得在原子层沉积循环的第三步骤中进入沉积腔体201的所有气体(例如气体214、气体216和通过阀单元233的载流气体215)的总气体流量维持大致恒定值(或高于预定值，例如总气体流量的下限)，其可改善形成的扩散阻障层46的品质。
为了说明起见，考虑一范例，其中前驱物A为液态，且气体214在原子层沉积循环的第三步骤中的流量FA为500标准立方公分每分钟(standard cubic centimeters perminute，sccm)，且前驱物B为固态，且气体216的流量FB为1000sccm。假设气体214的流量在相邻的原子层沉积循环之间增加10％(例如t＝10)，且气体216的流量在相邻的原子层沉积循环之间减少10％。气体216的流量相应降低100sccm，且气体214的流量相应降低50sccm。因此，可打开阀单元233，以将载流气体215注入沉积腔体201中来弥补50sccm的差异，使得进入沉积腔体201中的总气体流量不变。可以注意的是，这意味着可控制阀单元233来选择其在原子层沉积循环的第三步骤中的输入源，此输入源可为反应气体235或载流气体215。
请参照图5C，在完成梯度原子层沉积制程的最后的原子层沉积循环之后，使用等离子体制程109处理如此沉积的扩散阻障层46。在一些实施例中，等离子体制程109使用包括Ar和H2的气体源。在一些实施例中，将气体源活化为等离子体，等离子体包括例如氩离子、氢自由基和氢离子(例如H3 +)。在活化气体源之后，等离子体可包含Ar+、ArH+、H3 +、H2 +和H+。
等离子体制程109降低了扩散阻障层46中的杂质(例如碳)浓度，因此，改善了扩散阻障层46的密度，在一些实施例中，有利地改善扩散阻障层46防止铜扩散进入下方介电层(例如金属间介电层40)的能力。
在等离子体制程109期间，等离子体撞击扩散阻障层46并进入扩散阻障层46。等离子体与碳反应并从扩散阻障层46移除碳。在一些实施例中，相较于扩散阻障层46中的其他元素，等离子体更容易与碳反应。由于邻近扩散阻障层46的上表面的子层(被称为上方子层)具有比邻近扩散阻障层46的下表面的子层(被称为下方子层)更高的碳浓度，因此较多等离子体与上方子层反应，且因此等离子体在上方子层中消耗。因此，上方子层作为遮蔽来降低等离子体的冲击，因此降少等离子体向下行进并到达下方子层。这与等离子体的能量随着更深入扩散阻障层46中而降低的因素结合，有利地降低等离子体制程109损坏下方介电层(例如金属间介电层40)的可能性。
此外，由于上方子层具有较高的碳浓度且通过等离子体制程强烈处理，且由于下方子层具有较低碳浓度且通过等离子体制程轻微处理，在完成等离子体制程109之后，扩散阻障层46具有大致均匀的密度。举例来说，扩散阻障层46的最顶部子层的密度与最下方子层的密度之间的差异可小于最下方子层的密度的约10％。具有大致均匀的密度可降低扩散阻障层46的电阻。再者，由于等离子体制程109从扩散阻障层46移除碳，因此增加了扩散阻障层46的密度，其降低了铜扩散通过扩散阻障层46进入下方介电层(例如金属间介电层40)的可能性。
图5A至图5C显示的梯度原子层沉积制程为非限制性范例，可能有变化和修改，且这些变化和修改完全地被包含在本发明实施例的范围中。图6A和图6B显示两个额外的实施例梯度原子层沉积制程。
请参照图6A，显示于图6A中的梯度原子层沉积制程相似于图5A至图5C的梯度原子层沉积制程，但是在每个原子层沉积循环的第三步骤中的气体214和216的混合比值为概括的。举例来说，虽然图5C的第一子层101通过在原子层沉积循环的第三步骤中仅使用气体216形成，但是在图6A的梯度原子层沉积制程中没有这样的要求。特别来说，图6A中的每个子层(例如子层111、113、115或117)可通过气体214和气体216的混合物形成，使用与图5A至图5C相同的符号标示前驱物气体的流量。图6A的梯度原子层沉积制程允许使用气体214和气体216的任何合适的混合比值，只要维持t1<t2<t3...<tn的关系，其中t1、t2、t3…、tn为非负数。换句话说，在图6A中，随着每个额外的原子层沉积循环的进行，气体214的流量增加，导致随着每个额外子层形成，碳浓度增加。此外，虽然图5A至图5C的范例中，前驱物气体(例如气体214和216)的流量以t％的倍数变化，图6A中的流量改变可为任何合适的数字。当形成所有子层之后，进行等离子体制程119以处理如此沉积的扩散阻障层46，等离子体制程119相同或相似于图5C的等离子体制程109。
在图5A至图5C和图6A中，新形成的子层(例如第N子层)的碳浓度高于先前形成的子层(例如第(N-1)子层)的碳浓度。换句话说，在图5A至图5C和图6A中，较高的子层(例如较远离金属间介电层40)具有比较低的子层(例如较靠近金属间介电层40)更高的碳浓度。在其他实施例中，如图6B所示，可在多个连续的原子层沉积循环中使用气体214与气体216之间有着相同混合比值，以形成具有相同碳浓度的多个连续的子层。
请参照图6B，在形成子层141之后，在各自的原子层沉积循环的第三步骤中，子层143和144通过使用气体214与气体216之间的相同混合比值形成于子层141上方。因此，子层143和144的碳浓度大致相同。在形成子层144之后，子层145通过使用比形成子层144更高的气体214的流量形成。在图6B中，使用与图5C相同的符号标示每个子层，其中t1<t2<t3...<tn，且t1、t2、t3…、tn为非负数。如图6B所示，具有相同的碳浓度的子层(例如子层143和144)的数量和位置仅为范例但不限于此，也可能为具有相同的碳浓度的子层的其他数量和其他位置，这些完全地被包含在本发明实施例的范围中。在形成所有的子层之后，进行等离子体制程149以处理如此沉积的扩散阻障层46，等离子体制程149相同或相似于图5C的等离子体制程109。
依据一实施例，图7A和图7B显示其他的梯度原子层沉积制程。请参照图7A，在第一沉积腔体122中的第一原子层沉积制程的一个或多个对应的原子层沉积循环中，一个或多个子层(例如子层121和123)形成于金属间介电层40上方。选择第一原子层沉积制程的制程条件，以促进有着较低的碳浓度(例如在约1at％与约15at％之间)的子层形成。举例来说，第一沉积腔体122中的温度设定值在约200℃与约300℃之间，例如约250℃。含有前驱物B的气体216用于第一原子层沉积制程的原子层沉积循环的第三步骤中，前驱物B具有较低的碳浓度，但是也可使用含有前驱物A的气体214。在显示的实施例中，第一原子层沉积制程在每个原子层沉积循环中具有四个加工步骤，相似于上述的原子层沉积制程。在第一原子层沉积制程中，调整用于每个原子层沉积循环的第一步骤的反应气体235(例如NH3)的流量与用于每个原子层沉积循环的第三步骤的前驱物气体(例如气体216)的流量之间的比值，以改变形成的子层中的碳浓度。
请参照图7A，在一些实施例中，对于每个额外形成的子层，降低反应气体235的流量与气体216的流量之间的比值，使得较高的子层(例如较远离金属间介电层40)具有比较低的子层(例如较靠近金属间介电层40)更高的碳浓度。举例来说，子层121可通过使用反应气体235的流量与气体216的流量之间的比值为95％形成，而子层123可通过使用反应气体235的流量与气体216的流量之间的比值为90％形成。形成于第一沉积腔体122中的一个或多个子层被统称为第一扩散阻障层120。在第一沉积腔体122中，反应气体235的流量与前驱物气体(例如气体216)的流量之间的比值可改变在约95％至约10％的范围中。
接着，如图7B所示，将半导体装置100移动至第二沉积腔体124，且进行第二原子层沉积制程，以在第一扩散阻障层120上方形成额外的子层(例如子层125和127)。选择第二原子层沉积制程的制程条件，以促进有着较高的碳浓度(例如在约15at％与约30at％之间)的子层形成。举例来说，第二沉积腔体124中的温度设定值在约300℃与约400℃之间，例如约350℃。含有前驱物A的气体214用于第二原子层沉积制程的原子层沉积循环的第三步骤中，前驱物A具有较高的碳浓度，但是也可使用含有前驱物B的气体216。在显示的实施例中，第二原子层沉积制程在每个原子层沉积循环中具有四个加工步骤，相似于上述的原子层沉积制程。在第二原子层沉积制程中，调整用于每个原子层沉积循环的第一步骤的反应气体235(例如NH3)的流量与用于每个原子层沉积循环的第三步骤的前驱物气体(例如气体214)的流量之间的比值，以改变形成的子层中的碳浓度。
请参照图7B，在一些实施例中，对于每个额外形成的子层，降低反应气体235的流量与气体214的流量之间的比值，使得较高的子层(例如较远离金属间介电层40)具有比较低的子层(例如较靠近金属间介电层40)更高的碳浓度。形成于第二沉积腔体124中的一个或多个子层被统称为第二扩散阻障层126。第一扩散阻障层120和第二扩散阻障层126被统称为扩散阻障层46，因此，第一扩散阻障层120也可被称为扩散阻障层46的下部，而第二扩散阻障层126也可被称为扩散阻障层46的上部。第一原子层沉积制程和第二原子层沉积制程也可被统称为梯度原子层沉积制程，以形成扩散阻障层46。在第二沉积腔体124中，反应气体235的流量与前驱物气体(例如气体214)的流量之间的比值可改变在约10％至约0％的范围中(例如随着每个额外的原子层沉积循环减少)。在通过第一原子层沉积制程和第二原子层沉积制程(显示于图7A和图7B)形成扩散阻障层46之后，进行等离子体制程以处理如此沉积的扩散阻障层46，此等离子体制程相同或相似于图5C的等离子体制程109。
图8显示其他的梯度原子层沉积制程的实施例。图8的梯度原子层沉积制程相似于图7A和图7B的梯度原子层沉积制程，但是有着所有子层形成于沉积腔体132中。在一些实施例中，沉积腔体132中的温度值维持在约300℃与约400℃之间，例如约350℃。在显示的实施例中，图8的梯度原子层沉积制程在每个原子层沉积循环中具有四个加工步骤，相似于上述的原子层沉积制程。在一实施例中，在每个原子层沉积循环的第一步骤中使用氨(例如NH3)作为反应气体235，而用于每个原子层沉积循环的第三步骤中的前驱物气体为气体214、气体216或气体214和216的混合物(请参照图4)。将反应气体的流量与前驱物气体的流量之间的比值调整为600％至约100％(例如随着进行额外的原子层沉积循环减少)，使得扩散阻障层46的子层(例如子层131、133、135和137)中的碳浓度随着扩散阻障层46延伸远离金属间介电层40而增加。在形成扩散阻障层46之后，进行等离子体制程以处理如此沉积的扩散阻障层46，此等离子体制程相同或相似于图5C的等离子体制程109。
在形成扩散阻障层46(请参照图3)之后，继续半导体装置100的加工。接着，请参照图9，导电材料48(例如铜或含铜材料)形成于包括通孔开口44和沟槽42(请参照图2)的凹口中并填充凹口。可使用任何合适的沉积制程来形成导电材料48，例如镀覆(例如电镀或无电电镀)、化学气相沉积、物理气相沉积或类似方法。接着，进行平坦化制程(例如化学机械研磨)以移除设置于金属间介电层40的上表面上方的导电材料48和扩散阻障层46的多余部分。在平坦化制程之后，设置于沟槽42中的导电材料48和扩散阻障层46的剩下部分形成导线52，设置于通孔开口44中的导电材料48和扩散阻障层46的剩下部分形成导通孔50。
接着，在图10中，包括导电部件(例如导线和导通孔)的一个或多个金属间介电层53形成于金属间介电层40上方，金属间介电层53通过使用相同或相似于上述用于形成包括导电部件(例如导电材料36和48)的金属间介电层(例如金属间介电层30或40)的方法形成。接着，钝化层56(例如聚合物层)形成于金属间介电层53上方。在形成钝化层56之后，凸块下金属(under bump metallurgy，UBM)结构62形成于钝化层56上方并电性耦接至金属间介电层53的导电结构54(例如导线)。
在一实施例中，凸块下金属结构62包括三层导电材料，例如钛层、铜层和镍层。然而，有许多合适的材料和层的排列适用于凸块下金属结构62的形成，例如铬/铬铜合金/铜/金的排列、钛/钛钨/铜的排列、铜/镍/金的排列。可用于凸块下金属结构62的任何合适的材料或材料层完全地被包含在本发明实施例的范围中。
凸块下金属结构62的形成方法如下：在钝化层56中形成开口，以暴露出金属间介电层53中的导电部件54；在钝化层56上方以及沿钝化层的开口的内部形成晶种层；在晶种层上方形成图案化遮罩层(例如光刻胶)；在图案化遮罩层的开口中和晶种层上方(通过电镀)形成导电材料；移除遮罩层并移除未形成导电材料于其上的晶种层。也有可能使用其他方法形成凸块下金属结构62，这些方法完全地被包含在本发明实施例的范围中。
接着，请参照图10，外部连接器64形成于凸块下金属结构62上。在一实施例中，外部连接器64为例如控制塌陷高度芯片连接(controlled collapse chip connection，C4)凸块的接触凸块，且包括例如锡的材料或其他合适的材料，例如银或铜。在一实施例中，其中外部连接器64为锡焊料凸块，外部连接器64可通过最初以任何合适的方法形成锡层来形成，例如蒸镀、电镀、印刷、焊料转印、植焊球或类似方法形成。当锡层已形成于结构上之后，进行回焊以将材料塑形为有着直径例如约80μm的凸块形状。
然而，虽然外部连接器64已如上述为控制塌陷高度芯片连接凸块，但是这些仅为说明性且并不意图限制实施例。反而，可替代地使用任何类型的外部接点，例如球栅阵列(ball grid arrays，BGAs)、微凸块、铜柱、铜层、镍层、无铅(lead free，LF)层、化学镀镍钯浸金(electroless nickel electroless palladium immersion gold，ENEPIG)层、Cu/LF层、Sn/Ag层、Sn/Pb层、前述的组合或类似物。可使用任何合适的外部连接器和用于外部连接器的任何合适的制程可用于外部连接器64，且这些外部连接器完全地被包含在本发明实施例的范围中。
公开的实施例可能有一些变化，且这些变化完全地被包含在本发明实施例的范围中。举例来说，虽然描述的扩散阻障层46通过梯度原子层沉积制程形成，其他扩散阻障层(例如扩散阻障层34)也可通过梯度原子层沉积制程形成。此外，虽然在图4中的梯度原子层沉积制程使用两个前驱物(例如前驱物A和B)，可使用多于两个前驱物以提供额外的混合灵活性及/或实现更广的碳浓度范围。再者，虽然在本文描述的实施例形成有着碳作为杂质的氮化钽阻障层，本发明实施例的原理可使用具有其他杂质类型的其他类型的阻障层(包括其他阻障材料)。
本发明实施例可实现许多优点。本文公开的梯度原子层沉积制程形成具有碳浓度梯度的扩散阻障层。特别来说，邻近扩散阻障层的上方表面的上方子层具有较高的碳浓度，邻近下方介电层的下方子层具有较低的碳浓度。在后续的等离子体处理中，上方子层保护下方介电层免受等离子体处理造成损坏。等离子体制程移除扩散阻障层中的碳，使得等离子体处理的扩散阻障层从顶部至底部具有大致均匀的密度。等离子体处理也增加扩散阻障层的密度(例如由于移除扩散阻障层中的碳的缘故)。扩散阻障层的均匀密度和更高密度通过降低扩散阻障层的电阻以及通过提供避免阻障功能失效的增强保护(例如铜扩散通过扩散层并进入介电层中)而改善装置效能。
再者，公开的原子层沉积制程克服现有沉积技术的一些限制，且因此特别适用于先进制程节点。当特征部件在先进制程节点中持续缩小，在具有高深宽比的小开口中形成顺应层(例如阻障层)更加困难。虽然传统的原子层沉积提供改善了在小开口中形成顺应层的能力，但是通过传统的原子层沉积形成的膜(例如TaN)的密度低。低密度膜可能无法在后续的加工中提供足够的热预算，且因此铜可能穿透低密度TaN阻障层，进而导致阻障功能失效。本发明实施例公开的梯度原子层沉积制程与后续的等离子体处理一起改善了形成的阻障层的密度，进而防止或降低阻障功能失效。此外，通过梯度原子层沉积制程形成的阻障层(有着梯度碳浓度)防止或降低在后续等离子体制程中等离子体对下方介电层(例如低介电常数介电层)诱发的损坏。由于在时间相依介电崩溃(time-dependent dielectricbreakdown，TDDB)测试中，等离子体诱发的低介电常数损坏可能增加漏电流并降低形成的装置的崩溃电压，因此本发明实施例公开的梯度原子层沉积方法通过防止或降低低介电常数介电质损坏，通过降低漏电流并增加崩溃电压而改善了装置效能。
图11显示依据一些实施例的半导体装置的形成方法1000的流程图。应当理解的是，图11所示的实施例方法仅为许多可能的实施例方法中的一范例。本领域中具通常知识者将理解许多变化、替代和修改。举例来说，可增加、移除、取代、重新排列和重复图11显示的各种步骤。
请参照图11，在方块1010中，在介电层上方形成阻障层，阻障层中的杂质浓度随着阻障层延伸远离介电层而增加。在方块1020中，进行等离子体制程以处理阻障层。
在一实施例中，半导体装置的形成方法包含在介电层上方形成阻障层，阻障层中的杂质的浓度随着阻障层延伸远离介电层而增加，以及进行等离子体制程以处理阻障层。在一实施例中，阻障层包含氮化钽，且杂质为碳。在一实施例中，形成阻障层的步骤包含进行原子层沉积(ALD)制程。在一实施例中，其中进行原子层沉积制程的步骤包含进行第一原子层沉积循环，以形成阻障层的第一子层；以及进行第二原子层沉积循环，以在第一子层上方形成阻障层的第二子层，其中第一子层中的杂质的第一浓度小于第二子层中的杂质的第二浓度。在一实施例中，进行原子层沉积制程的步骤包含将第一气体和第二气体的混合物供应至原子层沉积制程的沉积腔体中，第一气体包含一第一前驱物，且第二气体包含第二前驱物，其中用于第一原子层沉积循环的第一气体与第二气体之间的第一混合比值不同于用于第二原子层沉积循环的第一气体与第二气体之间的第二混合比值。在一实施例中，第一前驱物中的杂质的原子百分比大于第二前驱物中的杂质的原子百分比，其中第一混合比值小于第二混合比值。在一实施例中，第一原子层沉积循环和第二原子层沉积循环各包含第一步骤，其中将反应气体供应至原子层沉积制程的沉积腔体；第二步骤，其中将清洗气体供应至沉积腔体；第三步骤，其中将前驱物气体供应至沉积腔体；以及第四步骤，其中将清洗气体供应至沉积腔体，其中第一原子层沉积循环具有在反应气体的流量与前驱物气体的流量之间的第一比值，且第二原子层沉积循环具有在反应气体的流量与前驱物气体的流量之间的第二比值，其中第一比值大于第二比值。在一实施例中，在形成阻障层之后以及在进行等离子体制程之前，第一子层和该第二子层各具有大致均匀的杂质的浓度。在一实施例中，此方法还包含在第一原子层沉积循环之后以及在第二原子层沉积循环之前，进行第三原子层沉积循环以形成阻障层的第三子层，其中在第三子层中的杂质的第三浓度相同于在第一子层中的杂质的第一浓度。在一实施例中，其中形成阻障层的步骤包含在第一沉积腔体中进行第一原子层沉积制程，以形成阻障层的下部；以及在不同于第一沉积腔体的第二沉积腔体中进行第二原子层沉积制程，以在阻障层的下部上方形成阻障层的上部。在一实施例中，第一原子层沉积制程和该第二原子层沉积制程各包含多个原子层沉积循环且通过使用反应气体和前驱物气体进行，其中在第一原子层沉积制程的多个原子层沉积循环的每一者中以及第二原子层沉积制程的多个原子层沉积循环的每一者中，改变反应气体的流量与前驱物气体的流量之间的比值。在一实施例中，等离子体制程降低阻障层中的杂质的浓度。在一实施例中，在进行该等离子体制程之后，阻障层具有大致均匀的密度。
在一实施例中，半导体装置的形成方法包含在介电层中形成开口；以及进行第一原子层沉积(ALD)制程，以在开口的侧壁上形成第一阻障层，其中进行第一原子层沉积制程的步骤包含进行第一原子层沉积循环，以形成第一阻障层的第一子层，第一子层具有杂质的第一浓度；以及进行第二原子层沉积循环，以在第一子层上方形成第一阻障层的第二子层，第二子层具有杂质的第二浓度，杂质的第二浓度大于杂质的第一浓度。在一实施例中，此方法还包含使用等离子体制程处理第一阻障层，其中等离子体制程降低在第一子层和第二子层中的杂质的浓度。在一实施例中，进行第一原子层沉积制程包含将第一前驱物和第二前驱物同时供应至第一原子层沉积制程的沉积腔体，其中在第一原子层沉积循环中的第一前驱物的流量与第二前驱物的流量之间的第一比值不同于在第二原子层沉积循环中的第一前驱物的流量与第二前驱物的流量之间的第二比值。在一实施例中，在第一沉积腔体中进行第一原子层沉积制程，其中此方法还包含在不同于第一沉积腔体的第二沉积腔体中进行第二原子层沉积制程，第二原子层沉积制程在第一阻障层上方形成第二阻障层，其中进行第二原子层沉积制程的步骤包含进行第三原子层沉积循环，以形成第二阻障层的第三子层，第三子层具有杂质的第三浓度；以及进行第四原子层沉积循环，以形成该二阻障层的第四子层，第四子层具有杂质的第四浓度，杂质的第四浓度大于杂质的第三浓度。
在一实施例中，半导体装置的形成方法包含在基底上方形成低介电常数介电层；移除低介电常数介电层的一部分，以在低介电常数介电层中形成开口；进行第一原子层沉积(ALD)循环，以在开口中形成阻障层的第一子层，第一子层具有第一碳浓度；进行第二原子层沉积循环，以在第一子层上方形成阻障层的第二子层，第二子层具有大于第一碳浓度的第二碳浓度；以及使用等离子体制程处理第一子层和第二子层，等离子体制程降低第一碳浓度并降低第二碳浓度。在一实施例中，使用包含第一前驱物和第二前驱物的前驱物混合物在相同的沉积腔体中进行第一原子层沉积循环和第二原子层沉积循环，其中用于第一原子层沉积循环的第一前驱物与第二前驱物之间的第一混合比值不同于用于第二原子层沉积循环的第一前驱物与第二前驱物之间的第二混合比值。在一实施例中，分别在第一沉积腔体和第二沉积腔体中进行第一原子层沉积循环和第二原子层沉积循环，其中第一原子层沉积循环和第二原子层沉积循环通过使用反应气体和前驱物进行，其中用于第一原子层沉积循环的反应气体与前驱物之间的第一流量比值不同于用于第二原子层沉积循环的反应气体与前驱物之间的第二流量比值。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。

Claims (15)

1.一种半导体装置的形成方法，包括：
进行一原子层沉积制程，以在一介电层上方形成一阻障层，该阻障层中的一杂质的浓度随着该阻障层延伸远离该介电层而增加，其中进行该原子层沉积制程的步骤包括：
进行一第一原子层沉积循环，以形成该阻障层的一第一子层；以及
进行一第二原子层沉积循环，以在该第一子层上方形成该阻障层的一第二子层，其中该第一子层中的该杂质的一第一浓度小于该第二子层中的该杂质的一第二浓度；以及
进行一等离子体制程以处理该阻障层，其中在形成该阻障层之后以及在进行该等离子体制程之前，该第一子层和该第二子层各具有均匀的该杂质的浓度，其中在进行该等离子体制程之后，该阻障层具有均匀的密度。
2.如权利要求1所述的半导体装置的形成方法，其中该阻障层包括氮化钽，且该杂质为碳。
3.如权利要求1所述的半导体装置的形成方法，其中进行该原子层沉积制程的步骤包括将一第一气体和一第二气体的混合物供应至该原子层沉积制程的一沉积腔体中，该第一气体包括一第一前驱物，且该第二气体包括一第二前驱物，其中用于该第一原子层沉积循环的该第一气体与该第二气体之间的一第一混合比值不同于用于该第二原子层沉积循环的该第一气体与该第二气体之间的一第二混合比值。
4.如权利要求3所述的半导体装置的形成方法，其中该第一前驱物中的该杂质的原子百分比大于该第二前驱物中的该杂质的原子百分比，其中该第一混合比值小于该第二混合比值。
5.如权利要求1所述的半导体装置的形成方法，其中该第一原子层沉积循环和该第二原子层沉积循环各包括：
一第一步骤，其中将一反应气体供应至该原子层沉积制程的一沉积腔体；
一第二步骤，其中将一清洗气体供应至该沉积腔体；
一第三步骤，其中将一前驱物气体供应至该沉积腔体；以及
一第四步骤，其中将该清洗气体供应至该沉积腔体，其中该第一原子层沉积循环具有在该反应气体的流量与该前驱物气体的流量之间的一第一比值，且该第二原子层沉积循环具有在该反应气体的流量与该前驱物气体的流量之间的一第二比值，其中该第一比值大于该第二比值。
6.如权利要求1所述的半导体装置的形成方法，还包括：
在该第一原子层沉积循环之后以及在该第二原子层沉积循环之前，进行一第三原子层沉积循环以形成该阻障层的一第三子层，其中在该第三子层中的该杂质的一第三浓度相同于在该第一子层中的该杂质的一第一浓度。
7.如权利要求1所述的半导体装置的形成方法，其中形成该阻障层的步骤包括：
在一第一沉积腔体中进行一第一原子层沉积制程，以形成该阻障层的下部；以及
在不同于该第一沉积腔体的一第二沉积腔体中进行一第二原子层沉积制程，以在该阻障层的下部上方形成该阻障层的上部。
8.如权利要求7所述的半导体装置的形成方法，其中该第一原子层沉积制程和该第二原子层沉积制程各包括多个原子层沉积循环且通过使用一反应气体和一前驱物气体进行，其中在该第一原子层沉积制程的所述多个原子层沉积循环的每一者中以及该第二原子层沉积制程的所述多个原子层沉积循环的每一者中，改变该反应气体的流量与该前驱物气体的流量之间的比值。
9.如权利要求1所述的半导体装置的形成方法，其中该等离子体制程降低该阻障层中的该杂质的浓度。
10.一种半导体装置的形成方法，包括：
在一介电层中形成一开口；以及
进行一第一原子层沉积制程，以在该开口的侧壁上形成一第一阻障层，其中进行该第一原子层沉积制程的步骤包括：
进行一第一原子层沉积循环，以形成该第一阻障层的一第一子层，该第一子层具有一杂质的一第一浓度；以及
进行一第二原子层沉积循环，以在该第一子层上方形成该第一阻障层的一第二子层，该第二子层具有该杂质的一第二浓度，该杂质的该第二浓度大于该杂质的该第一浓度，其中进行该第一原子层沉积制程包括将一第一前驱物和一第二前驱物同时供应至该第一原子层沉积制程的一沉积腔体，其中在该第一原子层沉积循环中的该第一前驱物的流量与该第二前驱物的流量之间的一第一比值不同于在该第二原子层沉积循环中的该第一前驱物的流量与该第二前驱物的流量之间的一第二比值。
11.如权利要求10所述的半导体装置的形成方法，还包括：
使用一等离子体制程处理该第一阻障层，其中该等离子体制程降低在该第一子层和该第二子层中的该杂质的浓度。
12.如权利要求10所述的半导体装置的形成方法，其中在一第一沉积腔体中进行该第一原子层沉积制程，其中该半导体装置的形成方法还包括：
在不同于该第一沉积腔体的一第二沉积腔体中进行一第二原子层沉积制程，该第二原子层沉积制程在该第一阻障层上方形成一第二阻障层，其中进行该第二原子层沉积制程的步骤包括：
进行一第三原子层沉积循环，以形成该第二阻障层的一第三子层，该第三子层具有该杂质的一第三浓度；以及
进行一第四原子层沉积循环，以形成该第二阻障层的一第四子层，该第四子层具有该杂质的一第四浓度，该杂质的该第四浓度大于该杂质的该第三浓度。
13.一种半导体装置的形成方法，包括：
在一基底上方形成一低介电常数介电层；
移除该低介电常数介电层的一部分，以在该低介电常数介电层中形成一开口；
进行一第一原子层沉积循环，以在该开口中形成一阻障层的一第一子层，该第一子层具有一第一碳浓度；
进行一第二原子层沉积循环，以在该第一子层上方形成该阻障层的一第二子层，该第二子层具有大于该第一碳浓度的一第二碳浓度；以及
使用一等离子体制程处理该第一子层和该第二子层，该等离子体制程降低该第一碳浓度和该第二碳浓度。
14.如权利要求13所述的半导体装置的形成方法，其中使用包括一第一前驱物和一第二前驱物的前驱物混合物在相同的一沉积腔体中进行该第一原子层沉积循环和该第二原子层沉积循环，其中用于该第一原子层沉积循环的该第一前驱物与该第二前驱物之间的一第一混合比值不同于用于该第二原子层沉积循环的该第一前驱物与该第二前驱物之间的一第二混合比值。
15.如权利要求13所述的半导体装置的形成方法，其中分别在一第一沉积腔体和一第二沉积腔体中进行该第一原子层沉积循环和该第二原子层沉积循环，其中该第一原子层沉积循环和该第二原子层沉积循环通过使用一反应气体和一前驱物进行，其中用于该第一原子层沉积循环的该反应气体与该前驱物之间的一第一流量比值不同于用于该第二原子层沉积循环的该反应气体与该前驱物之间的一第二流量比值。
CN201910500647.3A 2018-06-29 2019-06-11 半导体装置的形成方法 Active CN110660729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/022,986 US10672652B2 (en) 2018-06-29 2018-06-29 Gradient atomic layer deposition
US16/022,986 2018-06-29

Publications (2)

Publication Number Publication Date
CN110660729A CN110660729A (zh) 2020-01-07
CN110660729B true CN110660729B (zh) 2022-05-13

Family

ID=69028891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910500647.3A Active CN110660729B (zh) 2018-06-29 2019-06-11 半导体装置的形成方法

Country Status (3)

Country Link
US (2) US10672652B2 (zh)
CN (1) CN110660729B (zh)
TW (1) TWI731355B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620590B1 (en) * 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
US20220068708A1 (en) * 2020-08-26 2022-03-03 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
US20070166970A1 (en) * 2006-01-13 2007-07-19 Triyoso Dina H ALD gate electrode
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法
CN101950756A (zh) * 2009-07-08 2011-01-19 台湾积体电路制造股份有限公司 n型场效应晶体管、其金属栅极及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
WO2004112114A1 (ja) * 2003-06-16 2004-12-23 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置および成膜装置
US20050095763A1 (en) * 2003-10-29 2005-05-05 Samavedam Srikanth B. Method of forming an NMOS transistor and structure thereof
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
US20070059929A1 (en) * 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100552820B1 (ko) * 2004-09-17 2006-02-21 동부아남반도체 주식회사 반도체 소자의 제조 방법
US7256121B2 (en) * 2004-12-02 2007-08-14 Texas Instruments Incorporated Contact resistance reduction by new barrier stack process
KR100724563B1 (ko) * 2005-04-29 2007-06-04 삼성전자주식회사 다중 일함수 금속 질화물 게이트 전극을 갖는 모스트랜지스터들, 이를 채택하는 씨모스 집적회로 소자들 및그 제조방법들
KR100657165B1 (ko) * 2005-08-12 2006-12-13 동부일렉트로닉스 주식회사 구리 배선의 형성 방법 및 그에 의해 형성된 구리 배선을포함하는 반도체 소자
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
US7959985B2 (en) * 2006-03-20 2011-06-14 Tokyo Electron Limited Method of integrating PEALD Ta-containing films into Cu metallization
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR101541779B1 (ko) * 2009-01-16 2015-08-05 삼성전자주식회사 반도체 소자 및 이의 제조방법
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120100308A1 (en) * 2010-10-25 2012-04-26 Asm America, Inc. Ternary metal alloys with tunable stoichiometries
US8647535B2 (en) * 2011-01-07 2014-02-11 International Business Machines Corporation Conductive metal and diffusion barrier seed compositions, and methods of use in semiconductor and interlevel dielectric substrates
KR101904418B1 (ko) * 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP6156388B2 (ja) * 2012-10-19 2017-07-05 コニカミノルタ株式会社 ガスバリアー性フィルムの製造方法、ガスバリアー性フィルム及び電子デバイス
JPWO2014163062A1 (ja) * 2013-04-02 2017-02-16 コニカミノルタ株式会社 ガスバリアー性フィルムの製造方法、ガスバリアー性フィルム及び電子デバイス
US10163644B2 (en) * 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same
US9847296B2 (en) * 2014-02-14 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer and structure method
US9741657B2 (en) 2014-02-17 2017-08-22 International Business Machines Corporation TSV deep trench capacitor and anti-fuse structure
JP2017022302A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9828234B2 (en) * 2016-04-29 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor MEMS structure and manufacturing method thereof
EP3505997A4 (en) * 2016-08-22 2020-04-01 Hoya Lens Thailand Ltd. EYEWEAR AND GLASSES
US10157785B2 (en) * 2017-05-01 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10516100B2 (en) * 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
CN109411417B (zh) * 2017-08-18 2020-09-11 财团法人工业技术研究院 电子组件封装体以及显示面板
US10910216B2 (en) * 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10685842B2 (en) * 2018-05-18 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Selective formation of titanium silicide and titanium nitride by hydrogen gas control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
US20070166970A1 (en) * 2006-01-13 2007-07-19 Triyoso Dina H ALD gate electrode
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法
CN101950756A (zh) * 2009-07-08 2011-01-19 台湾积体电路制造股份有限公司 n型场效应晶体管、其金属栅极及其制造方法

Also Published As

Publication number Publication date
TW202002081A (zh) 2020-01-01
US11043416B2 (en) 2021-06-22
US20200279771A1 (en) 2020-09-03
US10672652B2 (en) 2020-06-02
CN110660729A (zh) 2020-01-07
US20200006132A1 (en) 2020-01-02
TWI731355B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
US11942419B2 (en) Etch stop layer in integrated circuits
TWI397149B (zh) 形成包括有具伸張應力之介電質蓋罩之介連接線的方法與結構
CN101859727A (zh) 内连线结构
US10373906B2 (en) Structure and formation method of interconnection structure of semiconductor device
US11676898B2 (en) Diffusion barrier for semiconductor device and method
US11961803B2 (en) Semiconductor structure having high breakdown voltage etch-stop layer
US20230253247A1 (en) Interconnect structure with dielectric cap layer and etch stop layer stack
CN110660729B (zh) 半导体装置的形成方法
US11152258B2 (en) Method of forming an interconnect in a semiconductor device
KR20220010412A (ko) 다중 라이너 tsv 구조 및 그 제조 방법
CN110556334B (zh) 用于半导体处理的方法以及半导体结构
US10186454B2 (en) Semiconductor structure having etch stop layer and method of forming the same
TWI835123B (zh) 半導體結構及其形成方法
TWI750778B (zh) 積體電路結構及其形成方法
US20230048536A1 (en) Interconnect with Redeposited Metal Capping and Method Forming Same
CN115841987A (zh) 形成互连结构的方法和互连结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant