CN110611625A - 网络设备及虚拟装置 - Google Patents

网络设备及虚拟装置 Download PDF

Info

Publication number
CN110611625A
CN110611625A CN201811422473.5A CN201811422473A CN110611625A CN 110611625 A CN110611625 A CN 110611625A CN 201811422473 A CN201811422473 A CN 201811422473A CN 110611625 A CN110611625 A CN 110611625A
Authority
CN
China
Prior art keywords
message
header
packet
cpu
ethernet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811422473.5A
Other languages
English (en)
Other versions
CN110611625B (zh
Inventor
李跃武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New H3C Technologies Co Ltd
Original Assignee
New H3C Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New H3C Technologies Co Ltd filed Critical New H3C Technologies Co Ltd
Priority to CN201811422473.5A priority Critical patent/CN110611625B/zh
Priority to JP2021518774A priority patent/JP7116255B2/ja
Priority to US17/293,179 priority patent/US11765102B2/en
Priority to EP19889431.3A priority patent/EP3890258B1/en
Priority to PCT/CN2019/120843 priority patent/WO2020108467A1/zh
Publication of CN110611625A publication Critical patent/CN110611625A/zh
Application granted granted Critical
Publication of CN110611625B publication Critical patent/CN110611625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

本申请提供了网络设备及虚拟装置。在本申请中，通过在网络设备新增逻辑装置，由逻辑装置统一将原本携带在报文以太头部中的私有信息头从以太头部迁移至报文中除以太头部之外不影响报文识别的位置，以防止不会因为报文携带私有信息头而影响对报文的识别和分流。

Description

网络设备及虚拟装置
技术领域
本申请涉及网络通信技术，特别涉及网络设备及虚拟装置。
背景技术
网络设备一般由交换芯片和CPU组成。其中，当交换芯片向CPU发送报文时，会按照私有协议先在报文的以太头部增加私有信息头然后将携带了私有信息头的报文发送给CPU，以便CPU从报文的私有信息头中获取报文特征信息。其中，报文特征信息可包括：报文所属VLAN、报文的QoS、收到报文的外围接口的接口信息等。
但是，因为交换芯片是按照私有协议在报文的以太头部增加私有信息头，这会导致CPU收到报文后，会因报文的以太头部携带私有信息头而无法正常识别报文，影响CPU对报文的分流。
发明内容
本申请提供了网络设备及虚拟装置，以在报文携带私有信息头的前提下CPU仍能正常识别报文，保证CPU对报文的正常分流。
本申请提供的技术方案包括：
一种网络设备，包括：交换芯片、CPU，所述交换芯片至少包括：CPU接口，所述CPU至少包括：媒体访问控制器、缓存器Buffer；
所述网络设备还包括：逻辑装置；
所述逻辑装置，接收所述交换芯片通过所述CPU接口发送的、需上送至所述CPU的第一报文，将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述CPU上的Buffer进行缓存；所述指定位置为除所述以太头部之外的位置。
一种逻辑装置，所述逻辑装置应用于网络设备，所述网络设备还包括交换芯片、CPU；所述逻辑装置连接在所述交换芯片和所述CPU之间；所述逻辑装置包括：
第一接收单元，用于接收第一报文；所述第一报文为交换芯片发送的需上送至所述CPU的报文；
第一处理单元，用于将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，向所述CPU发送所述第三报文；所述指定位置为除所述以太头部之外的位置。
一种逻辑装置，所述逻辑装置应用于网络设备，所述网络设备还包括交换芯片、CPU，所述交换芯片至少包括：CPU接口，所述CPU至少包括：媒体访问控制器、缓存器Buffer；
所述逻辑装置连接在所述媒体访问控制器和所述Buffer之间；
所述逻辑装置包括：
第二接收单元，用于接收第一报文，所述第一报文为所述交换芯片通过所述CPU接口发送的需上送至所述CPU且经由所述媒体访问控制器处理的报文；
第二处理单元，用于将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述Buffer进行缓存；所述指定位置为除所述以太头部之外的位置。
由以上技术方案可以看出，本申请中，通过在网络设备新增逻辑装置，由逻辑装置统一将原本携带在报文以太头部中的私有信息头从以太头部迁移至报文中除以太头部之外不影响报文识别的位置，这实现了即使报文携带私有信息头，因为该私有信息头处于报文中不影响报文识别的位置，其不会影响CPU对报文的识别，进而也不会影响CPU对报文的正常分流。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1为本申请提供的网络设备的结构图；
图2为本申请提供的私有信息头在指定位置的示意图；
图3为本申请实施例1提供的网络设备的结构图；
图4为本申请提供的报文携带私有信息头的格式示意图；
图5为本申请实施例2提供的网络设备的结构图；
图6为本申请实施例3提供的网络设备的结构图；
图7为本申请实施例4提供的网络设备的结构图；
图8为本申请提供的虚拟装置的结构图；
图9为本申请提供的虚拟装置的另一结构图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本申请进行详细描述。
如图1所示，本申请提供的网络设备的设备结构图中，该网络设备可包括：交换芯片101、CPU101和逻辑装置103。这里，逻辑装置103可通过软件实现，也可通过硬件比如FPGA实现，本申请并不具体限定。
如图1所示，交换芯片101至少包括：CPU接口101_1。CPU102至少包括：媒体访问控制器(MAC：Media Access Controller)102_1和缓存器(Buffer)102_1。
在图1中，逻辑装置103，接收交换芯片101通过CPU接口101_1发送的、需上送至CPU102的第一报文，将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置得到第二报文，计算第二报文的循环冗余校验(CRC：CyclicRedundancy Check)码，利用计算的CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述CPU上的Buffer进行缓存。需要说明的是，上述的第一报文至第三报文只是为便于区分而进行的命名，并非用于限定。
在应用中，影响报文识别的参数主要集中在报文的以太头部。其中，以太头部可包括：数据链路层头部(也称二层头部)、IP头部(也称三层头部)、TCP/UDP头部(也称四层头部)。基于此，在本实施例中，上述指定位置可为除以太头部之外的位置。
作为一个实施例，在不影响报文原有内容的前提下，上述的指定位置可举例为报文的以太载荷(Payload)中的最后N个空闲字节，N为私有信息头占用的字节数量。图2举例示出了私有信息头在指定位置的示意图。
至此，完成图1所示的网络设备的结构描述。
通过图1所示网络设备的结构可以看出，本申请实施例中，由逻辑装置103统一将原本携带在报文以太头部中的私有信息头从以太头部迁移至报文中除以太头部之外不影响报文识别的位置，这样，即使报文携带私有信息头，因为该私有信息头处于报文中不影响报文识别的位置，其不会影响CPU对报文的识别，进而也不会影响CPU对报文的正常分流。
下面通过四个具体实施例对本申请实施例提供的网络设备的结构进行描述：
实施例1：
参见图3，图3为本申请实施例1提供的网络设备的结构图。如图3所示，在本实施例1提供的网络设备的结构图中，该网络设备可包括：交换芯片301、CPU302、逻辑装置303。本实施例1所示的网络设备以仅包括一个交换芯片为例。
如图3所示，交换芯片301可包括CPU接口301_1和外围接口301_2。这里，外围接口301_2的数量大于等于1。外围接口用于接收交换芯片301外部的报文，以及用于向交换芯片301外部发送报文。
如图3所示，CPU302至少包括：媒体访问控制器302_1、缓存器302_2、内存302_3、CPU核302_4、分流模块302_5。CPU核302_4的数量大于等于1。
在本实施例1中，如图3所示，逻辑装置303连接在CPU接口301_1和媒体访问控制器302_1之间。逻辑装置303的一个接口Port303_1与CPU接口301_1相连，另一个接口Port303_2与媒体访问控制器302_1相连。
基于上述结构，下面描述报文如何从交换芯片301传输至CPU302：
如图3所示，交换芯片301通过外围接口Port301_2接收到报文。为便于描述，这里的报文可记为报文31。
交换芯片301在确定报文31需上送CPU302时，则按照已设置的私有信息头添加方式在报文31的以太头部中的目的MAC地址和源MAC地址之后增加私有信息头，具体如图4所示。这里的私有信息头包含以下报文特征信息：报文31所属的VLAN、报文31的QoS、Port300_2的接口信息等。为便于描述，这里将增加了私有信息头的报文31记为报文32。
交换芯片301通过CPU接口301_1发送报文32。
逻辑装置303的接口Port303_1与CPU接口301_1相连，当交换芯片301通过CPU接口301_1发送报文32，则逻辑装置303会通过接口Port303_1接收到报文32。
逻辑装置303通过接口Port303_1接收到报文32，根据本地已记录的私有信息头识别方式从报文32的以太头部中识别出私有信息头，然后对报文32进行以下处理：将识别出的私有信息头从以太头部迁移至报文32的指定位置，并在迁移私有信息头后重新计算报文32的CRC码，将报文32已携带的CRC码更新为该重新计算的CRC码。这里，私有信息头识别方式与交换芯片301添加私有信息头的方式(即私有信息头添加方式)相对应，其可预先配置在逻辑装置303；或者，是由逻辑装置303依据从交换芯片301读取的芯片标识确定。
本实施例1以指定位置举例为报文32的Payload中的最后N个空闲字节为例，N为私有信息头占用的字节数量。
为便于描述，将经由逻辑装置303处理后的报文32记为报文33。
逻辑装置303通过接口Port303_2发送报文33。
由于逻辑装置303的接口Port303_2与CPU302的媒体访问控制器302_1连接，则当逻辑装置303通过接口Port303_2发送报文33后，CPU302的媒体访问控制器302_1会接收到报文33。
当媒体访问控制器302_1接收到报文33后，对报文33进行处理。这里，媒体访问控制器302_1可按照Ethernet MAC标准定义对报文33进行处理，主要包括：按照Ethernet MAC标准定义将报文33进行分包等，本申请并不具体限定。为便于描述，这里将处理后的报文33记为报文34。
媒体访问控制器302_1将报文34缓存至缓存器302_2。
至此，缓存器302_2缓存的报文34中的私有信息头在报文34的Payload的最后。
在本实施例1中，当需要获取报文34中私有信息头内的报文特征信息时，CPU核302_4会从内存302_3中读取指令代码，通过运行该指令代码以获取报文34中私有信息头内的报文特征信息。内存302_3预先存储上述指令代码。这里的报文特征信息如上所述，主要为：报文31所属的VLAN、报文31的QoS、Port300_2的接口信息等。
当CPU核302_4获取报文特征信息后，可基于该获取的报文特征信息设定报文控制策略等。本实施例1中，获取报文特征信息后执行的操作并不具体限定。
在本实施例1中，当需要对报文34进行分流时，分流模块302_5会从缓存器302_2中获取报文34，因为此时报文34的私有信息头在报文34的Payload的最后(Payload中的最后N个空闲字节)，不会影响分流模块302_5对报文34的识别和分流，因此，分流模块302_5可按照现有分流方式正常对报文34进行分流以将报文34分配到对应的报文队列中。具体地，分流模块302_5对报文34进行分流可包括：分流模块302_5可依据报文34的以太头部中的信息确定报文34的优先级，将报文34放入该优先级对应的报文队列。在本实施例1中，不同报文队列可由同一个CPU核调度，也可由不同CPU核调度，本实施例并不具体限定。
可以看出，本实施例1中，逻辑装置303通过将原本携带在报文以太头部中的私有信息头从以太头部统一迁移至报文中除以太头部之外不影响报文识别的指定位置，实现了即使报文携带私有信息头，因为该私有信息头处于报文中不影响报文识别的位置，其不会影响CPU(具体是分流模块302_5)对报文的识别和正常分流。
至此，完成实施例1的描述。
实施例2：
参见图5，图5为本申请实施例2提供的网络设备的结构图。如图5所示，在本实施例2提供的网络设备的结构图中，该网络设备可包括：交换芯片501、CPU502、逻辑装置503。本实施例2所示的网络设备以仅包括一个交换芯片为例。
如图5所示，交换芯片501可包括CPU接口501_1和外围接口501_2。
CPU502至少包括：媒体访问控制器502_1、缓存器502_2、内存502_3、CPU核502_4、分流模块502_5。
本实施例2中，交换芯片501的CPU接口501_1与CPU502的媒体访问控制器502_1相连。
本实施例2中，逻辑装置503连接在媒体访问控制器502_1和缓存器502_2之间。
基于上述结构，下面描述报文如何从交换芯片501传输至CPU502：
如图5所示，交换芯片501通过外围接口Port501_2接收到报文。为便于描述，这里的报文可记为报文51。
交换芯片501在确定报文51需上送CPU502时，按照类似上述交换芯片301的处理方式在报文51的以太头部中增加私有信息头。该增加的私有信息头如图4所示。为便于描述，这里将增加了私有信息头的报文51记为报文52。
交换芯片501通过CPU接口501_1发送报文52。
交换芯片501的CPU接口501_1与CPU502的媒体访问控制器502_1连接，当交换芯片501通过CPU接口501_1发送报文52，CPU502的媒体访问控制器502_1会接收到报文52。
当媒体访问控制器502_1接收到报文52后，对报文52进行处理。这里，媒体访问控制器502_1对报文52的处理方式类似实施例1中媒体访问控制器302_1的报文处理方式。为便于描述，这里将处理后的报文52记为报文53。
媒体访问控制器502_1向缓存器502_2发送报文53。
逻辑装置503连接在媒体访问控制器502_1和缓存器502_2之间，当媒体访问控制器502_1向缓存器502_2发送报文53时，处于媒体访问控制器502_1和缓存器502_2之间的逻辑装置503会先于缓存器502_2收到报文53。
当逻辑装置503接收到报文53时，根据本地已记录的私有信息头识别方式从报文53的以太头部中识别出私有信息头，然后对报文53进行以下处理：将识别出的私有信息头从以太头部迁移至报文53的指定位置，并在迁移私有信息头后重新计算报文53的CRC码，将报文53已携带的CRC码更新为该重新计算的CRC码。本实施例2以指定位置举例为报文53的Payload中的最后N个空闲字节为例，N为私有信息头占用的字节数量。
为便于描述，将逻辑装置503处理后的报文53记为报文54。
逻辑装置503将报文54缓存至缓存器502_2。至此，缓存器502_2缓存的报文54中的私有信息头在报文54的Payload的最后。
在本实施例2中，当需要获取报文54中私有信息头内的报文特征信息时，CPU核502_4执行如实施例1中CPU核302_4执行的操作，以获取报文54中私有信息头内的报文特征信息。
在本实施例2中，当需要对报文54进行分流时，分流模块502_5执行如实施例1中分流模块302_5执行的操作，以对报文54进行分流。
可以看出，本实施例2中，逻辑装置503通过将原本携带在报文以太头部中的私有信息头从以太头部统一迁移至报文中除以太头部之外不影响报文识别的指定位置，实现了即使报文携带私有信息头，因为该私有信息头处于报文中不影响报文识别的位置，其不会影响CPU(具体是分流模块302_5)对报文的识别和正常分流。
至此，完成实施例2的描述。
实施例3：
参见图6，图6为本申请实施例3提供的网络设备的结构图。如图6所示，在本实施例3提供的网络设备的结构图中，该网络设备可包括：交换芯片601、CPU602。本实施例3所示的网络设备以仅包括一个交换芯片为例。
在本实施例3中，交换芯片601的结构与实施例1中交换芯片301、实施例2中交换芯片501的结构类似，不再赘述。
在本实施例3中，CPU602至少包括：模块600、缓存器602_1、内存602_2、CPU核602_3、分流模块602_4。其中，模块600由媒体访问控制器600_1和逻辑装置600_2组成。
在本实施例3中，可以按照如下原则1在模块600设置媒体访问控制器600_1、逻辑装置600_2。原则1是要求逻辑装置600_2先于媒体访问控制器600_1接收到来自交换芯片601的报文。
基于此，当逻辑装置600_2接收到来自交换芯片601的报文时，会按照实施例1中逻辑装置处理报文的方式处理报文。最终缓存至缓存器602_1的报文中的私有信息头在报文的指定位置(比如Payload的最后)。
本实施例3中，CPU核602_3、分流模块602_4会分别按照实施例1或2中CPU核、分流模块处理报文的方式处理。
至此，完成实施例3的描述。
需要说明的是，在本实施例中，也可以按照如下原则2在模块600设置媒体访问控制器600_1、逻辑装置600_2。原则2是要求媒体访问控制器600_1先于逻辑装置600_2接收到来自交换芯片601的报文。此种情况下，当逻辑装置600_2接收到来自交换芯片601的报文时，会按照实施例2中逻辑装置处理报文的方式处理报文。最终缓存至缓存器602_1的报文中的私有信息头在报文的指定位置(比如Payload的最后)。
上述实施例1至实施例3仅以网络设备包括一个交换芯片为例，而当网络设备存在M个交换芯片时，M大于1，其处理方式类似网络设备存在一个交换芯片的情况，下文通过实施例4进行描述：
实施例4：
本实施例4以网络设备存在2个交换芯片为例。参见图7，图7为本申请实施例4提供的网络设备的结构图。在图7所示的网络设备的结构图中，该网络设备可包括：交换芯片701a、交换芯片701b、CPU702、逻辑装置703。
在本实施例4中，交换芯片701a、交换芯片701b的结构类似，均包括CPU接口和外围接口。其中，交换芯片701a上的CPU接口记为CPU接口701_a1，交换芯片701b上的CPU接口记为CPU接口701_b1。
如图7所示，CPU702至少包括：媒体访问控制器702_1、缓存器702_2、内存702_3、CPU核702_4、分流模块702_5。
本实施例4以逻辑装置703连接在交换芯片与CPU之间为例。如图7所示，交换芯片701a的CPU接口701_a1与逻辑装置703的一端接口(记为Port703_1)相连，逻辑装置703的另一端接口(记为Port703_2)与CPU702的媒体访问控制器702_1相连。交换芯片701b的CPU接口701_b1与逻辑装置703的一端接口(记为Port703_3)相连，逻辑装置703的另一端接口(记为Port703_4)与CPU702的媒体访问控制器702_1相连。
如图7所示，逻辑装置703通过接口Port703_1接收到来自交换芯片701a的报文时，会依据本地已记录的与接口Port703_1对应的私有信息头识别方式从报文的以太头部中识别出私有信息头，然后按照实施例1中逻辑装置的报文处理方式处理报文。最终，CPU702上的缓存器702_2缓存的来自交换芯片701a的报文中的私有信息头处于报文的指定位置(除以太头部之外不影响报文识别的位置，比如为Payload的最后)。逻辑装置703通过接口Port703_3接收到来自交换芯片701b的报文的处理方式类似。
可以看出，本实施例4中，不管网络设备包括多少交换芯片，最终逻辑装置203都会将来自各个交换芯片的报文的私有信息头从以太头部统一迁移至报文中除以太头部之外不影响报文识别的指定位置，实现了即使报文携带私有信息头，因为该私有信息头处于报文中不影响报文识别的位置，其不会影响CPU(具体是分流模块302_5)对报文的识别和正常分流。
至此，完成实施例4的描述。
需要说明的是，实施例4中只是以逻辑装置703连接在交换芯片与CPU之间为例，逻辑装置的位置也可如实施例2、实施例3描述，本申请并不具体限定。
以上对本申请进行了描述。下面对本申请提供的逻辑装置进行描述：
参见图8，图8为本申请提供的逻辑装置的结构图。图8所示的逻辑装置(记为800)应用于网络设备中，这里的网络设备可包括交换芯片801、CPU802。如图8所示，逻辑装置800连接在交换芯片801和CPU802之间。
如图8所示，逻辑装置800可包括：
第一接收单元800_1，用于接收第一报文；第一报文为交换芯片801发送的需上送至CPU802的报文.
第一处理单元800_2，用于将第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，向所述CPU发送所述第三报文；所述指定位置为除所述以太头部之外的位置。
作为一个实施例，第一处理单元800_2将第一报文的以太头部中的私有信息头从以太头部迁移至第一报文的指定位置包括：
根据本地已记录的私有信息头识别方式从所述第一报文的以太头部中识别出所述私有信息头；
将所述私有信息头从所述第一报文的以太头部迁移至所述第一报文的指定位置。
作为一个实施例，所述指定位置为所述报文的以太载荷Payload中的最后N个字节；所述N为所述私有信息头占用的字节数量。
至此，完成图8所示逻辑装置的结构图。
参见图9，图9为本申请提供的另一逻辑装置的结构图。图9所示的逻辑装置(记为900)应用于网络设备中，这里的网络设备可包括交换芯片901、CPU902。其中，交换芯片901至少包括：CPU接口901_1，CPU902至少包括：媒体访问控制器902_1、缓存器902_2。
如图9所示，逻辑装置900连接在媒体访问控制器902_1和缓存器902_2之间。
如图9所示，逻辑装置900可包括：
第二接收单元900_1，用于接收第一报文，第一报文为交换芯片901通过CPU接口901_1发送的需上送至CPU902且经由媒体访问控制器902_1处理的报文；
第二处理单元900_2，用于将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述Buffer进行缓存；所述指定位置为除所述以太头部之外的位置。
作为一个实施例，第二处理单元900_2将第一报文的以太头部中的私有信息头从以太头部迁移至第一报文的指定位置包括：
根据本地已记录的私有信息头识别方式从所述第一报文的以太头部中识别出所述私有信息头；
将所述私有信息头从所述第一报文的以太头部迁移至所述第一报文的指定位置。
作为一个实施例，所述指定位置为所述报文的以太载荷Payload中的最后N个字节；所述N为所述私有信息头占用的字节数量。
至此，完成图9所示逻辑装置的结构图。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (12)

1.一种网络设备，包括：交换芯片、CPU，所述交换芯片至少包括：CPU接口，所述CPU至少包括：媒体访问控制器、缓存器Buffer；其特征在于，
所述网络设备还包括：逻辑装置；
所述逻辑装置，接收所述交换芯片通过所述CPU接口发送的、需上送至所述CPU的第一报文，将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述CPU上的Buffer进行缓存；所述指定位置为除所述以太头部之外的位置。
2.根据权利要求1所述的网络设备，其特征在于，所述逻辑装置连接在所述CPU接口和媒体访问控制器之间；
所述将所述第三报文发送至所述CPU上的Buffer进行缓存包括：
向所述媒体访问控制器发送所述第三报文，以由所述媒体访问控制器对接收的所述第三报文进行处理并缓存至所述Buffer。
3.根据权利要求1所述的网络设备，其特征在于，所述逻辑装置连接在所述媒体访问控制器和所述Buffer之间；
所述第一报文为所述交换芯片通过所述CPU接口发送的、需上送至所述CPU且经由所述媒体访问控制器处理的报文。
4.根据权利要求2或3所述的网络设备，其特征在于，所述逻辑装置和所述媒体访问控制器集成在同一模块。
5.根据权利要求1所述的网络设备，其特征在于，所述逻辑装置将第一报文的以太头部中的私有信息头从以太头部迁移至第一报文的指定位置包括：
根据本地已记录的私有信息头识别方式从所述第一报文的以太头部中识别出所述私有信息头；
将所述私有信息头从所述第一报文的以太头部迁移至所述第一报文的指定位置。
6.根据权利要求5所述的网络设备，其特征在于，所述私有信息头识别方式预先配置在所述逻辑装置；或者，
所述私有信息头识别方式是由所述逻辑装置依据从所述交换芯片读取的芯片标识确定的。
7.根据权利要求1所述的网络设备，其特征在于，所述指定位置为所述报文的以太载荷Payload中的最后N个字节；
所述N为所述私有信息头占用的字节数量。
8.根据权利要求1或7所述的网络设备，其特征在于，所述CPU还包括：内存和CPU核；
所述内存，用于存储指令代码，
所述CPU核，用于在需获取所述私有信息头中的信息时，从所述内存读取和运行所述指令代码以实现从所述第三报文的指定位置获取所述私有信息头中的信息。
9.一种逻辑装置，其特征在于，所述逻辑装置应用于网络设备，所述网络设备还包括交换芯片、CPU；所述逻辑装置连接在所述交换芯片和所述CPU之间；所述逻辑装置包括：
第一接收单元，用于接收第一报文；所述第一报文为交换芯片发送的需上送至所述CPU的报文；
第一处理单元，用于将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，向所述CPU发送所述第三报文；所述指定位置为除所述以太头部之外的位置。
10.根据权利要求9所述的逻辑装置，其特征在于，所述第一处理单元将第一报文的以太头部中的私有信息头从以太头部迁移至第一报文的指定位置包括：
根据本地已记录的私有信息头识别方式从所述第一报文的以太头部中识别出所述私有信息头；
将所述私有信息头从所述第一报文的以太头部迁移至所述第一报文的指定位置。
11.一种逻辑装置，其特征在于，所述逻辑装置应用于网络设备，所述网络设备还包括交换芯片、CPU，所述交换芯片至少包括：CPU接口，所述CPU至少包括：媒体访问控制器、缓存器Buffer；
所述逻辑装置连接在所述媒体访问控制器和所述Buffer之间；
所述逻辑装置包括：
第二接收单元，用于接收第一报文，所述第一报文为所述交换芯片通过所述CPU接口发送的需上送至所述CPU且经由所述媒体访问控制器处理的报文；
第二处理单元，用于将所述第一报文的以太头部中的私有信息头从所述以太头部迁移至所述第一报文的指定位置，得到第二报文，计算第二报文的循环冗余校验CRC码，利用所述CRC码替换第二报文已携带的CRC码得到第三报文，将所述第三报文发送至所述Buffer进行缓存；所述指定位置为除所述以太头部之外的位置。
12.根据权利要求11所述的虚拟装置，其特征在于，所述第二处理单元将第一报文的以太头部中的私有信息头从以太头部迁移至第一报文的指定位置包括：
根据本地已记录的私有信息头识别方式从所述第一报文的以太头部中识别出所述私有信息头；
将所述私有信息头从所述第一报文的以太头部迁移至所述第一报文的指定位置。
CN201811422473.5A 2018-11-27 2018-11-27 网络设备及应用于网络设备的逻辑装置 Active CN110611625B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811422473.5A CN110611625B (zh) 2018-11-27 2018-11-27 网络设备及应用于网络设备的逻辑装置
JP2021518774A JP7116255B2 (ja) 2018-11-27 2019-11-26 ネットワーク機器及び変換装置
US17/293,179 US11765102B2 (en) 2018-11-27 2019-11-26 Network device and conversion apparatus
EP19889431.3A EP3890258B1 (en) 2018-11-27 2019-11-26 Network apparatus, and conversion device
PCT/CN2019/120843 WO2020108467A1 (zh) 2018-11-27 2019-11-26 网络设备及转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811422473.5A CN110611625B (zh) 2018-11-27 2018-11-27 网络设备及应用于网络设备的逻辑装置

Publications (2)

Publication Number Publication Date
CN110611625A true CN110611625A (zh) 2019-12-24
CN110611625B CN110611625B (zh) 2020-11-06

Family

ID=68888982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811422473.5A Active CN110611625B (zh) 2018-11-27 2018-11-27 网络设备及应用于网络设备的逻辑装置

Country Status (5)

Country Link
US (1) US11765102B2 (zh)
EP (1) EP3890258B1 (zh)
JP (1) JP7116255B2 (zh)
CN (1) CN110611625B (zh)
WO (1) WO2020108467A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040015598A1 (en) * 2002-07-17 2004-01-22 D-Link Corporation Method for increasing the transmit and receive efficiency of an embedded ethernet controller
US20050041664A1 (en) * 1999-04-01 2005-02-24 Goode Christopher W.B. Data packet structure for digital information distribution
EP1641169A1 (en) * 2004-09-24 2006-03-29 ASUSTeK Computer Inc. Enhanced SDU discard procedure for a special data segmentation in a wireless communication system
CN101583119A (zh) * 2008-08-15 2009-11-18 中兴通讯股份有限公司 Ip多媒体子系统注册机制的实现方法、系统及装置
CN102194087A (zh) * 2011-05-11 2011-09-21 田文洪 一种基于逻辑组的无线射频识别网络标签数据去冗余的方法
CN103701828A (zh) * 2014-01-03 2014-04-02 中国联合网络通信集团有限公司 一种管理ims用户业务的方法和装置
CN104038403A (zh) * 2014-06-30 2014-09-10 广东睿江科技有限公司 报文封装方法及装置、报文解封装方法及装置
CN104065582A (zh) * 2013-03-22 2014-09-24 杭州华三通信技术有限公司 一种报文传输方法和网关设备
CN104270309A (zh) * 2014-09-09 2015-01-07 烽火通信科技股份有限公司 一种ip ran设备下实现多跳bfd的方法
CN107370654A (zh) * 2016-05-11 2017-11-21 华为技术有限公司 一种伪线数据报文的封装、解封装方法和相关装置
CN108055202A (zh) * 2017-12-07 2018-05-18 锐捷网络股份有限公司 一种报文处理设备和方法
CN108390812A (zh) * 2018-05-30 2018-08-10 新华三技术有限公司 报文转发方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935268A (en) * 1997-06-03 1999-08-10 Bay Networks, Inc. Method and apparatus for generating an error detection code for a modified data packet derived from an original data packet
US6128666A (en) 1997-06-30 2000-10-03 Sun Microsystems, Inc. Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine
US8514852B2 (en) * 2008-11-24 2013-08-20 Mesh Dynamics, Inc. Real time packet transforms to avoid re-transmission
US7809870B2 (en) * 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
CN101605093B (zh) 2009-04-22 2012-05-09 网经科技（苏州）有限公司 利用IP Option实现信息透传的方法
JP2011071701A (ja) 2009-09-25 2011-04-07 Oki Networks Co Ltd パケット中継装置
CN102170389B (zh) 2010-02-26 2016-01-20 中兴通讯股份有限公司 数据报文传输方法及接入设备
US9065770B2 (en) * 2011-09-08 2015-06-23 Ixia Traffic item impairment emulation
US9531849B2 (en) 2014-06-19 2016-12-27 Cavium, Inc. Method of splitting a packet into individual layers for modification and intelligently stitching layers back together after modification and an apparatus thereof
CN105991433B (zh) 2015-01-29 2019-06-07 新华三技术有限公司 三层虚拟专用网接入二层虚拟专用网的方法和装置
CN107872542B (zh) 2016-09-27 2021-05-04 阿里巴巴集团控股有限公司 一种数据传输的方法及网络设备
US10425511B2 (en) * 2017-01-30 2019-09-24 128 Technology, Inc. Method and apparatus for managing routing disruptions in a computer network
US10798059B1 (en) * 2017-10-06 2020-10-06 Juniper Networks, Inc Apparatus, system, and method for applying firewall rules at dynamic offsets within packets in kernel space

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041664A1 (en) * 1999-04-01 2005-02-24 Goode Christopher W.B. Data packet structure for digital information distribution
US20040015598A1 (en) * 2002-07-17 2004-01-22 D-Link Corporation Method for increasing the transmit and receive efficiency of an embedded ethernet controller
EP1641169A1 (en) * 2004-09-24 2006-03-29 ASUSTeK Computer Inc. Enhanced SDU discard procedure for a special data segmentation in a wireless communication system
CN101583119A (zh) * 2008-08-15 2009-11-18 中兴通讯股份有限公司 Ip多媒体子系统注册机制的实现方法、系统及装置
CN102194087A (zh) * 2011-05-11 2011-09-21 田文洪 一种基于逻辑组的无线射频识别网络标签数据去冗余的方法
CN104065582A (zh) * 2013-03-22 2014-09-24 杭州华三通信技术有限公司 一种报文传输方法和网关设备
CN103701828A (zh) * 2014-01-03 2014-04-02 中国联合网络通信集团有限公司 一种管理ims用户业务的方法和装置
CN104038403A (zh) * 2014-06-30 2014-09-10 广东睿江科技有限公司 报文封装方法及装置、报文解封装方法及装置
CN104270309A (zh) * 2014-09-09 2015-01-07 烽火通信科技股份有限公司 一种ip ran设备下实现多跳bfd的方法
CN107370654A (zh) * 2016-05-11 2017-11-21 华为技术有限公司 一种伪线数据报文的封装、解封装方法和相关装置
CN108055202A (zh) * 2017-12-07 2018-05-18 锐捷网络股份有限公司 一种报文处理设备和方法
CN108390812A (zh) * 2018-05-30 2018-08-10 新华三技术有限公司 报文转发方法及装置

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JIANLIANG MA ; LICHENG YU ; TIANZHOU CHEN ; MINGHUI WU: "《Analyzing Memory Access on CPU-GPGPU Shared LLC Architecture》", 《2015 14TH INTERNATIONAL SYMPOSIUM ON PARALLEL AND DISTRIBUTED COMPUTING》 *
JOEY J. SYU ; KEVIN Z. JI ; HUI-I HSIAO ; PO-HUNG LIN: "《Information Management and Platform Refinement for Big Data》", 《2015 INTERNATIONAL CONFERENCE ON CLOUD COMPUTING AND BIG DATA (CCBD)》 *
刘武: "《基于报文类型的WSP协议和HTTP协议转换研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
印苏凯: "《 SDN中的网络信息隐藏技术研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
唐智，陈航: "《三层交换机中的协议报文保护的实现》", 《信息安全与通信保密》 *
洪小亮: "《军训网数据中心信息服务系统的可生存性研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
EP3890258B1 (en) 2023-09-13
JP2022502967A (ja) 2022-01-11
CN110611625B (zh) 2020-11-06
US20220014479A1 (en) 2022-01-13
US11765102B2 (en) 2023-09-19
WO2020108467A1 (zh) 2020-06-04
JP7116255B2 (ja) 2022-08-09
EP3890258A4 (en) 2022-01-19
EP3890258A1 (en) 2021-10-06

Similar Documents

Publication Publication Date Title
US20240113961A1 (en) System and method for facilitating on-demand paging in a network interface controller (nic)
US11489945B2 (en) TCP packet processing method, toe component, and network device
US7602809B2 (en) Reducing transmission time for data packets controlled by a link layer protocol comprising a fragmenting/defragmenting capability
US8621325B2 (en) Packet switching system
US20050135395A1 (en) Method and system for pre-pending layer 2 (L2) frame descriptors
US9998373B2 (en) Data routing acceleration
CN107770085B (zh) 一种网络负载均衡方法、设备及系统
CN114006953A (zh) 一种处理报文的方法及装置
WO2021088629A1 (zh) DetNet数据包处理方法及装置
CN110611625B (zh) 网络设备及应用于网络设备的逻辑装置
US8488489B2 (en) Scalable packet-switch
JP2007274056A (ja) データグラム再組立装置
JP2018042108A (ja) パケット転送装置及びパケット転送方法
CN102907046B (zh) 用于处理消息的方法
EP1294156A2 (en) Method and apparatus for transferring packets in network with monitoring of malicious packets
KR20070096261A (ko) 통신 시스템의 데이터 링크 계층의 데이터 처리 방법
CN1949743A (zh) 一种在多协议标记交换网络中对净荷类型进行识别的方法
KR102362611B1 (ko) 차량 네트워크에서 데이터의 송수신 방법 및 장치
JP4766344B2 (ja) 情報処理装置及びフレーム中継方法
JP2017212487A (ja) Ｉｐフラグメント装置、ｉｐデフラグメント装置、ｉｐフラグメントパケット通信システム、ｉｐフラグメントパケット送信方法、ｉｐフラグメントパケットのデフラグメント方法、ｉｐフラグメントパケットの通信方法及びプログラム
US20240098063A1 (en) System and method for providing schc-based edge firewalling
US20030172176A1 (en) Embedded system having multiple data receiving channels
KR102015111B1 (ko) 전달망에서 패킷 보호 절체 장치 및 방법
CN114363434A (zh) 一种视频帧发送方法和网络设备
KR100617316B1 (ko) IXDP2400에서의 IPSec 프로토콜 처리 엔진 장치 및 그 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant